JP2833174B2 - 半導体素子及びその実装方法 - Google Patents
半導体素子及びその実装方法Info
- Publication number
- JP2833174B2 JP2833174B2 JP2219003A JP21900390A JP2833174B2 JP 2833174 B2 JP2833174 B2 JP 2833174B2 JP 2219003 A JP2219003 A JP 2219003A JP 21900390 A JP21900390 A JP 21900390A JP 2833174 B2 JP2833174 B2 JP 2833174B2
- Authority
- JP
- Japan
- Prior art keywords
- bump
- pattern
- alignment mark
- electrodes
- film carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
- H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、多数のリードが形成されたフィルムキャリ
ヤテープに実装する半導体素子及びこの半導体素子の実
装方法に係り、さらに詳しくは、半導体素子の電極とフ
ィルムキャリヤテープのリードとの位置合せを正確に行
なうことのできる半導体素子及びその実装方法に関する
ものである。
ヤテープに実装する半導体素子及びこの半導体素子の実
装方法に係り、さらに詳しくは、半導体素子の電極とフ
ィルムキャリヤテープのリードとの位置合せを正確に行
なうことのできる半導体素子及びその実装方法に関する
ものである。
［従来の技術］ ポリイミドフィルム等からなり絶縁性及び耐熱性に優
れた長尺のフィルムに、例えば銅箔により多数のリード
を形成したフィルムキャリヤテープ（以下フィルムキャ
リヤという）に半導体素子（以下チップという）を実装
したTAB式半導体装置は、多量生産に適する、小形化で
きる、ファインパターン化が可能であるなどの多くの特
長を有するため、現在では広く実用に供されている。
れた長尺のフィルムに、例えば銅箔により多数のリード
を形成したフィルムキャリヤテープ（以下フィルムキャ
リヤという）に半導体素子（以下チップという）を実装
したTAB式半導体装置は、多量生産に適する、小形化で
きる、ファインパターン化が可能であるなどの多くの特
長を有するため、現在では広く実用に供されている。
第７図は一般的なTAB式半導体装置の一例を示す平面
図、第８図は第７図のＢ−Ｂ断面図である。両図におい
て、（１）は長尺のフィルムキャリヤ、（２）はその中
央部に所定の間隔で設けられたデバイスホール、（３）
は各デバイスホール（２）の周囲に例えば銅箔によって
形成されたリードで、その先端部はデバイスホール
（２）内に延出され、インナーリード（3a）が形成され
ている。（４）はフィルムキャリヤ（１）を搬送するス
プロケット穴である。（５）はチップで、周縁の四辺に
は多数の電極（６）が設けられている。
図、第８図は第７図のＢ−Ｂ断面図である。両図におい
て、（１）は長尺のフィルムキャリヤ、（２）はその中
央部に所定の間隔で設けられたデバイスホール、（３）
は各デバイスホール（２）の周囲に例えば銅箔によって
形成されたリードで、その先端部はデバイスホール
（２）内に延出され、インナーリード（3a）が形成され
ている。（４）はフィルムキャリヤ（１）を搬送するス
プロケット穴である。（５）はチップで、周縁の四辺に
は多数の電極（６）が設けられている。
上記のようなフィルムキャリヤ（１）にチップ（５）
を実装するには、フィルムキャリヤ（１）のデバイスホ
ール（２）内にチップ（５）を配設し、フィルムキャリ
ヤ（１）のインナーリード（3a）とチップ（５）の電極
（６）とを位置合せしたのち、インナーリード（3a）の
上にボンデイングツール（15）を下降させ、加熱、加圧
して両者を熱融着により接続する。なお、このようにし
てチップ（５）が実装されたフィルムキャリヤ（１）は
チップ単位で切断され、直接基板等に実装してポッテン
グ等により樹脂封止し、あるいはリードフレームに実装
したのち樹脂封止される。
を実装するには、フィルムキャリヤ（１）のデバイスホ
ール（２）内にチップ（５）を配設し、フィルムキャリ
ヤ（１）のインナーリード（3a）とチップ（５）の電極
（６）とを位置合せしたのち、インナーリード（3a）の
上にボンデイングツール（15）を下降させ、加熱、加圧
して両者を熱融着により接続する。なお、このようにし
てチップ（５）が実装されたフィルムキャリヤ（１）は
チップ単位で切断され、直接基板等に実装してポッテン
グ等により樹脂封止し、あるいはリードフレームに実装
したのち樹脂封止される。
［発明が解決しようとする課題］ 上記のようなフィルムキャリヤ（１）に実装されるチ
ップ（５）は、通常第９図に示すように内蔵する端子に
接続されたアルミニウムからなるパターン（７）と、こ
のパターン（７）の上に熱融着を容易かつ確実に行なう
ために設けられた導電率の高い材料（例えば金）のバン
プ（８）とによって形成された多数の電極（６）を備え
ている。
ップ（５）は、通常第９図に示すように内蔵する端子に
接続されたアルミニウムからなるパターン（７）と、こ
のパターン（７）の上に熱融着を容易かつ確実に行なう
ために設けられた導電率の高い材料（例えば金）のバン
プ（８）とによって形成された多数の電極（６）を備え
ている。
このようなバンプ（８）はパターン（７）と位置合せ
を行なったのち形成するのであるが、往々にして第９図
に示すようにパターン（７）の中心からずれた位置に設
けられることがある。
を行なったのち形成するのであるが、往々にして第９図
に示すようにパターン（７）の中心からずれた位置に設
けられることがある。
ところで、フィルムキャリヤ（１）のインナーリード
（3a）とチップ（５）の電極（６）との位置合せは、従
来のチップ（５）上に設けたパターン（７）の中で特長
的な形状のパターン（例えば第10図のＡ）をアライメン
トマークとし、これを画像認識装置により検出してアラ
イメントを行ない、インナーリード（3a）にそれぞれ電
極（６）を接続していた。
（3a）とチップ（５）の電極（６）との位置合せは、従
来のチップ（５）上に設けたパターン（７）の中で特長
的な形状のパターン（例えば第10図のＡ）をアライメン
トマークとし、これを画像認識装置により検出してアラ
イメントを行ない、インナーリード（3a）にそれぞれ電
極（６）を接続していた。
このため、第10図に示すように、インナーリード（3
a）はパターン（７）の中心上に正確に接続されるが、
前述のようにバンプ（８）の位置がずれていると、バン
プ（８）とインナーリード（3a）との位置が整合せず、
位置ずれを生ずることがある。
a）はパターン（７）の中心上に正確に接続されるが、
前述のようにバンプ（８）の位置がずれていると、バン
プ（８）とインナーリード（3a）との位置が整合せず、
位置ずれを生ずることがある。
この位置ずれは通常５〜10μｍ程度であるが、例え
ば、インナーリード（3a）の幅が35μｍ、バンプ（８）
の幅が50μｍ、ボンディング装置のアライメント精度が
±10％の場合は50％程度インナーリード（3a）がバンプ
（８）からはみ出すことになり、接続の信頼性を損うこ
とがあった。
ば、インナーリード（3a）の幅が35μｍ、バンプ（８）
の幅が50μｍ、ボンディング装置のアライメント精度が
±10％の場合は50％程度インナーリード（3a）がバンプ
（８）からはみ出すことになり、接続の信頼性を損うこ
とがあった。
本発明は、上記の課題を解決すべくなされたもので、
位置ずれを生ずることなくインナーリードを電極のバン
プ上に接続することのできる半導体素子及びその実装方
法を得ることを目的としたものである。
位置ずれを生ずることなくインナーリードを電極のバン
プ上に接続することのできる半導体素子及びその実装方
法を得ることを目的としたものである。
［課題を解決するための手段］ 本発明に係わる半導体素子は、パターン及び前記パタ
ーン上に形成された接続用バンプからなる複数の電極
と、パターン及び前記パターン上に前記接続用バンプと
は異なる形状で形成されたバンプからなるアライメント
マークとを有し、前記アライメントマークに用いたバン
プは前記パターンに比べ小さく、前記アライメントマー
クに用いたバンプの表面状態は前記パターンの表面状態
とは反射率が異なる、ことを特徴とする。
ーン上に形成された接続用バンプからなる複数の電極
と、パターン及び前記パターン上に前記接続用バンプと
は異なる形状で形成されたバンプからなるアライメント
マークとを有し、前記アライメントマークに用いたバン
プは前記パターンに比べ小さく、前記アライメントマー
クに用いたバンプの表面状態は前記パターンの表面状態
とは反射率が異なる、ことを特徴とする。
また、上記構成に加えて、前記アライメントマークに
用いたバンプは、金からなることを特徴とする。
用いたバンプは、金からなることを特徴とする。
一方、半導体素子をフィルムキャリアテープに接続す
る半導体素子の実装方法にあっては、パターン及び前記
パターン上に形成された接続用バンプからなる複数の電
極と、パターン及び前記パターン上に前記接続用バンプ
とは異なる形状で形成されたバンプからなるアライメン
トマークとを有し、前記アライメントマークに用いたバ
ンプは前記パターンに比べ小さく、前記アライメントマ
ークに用いたバンプの表面状態は前記パターンの表面状
態とは反射率が異なる、半導体素子を用いて、 前記半導体素子の前記複数の電極と前記フィルムキャ
リアテープのインナーリードとを接続する際の位置合わ
せには、前記アライメントマーク用バンプを用いて行な
うことを特徴とする。
る半導体素子の実装方法にあっては、パターン及び前記
パターン上に形成された接続用バンプからなる複数の電
極と、パターン及び前記パターン上に前記接続用バンプ
とは異なる形状で形成されたバンプからなるアライメン
トマークとを有し、前記アライメントマークに用いたバ
ンプは前記パターンに比べ小さく、前記アライメントマ
ークに用いたバンプの表面状態は前記パターンの表面状
態とは反射率が異なる、半導体素子を用いて、 前記半導体素子の前記複数の電極と前記フィルムキャ
リアテープのインナーリードとを接続する際の位置合わ
せには、前記アライメントマーク用バンプを用いて行な
うことを特徴とする。
また、上記方法に加えて、前記位置合わせには前記ア
ライメントマーク用バンプの画像を利用して前記バンプ
の重心検出を行うことで、前記パターンの中心に対して
前記接続用バンプがｘだけ位置ずれした場合において
も、前記接続用バンプの中心に前記インナーリードの位
置を合わせ、前記複数の電極と前記インナーリードとを
接続することを特徴とする。
ライメントマーク用バンプの画像を利用して前記バンプ
の重心検出を行うことで、前記パターンの中心に対して
前記接続用バンプがｘだけ位置ずれした場合において
も、前記接続用バンプの中心に前記インナーリードの位
置を合わせ、前記複数の電極と前記インナーリードとを
接続することを特徴とする。
［作 用］ 画像認識装置によりアライメントマークの画像を利用
してインナーリードと電極との位置合せを行なう。
してインナーリードと電極との位置合せを行なう。
もし、電極のバンプが位置ずれしていても、これと同
時に形成したアライメントマークのバンプも位置ずれし
ているので、インナーリードは常に電極のバンプ上の中
心部に位置決めされ、接続不良を生ずることはない。
時に形成したアライメントマークのバンプも位置ずれし
ているので、インナーリードは常に電極のバンプ上の中
心部に位置決めされ、接続不良を生ずることはない。
［実施例］ 第１図は本発明実施例の模式図、第２図はその要部の
拡大図である。両図において、（５）はチップ、（６）
はチップ（５）の能動面の周縁に形成された電極で、ア
ルミニウムのパターン（７）と、その上に形成した導電
率の高い材料（例えば金）からなる接続用バンプ（８）
によって構成されている。（10）はチップ（１）の能動
面の隅部（図には対角線上に設けた場合を示してある）
に設けたアルミニウムのパターン、（11）は電極（６）
のバンプ（８）と同じ材料で、バンプ（８）と同時に、
バンプ（８）とは異なる形状でパターン（10）上に形成
された円形のバンプである。ここでバンプ（11）の平面
サイズ（平面積）はアルミニウムのパターン（10）の平
面サイズに比べ小さい。
拡大図である。両図において、（５）はチップ、（６）
はチップ（５）の能動面の周縁に形成された電極で、ア
ルミニウムのパターン（７）と、その上に形成した導電
率の高い材料（例えば金）からなる接続用バンプ（８）
によって構成されている。（10）はチップ（１）の能動
面の隅部（図には対角線上に設けた場合を示してある）
に設けたアルミニウムのパターン、（11）は電極（６）
のバンプ（８）と同じ材料で、バンプ（８）と同時に、
バンプ（８）とは異なる形状でパターン（10）上に形成
された円形のバンプである。ここでバンプ（11）の平面
サイズ（平面積）はアルミニウムのパターン（10）の平
面サイズに比べ小さい。
次に、第３図〜第５図により本発明の作用を説明す
る。本発明においては、パターン（10）上に設けたバン
プ（11）をアライメントマーク（９）として、フィルム
キャリヤ（１）のインナーリード（3a）とチップ（５）
の電極（６）との位置合せを行なう。
る。本発明においては、パターン（10）上に設けたバン
プ（11）をアライメントマーク（９）として、フィルム
キャリヤ（１）のインナーリード（3a）とチップ（５）
の電極（６）との位置合せを行なう。
いま、画像認識装置によりアライメントマーク
（９）、したがってバンプ（11）の画像認識を行なう。
このとき、パターン（10）の平面サイズに比べバンプ
（11）の平面サイズが小さいことや、隣接する複数の接
続用バンプ（８）とは異なる形状でバンプ（11）が形成
されていることが、画像認識装置がアライメントマーク
（９）のバンプ（11）を誤認識しないことに役立つ。画
像認識においては、パターン（10）の表面状態とバンプ
（11）の表面状態の反射率が異なるためパターン（10）
は反射し、バンプ（11）は暗くなって両者の間に濃淡
（明暗）を生じる。そこでバンプ（11）の画像を利用し
て重心検出を行い、チップ（５）の位置検出を行なえ
ば、インナーリード（３）と電極（６）のバンプ（８）
との正確な位置合せを行なうことができる。なお、重心
検出に代えてパターンマッチングにより位置合せを行っ
てもよい いま、第３図に示すように、電極（６）のバンプ
（８）がパターン（７）上の正規の位置（中心部）に設
けられている場合は、これと同時に形成したアライメン
トマーク（９）のバンプ（11）もパターン（10）の中心
部にあり、このバンプ（11）を利用して位置決めされた
インナーリード（3a）は電極（６）、したがってバンプ
（８）の中心部に接続される。
（９）、したがってバンプ（11）の画像認識を行なう。
このとき、パターン（10）の平面サイズに比べバンプ
（11）の平面サイズが小さいことや、隣接する複数の接
続用バンプ（８）とは異なる形状でバンプ（11）が形成
されていることが、画像認識装置がアライメントマーク
（９）のバンプ（11）を誤認識しないことに役立つ。画
像認識においては、パターン（10）の表面状態とバンプ
（11）の表面状態の反射率が異なるためパターン（10）
は反射し、バンプ（11）は暗くなって両者の間に濃淡
（明暗）を生じる。そこでバンプ（11）の画像を利用し
て重心検出を行い、チップ（５）の位置検出を行なえ
ば、インナーリード（３）と電極（６）のバンプ（８）
との正確な位置合せを行なうことができる。なお、重心
検出に代えてパターンマッチングにより位置合せを行っ
てもよい いま、第３図に示すように、電極（６）のバンプ
（８）がパターン（７）上の正規の位置（中心部）に設
けられている場合は、これと同時に形成したアライメン
トマーク（９）のバンプ（11）もパターン（10）の中心
部にあり、このバンプ（11）を利用して位置決めされた
インナーリード（3a）は電極（６）、したがってバンプ
（８）の中心部に接続される。
次に、第５図に示すように、電極（６）のバンプ
（８）がパターン（７）の中心に対してｘだけ位置ずれ
して形成された場合は、これと同時に形成されたアライ
メントマーク（９）のバンプ（11）も、パターン（10）
の中心に対してｘだけ位置ずれする。したがって、アラ
イメントマーク（９）のバンプ（11）を利用して位置決
めすれば、インナーリード（3a）は電極（６）のパター
ン（７）からは位置ずれするが、バンプ（８）の中心に
正確に位置決めされ、両者を確実に接続することができ
る。
（８）がパターン（７）の中心に対してｘだけ位置ずれ
して形成された場合は、これと同時に形成されたアライ
メントマーク（９）のバンプ（11）も、パターン（10）
の中心に対してｘだけ位置ずれする。したがって、アラ
イメントマーク（９）のバンプ（11）を利用して位置決
めすれば、インナーリード（3a）は電極（６）のパター
ン（７）からは位置ずれするが、バンプ（８）の中心に
正確に位置決めされ、両者を確実に接続することができ
る。
上記の説明では、アライメントマーク（９）として円
形のバンプ（11）を設けた場合を示したが、バンプ（1
1）の形状はこれに限定するものではなく、多角形その
他の形状にしてもよい。また、第６図に示すように鍵形
その他特殊な形状にしてもよく、さらに、チップ（５）
の能動面の対角線上に２個のアライメントマーク（９）
を設けた場合を示したが、１個又は３個以上設けてもよ
い。
形のバンプ（11）を設けた場合を示したが、バンプ（1
1）の形状はこれに限定するものではなく、多角形その
他の形状にしてもよい。また、第６図に示すように鍵形
その他特殊な形状にしてもよく、さらに、チップ（５）
の能動面の対角線上に２個のアライメントマーク（９）
を設けた場合を示したが、１個又は３個以上設けてもよ
い。
また、電極（６）とは別にアライメントマーク（９）
を設けたが電極（６）のバンプ（８）をアライメントマ
ークに兼用することもできる。
を設けたが電極（６）のバンプ（８）をアライメントマ
ークに兼用することもできる。
［発明の効果］ 以上詳述したように、本発明はチップの能動面にパタ
ーンを設け、このパターン上に電極のパターンに設ける
バンプと同じ材料でかつ同時にバンプを形成し、このバ
ンプ又は電極に設けたバンプをアライメントマークとし
てフィルムキャリヤのインナーリードとチップの電極と
の位置合せを行なうようにしたので、もし電極上のバン
プが位置ずれしていても、常にバンプ上の正規の位置に
インナーリードを接続することができる、このため接続
不良を生ずることがなく、歩留りを向上し、信頼性を高
めることができる。
ーンを設け、このパターン上に電極のパターンに設ける
バンプと同じ材料でかつ同時にバンプを形成し、このバ
ンプ又は電極に設けたバンプをアライメントマークとし
てフィルムキャリヤのインナーリードとチップの電極と
の位置合せを行なうようにしたので、もし電極上のバン
プが位置ずれしていても、常にバンプ上の正規の位置に
インナーリードを接続することができる、このため接続
不良を生ずることがなく、歩留りを向上し、信頼性を高
めることができる。
また上述の構成を取ることにより、画像認識装置のア
ライメントマーク認識精度を高めることができる。
ライメントマーク認識精度を高めることができる。
実施の結果によれば、従来２％程度の接続不良による
不良品が発生していたが、本発明により接続不良による
不良品の発生は皆無になった。
不良品が発生していたが、本発明により接続不良による
不良品の発生は皆無になった。
第１図は本発明実施例の模式図、第２図はその要部の拡
大図、第３図，第５図は本発明の作用説明図、第４図は
第３図のＡ−Ａ断面図、第６図はアライメントマークの
他の実施例の模式図、第７図は通常のTAB式半導体装置
の一例を示す平面図、第８図はそのＢ−Ｂ断面図、第９
図は従来のパターンとバンプとの関係を示す説明図、第
10図は従来のインナーリードと電極との接続状態を示す
説明図である。 （１）：フィルムキャリヤ、（３）：リード、（3a）：
インナーリード、（５）：チップ、（６）：電極、
（７），（10）：パターン、（８），（11）：バンプ、
（９）：アライメントマーク。
大図、第３図，第５図は本発明の作用説明図、第４図は
第３図のＡ−Ａ断面図、第６図はアライメントマークの
他の実施例の模式図、第７図は通常のTAB式半導体装置
の一例を示す平面図、第８図はそのＢ−Ｂ断面図、第９
図は従来のパターンとバンプとの関係を示す説明図、第
10図は従来のインナーリードと電極との接続状態を示す
説明図である。 （１）：フィルムキャリヤ、（３）：リード、（3a）：
インナーリード、（５）：チップ、（６）：電極、
（７），（10）：パターン、（８），（11）：バンプ、
（９）：アライメントマーク。
Claims (4)
- 【請求項１】パターン及び前記パターン上に形成された
接続用バンプからなる複数の電極と、 パターン及び前記パターン上に前記接続用バンプとは異
なる形状で形成されたバンプからなるアライメントマー
クとを有し、 前記アライメントマークに用いたバンプは前記パターン
に比べ小さく、 前記アライメントマークに用いたバンプの表面状態は前
記パターンの表面状態とは反射率が異なる、ことを特徴
とする半導体素子。 - 【請求項２】前記アライメントマークに用いたバンプ
は、金からなることを特徴とする請求項１記載の半導体
素子。 - 【請求項３】半導体素子をフィルムキャリアテープに接
続する半導体素子の実装方法であって、 パターン及び前記パターン上に形成された接続用バンプ
からなる複数の電極と、 パターン及び前記パターン上に前記接続用バンプとは異
なる形状で形成されたバンプからなるアライメントマー
クとを有し、 前記アライメントマークに用いたバンプは前記パターン
に比べ小さく、 前記アライメントマークに用いたバンプの表面状態は前
記パターンの表面状態とは反射率が異なる、半導体素子
を用いて、 前記半導体素子の前記複数の電極と前記フィルムキャリ
アテープのインナーリードとを接続する際の位置合わせ
には、前記アライメントマーク用バンプを用いて行なう
ことを特徴とする半導体素子の実装方法。 - 【請求項４】前記位置合わせには前記アライメントマー
ク用バンプの画像を利用して前記バンプの重心検出を行
うことで、前記パターンの中心に対して前記接続用バン
プがｘだけ位置ずれした場合においても、前記接続用バ
ンプの中心に前記インナーリードの位置を合わせ、前記
複数の電極と前記インナーリードとを接続することを特
徴とする請求項３記載の半導体素子の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2219003A JP2833174B2 (ja) | 1990-08-22 | 1990-08-22 | 半導体素子及びその実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2219003A JP2833174B2 (ja) | 1990-08-22 | 1990-08-22 | 半導体素子及びその実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04102339A JPH04102339A (ja) | 1992-04-03 |
| JP2833174B2 true JP2833174B2 (ja) | 1998-12-09 |
Family
ID=16728741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2219003A Expired - Lifetime JP2833174B2 (ja) | 1990-08-22 | 1990-08-22 | 半導体素子及びその実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2833174B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101936506A (zh) * | 2010-09-25 | 2011-01-05 | 海洋王照明科技股份有限公司 | 一种灯具反射器及探照灯 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5726502A (en) * | 1996-04-26 | 1998-03-10 | Motorola, Inc. | Bumped semiconductor device with alignment features and method for making the same |
| US7253443B2 (en) | 2002-07-25 | 2007-08-07 | Advantest Corporation | Electronic device with integrally formed light emitting device and supporting member |
| US7193728B2 (en) | 2002-08-07 | 2007-03-20 | Advantest Corporation | Processing apparatus, processing method and position detecting device |
| JP5049573B2 (ja) * | 2006-12-12 | 2012-10-17 | 新光電気工業株式会社 | 半導体装置 |
-
1990
- 1990-08-22 JP JP2219003A patent/JP2833174B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101936506A (zh) * | 2010-09-25 | 2011-01-05 | 海洋王照明科技股份有限公司 | 一种灯具反射器及探照灯 |
| CN101936506B (zh) * | 2010-09-25 | 2014-06-11 | 海洋王照明科技股份有限公司 | 一种灯具反射器及探照灯 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04102339A (ja) | 1992-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7456083B2 (en) | Semiconductor device and manufacturing method of the same | |
| US7723832B2 (en) | Semiconductor device including semiconductor elements mounted on base plate | |
| JP2833174B2 (ja) | 半導体素子及びその実装方法 | |
| JP3246010B2 (ja) | フリップチップ実装用基板の電極構造 | |
| JPH11176885A (ja) | 半導体装置及びその製造方法、フィルムキャリアテープ、回路基板並びに電子機器 | |
| US6717244B1 (en) | Semiconductor device having a primary chip with bumps in joined registration with bumps of a plurality of secondary chips | |
| JP3801300B2 (ja) | 半導体装置の製造方法 | |
| JP2001007252A (ja) | 半導体装置およびその製造方法 | |
| JPH01119088A (ja) | 表面実装部品搭載用プリント配線板 | |
| JP3284048B2 (ja) | 半導体装置およびその製造方法 | |
| JPH03101142A (ja) | 半導体装置の製造方法 | |
| JPH05335438A (ja) | リードレスチップキャリア | |
| JPH0547836A (ja) | 半導体装置の実装構造 | |
| JPH1012661A (ja) | 半導体装置及びその製造方法 | |
| JP3759703B2 (ja) | Ｃｏｆフィルムを用いた半導体装置及びその製造方法 | |
| KR0175265B1 (ko) | 정렬 핀을 적용한 탭 테이프의 위치 정렬 방법 | |
| JP2551243B2 (ja) | 半導体装置 | |
| JP2553615B2 (ja) | フィルムキャリア | |
| KR200243279Y1 (ko) | 반도체장치용써킷테이프 | |
| JP2519243B2 (ja) | 半導体装置 | |
| JP2760236B2 (ja) | テープキャリアパッケージ | |
| JP2575804B2 (ja) | 半導体素子実装装置の位置合せ精度測定具 | |
| JP2811888B2 (ja) | キャリアフィルム及びその製造方法並びに半導体装置 | |
| JP2536696B2 (ja) | フィルムキャリア型半導体装置用キャリア | |
| JPH02260447A (ja) | Ｉｃパッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081002 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091002 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101002 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |