JP2553615B2 - フィルムキャリア - Google Patents

フィルムキャリア

Info

Publication number
JP2553615B2
JP2553615B2 JP63063951A JP6395188A JP2553615B2 JP 2553615 B2 JP2553615 B2 JP 2553615B2 JP 63063951 A JP63063951 A JP 63063951A JP 6395188 A JP6395188 A JP 6395188A JP 2553615 B2 JP2553615 B2 JP 2553615B2
Authority
JP
Japan
Prior art keywords
film carrier
terminal group
output terminal
film
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63063951A
Other languages
English (en)
Other versions
JPH01236637A (ja
Inventor
弘 ▲高▼橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP63063951A priority Critical patent/JP2553615B2/ja
Publication of JPH01236637A publication Critical patent/JPH01236637A/ja
Application granted granted Critical
Publication of JP2553615B2 publication Critical patent/JP2553615B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体実装に用いるフィルムキャリアに関し
特にフィルム基板上に形成したリード構造に関するもの
である。
従来の技術 近年、LSIチップ等の高密度多端子を有する半導体素
子の実装技術としてフィルムキャリアを用いる接続技
術、いわゆるTAB(Tape Automated Bonding)方式が広
く用いられるようになってきた。通常、TAB方式で用い
られるフィルムキャリアは、LSIチップがボンディング
される中央部より四辺に延在したアウターリード端子が
形成されたものが多い。ところが最近では、アウターリ
ード端子をLSIパッドの入力端子部と出力端子部に分離
して二方向にしたフィルムキャリアがある。第3図に、
このようなフィルムキャリアの一例を示した。同図にお
いて、1は可撓性を有する絶縁フィルム、例えばポリイ
ミドフィルムであり、これを写真のフィルムのように一
定幅のテープ状にしたものである。このテープ状の絶縁
フィルム1の両端部長手方向には一定間隔をおいて多数
個のスプロケットホール2が形成されている。又、テー
プ状の絶縁フィルム1の中央部には半導体素子が装着さ
れる開口部3が形成され、さらにこの上面及び前記開口
部3に突出したリード部は、厚さ約35μm程度のCu箔が
被着された後、フォトエッチングすることにより所定形
状に形成されている。このリード部のアウターリード側
はLSIチップへの電源,信号供給用の入力端子群4と、L
SIチップから出力される出力端子群5の二方向に分離形
成されている。
このように構成されたフィルムキャリアは、テープ状
の絶縁フィルム1の開口部3にLSIチップをボンディン
グした後、絶縁フィルム1から入力端子群4及び出力端
子群5を含めて打抜かれ、半導体素子を必要とする機器
へ実装される。
この例のようなフィルムキャリアは一般的に表示素
子、例えばLCD,ELに使用されることが多く、その方法は
表示素子の電極端子群(これはフィルムキャリアの出力
端子群とピッチ等対応させたもの)とフィルムキャリア
の出力端子群とを位置合せした後接続するものである。
この時の接続は表示素子の電極端子群に半田等の形成が
ある場合は半田付けが可能であるが、その他の場合は異
方導電樹脂を用いて熱圧着するのが一般的である。
発明が解決しようとする課題 ところが、前記のような方法でフィルムキャリアの出
力端子群を表示素子の電極端子群を接続しようとする場
合、問題となるのは位置合せの手段である。一般的なTA
B方式によるアウターリードの接続の場合はリード部に
メッキされたSnと基板の電極端子部に形成された半田に
より、半田接合ができる。この場合、アウターリード端
子の接続部下のテープには、予め開口部が設けられてい
るため位置合せ時の問題は発生しない。しかしながら、
表示素子へ直接フィルムキャリアの出力端子群を接続す
る場合には、異方導電樹脂を使用するのが一般的であ
り、この時には、フィルムキャリアの出力端子群の下部
に開口部を形成することは、接続の信頼性を悪化させる
ため好ましくない。したがってフィルムキャリアの出力
端子群の下部には開口部を形成しないまま接続するた
め、リード部が確認しにくくなり、位置合せが困難とな
る。この場合の位置合せ方法としては、一般的に表示素
子に使用されている基板はガラス基板であるので、ガラ
ス面を通した接続部裏面を認識することにより位置合せ
をしていた。しかしながら、裏面からの認識は設備的に
も複雑になり位置合せ精度もあまり良好でないという欠
点があった。
本発明は、このような欠点を解決するものである。
課題を解決するための手段 そこで、本発明は、フィルムキャリアの出力端子群
と、被接続部とが確実かつスピーディに位置合せできる
ように位置合せ用マーカー部を設けたものである。即
ち、フィルムキャリアの出力端子群両側にダミーリード
を配し、その一部に切り欠き部あるいは穿孔部等の断面
僅少部を設け、更には前記断面僅少部を含む周辺直下の
フィルムに予め穿孔部を設けた構成としたものである。
作用 前記手段のフィルムキャリアを用いて、例えばLCD等
の表示素子に半導体素子の接続された前記フィルムキャ
リアを異方導電樹脂を介して接続する場合、フィルムキ
ャリア上面より出力端子群の両側に設けられた切り欠き
部と予め表示素子の電極端子部の両側に設けられたマー
カーとを認識しながら位置合せすることにより、確実か
つスピーディに位置合せが可能となり、信頼性の高い接
続が得られるようになる。
実施例 以下、本発明の実施例を図面を用いて説明する。
第1図a,bは本発明によるフィルムキャリアの一実施
例の平面図及び要部拡大図であり、主要部は第3図に示
す従来例とほぼ同一であるので説明は省略する。第1図
において、出力端子群5の両側には前記出力端子群5の
リード幅より広くしたダミーリード6が形成されてお
り、又このダミーリード6の一部に断面僅少部7を設け
ている。この場合、断面僅少部7は切り欠きにより形成
している。更に前記断面僅少部7の下部のフィルムに
は、予め穿孔部8が設けられている。この穿孔部8は断
面僅少部7を含むダミーリード6が露出するように形成
しているが、出力端子群5には影響しない程度の形状と
している。
第2図は本発明の他の実施例を示す要部拡大平面図で
ある。図において出力端子群5の両側に出力端子群5の
リード幅より広くしたダミーリード6があり、この一部
に断面僅少部として穿孔部9を設けたものである。
発明の効果 以上のように本発明の構成によるフィルムキャリアに
よれば、半導体素子を接続した前記フィルムキャリアを
LCD等の表示素子の電極端子部に接続する際に、前記電
極端子部の両側に、フィルムキャリアの出力端子群両側
に設けた断面僅少部等と対応するように予め電極端子と
同一材料によりマーカー部を形成しておくことにより、
このマーカー部と断面僅少部とで位置合せすることで極
めて簡単に、表示素子の電極端子とフィルムキャリアの
出力端子群の位置合せが可能となり、しかも認識をフィ
ルムキャリア側からすることができるため、設備的にも
簡便なもので高い精度が得られる。
【図面の簡単な説明】
第1図aは本発明のフィルムキャリアの一実施例を示す
平面図、第1図bは第1図aのA部の拡大図、第2図は
本発明のフィルムキャリアの他の実施例を示す要部拡大
平面図、第3図は従来のフィルムキャリアを説明するた
めの平面図である。 1……絶縁フィルム、4……入力端子群、5……出力端
子群、6……ダミーリード、7……断面僅少部、8……
穿孔部、9……穿孔部。

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】可撓性のフィルム上に形成された複数本の
    リードを出力端子群と入力端子群との二方向に分離して
    配置し、前記出力端子群の両側に少なくとも前記出力端
    子群のリード幅より広くしたダミーリードを配し、その
    一部に断面僅少部を設けたことを特徴とするフィルムキ
    ャリア。
  2. 【請求項2】ダミーリードの断面僅少部を切り欠き部と
    したことを特徴とする請求項1記載のフィルムキャリ
    ア。
  3. 【請求項3】ダミーリードの断面僅少部を穿孔部とした
    ことを特徴とする請求項1記載のフィルムキャリア。
  4. 【請求項4】可撓性のフィルム上に穿孔部を設け、その
    穿孔部にダミーリードの断面僅少部が配置されるように
    配設したことを特徴とする請求項1記載のフィルムキャ
    リア。
JP63063951A 1988-03-17 1988-03-17 フィルムキャリア Expired - Fee Related JP2553615B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63063951A JP2553615B2 (ja) 1988-03-17 1988-03-17 フィルムキャリア

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63063951A JP2553615B2 (ja) 1988-03-17 1988-03-17 フィルムキャリア

Publications (2)

Publication Number Publication Date
JPH01236637A JPH01236637A (ja) 1989-09-21
JP2553615B2 true JP2553615B2 (ja) 1996-11-13

Family

ID=13244150

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63063951A Expired - Fee Related JP2553615B2 (ja) 1988-03-17 1988-03-17 フィルムキャリア

Country Status (1)

Country Link
JP (1) JP2553615B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4073903B2 (ja) 2004-09-22 2008-04-09 シャープ株式会社 半導体装置、フレキシブル基板、及び半導体装置を備えた電子機器

Also Published As

Publication number Publication date
JPH01236637A (ja) 1989-09-21

Similar Documents

Publication Publication Date Title
US6589810B1 (en) BGA package and method of fabrication
US6593648B2 (en) Semiconductor device and method of making the same, circuit board and electronic equipment
US4949158A (en) Semiconductor device
JP3579903B2 (ja) 半導体素子の実装構造及び半導体装置の実装構造並びに液晶表示装置
US5357400A (en) Tape automated bonding semiconductor device and production process thereof
US5250470A (en) Method for manufacturing a semiconductor device with corrosion resistant leads
CN100459115C (zh) 带式电路衬底及使用该衬底的半导体芯片封装
KR100404997B1 (ko) 가요성 배선 기판, 필름 캐리어, 테이프형 반도체장치,반도체장치 및 그 제조방법, 회로기판 및 전자기기
USH1267H (en) Integrated circuit and lead frame assembly
JP2631665B2 (ja) 積層半導体装置の製造方法
JP2931477B2 (ja) 薄膜磁気ヘッド構造体およびその製造方法
JP2553615B2 (ja) フィルムキャリア
JP4257534B2 (ja) 半導体装置の製造方法
EP0526147B1 (en) Film-carrier type semiconductor device and process for fabricating the same
JP2652222B2 (ja) 電子部品搭載用基板
KR0171099B1 (ko) 반도체 기판 범프 및 그 제조방법
JPS5917855B2 (ja) 半導体支持体および半導体支持体を用いた半導体装置の製造方法
JP3383597B2 (ja) 半導体装置の製造方法
JPS6217857B2 (ja)
JP2661280B2 (ja) テープキャリヤの構造
JPH033972Y2 (ja)
JP2623860B2 (ja) キャリアフィルムの接合方法
JP3987288B2 (ja) 半導体素子の実装構造及び液晶表示装置
JP2509950B2 (ja) テ―プキャリア
JPH02156647A (ja) Tab用テープキャリア

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees