KR100404997B1 - 가요성 배선 기판, 필름 캐리어, 테이프형 반도체장치,반도체장치 및 그 제조방법, 회로기판 및 전자기기 - Google Patents
가요성 배선 기판, 필름 캐리어, 테이프형 반도체장치,반도체장치 및 그 제조방법, 회로기판 및 전자기기 Download PDFInfo
- Publication number
- KR100404997B1 KR100404997B1 KR10-2000-7012572A KR20007012572A KR100404997B1 KR 100404997 B1 KR100404997 B1 KR 100404997B1 KR 20007012572 A KR20007012572 A KR 20007012572A KR 100404997 B1 KR100404997 B1 KR 100404997B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- base substrate
- semiconductor device
- flexible wiring
- wiring board
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 157
- 239000004065 semiconductor Substances 0.000 title claims description 118
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- 238000000034 method Methods 0.000 title claims description 12
- 238000005452 bending Methods 0.000 claims abstract description 145
- 238000004804 winding Methods 0.000 claims description 8
- 239000000463 material Substances 0.000 abstract description 14
- 239000012141 concentrate Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 12
- 230000001681 protective effect Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- 238000004080 punching Methods 0.000 description 5
- 238000007789 sealing Methods 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 239000009719 polyimide resin Substances 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0393—Flexible materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/0909—Preformed cutting or breaking line
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Structure Of Printed Boards (AREA)
- Wire Bonding (AREA)
Abstract
가요성 배선 기판(1)은 장척형 베이스 기판(10)과, 베이스 기판(10)에 형성된 복수의 배선 패턴(20)을 갖고, 베이스 기판(10)은 미리 천공되도록 설정된 복수의 제 1 영역(44)과, 제 1 영역(44) 사이의 제 2 영역(45)을 가지며, 제 2 영역(45)에는 베이스 기판(10)의 폭방향의 중앙부에 베이스 기판(10)을 구성하는 재료가 존재하고, 또한, 제 1 영역(44)보다도 베이스 기판(10)의 길이방향축을 구부리는 방향에 굽히기 쉽게하기 위한 저굴곡 저항부(40)가 형성되어 된다.
Description
종래, 가요성 배선 기판에 반도체 칩을 실장하는 TAB(테이프 Automated 본딩) 방식이 알려져 있다. 가요성 배선 기판에는 리드가 형성되어 있고, 리드와 반도체 칩의 패드가 접합된다.
TAB 방식에 의하면, 가요성 배선 기판을 굴곡시키면서 릴·투·릴로 공정을 행하지만, 가요성 배선 기판을 릴에 권취하면, 리드가 구부러지는 일이 있다.
본 발명은 이러한 문제점을 해결하기 위한 것이며, 그 목적은 리드의 굽힘을 방지할 수 있는 가요성 배선 기판, 필름 캐리어, 테이프형 반도체장치, 반도체장치및 그 제조방법, 회로기판 및 전자기기를 제공하는 것이다.
본 발명은 가요성 배선 기판, 필름 캐리어, 테이프형 반도체장치, 반도체장치 및 그 제조방법, 회로기판 및 전자기기에 관한 것이다.
도 1은 본 발명을 적용한 실시예에 관한 가요성 배선 기판을 도시한 도면.
도 2a 및 도 2b는 본 발명을 적용한 실시예에 관한 가요성 배선 기판의 사용 상태를 도시한 도면.
도 3은 본 발명을 적용한 실시예에 관한 테이프형 반도체장치의 제조방법을 도시한 도면.
도 4는 본 발명을 적용한 실시예에 관한 테이프형 반도체장치를 도시한 도면.
도 5는 본 발명을 적용한 실시예에 관한 반도체장치의 제조방법을 도시한 도면.
도 6은 본 발명을 적용한 실시예에 관한 회로기판을 도시한 도면.
도 7은 본 실시예에 관한 반도체장치를 갖는 전자기기를 도시한 도면.
도 8은 본 실시예에 관한 반도체장치를 갖는 전자기기를 도시한 도면.
도 9는 본 발명을 적용한 실시예에 관한 가요성 배선 기판의 변형예를 도시한 도면.
도 10a 및 도 10b는 본 발명을 적용한 실시예에 관한 가요성 배선 기판의 변형예를 도시한 도면.
(1) 본 발명에 관한 가요성 배선 기판은 장척형 베이스 기판과, 상기 베이스 기판에 형성된 배선 패턴을 갖고, 상기 베이스 기판은 소정의 배선 패턴이 형성됨과 동시에 상기 베이스 기판으로부터 떨어질 때에 개편화(個片化)되는 제 1 영역과, 상기 베이스 기판의 길이방향에서 상기 제 1 영역에 인접 위치하는 제 2 영역과, 상기 제 1 영역보다도 상기 베이스 기판의 길이방향축을 굴곡시키는 방향으로 굴곡시키기 쉽도록 상기 제 2 영역에 형성된 복수의 저굴곡저항부를 가지며, 상기 복수의 저굴곡저항부는 상기 제 2 영역에 있어서의 상기 베이스 기판의 폭방향의 중앙부를 기준으로 하여 양쪽의 단부측의 영역에서, 상기 중앙부를 제외한 영역에 형성되어 이루어진다.
본 발명에 의하면, 천공되는 예정 영역(제 1 영역)의 인접 영역(제 2 영역)이 적극적으로 굽혀지기 쉽게되어 있다. 따라서, 가요성 배선 기판을 굽힐때에, 제 2 영역에 응력이 집중하고, 제 1 영역으로의 응력의 집중이 회피된다. 그 때문에, 제 1 영역내에서 배선 패턴의 굽힘이 억제된다.
또한, 저굴곡 저항부가 제 2 영역에 있어서의 베이스 기판의 폭방향 중앙부를 제외한 영역에 형성되어 있으므로, 베이스 기판이 길이방향으로 인장되어도 제 2 영역의 과도한 변형을 억제할 수 있다.
(2) 이 가요성 배선 기판에 있어서, 상기 저굴곡 저항부는 관통 구멍, 절단부 및 박육부(두께가 얇은 부분)중 어떤 것이어도 좋다.
이것에 의하면, 박육부는 굴곡 저항이 적고, 관통 구멍 및 절결부는 굴곡 저항이 제로(0)이다. 이와 같이, 저굴곡 저항부는 굴곡 저항이 제로인 경우도 포함한다.
(3) 이 가요성 배선 기판에 있어서, 상기 제 1 영역과, 상기 제 2 영역에 있어서의 상기 베이스 기판의 폭방향의 중앙부에 고굴곡 저항부가 형성되고, 상기 고굴곡 저항부는 상기 제 2 영역에 있어서의 상기 베이스 기판의 폭방향의 중앙부를 제외한 영역 이외의 영역에 형성되며, 상기 고굴곡 저항부가 없는 상기 영역이 상대적으로 상기 저굴곡 저항부가 되어도 좋다.
이와 같이, 저굴곡 저항부는 적극적으로 변형되는 경우에 한하지 않고, 그 이외의 부분의 굴곡 저항을 높이는 것에 의해, 상대적으로 변형되어도 좋다.
(4) 이 가요성 배선 기판에 있어서, 상기 베이스 기판은 상기 제 1 영역에 홀이 형성되어 이루어지고, 상기 배선 패턴의 일부는 상기 홀내에 위치하여도 좋다.
이것에 의하면, 배선 패턴의 홀내에 위치하는 부분은 베이스 기판에서 지지되지 않지만, 상술한 바와 같이 제 2 영역의 응력이 집중하는 것에 의해, 제 1 영역내에 위치하는 리드의 굽힘을 억제한다.
(5) 이 가요성 배선 기판에 있어서, 상기 제 2 영역은 상기 홀이 형성되는 것에 의해, 굴곡되기 쉽게 형성된 상기 제 1 영역보다 더 굽히기 쉽게 형성되어도 좋다.
홀이 형성되는 것에 의해, 제 1 영역은 굽히기 쉽게되어 있지만, 이 제 1 영역보다도 제 2 영역이 굽히기 쉽기 때문에, 제 1 영역으로의 응력의 집중을 회피할 수 있다.
(6) 이 가요성 배선 기판에 있어서, 상기 제 2 영역에는 복수의 상기 저굴곡 저항부가 상기 베이스 기판의 폭방향에 일직선으로 나란히 형성되도 좋다.
이렇게 하는 것에 의해, 제 2 영역의 굽힘 용이성이 높아지게 된다.
(7) 이 가요성 배선 기판에 있어서, 상기 복수의 저굴곡 저항부는 상기 베이스 기판의 폭방향의 중앙을 기준으로 하여 양쪽 단부측에 대칭적으로 배치되어 있어도 좋다.
이렇게 하는 것에 의해, 좌우 대칭의 굽힘 용이성이 얻어진다.
(8) 이 가요성 배선 기판에 있어서, 상기 복수의 저굴곡 저항부는 상기 베이스 기판의 폭방향의 중앙을 기준으로 하여 양쪽 단부측에 비대칭적으로 배치되어 있어도 좋다.
이렇게 하는 것에 의해, 좌우 비대칭의 굽힘 용이성을 얻을 수 있다.
(9) 이 가요성 배선 기판에 있어서, 상기 배선 패턴은 상기 베이스 기판의 폭방향의 중앙을 기준으로 하여 어느 한쪽의 단부측에 치우쳐 형성되어 있어도 좋다.
이것에 의하면, 좌우 비대칭의 굽힘 용이성에 대응하여 배선 패턴을 배치할 수 있다.
(10) 본 발명에 관한 테이프형 반도체 장치는 가요성 배선 기판과, 상기 베이스 기판의 상기 배선 패턴에 전기적으로 접속된 반도체 칩을 갖는다.
본 발명에 의하면, 상술한 가요성 배선 기판의 내용이 적합하다.
(11) 본 발명에 관한 테이프형 반도체장치는 상기 가요성 배선 기판과, 상기 베이스 기판의 폭방향의 중앙을 기준으로 하여 어느 한쪽의 단부측에 치우쳐 탑재되어 상기 배선 패턴에 전기적으로 접속된 반도체 칩을 갖는다.
본 발명에 의하면, 상술한 가요성 배선 기판의 내용이 적합하다.
(12) 본 발명에 관한 반도체장치는 상기 테이프형 반도체장치의 상기 베이스 기판을 상기 반도체 칩을 둘러싸는 윤곽에 따라 천공한 형상을 한다.
이 반도체장치는 상술한 테이프형 반도체장치의 베이스 기판을 천공하여 얻은 것에 한정되지 않고, 천공하여 얻은 것과 동일한 구성 및 형상을 갖는 것이면 좋다. 가요성 배선 기판의 내용에 대해서는 상술한 바와 같다.
(13) 본 발명에 관한 회로기판은 상기 반도체장치가 전기적으로 접속된 것이다.
본 발명에 관한 전자기기는 상기 반도체장치를 갖는다.
(15) 본 발명에 관한 반도체장치의 제조방법은 상기 가요성 배선 기판을 릴에 권취하여 준비하고, 상기 릴로부터 상기 가요성 배선 기판을 인출하여 행하는 공정을 포함한다.
본 발명에 의하면, 가요성 배선 기판을 권취하면 베이스 기판이 굽혀지지만, 상술한 가요성 배선 기판을 사용하므로, 배선 패턴의 굽힘을 억제할 수 있다.
(16) 본 발명에 관한 반도체장치의 제조방법은 상기 가요성 배선 기판과, 상기 가요성 배선 기판의 상기 배선 패턴에 전기적으로 접속된 반도체 칩을 갖는 테이프형 반도체장치를 릴에 권취하여 준비하고, 상기 릴로부터 상기 테이프형 반도체장치를 인출하여 행하는 공정을 포함한다.
본 발명에 의하면, 가요성 배선 기판을 권취 베이스 기판이 굽혀지지만, 상술한 가요성 배선 기판을 사용하므로, 배선 패턴의 굽힘을 억제할 수 있다.
(17) 이 반도체창치의 제조 방법에 있어서, 상기 릴로부터 상기 테이프형 반도체장치를 인출하여 행하는 상기 공정에서 상기 가요성 배선 기판을 상기 제 1 영역에서 천공하여도 좋다.
이하, 본 발명을 적용한 적합한 실시예에 대해서 도면을 참조하여 설명하지만, 본 발명은 이하의 실시예에 한정되는 것은 아니다.
(가요성 배선 기판)
도 1은 본 실시예에 관한 가요성 배선 기판을 도시한 도면이다. 가요성 배선 기판(1)은 베이스 기판(10)과, 복수의 배선 패턴(20)을 포함한다. 가요성 배선 기판(1)은 도 2a에 도시한 릴(46)에 권취하여 취급할 수 있다. 가요성 배선 기판(1)은 TAB 기술이 적용되는 경우에는 TAB용 기판(필름 캐리어 테이프)이지만, 이것에 한정되는 것은 아니고, COF(Chip On Film)용 기판이나, COB(Chip On Board)용 기판이어도 좋다.
베이스 기판(10)은 장척형(테이프형)을 하는 기재이고, 배선 패턴(20)의 지지 부재이다. 베이스 기판(10)은 가요성을 갖는다. 베이스 기판(10)은 폴리이미드 수지로 형성되는 것이 많지만 그 이외의 주지의 재료를 사용할 수 있다. 베이스 기판(10)의 폭방향의 양단부에 길이방향으로 나란한 복수의 스프로켓 홀(12)을 형성하면, 이것에 도시하지 않은 치형부(스프로켓)를 결합시켜서 가요성 배선 기판(1)을 송출할 수 있다.
TAB 기술이 적용되는 경우에는 베이스 기판(10)에는 각 배선 패턴(20)에 관해서 1개의(전체로서는 복수의) 디바이스 홀(14)이 형성되어 있다. 디바이스 홀(14)을 거쳐서 반도체 칩(60)(도 4 참조)과, 그것과의 전기적 접속부(예를 들면 인너 리드(26, 28))와의 본딩을 행할 수 있다. 디바이스 홀(14)의 형상은 특별히 한정되지 않지만, 반도체 칩(60)을 완전히 수용할 수 있는 크기라도, 일부를 수용하는 만큼의 크기라도 좋다.
베이스 기판(10)에는 복수의 배선 패턴(20)이 형성되어 있다. 베이스 기판(10)이 배선 패턴(20)을 지지하고 있다. 3층 기판의 가요성 배선 기판(1)으로서는 배선 패턴(20)이 접착제(도시하지 않음)를 거쳐서 베이스 기판(10)에 접착되어 있다. 2층 기판의 가요성 배선 기판(1)으로서는 배선 패턴(20)이 베이스 기판(10)상에 직접 형성되어 접착제가 개재하지 않는다.
배선 패턴(20)은 장척형 베이스 기판(10)의 길이방향으로 나란히 형성되어도 좋고, 폭방향으로 나란히 형성되어도 좋으며, 매트릭스형으로(길이방향 및 폭방향으로 나란함) 형성되어도 좋다. 각각의 배선 패턴(20)은 동일 형상인 것이 많지만, 다른 형상이라도 좋다. 예를 들면, n 종류의 형상을 하는 n개의 배선 패턴(20)이 나란히 구성되는 배선 패턴 그룹을 반복하여 형성하여도 좋다.
배선 패턴(20)은 동(Cu), 크롬(Cr), 티타늄(Ti), 니켈(Ni), 티타늄-텅스텐(Ti-W)중 어느 하나를 적층하거나, 또는 어느 하나의 일층에 형성할 수 있다. 배선 패턴(20)은 땜납, 주석, 금, 니켈등으로 도금되어 있는 것이 바람직하다. 공정이 만들어지는 바와 같은 금속도금이 실시되면, 금속접합이 달성되기 쉬워서 바람직하다. 복수의 배선 패턴(20)은 전기도금을 행하기 위해서 도시하지 않은 도금 리드로 전기적으로 접속되어 있어도 좋다.
각 배선 패턴(20)은 복수의 배선(22, 24)을 갖는다. 상세하게는 베이스 기판(10)의 길이방향을 따라서 디바이스 홀(14)의 한쪽 측(도 1으로서는 상측)에 복수의 배선(22)이 형성되고, 다른쪽 측(도 1으로서는 하측)에 복수의 배선(24)이 형성되어 있다. 각 배선(22, 24)은 한쪽 단부에 형성되는 인너 리드(26, 28)와, 그간격을 넓히는 방향으로 연장하는 경사부(30, 32)와, 다른쪽의 단부(34, 36)를 포함한다.
인너 리드(26, 28)는 디바이스 홀(14)내로 돌출한다. 인너 리드(26) 및 인너 리드(28)는 평행하게 형성되어 있고, 베이스 기판(10)의 길이방향으로 연장 형성되어 있어도 좋다. 인너리드(26, 28)는 반도체 칩(60)과의 전기적 접속부이다.
경사부(30, 32)는 인너 리드(26, 28)의 간격을 넓히는 방향으로 경사하여 형성된다. 경사부(30, 32)는 직선을 그려서 형성되어도 좋고, 곡선을 그려서 형성되어도 좋다.
단부(34, 36)는 경사부(30, 32)로부터, 인너 리드(26, 28)와는 반대측으로 연장 설치되어 있다. 단부(34) 및 단부(36)는 평행하게 형성되어 있고, 베이스 기판(10)의 길이방향으로 연장하여 형성되어 있어도 좋다. 단부(34, 36)는 인너 리드(26, 28)보다도 그 폭 및 피치중 적어도 한쪽을 넓게 형성하여도 좋다. 단부(34, 36)는 다른 전기부품과 전기적으로 접속된다. 도 1의 예에서는 배선(24)의 단부(36)는 아우터 리드 홀(38)를 타고 넘어서 형성되어 있고, 단부(36)중 아우터 리드 홀(38)내의 부분은 아우터 리드이다.
베이스 기판(10)은 복수의 제 1 영역(44)과, 복수의 제 2 영역(45)을 갖는다. 각 제 1 영역(44)은 천공될 예정의 영역이다. 도 1에 도시한 예로서는 제 1 영역(44)은 베이스 기판(10)의 폭방향의 중앙부에 위치한다. 즉, 제 1 영역(44)은 베이스 기판(10)의 단부보다도 안쪽에 위치하고, 제 1 영역(44)에서 베이스 기판(10)을 천공하면, 베이스 기판(10)의 폭방향의 양단부가 남도록 되어 있다.또는, 제 1 영역(44)은 베이스 기판(10)의 한쪽 측단을 포함하여도 좋고, 베이스 기판(10)의 폭방향의 전체 부분(한쪽 측단에서 다른쪽 측단에 도달하는 부분) 이어도 좋다. 제 1 영역(44)에는 배선 패턴(20)의 적어도 일부가 형성되어 있다. 장척형 베이스 기판(10)의 길이방향에 복수(전체로는 한정되지 않는다)의 제 1 영역(44)이 나란히 위치한다. 또, 제 1 영역(44)에 반도체 칩(60)(도 4 참조)이 탑재되고 디바이스 홀(14)도 제 1 영역(44)에 형성된다.
제 2 영역(45)은 제 1 영역(44) 사이에 위치한다. 상세하게는 베이스 기판(10)의 길이방향으로 인접하는 2개의 제 1 영역(44) 사이에 제 2 영역(45)이 위치한다. 제 2 영역(45)은 베이스 기판(10)의 일부이고, 그 폭방향의 전체의 부분(한쪽 측단에서 다른쪽 측단에 도달하는 부분)을 포함한다.
제 2 영역(45)에는 베이스 기판(10)의 폭방향의 중앙부에 관통 구멍, 슬릿, 절결부 등이 형성되어 있지 않다. 즉, 제 2 영역(45)에는 베이스 기판(10)의 폭방향의 중앙부에 재료가 존재하고 있다. 이것에 따라, 베이스 기판(10)이 잡아 당겨져도 그 변형이 크게 되는 것을 방지할 수 있다. 또한, 제 2 영역(45)에 있어서 베이스 기판(10)의 폭방향의 중앙부에 존재하는 재료는 배선 패턴(20)을 지지하고 있는 재료(예를 들면 폴리이미드 수지)이어도 좋지만, 이것과 다른 재료(예를 들면 한층더 부드러운 또는 단단한 재료)이어도 좋다. 어떠한 재료이어도, 베이스 기판(10)의 일부를 구성하는 재료이다. 또한, 제 2 영역(45)에 있어서 베이스 기판(10)의 폭방향의 중앙부에 존재하는 부분은 배선 패턴(20)을 지지하있는 부분과 다른 두께이어도 좋다. 바꿔 말하면, 제 2 영역(45)에 있어서 베이스 기판(10)의 폭방향 중앙부에는 박육부 또는 두꺼운부분이 형성되어 있어도 좋다.
제 2 영역(45)에는 적어도 1개의(도 1에 도시한 예로서는 복수의) 저굴곡 저항부(40)가 형성되어 있다. 저굴곡 저항부(40)는 제 2 영역(45)을 제 1 영역(44)보다도 굽히기 쉽게 하기 위한 것이다. 상세하게는 저굴곡 저항부(40)는 제 2 영역(45)을 베이스 기판(10)의 길이방향축을 구부리는 방향으로(예를 들면 권취할 때에) 굽히기 쉽게 한다. 이렇게 하는 것으로, 베이스 기판(10)을 권취하는 등으로서 굽힐 때에, 제 2 영역(45)에 굽힘 응력이 집중하기 때문에, 제 1 영역(44)으로의 굽힘 응력의 집중을 회피할 수 있다. 그 결과, 제 1 영역(44)내에서 배선 패턴(20)의 굽힘이 적게된다.
도 1에 도시한 저굴곡 저항부(40)는 슬릿이고, 이 슬릿은 베이스 기판(10)의 폭방향으로 길게 형성되어 있다. 또는 저굴곡 저항부(40)는 관통 구멍, 절결부, 박육부중 어느 것이어도 좋다. 또는, 제 1 영역(44)을 구성하는 재료보다도 부드러운(굽히기 쉬운) 재료로 저굴곡 저항부(40)를 형성하여도 좋다. 저굴곡 저항부(40)가 슬릿 등의 개구인 경우는 저굴곡 저항부(40)의 굴곡 저항은 제로이다. 박육부와 같이, 저굴곡 저항부(40)에 재료가 존재하는 경우는 저굴곡 저항부(40)에는 굴곡저항이 있다.
복수의 저굴곡 저항부(40)가 베이스 기판(10)의 폭방향에 간격을 두고서 형성되어도 좋다. 이 경우, 저굴곡 저항부(40)는 베이스 기판(10)의 폭방향에서 일직선으로 나란히 형성되어 있어도 좋다. 도 1에 도시한 예로서는 복수의 저굴곡 저항부(40)는 베이스 기판(10)의 폭방향의 중앙을 기준으로 하여 양쪽의 단부측에대칭적으로 배치되어 있다. 여기서, 대칭이란, 형상 및 위치에 있어서 대칭이여 도 좋고, 굴곡저항에 있어서 대칭이어도 좋다.
또는, 굴곡 저항부(40)가 개구만으로 형성되는 경우를 제외하고, 1개의 저굴곡 저항부(40)가 베이스 기판(10)의 폭방향에서 그 중앙을 타고 넘어 형성되어 있어도 좋다. 또한, 제 2 영역(45)의 전체에 저굴곡 저항부(40)가 형성되어도 좋다.
저굴곡 저항부(40)가 형성된 제 2 영역(45)은 제 1 영역(44)중 배선 패턴(20)의 변형하기 쉬운 부분을 포함하는 영역보다도 굽히기 쉬운 것이 바람직하다. 배선 패턴(20)은 베이스 기판(10)상에 직접적으로 지지되어 있지 않은 부분이 변형하기 쉽다. 예를 들면, 배선 패턴(20)의 홀(디바이스 홀(14), 아우터 리드 홀(38)등)내에 위치하는 부분(예를 들면, 인너 리드(26, 28)나, 아우터 리드로 되는 단부(36))을 들수 있다. 따라서, 홀의 단부보다도 제 2 영역(45)이 굽히기 쉬운 것이 바람직하다.
배선 패턴(20)상에는 보호막(42)(도 5 참조)을 설치하여도 좋다. 보호막(42)은 배선 패턴(20)을 산화등으로부터 보호한다. 예를 들면, 솔더레지스트 등의 수지로 보호막(42)을 형성하여도 좋다. 보호막(42)은 배선 패턴(20)중 반도체 칩등의 다른 부품과 전기적으로 접속되는 부분(인너 리드(26, 28), 외부단자, 아우터 리드 등)을 제외한 부분상을 덮어서 설치한다.
각각의 배선 패턴(20)은 1개의 반도체장치를 제조하기 위한 것이며, 가요성 배선 기판(1)은 복수의 반도체장치를 제조하기 위한 것이다. 베이스 기판(10)은 복수의 제 1 영역(44)이 설정되어 있다. 각 제 1 영역(44)에서 베이스 기판(10)을천공하여 반도체장치를 제조한다. 각각의 제 1 영역(44)에는 각 배선 패턴(20)이형성되어 있다. 배선 패턴(20)은 제 1 영역(44)으로부터 빠저 나와서 형성되어도 좋다. 즉, 배선 패턴(20)의 일부가, 제 1 영역(44)의 외측에 위치하여도 좋다.
도 2a는 본 실시예에 관한 가요성 배선 기판의 사용 상태를 도시한 도면이고, 도 2b는 가요성 배선 기판의 일부의 측면도이다. 도 2a에 도시한 바와 같이, 상술한 가요성 배선 기판(1)은 릴(46)에 권취된다. 그 때, 베이스 기판(10)의 길이방향의 축선이 굽혀지지만, 본 실시예에서는 베이스 기판(10)의 제 2 영역(45)에 저굴곡 저항부(40)가 형성되어 있다. 따라서, 도 2b에 도시한 바와 같이, 저굴곡 저항부(40)가 형성된 제 2 영역(45)은 굽힘 응력이 집중하여 크게 굽혀지고, 저굴곡 저항부(40)가 형성되어 있지 않은 제 1 영역(44)은 굽힘 량이 적다. 굽힘 량이 적은 제 1 영역(44)에는 도 1에 도시한 바와 같이, 배선 패턴(20)이 형성되어 있기때문에, 배선 패턴(20)의 굽힘을 억제할 수 있다.
이렇게 해서, 릴(46)로부터 가요성 배선 기판(1)을 인출하여 공정을 행할 수이고, 릴·투·릴로 공정을 행할 수도 있다.
(필름 캐리어)
본 발명을 적용한 실시예에 관한 필름 캐리어는 도 1에 도시한 가요성 배선 기판을 폭방향으로 도시한 직선(도 1에 부호48로 도시한 2점쇄선)으로 절단한 형상을 한다. 예를 들면, 필름 캐리어는 상술한 가요성 배선 기판(1)으로부터 절단된 단일편의 필름이다. 또한, 가요성 배선 기판(1)을 절단하는 위치는 특히 한정되지 않는다. 도 1에 도시한 예로서는 1개의 배선 패턴(20)의 양측을 절단 위치로 하였지만, 복수의 배선 패턴(20)의 양측을 절단 위치로 하여도 좋다.
(테이프형 반도체장치의 제조방법)
도 3은 본 발명을 적용한 실시예에 관한 테이프형 반도체장치의 제조방법을 설명하는 도면이다.
도 3에 도시한 바와 같이, 가요성 배선 기판(1)은 릴(46)에 권취하여 준비되고, 반도체 칩의 탑재을 행하는 본딩 유닛(50)에 송출된다. 릴(46)과 본딩 유닛(50)과의 사이에는 버퍼 영역(느슨함)(52)이 설치되어 있고, 릴(46)의 풀림량을 본딩 유닛(50)의 택트 타임에 동기시키지 않아도 반도체 칩을 가요성 배선 기판(1)에 탑재할 수 있도록 하고 있다.
버퍼 영역(52)으로서는 가요성 배선 기판(1)을 자중에 의해 늘어 뜨린 형태로 하고 있는 것으로, 그 최하부는 자중에 의해 굴곡이 생기고, 가요성 배선 기판(1)에 굽힘 응력이 가해지게 된다. 그러나, 본 실시예에 관한 가요성 배선 기판(1)에는 저굴곡 저항부(40)가 설치되어 있기 때문에, 저굴곡 저항부(40)에 굽힘 응력이 집중한다. 고로 전기적 접속부(예를 들면 인너 리드(26, 28))에 굽힘 응력이 집중하여 스트레스가 걸리며 크랙이나 단선이 생기는 것을 방지할 수 있다.
(테이프형 반도체장치)
도 4은 본 발명을 적용한 실시예에 관한 테이프형 반도체장치를 도시한 도 이고, 베이스 기판(10)의 폭방향으로 연장하는 직선에 따른 단면도이다.
테이프형 반도체장치는 상술한 가요성 배선 기판(1)고, 각 배선 패턴(20)에 전기적으로 접속된 복수의 반도체 칩(60)을 갖는다.
반도체 칩(60)의 평면형상은 일반적으로는 구형이고, 직사각형이어도 정방형이어도 좋다. 반도체 칩(60)의 한쪽 면에 복수의 전극이 형성되어 있다. 전극은 반도체 칩의 면중 적어도 1변(많은 경우, 2변 또는 4변)에 따라 나란하다. 반도체 칩(60)의 외형이 직사각형인 경우에는 예를 들면 액정구동용 IC와 같이 길이방향으로 전극이 배열되어도 좋고, 짧은방향으로 전극이 배열되어도 좋다. 또한, 전극은 반도체 칩(60)의 면의 단부에 나란히 있는 경우와, 중앙부에 나란히 있는 경우가 있다. 각 전극은 알루미늄 등으로 얇고 평평하게 형성된 패드와, 그 위에 형성된 범프로 이루어지는 것이 많다. 범프가 형성되지 않은 경우는 패드만이 전극으로 된다. 전극중 적어도 일부를 회피하여 반도체 칩(60)에는 패시베이션막(도시하지 않음)이 형성되어 있다. 패시베이션막은 예를 들면, SiO2, SiN, 폴리이므드 수지 등으로 형성할 수 있다.
반도체 칩(60)의 전극은 TAB 기술을 적용하여 디바이스 홀(14)을 거쳐서, 배선 패턴(20)의 인너 리드(26, 28)에 본딩하여도 좋다.
또는, 디바이스 홀(14)이 형성되지 않은 가요성 배선 기판을 사용한 경우에는 반도체 칩(60)을 페스다운 본딩하여도 좋다. 그 경우, 가요성 배선 기판은 반도체 칩(60)의 능동면(전극이 형성된 면)과 베이스 기판이 대향한 상태로 실장되는 기판, 즉 COF(Chip On Film)이어도 좋다.
또는, 와이어 본딩등을 적용하여 반도체 칩(60)을 페이스 업 본딩하여도 좋다. 그 경우, 가요성 배선 기판은 반도체 칩(60)의 능동면(전극이 형성된 면)이 베이스 기판의 탑재면과 동일한 방향을 향하고, 예를 들면 금선등의 와이어로써 반도체 칩(60)의 전극과 배선 패턴(20)이 접속되는 페이스 업형의 실장 기판이어도 좋다.
테이프형 반도체장치는 밀봉부(62)를 가져도 좋다. 밀봉부(62)는 적어도 반도체 칩(60)의 전극과 배선 패턴(20)과의 전기적 접속부(예를 들면 인너 리드(26, 28))를 밀봉하는 것이다. 밀봉부(62)는 수지로 형성되는 것이 많다.
또한, 배선 패턴(20)에 있어서의 보호막(42)에 의해서 덮여지는 부분과 덮여지지 않은 부분과의 경계에서는 밀봉부(62)는 보호막(42)의 단부와 중복하는 것이 바람직하다(도 5 참조). 이렇게 하는 것으로, 배선 패턴(20)이 노출하는 것을 방지할 수 있다. 밀봉부(62)를 형성하는 수지는 포팅에 의해서 설치하여도 좋고, 트랜스퍼몰드에 의해서 설치하여도 좋다.
(반도체장치 및 그 제조방법)
도 5는 본 발명을 적용한 실시예에 관한 반도체장치 및 그 제조방법을 도시한 도면이다. 반도체장치는 도 4에 도시한 테이프형 반도체장치를 폭방향으로 연장하는 직선으로 절단한 형상을 한다. 예를 들면, 도 5에 도시한 바와 같이, 절단 지그(64)(커터나 펀치등)로 1개의 배선 패턴(20)의 양측에서 테이프형 반도체장치를 절단하여도 좋다. 그 절단 위치는 도 1에 2점쇄선(48)으로 도시한 위치이어도 좋다.
본 발명을 적용한 실시예에 관한 반도체장치는 상술한 테이프형 반도체장치의 베이스 기판(10)을 천공한 형상을 하고 있어도 좋다. 천공 위치는 1개의 배선 패턴(20)을 둘러싸는 윤곽이어도 좋다.
(반도체장치및 회로기판)
도 6은 본 발명을 적용한 실시예에 관한 회로기판을 도시한 도면이다. 도 6에 도시한 바와 같이, 회로기판(70)에는 상술한 반도체장치(72)가 전기적으로 접속되어 있다. 회로기판(70)은 예를 들면 액정 패널이어도 좋다. 반도체장치(72)는 테이프형 반도체장치의 베이스 기판(10)을, 반도체 칩(60)을 둘러싸는 윤곽에서 천공한 형상한다.
도 6에 도시한 바와 같이, 반도체장치(72)의 베이스 기판(10)은 굴곡시켜서 설치하여도 좋다. 예를 들면, 회로기판(70) 단부의 주위에 베이스 기판(10)을 굴곡시켜도 좋다.
(전자기기)
본 발명을 적용한 반도체장치를 갖는 전자기기로서, 도 7에는 휴대전화(180)가 도시되어 있다. 이 휴대전화(180)는 본 발명을 적용한 회로기판(70)(액정 패널)도 갖는다. 도 8에는 본 발명을 적용한 반도체장치(도시하지 않음)를 갖는 노트형 퍼스널 컴퓨터(190)가 도시되어 있다.
또한, 본 발명의 구성요건「반도체 칩」을「전자소자」로 바꾸어서, 반도체소자와 동일한 전자소자(능동소자인지 수동소인지를 묻지 않음)를 가요성 배선 기판에 실장하여 전자부품을 제조할 수도 있다. 이러한 전자소자를 사용하여 제조되는 전자부품으로서, 예를 들면, 광소자, 저항기, 곤덴서, 코일, 발진기, 휠터, 온도 센서, 섬머스터, 밸리스터, 볼륨 또는 퓨즈 등이 있다.
(변형예)
도 9은 본 발명을 적용한 실시예의 변형예에 관한 가요성 배선 기판을 도시한 도면이다. 가요성 배선 기판은 베이스 기판(80)과, 배선 패턴(90)을 포함한다. 베이스 기판(80)은 제 1 영역(82)과, 제 2 영역(84)을 포함하고, 제 2 영역(84)에 저굴곡 저항부(86, 88)가 형성되어 있다.
저굴곡 저항부(86, 88)는 베이스 기판(80)의 폭방향 중앙부를 기준으로 하고, 양쪽의 단부측에 비대칭적으로 배치되어 이루어진다. 비대칭이란 형상, 수 또는 위치에 있어서 비대칭이어도 좋고, 굴곡 저항에 있어서 비대칭이어도 좋다. 도 9에 도시한 예로서는 한쪽 단부측에 복수의 저굴곡 저항부(86)가 형성되고, 이것보다 적은 수(예를 들면 1개)의 저굴곡 저항부(88)가 다른쪽 단부측에 형성되어 있다. 한쪽 저굴곡 저항부(86)는 예를 들면 원형으로 형성되어 있다. 다른쪽 저굴곡 저항부(88)는 예를 들면 긴구멍이고, 베이스 기판(80)의 폭방향으로 길게 형성되어 있다. 이와 같이, 비대칭의 저굴곡 저항부(86, 88)를 베이스 기판(80)에 형성하는 것으로, 베이스 기판(80)에 있어서 비대칭의 굽힘 용이성이 얻어진다.
또한, 배선 패턴(90)은 베이스 기판(80)의 폭방향 중앙부를 기준으로 하고, 어느 한쪽의 단부방향으로 경사지게 위치하고 있다. 예를 들면, 배선 패턴(90)은 저굴곡 저항부(86, 88)중 굽힘 용이성이 큰 쪽으로 기울게 형성하여도 좋다. 이렇게 하는 것으로, 제 2 영역(84)에서 굽힘 응력이 집중하기 쉬운 부분이 배선 패턴(90)에 가깝기 때문에, 배선 패턴(90)의 굽힘을 감소할 수 있다. 이 경우, 제 1 영역(82)도 베이스 기판(80)의 폭방향 중앙부를 기준으로 하고, 어느 한쪽의 단부방향으로 기울게 위치한다.
이들의 내용 이외의 점에 대해서는 상술한 실시예에서 설명한 내용이 변형예에도 적합하다.
도 10a 및 도 10b는 본 발명을 적용한 실시예의 변형예에 관한 가요성 배선 기판을 도시한 도면이다. 가요성 배선 기판은 도 1을 참조하여 설명한 베이스 기판(10)과 동일한 구성이다. 도 10a는 베이스 기판(10)의 제 1 영역(44)의 단면도이고, 도 10b는 베이스 기판(10)의 제 2 영역(45)의 단면도이다. 베이스 기판(10)에는 디바이스 홀(14) 및 스프로켓 홀(12)이 형성되어 있다.
베이스 기판(10)상에는 고굴곡 저항부(100)가 형성되어 있다. 고굴곡 저항부(100)는 그것이 형성된 영역의 굴곡 저항을 높이는 것이며, 베이스 기판(10) 보다도 강성이 높은 것이 적합하다. 예를 들면, 베이스 기판(10) 보다도 강성이 높은 기판 이나 레지스트(솔더 레지스트)로 고 굴고 저항부(100)를 형성하여도 좋다. 또는 고굴곡 저항부(100)를 형성하는 것으로 그것이 형성된 영역의 굴곡 저항이 높으면, 강성이 베이스 기판(10)과 동일하던가 또는 그 이하의 고굴곡 저항부(100)를 사용하여도 좋다.
도 10a에 도시한 바와 같이, 고굴곡 저항부(100)는 제 1 영역에 형성되어 있고, 제 2 영역(45)의 일부를 제외하고 형성되어 있다. 제 2 영역에서도 베이스 기판(10)의 폭방향 중앙부에는 고굴곡 저항부(100)가 형성되어 있다. 제 2 영역(45)에 있어서, 고굴곡 저항부(100)가 형성되어 있지 않은 영역은 상대적으로 저굴곡 저항부(140)로 되어 있다. 즉, 제 2 영역(45)에 있어서 베이스 기판(10)의 폭방향 중앙부를 제외한 영역에 저굴곡 저항부(140)가 형성되어 있다.
저굴곡 저항부(140)는 제 2 영역(45)에 있어서의 베이스 기판(10)의 폭방향 중앙부를 제외한 영역에 형성되어 있다. 저굴곡 저항부(140)가 형성된 것으로, 제 2 영역(45)이 제 1 영역(44) 보다도 베이스 기판(10)의 길이방향 축을 굴곡 방향으로 굽히기 쉽게 된다.
도 10을 참조하여 설명한 내용은 상술한 실시예 및 변형예에도 적용가능하다.
다음에, 본 발명을 필름 캐리어 테이프에 적용한 실시예를 설명한다. 도 1은 본 실시예에 관한 필름 캐리어 테이프의 형태를 도시한 설명도이다. 도 1에 도시한 바와 같이 본 실시예에 관한 필름 캐리어 테이프는 가요성을 갖는 장척 기판(베이스 기판(10))에 디바이스 홀(14) 이나 아우터 리드 홀(38)을 천공에 의해 형성한후, 이들 홀의 주위에 배선 패턴(20)을 둘러싸서 제작된다.
장척 기판은 폴리이미드제의 필름 형상으로 되고, 그 폭방향 양단부에는 스프로켓 홀(12)이 장척 기판의 길이방향에 따라 등간격으로 복수 배치 설치되며, 반송경로의 도중에 설치된 스프로켓(도시하지 않음)에 맞물려지게 하는 것으로, 장척 기판을 반송방향에 따라 이동가능하게 하고 있다.
이러한 장척 기판에는 그 길이방향에 따라 필름 캐리어의 천공 외형에 상당하는 천공 영역(제 1 영역(44))이 복수등간격으로 형성되어 있다.
그리고 천공 영역의 내측에는 반도체 칩(60)(도 4 참조)을 수용하는 만큼의 크기를 갖는 디바이스 홀(14)과, 이 디바이스 홀(14)에 인접하는 아우터 리드 홀(38)이 설치되고, 더욱이 천공 영역의 외측, 즉 인접하는 천공 영역의 사이에는 절곡부로 되는 슬릿(저굴곡 저항부(40)의 일례)가 설치된다. 또한, 디바이스 홀(14)과 아우터 리드 홀(38)과의 사이에는 배선 패턴(20)이 형성되어 있다. 배선 패턴(20)의 일단을 디바이스 홀(14)의 가장자리로부터 돌출하고, 이것을 입력측의 인너 리드(28)로 하여 반도체 칩(60)의 표면에 형성되는 접속용 단자와의 접속을 도모하도록 하고 있다. 또한 배선 패턴(20)에 있어서의 입력측의 인너 리드(28)와는 반대측은 아우터 리드 홀(38)을 타고 넘는 배선 패턴(20)이 둘러싸여 있다. 아우터 리드 홀(38)을 타고 넘는 배선 패턴(20)의 범위를 아우터 리드로 하여 도시하지않은 외부 기판에 형성되는 접속용 단자와의 접속을 도모하도록 하고 있다.
한쪽, 디바이스 홀(14)에 있어서의 입력측의 인너 리드(28)와는 반대측의 가장자리에는 출력측의 인너 리드(26)가 형성된다. 출력측의 인너 리드(26)도 반도체 칩(60)의 접속용 단자의 수에 따른 개수만큼 돌출 형성되어 있다. 출력측의 인너 리드(26)를 한쪽 단부로 하는 배선 패턴(20)은 아우터 리드 홀(38)이 형성되는 반대측으로 잡아당겨지며, 그 연장 선단부에는 다른 외부 기판으로의 접속을 하기 위해서 땜납도금이 실시하여 땜납 랜드를 형성하도록 하고 있다.
천공 영역(제 1 영역(44))의 사이에 형성되는 슬릿(저굴곡 저항부(40)의 일례)은 그 길이방향이 장척 기판의 폭방향에 일치하도록 복수종렬형성되어 있다. 장척 기판(베이스 기판(10))을 길이방향에 따라 굴곡시켜을 때에 이 슬릿이 형성되는 영역이 가장 굴곡저항이 작게 되도록 하고 있다. 즉, 슬릿을 형성하는 경우, 장척 기판의 폭방향에 있어서 슬릿이 점유하는 비율이 다른 영역의 홀보다도 비싸게 되도록 슬릿의 형상을 결정하면, 다른 영역보다도 기판의 재료가 존재하는 치수가 작게되기 때문에, 굴곡저항을 가장 작게 할 수 있다.
그리고 이와 같이 구성되는 필름 캐리어 테이프의 제조공정에서는 디바이스 홀(14),아우터 리드 홀(38), 슬릿을 동시에 장척 기판으로부터 천공 형성한 후, 장척 기판의 표면에 동박을 라미네이트하여 동박에 대해 노광과 에칭을 행하고, 배선 패턴(20)을 형성한다. 이러한 순서로 제작된 필름 캐리어 테이프는 그 후 디바이스 홀(14)에 반도체 칩(60)을 수용하여 인너 리드(26, 28)와의 전기적 도통을 도모한다. 그리고, 반도체 칩(60)을 보호용 수지로 밀봉하여 천공 영역의 외형에 따라 필름 캐리어의 천공을 행한다. 이렇게 해서, 반도체 칩(60)을 필름 캐리어에 탑재한 반도체장치가 형성된다.
상술한 제작공정은 하나의 제조 라인에 의해서 장척 기판의 반송방향에 따라 일괄하여 행하여지는 것은 아니고, 공정마다 몇개인가의 제조 라인이 존재하고 있다. 필름 캐리어 테이프는 소정 제조 라인의 종단에서 릴(46)에 롤형으로 권취됨과 동시에, 다음단의 제조 라인로서는 이 릴(46)을 선두에 설치하여 필름 캐리어 테이프를 다음단의 제조라인과 반복하도록 하고 있다.
도 2a 및 도 2b은 필름 캐리어 테이프를 릴(46)에 감은 상태를 도시한 부분단면도이다. 도 2a에 도시한 바와 같이, 필름 캐리어 테이프의 선단을 릴(46)의 심에 부착하여 필름 캐리어 테이프를 심에 권취하면, 필름 캐리어 테이프는 롤형으로 되고, 권취량이 증가함에 따라 그 권취 외형이 증가하여 간다. 여기서 필름 캐리어 테이프는 릴(46)에의 권취에 의해서 굽힘 응력이 가해지는 것으로 되지만, 필름 캐리어 테이프에는 슬릿(저굴곡 저항부(40))가 설치되어 있고, 슬릿이 설치되는영역은 굴곡 저항이 작게 되어 있다. 따라서, 이 부분에 굽힘 응력이 집중하고, 도 2b에 도시한 바와 같이, 슬릿이 설치되는 영역을 정점으로 하여 필름 캐리어 테이프는 다각형상으로 굴곡한다. 이 때문에 슬릿이 설치되는 영역에 끼워지는 부분, 즉 아우터 리드 홀(38)이 형성되는 범위에는 굴곡에 의한 굽힘 응력이 집중하는 일이 없다. 이 때문에 아우터 리드 홀(38)에 형성되는 아우터 리드에 굽힘 응력 집중에 의한 스트레스가 걸리고, 아우터 리드에 크랙이나 단선이 생기는 것을 방지할 수 있다.
도 3은 필름 캐리어 테이프에 반도체 칩(60)을 탑재하는 제조 라인의 형태를 도시한 설명도이고, 도 3에 도시한 바와 같이 릴(46)로부터 풀려 나오는 필름 캐리어 테이프는 그 제조 라인에 있어서 반도체 칩(60)의 탑재을 행하는 본딩 유닛(50)에 투입된다. 릴(46)과 본딩 유닛(50)과의 사이에는 버퍼 영역(느슨함)(52)이 설치되어 있고, 릴(46)의 풀림량을 본딩 유닛(50)의 택트 타임에 동기시키지 않아도 반도체 칩(60)을 필름 캐리어 테이프에 탑재할 수 있도록 하고 있다.
버퍼 영역(52)은 필름 캐리어 테이프를 자중에 의해 늘어 뜨린 형태로 되어있기 때문에, 그 최하부는 자중에 의해 굴곡이 생기고, 필름 캐리어 테이프에 굽힘 응력이 가해지게 된다. 그러나 필름 캐리어 테이프에는 슬릿이 설치되는 영역이 존재하고, 이 영역의 굴곡 저항이 작게 되어 있기 때문에, 이 부분에 굽힘 응력이 집중하며, 슬릿이 설치되는 영역을 정점으로 하여 필름 캐리어 테이프는 다각형상으로 굴곡한다. 이 때문에 슬릿이 설치되는 영역에 끼워지는 부분, 즉 아우터 리드 홀(38)이 형성되는 범위에는 굴곡에 의한 굽힘 응력이 집중하는 일이 없다. 이때문에 아우터 리드 홀(38)에 형성되는 아우터 리드에 굽힘 응력 집중에 의한 스트레스가 걸리며 아우터 리드에 크랙이나 단선이 생기는 것을 방지할 수 있다.
더욱이 슬릿(저굴곡 저항부(40))이 형성되는 범위에 응력을 집중시키는 것으로 천공 영역(제 1 영역(44))에 굽힘 응력이 집중하는 일이 없다. 이 때문에 아우터 리드 뿐만아니라 천공 영역의 내측에 형성되는 입력측의 인너 리드(28) 및 출력측의 인너 리드(26) 등에 변형 등이 생기는 어려움이 없고, 인너 리드와 반도체 칩과의 위치 맞춤을 확실히 행할 수 있다.
또한 본 실시예에 있어서는 반도체 칩을 필름 캐리어 테이프에 탑재하는 개소에서 설명을 행하였지만, 이 개소에 한정되는 것도 아니고, 필름 캐리어 테이프에 굽힘 응력이 가해지는 다른 개소에 있어서의 버퍼 영역(52)에 대해서도 같은 동일한 효과가 얻어진다.
본 실시예에 관한 필름 캐리어 테이프의 제조방법으로서는 가요성을 갖는 장척 기판(베이스 기판(10))의 길이방향에 따라 천공 영역(제 1 영역(44))을 연속하여 설정한 후, 천공 영역 사이의 굴곡 저항이 천공 영역의 굴곡저항보다 작게 되 도록 천공 영역의 사이에 절곡부를 형성한다. 본 실시예에 관한 필름 캐리어 테이프의 제조방법에 의하면, 천공 영역의 사이를 적극적으로 절곡하기 용이하기 때문에, 필름 캐리어 테이프가 굴곡하려고 한 경우, 절곡부에 굽힘 응력이 집중하고, 필름 캐리어 테이프는 절곡부를 각으로 한 다각형의 형상으로 되며, 천공 영역에 굽힘 응력이 집중하는 것을 방지할 수 있다.
또한, 절곡부는 장척 기판의 굴곡 저항을 저감시키는 것이면 무엇이든지 좋고, 구체적으로는 장척 기판의 횡단방향(폭방향)에 형성되는 슬릿이나, 장척 기판의 횡단방향에 들어간 벤 자국이나, 장척 기판의 두께를 얇게 하도록 해도 좋다.
또한 본 실시예에 관한 필름 캐리어 테이프의 제조방법으로서는 가요성을 갖는 장척 기판(베이스 기판(10))의 길이방향에 따라 천공 영역(제 1 영역(44))을 연속하여 설정하고, 이들 천공 영역내에 디바이스 홀(14)과 이것에 인접하는 아우터 리드 홀(38)을 형성한 후, 단부를 디바이스 홀(14)로부터 돌출시켜서, 타단부측이 아우터 리드 홀(38)을 타고 넘는 배선 패턴(20)을 형성한다. 배선 패턴(20)을 형성하기 전에, 천공 영역의 사이에 슬릿을 형성한다. 이것에 의해서, 장척 기판에 있어서의 천공 영역 사이의 굴곡 저항이 배선 패턴(20)이 타고 넘은 아우터 리드 홀(38)의 형성 영역의 굴곡 저항보다 작게 된다. 필름 캐리어 테이프 자체를 굴곡시키는 경우, 그 굽힘 응력이 천공 영역의 사이에, 즉 슬릿 형성 영역에 집중하기 때문에, 아우터 리드 홀(38)의 형성 영역에 굽힘 응력이 집중하는 일이 없고, 또한 아우터 리드에 스트레스가 가해지는 것을 방지할 수 있다. 또한 슬릿은 배선 패턴(20)이 형성되기 전의 공정에서 형성되는 것으로 배선 패턴(20)은 형성 당초부터 스트레스가 가해지는 것을 방지할 수 있다.
본 실시예에 관한 필름 캐리어 테이프는 가요성을 갖는 장척 기판(베이스 기판(10))과, 이 장척 기판에 따라 연속하여 설정되는 천공 영역과, 천공 영역의 사이에 형성되는 절곡부를 갖는다. 천공 영역의 굴곡 저항보다 천공 영역 사이의 굴곡 저항이 작게 되어 있다. 본 실시예에 관한 필름 캐리어 테이프에 의하면, 절곡부에 의해 천공 영역 사이의 굴곡 저항이 작게 되어 필름 캐리어 테이프를 굴곡시키려고 한 경우, 굽힘 응력은 절곡부에 집중하기 때문에, 천공 영역에는 굽힘 응력이 집중하지 않고, 천공 영역의 굴곡의 정도를 저감시킬 수 있다.
본 실시예에 관한 필름 캐리어 테이프는 가요성을 갖는 장척 기판(베이스 기판(10))을 갖는다. 장척 기판에 따라 연속하여 천공 영역이 형성되고, 이 천공 영역내에 디바이스 홀(14)이 형성되어 있다. 천공 영역내에는 디바이스 홀(14)에 인접하는 아우터 리드 홀(38)과, 디바이스 홀(14)로부터 단부가 돌출됨과 동시에 타단부측이 아우터 리드 홀(38)를 타고 넘는 배선 패턴(20)이 형성되어 있다. 천공 영역의 사이에는 슬릿이 천공 형성되어 있다. 배선 패턴(20)이 타고 넘는 아우터 리드 홀(38)의 형성 영역의 굴곡 저항보다 천공 영역 사이의 굴곡 저항이 작게 되어 있다. 본 실시예에 관한 필름 캐리어 테이프에 의하면, 필름 캐리어 테이프를 굴곡시키고자 하면 굽힘 응력이 전체에 가해지지만, 여기서 슬릿이 형성된 천공 영역의 사이이 가장 굴곡 저항이 약한 개소로 되기 때문에, 이 부분에 굽힘 응력이 집중하여 필름 캐리어 테이프는 다각형상으로 된다. 즉 아우터 리드 홀(38)에는 굴곡에 의한 굽힘 응력이 집중하는 일이 없고, 아우터 리드 홀(38)를 타고 넘는 아우터 리드에 스트레스가 가해지는 일이 없다. 이 때문에 아우터 리드에 크랙이나 단선이 생기는 것을 방지할 수 있다.
본 실시예에 관한 필름 캐리어 테이프로서는 장척 기판(베이스 기판(10))의 폭방향에 있어서의 슬릿이 점유하는 비율이 장척 기판의 폭방향에 있어서의 아우터 리드 홀(38)이 점유하는 비율보다 비싸게 되도록 슬릿이 형성되어 있다. 본 실시예에 관한 필름 캐리어 테이프에 의하면, 기판을 구성하는 재료의 잔존량이 슬릿이 형성되는 영역에서 가장 작게 되기 때문에, 다른 아우터 리드 홀(38)이 형성되는 영역보다도 굴곡 저항을 작게 할 수 있다.
Claims (24)
- 장척형 베이스 기판과,상기 베이스 기판에 형성된 배선 패턴을 갖고,상기 베이스 기판은 소정의 배선 패턴이 형성됨과 동시에 상기 베이스 기판으로부터 떨어질 때에 개편화(個片化)되는 제 1 영역과, 상기 베이스 기판의 길이방향에서 상기 제 1 영역에 인접 위치하는 제 2 영역과, 상기 제 1 영역보다도 상기 베이스 기판의 길이방향축을 굴곡시키는 방향으로 굴곡시키기 쉽도록 상기 제 2 영역에 형성된 복수의 저굴곡저항부를 가지며,상기 복수의 저굴곡저항부는 상기 제 2 영역에 있어서의 상기 베이스 기판의 폭방향의 중앙부를 기준으로 하여 양쪽의 단부측의 영역에서, 상기 중앙부를 제외한 영역에 형성되어 이루어지는 가요성 배선 기판.
- 제 1 항에 있어서, 상기 복수의 저굴곡 저항부는 관통 구멍, 절단부 및 박육부 중 어느 것인 가요성 배선 기판.
- 제 1 항에 있어서, 상기 제 1 영역과, 상기 제 2 영역에 있어서의 상기 베이스 기판의 폭방향의 중앙부에 고굴곡 저항부가 형성되고,상기 고굴곡 저항부는 상기 제 2 영역에 있어서의 상기 베이스 기판의 폭방향의 중앙부를 제외한 영역을 회피하여 형성되며,상기 고굴곡 저항부가 회피된 상기 영역이 상대적으로 상기 복수의 저굴곡 저항부로 되는 가요성 배선 기판.
- 제 1 항에 있어서, 상기 베이스 기판은 상기 제 1 영역에 홀이 형성되어 이루어지고,상기 배선 패턴의 일부는 상기 홀내에 위치하는 가요성 배선 기판.
- 제 4 항에 있어서, 상기 제 2 영역은 상기 홀이 형성된 것으로 굽히기 쉽게 된 상기 제 1 영역보다도 굽히기 쉽게 형성되어 이루어지는 가요성 배선 기판.
- 제 1 항에 있어서, 상기 제 2 영역에는 상기 복수의 저굴곡 저항부가 상기 베이스 기판의 폭방향에 일직선으로 나란히 형성되어 이루어지는 가요성 배선 기판.
- 제 6 항에 있어서, 상기 복수의 저굴곡 저항부는 상기 베이스 기판의 폭방향의 중앙을 기준으로 하여 양쪽 단부측에 대칭적으로 배치되어 이루어지는 가요성 배선 기판.
- 제 6 항에 있어서, 상기 복수의 저굴곡 저항부는 상기 베이스 기판의 폭방향의 중앙을 기준으로 하여 양쪽 단부측에 비대칭적으로 배치되어 이루어지는 가요성 배선 기판.
- 제 8 항에 있어서, 상기 배선 패턴은 상기 베이스 기판의 폭방향의 중앙을 기준으로 하여 어느 단부측에 치우쳐 형성되어 이루어지는 가요성 배선 기판.
- 제 1 항에 기재된 가요성 배선 기판과,상기 베이스 기판의 상기 배선 패턴에 전기적으로 접속된 반도체 칩을 갖는 테이프형 반도체장치.
- 제 8 항에 기재된 가요성 배선 기판과,상기 베이스 기판의 폭방향의 중앙을 기준으로 하여 어느 단부측에 치우쳐 탑재되어 상기 배선 패턴에 전기적으로 접속된 반도체 칩을 갖는 테이프형 반도체장치.
- 제 9 항에 기재된 가요성 배선 기판과,상기 베이스 기판의 폭방향의 중앙을 기준으로 하여 어느 단부측에 치우쳐 탑재되어 상기 배선 패턴에 전기적으로 접속된 반도체 칩을 갖는 테이프형 반도체장치.
- 제 10 항에 기재된 테이프형 반도체장치의 상기 베이스 기판을 상기 반도체 칩을 둘러싸는 윤곽에 천공한 형상을 하는 반도체장치.
- 제 11 항에 기재된 테이프형 반도체장치의 상기 베이스 기판을 상기 반도체 칩을 둘러싸는 윤곽에 천공한 형상을 하는 반도체장치.
- 제 12 항에 기재된 테이프형 반도체장치의 상기 베이스 기판을 상기 반도체 칩을 둘러싸는 윤곽에 천공한 형상을 하는 반도체장치.
- 제 13 항에 기재된 반도체장치가 전기적으로 접속된 회로기판.
- 제 14 항에 기재된 반도체장치가 전기적으로 접속된 회로기판.
- 제 15 항에 기재된 반도체장치가 전기적으로 접속된 회로기판.
- 제 13 항에 기재된 반도체장치를 갖는 전자기기.
- 제 14 항에 기재된 반도체장치를 갖는 전자기기.
- 제 15 항에 기재된 반도체장치를 갖는 전자기기.
- 제 1 항 내지 제 9 항중 어느 한 항에 기재된 가요성 배선 기판을 릴에 권취하여 준비하고, 상기 릴로부터 상기 가요성 배선 기판을 인출하여 행하는 공정을포함하는 반도체장치 제조방법.
- 제 1 항 내지 제 9 항중 어느 한 항에 기재된 가요성 배선 기판과, 상기 가요성 배선 기판의 상기 배선 패턴에 전기적으로 접속된 반도체 칩을 갖는 테이프형 반도체장치를 릴에 권취하여 준비하고, 상기 릴로부터 상기 테이프형 반도체장치를 인출하여 행하는 공정을 포함하는 반도체장치 제조방법.
- 제 23 항에 기재된 반도체창치의 제조 방법에 있어서,상기 릴로부터 상기 테이프형 반도체장치를 인출하여 행하는 상기 공정에서 상기 가요성 배선 기판을 상기 제 1 영역에서 천공하는 반도체장치 제조방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP99-65226 | 1999-03-11 | ||
| JP6522699 | 1999-03-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010043489A KR20010043489A (ko) | 2001-05-25 |
| KR100404997B1 true KR100404997B1 (ko) | 2003-11-10 |
Family
ID=13280805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-7012572A KR100404997B1 (ko) | 1999-03-11 | 2000-03-08 | 가요성 배선 기판, 필름 캐리어, 테이프형 반도체장치,반도체장치 및 그 제조방법, 회로기판 및 전자기기 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6744120B1 (ko) |
| KR (1) | KR100404997B1 (ko) |
| TW (1) | TW476119B (ko) |
| WO (1) | WO2000054323A1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190130003A (ko) * | 2017-03-24 | 2019-11-20 | 카드랩 에이피에스 | 캐리어와 이에 고정되는 복수의 전기 회로로 된 조립체 및 그 제조 방법 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3476442B2 (ja) * | 2001-05-15 | 2003-12-10 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
| US20040035747A1 (en) * | 2002-08-21 | 2004-02-26 | Butler Michael S. | Temporary electronic component-carrying tape with weakened areas and related methods |
| KR100900481B1 (ko) * | 2002-09-18 | 2009-06-03 | 삼성테크윈 주식회사 | 반도체 패키지 |
| JP4271435B2 (ja) * | 2002-12-09 | 2009-06-03 | シャープ株式会社 | 半導体装置 |
| JP2005107438A (ja) * | 2003-10-02 | 2005-04-21 | Matsushita Electric Ind Co Ltd | プラズマディスプレイ装置用半導体装置の製造方法 |
| JP3829939B2 (ja) * | 2003-11-14 | 2006-10-04 | セイコーエプソン株式会社 | 半導体装置の製造方法及び製造装置 |
| KR100712530B1 (ko) * | 2005-09-09 | 2007-04-30 | 삼성전자주식회사 | 보강재가 구비된 반도체 패키지용 필름 및 이를 적용한디스플레이 모듈 |
| JP4337898B2 (ja) | 2007-03-29 | 2009-09-30 | セイコーエプソン株式会社 | 半導体装置 |
| JP5325684B2 (ja) | 2009-07-15 | 2013-10-23 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2011066147A (ja) * | 2009-09-16 | 2011-03-31 | Nitto Denko Corp | 配線回路基板集合体シートおよびその製造方法 |
| JP6375015B1 (ja) * | 2017-04-25 | 2018-08-15 | 住友化学株式会社 | 有機電子デバイスの製造方法 |
| JP6375016B1 (ja) | 2017-04-26 | 2018-08-15 | 住友化学株式会社 | 電極付き基板、積層基板及び有機デバイスの製造方法 |
| US10849235B1 (en) * | 2020-05-20 | 2020-11-24 | Tactotek Oy | Method of manufacture of a structure and structure |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04162440A (ja) * | 1990-10-24 | 1992-06-05 | Seiko Epson Corp | テープキャリア、テープキャリアの製造方法及びテープキャリアの実装方法 |
| JPH05121486A (ja) * | 1991-10-25 | 1993-05-18 | Nec Kansai Ltd | Ｔａｂ式半導体装置及びその製造装置 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4079509A (en) * | 1972-01-29 | 1978-03-21 | Ferranti Limited | Method of manufacturing semi-conductor devices |
| US4132856A (en) * | 1977-11-28 | 1979-01-02 | Burroughs Corporation | Process of forming a plastic encapsulated molded film carrier CML package and the package formed thereby |
| DE3103454A1 (de) * | 1981-02-02 | 1982-08-26 | Vdo Adolf Schindling Ag, 6000 Frankfurt | Systemtraegerband mit mehreren systemtraegern fuer integrierte schaltkreise |
| US4977441A (en) * | 1985-12-25 | 1990-12-11 | Hitachi, Ltd. | Semiconductor device and tape carrier |
| US5036380A (en) * | 1988-03-28 | 1991-07-30 | Digital Equipment Corp. | Burn-in pads for tab interconnects |
| JPH0245949A (ja) * | 1988-08-06 | 1990-02-15 | Seiko Epson Corp | 半導体素子の通電試験方法 |
| US5121053A (en) * | 1988-10-11 | 1992-06-09 | Hewlett-Packard Company | Tab frame and process of testing same |
| US5046953A (en) * | 1990-05-25 | 1991-09-10 | Hewlett-Packard Company | Method and apparatus for mounting an integrated circuit on a printed circuit board |
| US5310055A (en) * | 1990-08-21 | 1994-05-10 | National Semiconductor Corporation | Magazine and shipping tray for lead frames |
| US5524765A (en) * | 1994-11-15 | 1996-06-11 | Tempo G | Carrier tape packaging system utilizing a layer of gel for retaining small components |
| JPH0983092A (ja) * | 1995-09-12 | 1997-03-28 | Seiko Epson Corp | 補強テープ |
| JP3536728B2 (ja) * | 1998-07-31 | 2004-06-14 | セイコーエプソン株式会社 | 半導体装置及びテープキャリア並びにそれらの製造方法、回路基板、電子機器並びにテープキャリア製造装置 |
| JP2001180784A (ja) * | 1999-10-28 | 2001-07-03 | Texas Instr Inc <Ti> | 可撓性担体テープ装置 |
-
2000
- 2000-03-08 KR KR10-2000-7012572A patent/KR100404997B1/ko not_active IP Right Cessation
- 2000-03-08 US US09/674,924 patent/US6744120B1/en not_active Expired - Fee Related
- 2000-03-08 WO PCT/JP2000/001388 patent/WO2000054323A1/ja not_active Application Discontinuation
- 2000-03-09 TW TW089104283A patent/TW476119B/zh not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04162440A (ja) * | 1990-10-24 | 1992-06-05 | Seiko Epson Corp | テープキャリア、テープキャリアの製造方法及びテープキャリアの実装方法 |
| JPH05121486A (ja) * | 1991-10-25 | 1993-05-18 | Nec Kansai Ltd | Ｔａｂ式半導体装置及びその製造装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190130003A (ko) * | 2017-03-24 | 2019-11-20 | 카드랩 에이피에스 | 캐리어와 이에 고정되는 복수의 전기 회로로 된 조립체 및 그 제조 방법 |
| KR102532161B1 (ko) | 2017-03-24 | 2023-05-16 | 카드랩 에이피에스 | 캐리어와 이에 고정되는 복수의 전기 회로로 된 조립체 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2000054323A1 (fr) | 2000-09-14 |
| US6744120B1 (en) | 2004-06-01 |
| TW476119B (en) | 2002-02-11 |
| KR20010043489A (ko) | 2001-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100396925B1 (ko) | 가요성 배선 기판, 필름 캐리어, 테이프형 반도체장치,반도체장치 및 그 제조방법, 회로기판 및 전자기기 | |
| US6593648B2 (en) | Semiconductor device and method of making the same, circuit board and electronic equipment | |
| KR100404997B1 (ko) | 가요성 배선 기판, 필름 캐리어, 테이프형 반도체장치,반도체장치 및 그 제조방법, 회로기판 및 전자기기 | |
| KR100541649B1 (ko) | 테이프 배선 기판과 그를 이용한 반도체 칩 패키지 | |
| US6555755B1 (en) | Flexible interconnecting substrate and method of manufacturing the same, film carrier, tape-shaped semiconductor device, semiconductor device, circuit board, and electronic equipment | |
| US20050212107A1 (en) | Circuit device and manufacturing method thereof | |
| JP3569025B2 (ja) | 半導体装置、およびそれを用いた電子装置 | |
| JP2001060758A (ja) | 接着材料の貼着方法及び貼着装置、配線基板、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP4819335B2 (ja) | 半導体チップパッケージ | |
| US6403895B1 (en) | Wiring substance and semiconductor | |
| KR100372466B1 (ko) | 반도체 장치 및 그 제조 방법, 필름 캐리어 테이프, 회로 기판및 전자 기기ㅠ | |
| KR100631331B1 (ko) | 전자부품 실장용 필름 캐리어 테이프 및 그 제조방법 | |
| KR100452818B1 (ko) | 칩 패키지 및 그 제조방법 | |
| KR100354203B1 (ko) | 가요성 배선 기판, 필름 캐리어, 테이프 형상 반도체장치, 반도체 장치 및 그의 제조방법, 회로 기판 및 전자기기 | |
| KR100658120B1 (ko) | 필름 기판을 사용한 반도체 장치 제조 방법 | |
| KR100196119B1 (ko) | 반도체장치 및 그 제조방법 및 전자 장치 | |
| JP3624792B2 (ja) | 可撓性配線基板、フィルムキャリア、テープ状半導体装置、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| KR100396869B1 (ko) | 연성인쇄회로기판의 접합방법 | |
| JP3977072B2 (ja) | 配線基板及び半導体装置並びにそれらの製造方法 | |
| JP2964781B2 (ja) | 半導体装置 | |
| JP2519243B2 (ja) | 半導体装置 | |
| JPH01155632A (ja) | テープキャリア式半導体装置 | |
| JP2004207303A (ja) | 配線基板及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器 | |
| JP2003324130A (ja) | 半導体装置およびその製造方法並びに半導体素子搭載用配線基板 | |
| JPH02156647A (ja) | Ｔａｂ用テープキャリア |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121002 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20131001 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20141002 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |