JP3829939B2 - 半導体装置の製造方法及び製造装置 - Google Patents

半導体装置の製造方法及び製造装置 Download PDF

Info

Publication number
JP3829939B2
JP3829939B2 JP2003385416A JP2003385416A JP3829939B2 JP 3829939 B2 JP3829939 B2 JP 3829939B2 JP 2003385416 A JP2003385416 A JP 2003385416A JP 2003385416 A JP2003385416 A JP 2003385416A JP 3829939 B2 JP3829939 B2 JP 3829939B2
Authority
JP
Japan
Prior art keywords
region
semiconductor device
manufacturing
wiring board
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003385416A
Other languages
English (en)
Other versions
JP2005150372A (ja
Inventor
宗英 西面
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003385416A priority Critical patent/JP3829939B2/ja
Priority to US10/985,668 priority patent/US7316939B2/en
Publication of JP2005150372A publication Critical patent/JP2005150372A/ja
Application granted granted Critical
Publication of JP3829939B2 publication Critical patent/JP3829939B2/ja
Priority to US11/986,643 priority patent/US20080178723A1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/005—Punching of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0064—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a polymeric substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T83/00—Cutting
    • Y10T83/869—Means to drive or to guide tool

Description

本発明は、半導体装置の製造方法及び製造装置に関する。
半導体装置の一形態であるＣＯＦ（Chip On Film）では、配線基板に補強部材が貼り付けられる。補強部材は、配線パターンの端子を補強するものであり、これによって端子をコネクタに挿入することが可能になる。補強部材は、配線基板に貼り付けられた後に、配線基板とともに所定形状に切断される。
従来、この切断工程は、配線基板のいずれかの面側からの１回の加工によって行っていた。これによれば、配線基板の端子の領域を切断したときに、端子が剥がれる方向にバリが生じることがあった。あるいは、補強部材から、配線基板の補強部材に隣接する部分にかけて連続的に切断したときに、半導体装置の最終製品となる領域に亀裂又は圧痕が生じることがあった。従来、これらの弊害を同時に改善することは難しかった。
本発明の目的は、半導体装置の製造方法及び製造装置に関して、信頼性の向上を図ることにある。
国際公開第ＷＯ００／４８２４３号パンフレット
（１）本発明に係る半導体装置の製造方法は、
（ａ）半導体チップが実装される第１の領域と前記第１の領域の周囲の第２の領域とを有する配線基板であって、前記第１の領域から前記第２の領域に延びる端子が一方の面に形成されてなる配線基板の他方の面に、前記端子にオーバーラップし、かつ、前記第１の領域から前記第２の領域に一部がはみ出すように補強部材を設けること、
（ｂ）前記第１の領域と前記第２の領域との境目に沿って、前記端子を切断すること、
（ｃ）前記（ｂ）工程を行った後に、前記第１の領域と前記第２の領域との境目に沿って、前記補強部材から、前記配線基板の前記補強部材に隣接する部分にかけて連続的に切断すること、
を含む。本発明によれば、第１の領域と第２の領域との境目に沿って切断する工程を、端子を切断する工程と、補強部材から、前記配線基板の前記補強部材に隣接する部分にかけて連続的に切断する工程と、に分割して行う。したがって、端子の剥離を防止するための加工と、第１の領域への亀裂を防止するための加工との両方を実現することができ、半導体装置の信頼性の向上を図ることができる。
（２）この半導体装置の製造方法において、
前記（ｂ）工程を、前記配線基板における前記端子の面側から打ち抜くことによって行い、
前記（ｃ）工程を、前記配線基板における前記端子の面側から打ち抜くことによって行ってもよい。これによれば、（ｂ）及び（ｃ）工程の打ち抜き方向は同一である。
（３）この半導体装置の製造方法において、
前記（ｂ）工程を行った後に、前記（ｃ）工程を行う。
（４）この半導体装置の製造方法において、
前記（ｂ）工程で、前記第１の領域を固定するためにプレスした状態で打ち抜きを行うことによって、前記端子を切断してもよい。これによれば、第１の領域における第１の端子の剥離を防止できるので、半導体装置の信頼性の向上を図ることができる。（５）この半導体装置の製造方法において、
前記（ｂ）工程で、前記第１の領域と前記第２の領域との境目に沿ってスリットを形成することによって、前記端子を切断してもよい。これによれば、配線基板の外形を変えずに、例えば後工程の（ｃ）工程を行うことができる。
（６）この半導体装置の製造方法において、
前記スリットは、前記補強部材の内側において前記端子の幅方向に沿って延びる第１の部分と、前記補強部材の内側において前記端子の長さ方向に沿って延びる第２の部分と、を有してもよい。これによれば、例えば後工程の（ｃ）工程での切断距離が短くなり、安定して切断することができる。
（７）この半導体装置の製造方法において、
前記スリットは、前記補強部材の外側において前記第２の部分に対向して配置される第３の部分をさらに含んでもよい。これによれば、例えば後工程での（ｃ）工程において第２の部分と第３の部分との間を切断すればよいので、安定して切断することができる。
（８）この半導体装置の製造方法において、
前記（ｃ）工程で、前記第２の領域を固定するためにプレスした状態で打ち抜きを行うことによって、前記補強部材から、前記配線基板の前記補強部材に隣接する部分にかけて連続的に切断してもよい。これによれば、打ち抜きを行うので、第１の領域には亀裂が生じない又は生じにくくなっており、半導体装置の信頼性の向上を図ることができる。
（９）この半導体装置の製造方法において、
前記（ｃ）工程で、前記第２の部分と前記第３の部分との間を破断させることなく切断してもよい。これによれば、滑らかな切断が可能になり、配線基板の一部が過剰に引っ張られることがないので、亀裂も生じにくい。したがって、半導体装置の信頼性の向上を図ることができる。
（１０）この半導体装置の製造方法において、
前記（ｂ）及び（ｃ）工程によって、前記第１の領域と前記第２の領域との境目の全部に沿って切断してもよい。これによれば、第１の領域を個片に切断する。
（１１）この半導体装置の製造方法において、
前記（ｂ）及び（ｃ）工程によって、前記第１の領域と前記第２の領域との境目の一部に沿って切断してもよい。こうすることで、配線基板の外形で第１の領域を取り扱うことができるので、半導体装置の管理が容易になる。
（１２）この半導体装置の製造方法において、
前記配線基板は、複数の前記第１の領域を有し、
前記配線基板を一対の第１及び第２のリールに掛け渡し、前記第１のリールから送り出して前記第２のリールに巻き取らせる間に、前記（ｂ）及び（ｃ）工程の少なくとも１つの工程を行ってもよい。（ｂ）及び（ｃ）工程の打ち抜き方向が同一であれば、配線基板を表裏反転させることなく、例えば一回の搬送において各切断工程を行うことができる。
（１３）この半導体装置の製造方法において、
前記（ｂ）工程による前記端子の切断面が上流側に配置される向きに、前記配線基板を搬送してもよい。これによれば、例えばスリットを凹状に形成した場合に、第１の領域がめくり上がるのを防止することができる。
（１４）この半導体装置の製造方法において、
前記（ａ）工程で、前記補強部材を、接着材料を介して前記配線基板に貼り付けてもよい。
（１５）この半導体装置の製造方法において、
前記接着材料は、エネルギー硬化型接着材料であり、
前記（ｂ）及び（ｃ）工程前に、エネルギーを加えて、前記接着材料を硬化させることをさらに含んでもよい。これによれば、補強部材の内側を切断するときに、配線基板と補強部材との間に介在する接着材料が切断ツールに付着するのを防止することができる。また、接着材料が硬化していれば、切断工程後における配線基板と補強部材との剥離も防止される。
（１６）本発明に係る半導体装置の製造装置は、
半導体チップが実装される第１の領域と前記第１の領域の周囲の第２の領域とを有する配線基板であって、前記第１の領域から前記第２の領域に延びる端子が一方の面に形成されてなる配線基板を切断する切断セクションを含み、
前記配線基板の他方の面には、前記端子にオーバーラップし、かつ、前記第１の領域から前記第２の領域に一部がはみ出すように補強部材が設けられ、
前記切断セクションは、
前記第１の領域と前記第２の領域との境目に沿って、前記端子を切断する第１の切断セクションと、
前記第１の領域と前記第２の領域との境目に沿って、前記補強部材から、前記配線基板の前記補強部材に隣接する部分にかけて連続的に切断する第２の切断セクションと、
を含み、
前記第１の切断セクションは、前記第２の切断セクションよりも前記配線基板の搬送方向において上流側に配置されてなる。本発明によれば、第１の領域と第２の領域との境目に沿って切断する切断セクションを、端子を切断する第１の切断セクションと、補強部材から、配線基板の補強部材に隣接する部分にかけて連続的に切断する第２の切断セクションと、に分割して行う。したがって、端子の剥離を防止するための加工と、第１の領域への亀裂を防止するための加工との両方を実現することができ、半導体装置の信頼性の向上を図ることができる。
（１７）この半導体装置の製造装置において、
前記第１の切断セクションは、前記配線基板における前記端子の面側から打ち抜き、
前記第２の切断セクションは、前記配線基板における前記端子の面側から打ち抜いてもよい。これによれば、第１及び第２の切断セクションの打ち抜き方向は同一である。
（１８）この半導体装置の製造装置において、
前記第１の切断セクションは、前記第２の切断セクションよりも前記配線基板の搬送方向において上流側に配置されていてもよい。これによれば、第１の切断セクションによる切断を、第２の切断セクションによる切断よりも先に行うことができる。
（１９）この半導体装置の製造装置において、
前記第１の切断セクションは、前記第１の領域を固定するためにプレスするダイと、打ち抜きを行うパンチと、を含んでもよい。これによれば、第１の領域における第１の端子の剥離を防止できるので、半導体装置の信頼性の向上を図ることができる。
（２０）この半導体装置の製造装置において、
前記第２の切断セクションは、前記第２の領域を固定するためにプレスするダイと、打ち抜きを行うパンチと、を含んでもよい。これによれば、打ち抜きを行うので、第１の領域には亀裂が生じない又は生じにくくなっており、半導体装置の信頼性の向上を図ることができる。
以下、本発明の実施の形態について図面を参照して説明する。
（第１の実施の形態）
図１〜図４は、本発明の実施の形態に係る半導体装置の製造方法及び製造装置を説明する図である。図１は本実施の形態で使用される配線基板の平面図であり、配線基板には半導体チップが実装されている。図２は、リール・トゥ・リール搬送における切断工程を説明する図であり、配線基板の断面図が示されている。図３（Ａ）〜図３（Ｃ）及び図４は、配線基板の切断工程を説明する図である。
図１に示すように、配線基板１０は、第１の領域１２（２点鎖線で囲まれた領域）と、第１の領域１２の周囲の第２の領域１４と、を有する。第１の領域１２は最終製品の平面形状をなし、半導体装置の製造段階では視覚的に認識できない領域であってもよい。本実施の形態では、配線基板１０は、複数の第１の領域１２を有する。複数の第１の領域１２は、１列（図１では省略してあるが上下の方向）に配列されていてもよいし、複数行複数列に配列されてもよい。本実施の形態では、ＣＯＦ（Chip On Film）型の半導体装置を製造する。
図１に示すように、配線基板１０は、ベース基板２０と、配線パターン３０と、を含む。ベース基板２０は、絶縁材料からなるフィルムであり、配線パターン３０を支持するものである。ベース基板２０は、有機系の材料（例えば樹脂）で形成されたフレキシブル基板であってもよい。図１に示す例では、ベース基板２０は、長尺状をなし、端部に複数の穴２２が形成されている。穴２２を位置決めに使用してもよい。
配線パターン３０は、ベース基板２０の一方の面に形成されており、第１の領域１２に形成されている。複数の第１の領域１２のそれぞれに、配線パターン３０が形成されていてもよい。配線パターン３０の一部（例えば後述する第１の端子４０の一部及び第２の端子４２の一部）は、第２の領域１４に形成されていてもよい。配線パターン３０は、導電材料（例えば銅（Ｃｕ）や金（Ａｕ））からなり、複数の配線３２，３４，３６，３８を有する。各配線３２〜３８は、その一方の端部を半導体チップ接続用の端子として、半導体チップ５０の搭載領域まで延びている。各配線３２〜３８の他方の端部は、半導体装置の外部接続用の端子（第１及び第２の端子４０，４２）となっている。図１に示す例では、配線３２は第１の端子（例えば入力端子）４０を有し、配線３４〜３８は第２の端子（例えば出力端子）４２を有する。第１の端子４０は、配線３２のその他の部分よりも幅が大きくなっていてもよい。図１に示すように、複数の第１の端子４０は、第１の領域１２と第２の領域１４との境目（図１の２点鎖線）に沿って一直線に配列されている。第１の端子４０は、第１の領域１２から第２の領域１４に延びている。第１の端子４０は、電気メッキ用に形成されるメッキリード４４に接続されていてもよい。これらのことは、第２の端子４２についても同様である。なお、メッキリード４４は、第２の領域１４を通過して、複数の配線パターン３０に電気的に接続されている。
図２に示すように、配線基板１０には、配線パターン３０の形成された面に絶縁膜（例えばソルダレジスト）４６が形成されていてもよい。絶縁膜４６は、上述の半導体チップ接続用の端子や、外部接続用の第１及び第２の端子４０，４２を避けて、配線パターン３０を覆っている。
配線基板１０には、配線パターン３０に電気的に接続するように半導体チップ５０が実装されている。半導体チップ５０は、駆動ＩＣであり、内部に集積回路が形成されている。半導体チップ５０は、第１の領域１２に、例えばフェースダウンボンディングされていてもよい。図２に示すように、半導体チップ５０と配線基板１０との間には、アンダーフィル材（樹脂）４８が設けられている。なお、図１では省略してあるが、配線基板１０にはその他の電子部品が実装されていてもよい。
まず、上述の配線基板１０における配線パターン３０（第１の端子４０）とは反対の面（ベース基板２０の面）に、補強部材５２を設ける。補強部材５２は、端子（例えば第１の端子４０）をコネクタに挿入可能にするために、配線基板１０における端子（例えば第１の端子４０）の形成領域を補強するものである。補強部材５２は、配線基板１０の屈曲を規制する。補強部材５２は、基板（例えば有機系の基板）であってもよく、その厚さはベース基板２０よりも厚くてもよい。本実施の形態では、補強部材５２を第１の端子４０にオーバーラップさせて設ける。その場合に、補強部材５２を、第１の領域１２から第２の領域１４に一部がはみ出すように設ける。図１に示す例では、補強部材５２を、複数の第１の端子４０の配列方向に、第１の領域１２から第２の領域１４に一部がはみ出すように設ける。こうすることで、第１の領域１２と第２の領域１４との境目を切断したときに、配線基板１０と補強部材５２の両者の幅を一致させることができ、コネクタとの正確な位置合わせが可能になる。なお、補強部材５２を、複数の第１の端子４０の配列方向とは直交方向にも、第１の領域１２から第２の領域１４に一部がはみ出すように設けてもよい。
補強部材５２を、接着材料５４を介して配線基板１０に貼り付けてもよい。接着材料５４は、配線基板１０と補強部材５２との接触部分の全面に設ける。接着材料５４として、所定のエネルギーを加えることによって接着力が発現し、その後硬化する（接着力を喪失する）エネルギー硬化型接着材料を使用してもよい。エネルギーは、熱、光又は圧力などのいずれであってもよい。接着材料５４として、例えば熱硬化型接着材料や紫外線硬化型接着材料を使用してもよい。接着材料５４の主成分は樹脂であることが多く、常温においてペースト状をなしていてもよいし、あるいはフィルム状をなしていてもよい。
エネルギー硬化型接着材料を使用する場合には、後述の切断工程前に、所定のエネルギーを加えて、接着材料５４を硬化させてもよい。その場合、接着材料５４の硬化反応を終了させることが好ましいが、少なくとも硬化反応が開始された後に切断工程を行えばよい。これによれば、補強部材５２の内側を切断するときに、配線基板１０と補強部材５２との間に介在する接着材料５４が切断ツール（例えばダイ又はパンチ）に付着するのを防止することができる。また、接着材料５４が硬化していれば、切断工程後における配線基板１０と補強部材５２との剥離も防止される。
変形例として、接着材料５４として、常温で接着力を発現するもの（例えば周知の両面接着テープ）を使用してもよい。
次に、配線基板１０及び補強部材５２を、第１の領域１２と第２の領域１４との境目に沿って切断する。本実施の形態では、第１の領域１２と第２の領域１４との境目の全部ではなく、その一部に沿って切断する。例えば、第１の端子４０を囲むように切断してもよい（図３（Ｃ）参照）。
本工程は、図２に示す製造装置を使用して行う。この半導体装置の製造装置は、第１の切断セクション６０と、第２の切断セクション７０と、搬送装置８０と、を含む。
第１の切断セクション６０は、第１の領域１２と第２の領域１４との境目に沿って、第１の端子４０を切断する（図３（Ａ）参照）。第１の切断セクション６０は、第１の切断ツール６２を含む。第１の切断ツール６２は、せん断型（打ち抜き型）であってもよい。詳しくは、第１の切断ツール６２は、第１の領域１２を固定するためにプレスするダイ６４，６６と、第２の領域１４を打ち抜くパンチ６８と、を有する。ダイ６４，６６は、打ち抜く領域を除く、第２の領域１４の一部（図３（Ａ）のパンチ６８の周辺領域）をさらにプレスしてもよい。ダイ６４は、ダイ６６とは異なる方向から配線基板１０をプレスする。パンチ６８は、移動可能であって、配線基板１０を１方向から打ち抜くことができるようになっている。本実施の形態では、パンチ６８は、配線基板１０における第１の端子４０の面側の上方に配置されて、その面側から配線基板１０を貫通する方向に打ち抜くことができるようになっている。パンチ６８の先端面（配線基板１０との接触面）は平坦な面になっており、配線基板１０及び補強部材５２の少なくとも一部を引きちぎって破断面を形成してもよい。
第２の切断セクション７０は、第１の領域１２と第２の領域１４との境目に沿って、補強部材５２から、配線基板１０の補強部材５２に隣接する部分にかけて連続的に切断する（図３（Ｂ）参照）。第２の切断セクション７０は、第２の切断ツール７２を含む。第２の切断ツール７２は、せん断型（打ち抜き型）であってもよい。詳しくは、第２の切断ツール７２は、第２の領域１４を固定するためにプレスするダイ７４，７６と、打ち抜きを行うパンチ７８と、を有する。ダイ７４，７６は、打ち抜く領域を除く、第１の領域１２の一部（図３（Ｂ）のパンチ７８の周辺領域）をさらにプレスしてもよい。ダイ７４は、ダイ７６とは異なる方向から配線基板１０をプレスする。パンチ７８は、移動可能であって、配線基板１０を１方向から打ち抜くことができるようになっている。本実施の形態では、パンチ７８は、配線基板１０における第１の端子４０の面側の上方に配置されて、その面側から配線基板１０を貫通する方向に打ち抜くことができるようになっている。パンチ７８の先端面（配線基板１０との接触面）は平坦な面になっており、配線基板１０及び補強部材５２の少なくとも一部を引きちぎって破断面を形成してもよい。
搬送装置８０は、一対の第１及び第２のリール８２，８４を含む。配線基板１０を第１及び第２のリール８２，８４に掛け渡し、第１のリール８２から送り出して第２のリール８４に巻き取らせることによって、リール・トゥ・リール搬送が可能になる。本実施の形態では、第１及び第２のリール８２，８４の間に、第１及び第２の切断セクション６０，７０が配置され、それぞれの切断工程を一回の搬送において行ってもよい。本実施の形態では、第１及び第２の切断セクション６０，７０の打ち抜き方向が同一（第１の端子４０の面側から）であるので、配線基板１０を表裏反転させることなく、一回の搬送において各セクションの切断工程を行うことができる。また、打ち抜き方向が同一であれば、第１及び第２の切断ツール６２，７２を１つの順送型として一体化することが可能になる。第１の切断セクション６０は、第２の切断セクション７０よりも搬送方向において上流側に配置される。これによって、第１の切断セクション６０による切断を、第２の切断セクション７０による切断よりも先に行うことができる。変形例として、第１及び第２のリール８２，８４の間に第１の切断セクション６０又は第２の切断セクション７０のいずれか１つが配置され、それぞれの切断工程を複数回の搬送において行ってもよい。なお、搬送装置は、配線基板１０を一定方向に搬送できれば、例えばベルト式のコンベアであってもよく、その形態は限定されない。
図３（Ａ）に示すように、第１の切断セクション６０の切断工程では、打ち抜きを行うことによって、第１の端子４０を切断する。このときに、少なくとも第１の領域１２を固定するためにプレスしておく。本実施の形態では、第１の領域１２と第２の領域１４との境目に沿って、第２の領域１４にスリット９０を形成する（図３（Ｂ）参照）。その場合には、図４に示すように、第２の領域１４も固定するためにプレスし、第１の領域１２に近い部分を打ち抜く。スリット９０によって、配線基板１０の外形を変えずに第２の切断セクション７０の切断工程を行うことができる。
図４に示すように、本実施の形態では、配線基板１０における第１の端子４０の面側からパンチ６８を打ち抜く。その場合、パンチ６８によって打ち抜かれる部分では、第１の端子４０側にバリ１６が形成される。一方で、ダイ６４，６６によってプレスされる部分では、補強部材５２側にバリ１８が形成される。第１の端子４０側のバリ１６は、第１の端子４０がベース基板２０から剥がれるのを助長するのに対して、補強部材５２側のバリ１８はそのような問題がない。本実施の形態では、最終製品として使用する第１の領域１２には、第１の端子４０側のバリ１６は形成されないので、第１の端子４０（配線パターン３０）の剥離を防止でき、半導体装置の信頼性の向上を図ることができる。
図３（Ｂ）に示すように、スリット９０は、切れ目であっても長穴であってもよく、一直線状に形成されていても、曲線を描いて形成されていてもよい。スリット９０は、少なくとも補強部材５２の内側に形成されるが、補強部材５２から、配線基板１０の補強部材５２に隣接する部分にかけて連続的には形成されない。例えば、スリット９０は、補強部材５２の内側において第１の端子４０の幅方向に沿って延びる第１の部分９２と、補強部材５２の内側において第１の端子４０の長さ方向に沿って延びる第２の部分９４と、を有してもよい。第１の部分９２は、第１の端子４０に交差する。第２の部分９４は、補強部材５２の端部に接近して延びていてもよい。第２の部分９４は、複数の第１の端子４０の形成領域を囲むように形成され、第１の部分９２と一体的に形成されていてもよい。すなわち、スリット９０は凹状を描いていてもよい。こうすることで、後述の第２の切断セクション７０による切断距離が短くなるので、第２の切断セクション７０において安定して切断することができる。あるいは、スリット９０は、第１の部分９２のみで構成されていてもよい。
図３（Ｂ）に示す例では、スリット９０は、補強部材５２の外側において第２の部分９４に対向して配置される第３の部分９６をさらに含む。第３の部分９６は、第２の部分９４から離れて配置され、第２の部分９４と同一方向に延びていてもよい。第２の部分９４と第３の部分９６との間には、補強部材５２の輪郭が通る。これによれば、後述の第２の切断セクション７０によって、第２の部分９４と第３の部分９６との間を切断すればよいので、切断距離が短くなり、第２の切断セクション７０において安定して切断することができる。
第１の切断セクション６０の切断工程が終了したら、第２の切断セクション７０の切断工程を行う。図２に示すように、配線基板１０をリール・トゥ・リール搬送して、作業領域を第１の切断セクション６０から第２の切断セクション７０に移動させ、第２の切断セクション７０の切断工程を行ってもよい。その場合に、図２に示すように、第１の切断セクション６０による第１の端子４０の切断面が搬送方向の上流側に配置される向きに、配線基板１０を搬送してもよい。こうすることで、例えばスリット９０を図３（Ｂ）に示すように凹状に形態した場合に、第１の領域１２がめくり上がるのを防止することができる。
図３（Ｂ）に示すように、第２の切断セクション７０の切断工程では、打ち抜きを行うことによって、補強部材５２から、配線基板１０の補強部材５２に隣接する部分にかけて連続的に切断する。このときに、少なくとも第２の領域１４を固定するためにプレスしておく。第１の領域１２も固定するためにプレスしてもよい。本工程は、配線基板１０における第１の端子４０の面側からパンチ７８を打ち抜くことによって行う。その場合、打ち抜き領域（パンチ７８と配線基板１０との接触領域）の縦幅は、スリット９０の第２の部分９４と第３の部分９６との間の距離よりも大きくてもよい。あるいは、打ち抜き領域の縦幅は、第１の端子４０の長さ方向において、第１の部分９２から第３の部分９６の端部までの幅とほぼ同じであってもよい。一方、打ち抜き領域の横幅は、スリット９０によって囲まれた範囲の横幅とほぼ同一であってもよいし、図３（Ｂ）に示すようにそれよりもわずかに小さくてもよい。
本実施の形態では、配線基板１０における第１の端子４０の面側からパンチ７８を打ち抜く。その場合、ダイ７４，７６によってプレスされる部分では、補強部材５２の厚みによって、配線基板１０が下側のダイ７６に垂れて屈曲した状態になる。そのため、切断加工時に、配線基板１０の一部が過剰に引っ張られ、亀裂（又は圧痕）が生じやすくなる。一方で、パンチ７８によって打ち抜かれる部分では、配線基板１０は屈曲しないので、亀裂も生じない。本実施の形態では、第１の領域１２には亀裂が生じない又は生じにくくなっており、半導体装置の信頼性の向上を図ることができる。
こうして、図３（Ｃ）に示すように、半導体装置１（テープ状半導体装置）を製造することができる。半導体装置１には、第１の領域１２と第２の領域１４との境目に沿って、スリット１００が形成されている。スリット１００は、図３（Ｂ）に示されるスリット９０が、第２の部分９４と第３の部分９６との間で切断されたものである。スリット１００は、第１の領域１２と第２の領域１４との境目に沿って、第２の領域１４に形成されている。
本実施の形態では、第１の領域１２と第２の領域１４とは、スリット１００以外の部分において接続されている。こうすることで、配線基板１０の外形で第１の領域１２を取り扱うことができるので、半導体装置の管理（出荷など）が容易になる。なお、半導体装置１は、最終的には、第１の領域１２と第２の領域１４との境目の全部に沿って切断される。
本実施の形態によれば、第１の領域１２と第２の領域１４との境目に沿って切断する工程を、第１の端子４０を切断する工程と、補強部材５２から、配線基板１０の補強部材５２に隣接する部分にかけて連続的に切断する工程と、に分割して行う。したがって、第１の端子４０の剥離を防止するための加工と、第１の領域１２への亀裂を防止するための加工との両方を実現することができ、半導体装置の信頼性の向上を図ることができる。
（第２の実施の形態）
図５及び図６は、本発明の第２の実施の形態に係る半導体装置の製造方法及び製造装置を説明する図である。本実施の形態では、第２の切断セクションの切断工程、すなわち補強部材５２から、配線基板１０の補強部材５２に隣接する部分にかけて連続的に切断する工程及びそれに関連する装置が上述とは異なる。
本実施の形態では、スリット９０の第２の部分９４と第３の部分９６との間を破断させることなく（引きちぎることなく）切断する。例えば、パンチ１１０は先鋭形状を有する切断刃１１２を有し、切断刃１１２によって、配線基板１０、接着材料５４及び補強部材５２を切断してもよい。これによれば、切断刃１１２により滑らかな切断が可能になり、配線基板１０の一部が過剰に引っ張られることがないので、亀裂（又は圧痕）も生じにくい。したがって、半導体装置の信頼性の向上を図ることができる。なお、第２の切断ツールにおけるパンチ１１０以外のその他の詳細は、上述の第２の切断ツール７２から導き出せる内容である。
本実施の形態のその他の詳細は、上述の実施の形態で説明した内容を適用することができる。
（第３の実施の形態）
図７（Ａ）〜図７（Ｃ）は、本発明の第３の実施の形態に係る半導体装置の製造方法及び製造装置を説明する図である。本実施の形態では、補強部材５２の貼り付け工程終了後、配線基板１０及び補強部材５２を、第１の領域１２と第２の領域１４との境目の全部に沿って切断する。本実施の形態では、第１の端子４０だけでなく、第２の端子４２も切断する。なお、本実施の形態では、第２の端子４２側には補強部材は設けられていない。
図７（Ａ）に示すように、第１の切断セクションの切断工程において、配線パターンのうち、第１の領域１２から第２の領域１４に延びる全部の端子（第１及び第２の端子４０，４２）を切断する。第１の領域１２と第２の領域１４との境目に沿って、第２の領域１４にスリット１３０，１３２を形成してもよい（図７（Ｂ）参照）。そのための加工の詳細は、第１の実施の形態の内容を適用することができ、パンチ１２０，１２２を配線基板１０における第１及び第２の端子４０，４２の面側から打ち抜くことも説明した通りである。図７（Ｂ）に示す例では、スリット１３０，１３２は、それぞれ一直線状に形成されている。スリット１３０，１３２も上述の内容を適用することができ、例えば第１の端子４０に対応するスリット１３０は、スリット９０と同一形態であってもよい。
図７（Ｂ）に示すように、第２の切断セクションの切断工程では、打ち抜きを行うことによって、第１の領域１２と第２の領域１４との境目の全部に沿って切断する。詳しくは、第２の領域１４を固定するためにプレスし、第１の領域１２とほぼ同一の平面形状を有するパンチ１４０を、配線基板１０における第１及び第２の端子４０，４２の面側から打ち抜く。その他の加工の詳細は、第１の実施の形態で説明した通りである。
こうして、図７（Ｃ）に示すように、個片に切断された半導体装置３（第１の領域１２）を製造することができる。半導体装置３は最終製品である。
本実施の形態のその他の詳細は、上述の実施の形態で説明した内容を適用することができる。
図８は、本発明を適用して製造された半導体装置が実装された電気光学装置を示す図である。電気光学装置１０００は、上述の半導体装置３と、電気光学パネル（例えば液晶パネルやＥＬパネル）１１００と、回路基板（例えばマザーボード）１２００と、を含む。半導体装置３は、第２の端子（例えば出力端子）を介して電気光学パネル１１００に電気的に接続され、第１の端子（例えば入力端子）を介して回路基板１２００に電気的に接続されている。第１の端子は補強部材とともに、回路基板１２００のコネクタ１３００に挿入されている。
本発明を適用した製造された半導体装置を有する電子機器として、図９にはノート型パーソナルコンピュータ２０００が示され、図１０には携帯電話３０００が示されている。
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
図１は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図である。 図２は、本発明の第１の実施の形態に係る半導体装置の製造方法及び製造装置を説明する図である。 図３（Ａ）〜図３（Ｃ）は、本発明の第１の実施の形態に係る半導体装置の製造方法及び製造装置を説明する図である。 図４は、図３（Ａ）のＩＶ−ＩＶ線断面図である。 図５は、本発明の第２の実施の形態に係る半導体装置の製造方法及び製造装置を説明する図である。 図６は、図５のＶＩ−ＶＩ線断面図である。 図７（Ａ）〜図７（Ｃ）は、本発明の第３の実施の形態に係る半導体装置の製造方法及び製造装置を説明する図である。 図８は、本発明の実施の形態に係る電気光学装置を示す図である。 図９は、本発明の実施の形態に係る電子機器を示す図である。 図１０は、本発明の実施の形態に係る電子機器を示す図である。
符号の説明
１０…配線基板 １２…第１の領域 １４…第２の領域 ２０…ベース基板
３０…配線パターン ４０…第１の端子 ４２…第２の端子 ５０…半導体チップ
５２…補強部材 ５４…接着材料 ６０…第１の切断セクション ６４…ダイ
６６…ダイ ６８…パンチ ７０…第２の切断セクション ７２…第２の切断ツール
７４…ダイ ７６…ダイ ７８…パンチ ８０…搬送装置 ８２…第１のリール
８４…第２のリール ９０…スリット ９２…第１の部分 ９４…第２の部分
９６…第３の部分 １００…スリット １１０…パンチ １１２…切断刃
１３０…スリット １４０…パンチ

Claims (18)

  1. （ａ）半導体チップが実装される第１の領域と前記第１の領域の周囲の第２の領域とを有する配線基板であって、前記第１の領域から前記第２の領域に延びる端子が一方の面に形成されてなる配線基板の他方の面に、前記端子にオーバーラップし、かつ、前記第１の領域から前記第２の領域に一部がはみ出すように補強部材を設けること、
    （ｂ）前記第１の領域と前記第２の領域との境目に沿って、前記端子を切断すること、
    （ｃ）前記（ｂ）工程を行った後に、前記第１の領域と前記第２の領域との境目に沿って、前記補強部材から、前記配線基板の前記補強部材に隣接する部分にかけて連続的に切断すること、
    を含む半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、
    前記（ｂ）工程を、前記配線基板における前記端子の面側から打ち抜くことによって行い、
    前記（ｃ）工程を、前記配線基板における前記端子の面側から打ち抜くことによって行う半導体装置の製造方法。
  3. 請求項２記載の半導体装置の製造方法において、
    前記（ｂ）工程で、前記第１の領域を固定するためにプレスした状態で打ち抜きを行うことによって、前記端子を切断する半導体装置の製造方法。
  4. 請求項２又は請求項３記載の半導体装置の製造方法において、
    前記（ｂ）工程で、前記第１の領域と前記第２の領域との境目に沿ってスリットを形成することによって、前記端子を切断する半導体装置の製造方法。
  5. 請求項４記載の半導体装置の製造方法において、
    前記スリットは、前記補強部材の内側において前記端子の幅方向に沿って延びる第１の部分と、前記補強部材の内側において前記端子の長さ方向に沿って延びる第２の部分と、を有する半導体装置の製造方法。
  6. 請求項５記載の半導体装置の製造方法において、
    前記スリットは、前記補強部材の外側において前記第２の部分に対向して配置される第３の部分をさらに含む半導体装置の製造方法。
  7. 請求項２から請求項６のいずれかに記載の半導体装置の製造方法において、
    前記（ｃ）工程で、前記第２の領域を固定するためにプレスした状態で打ち抜きを行うことによって、前記補強部材から、前記配線基板の前記補強部材に隣接する部分にかけて連続的に切断する半導体装置の製造方法。
  8. 請求項６記載の半導体装置の製造方法において、
    前記（ｃ）工程で、前記第２の部分と前記第３の部分との間を破断させることなく切断する半導体装置の製造方法。
  9. 請求項１から請求項８のいずれかに記載の半導体装置の製造方法において、
    前記（ｂ）及び（ｃ）工程によって、前記第１の領域と前記第２の領域との境目の全部に沿って切断する半導体装置の製造方法。
  10. 請求項１から請求項８のいずれかに記載の半導体装置の製造方法において、
    前記（ｂ）及び（ｃ）工程によって、前記第１の領域と前記第２の領域との境目の一部に沿って切断する半導体装置の製造方法。
  11. 請求項１から請求項１０のいずれかに記載の半導体装置の製造方法において、
    前記配線基板は、複数の前記第１の領域を有し、
    前記配線基板を一対の第１及び第２のリールに掛け渡し、前記第１のリールから送り出して前記第２のリールに巻き取らせる間に、前記（ｂ）及び（ｃ）工程の少なくとも１つの工程を行う半導体装置の製造方法。
  12. 請求項１１記載の半導体装置の製造方法において、
    前記（ｂ）工程による前記端子の切断面が上流側に配置される向きに、前記配線基板を搬送する半導体装置の製造方法。
  13. 請求項１から請求項１２のいずれかに記載の半導体装置の製造方法において、
    前記（ａ）工程で、前記補強部材を、接着材料を介して前記配線基板に貼り付ける半導体装置の製造方法。
  14. 請求項１３記載の半導体装置の製造方法において、
    前記接着材料は、エネルギー硬化型接着材料であり、
    前記（ｂ）及び（ｃ）工程前に、エネルギーを加えて、前記接着材料を硬化させることをさらに含む半導体装置の製造方法。
  15. 半導体チップが実装される第１の領域と前記第１の領域の周囲の第２の領域とを有する配線基板であって、前記第１の領域から前記第２の領域に延びる端子が一方の面に形成されてなる配線基板を切断する切断セクションを含み、
    前記配線基板の他方の面には、前記端子にオーバーラップし、かつ、前記第１の領域から前記第２の領域に一部がはみ出すように補強部材が設けられ、
    前記切断セクションは、
    前記第１の領域と前記第２の領域との境目に沿って、前記端子を切断する第１の切断セクションと、
    前記第１の領域と前記第２の領域との境目に沿って、前記補強部材から、前記配線基板の前記補強部材に隣接する部分にかけて外側に連続的に切断する第２の切断セクションと、
    を含み、
    前記第１の切断セクションは、前記第２の切断セクションよりも前記配線基板の搬送方向において上流側に配置されてなる半導体装置の製造装置。
  16. 請求項１５記載の半導体装置の製造装置において、
    前記第１の切断セクションは、前記配線基板における前記端子の面側から打ち抜き、
    前記第２の切断セクションは、前記配線基板における前記端子の面側から打ち抜く半導体装置の製造装置。
  17. 請求項１６記載の半導体装置の製造装置において、
    前記第１の切断セクションは、前記第１の領域を固定するためにプレスするダイと、打ち抜きを行うパンチと、を含む半導体装置の製造装置。
  18. 請求項１６又は請求項１７記載の半導体装置の製造装置において、
    前記第２の切断セクションは、前記第２の領域を固定するためにプレスするダイと、打ち抜きを行うパンチと、を含む半導体装置の製造装置。
JP2003385416A 2003-11-14 2003-11-14 半導体装置の製造方法及び製造装置 Expired - Fee Related JP3829939B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003385416A JP3829939B2 (ja) 2003-11-14 2003-11-14 半導体装置の製造方法及び製造装置
US10/985,668 US7316939B2 (en) 2003-11-14 2004-11-11 Semiconductor device manufacturing method and manufacturing apparatus
US11/986,643 US20080178723A1 (en) 2003-11-14 2007-11-21 Semiconductor device manufacturing method and manufacturing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003385416A JP3829939B2 (ja) 2003-11-14 2003-11-14 半導体装置の製造方法及び製造装置

Publications (2)

Publication Number Publication Date
JP2005150372A JP2005150372A (ja) 2005-06-09
JP3829939B2 true JP3829939B2 (ja) 2006-10-04

Family

ID=34631390

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003385416A Expired - Fee Related JP3829939B2 (ja) 2003-11-14 2003-11-14 半導体装置の製造方法及び製造装置

Country Status (2)

Country Link
US (2) US7316939B2 (ja)
JP (1) JP3829939B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3829940B2 (ja) * 2003-11-14 2006-10-04 セイコーエプソン株式会社 半導体装置の製造方法及び製造装置
JP3915927B2 (ja) 2004-11-18 2007-05-16 セイコーエプソン株式会社 電子部品及びその製造方法
JP3915928B2 (ja) 2004-11-24 2007-05-16 セイコーエプソン株式会社 電子部品及びその製造方法
JP4171926B2 (ja) 2006-09-19 2008-10-29 セイコーエプソン株式会社 板片付き配線基板の製造方法
US8460509B2 (en) * 2008-02-11 2013-06-11 Total Water Management, LLC Water evaporation system and method
KR101445117B1 (ko) * 2008-06-25 2014-10-01 삼성전자주식회사 테스트 패드 구조물, 반도체 칩 검사용 패드 구조물 및이를 포함하는 테이프 패키지용 배선기판
WO2010126069A1 (ja) 2009-04-30 2010-11-04 日本電気株式会社 通信装置、接続方法及び接続プログラム
SG169913A1 (en) * 2009-09-28 2011-04-29 Rokko Technology Pte Ltd Punch singulation system and method
US8425668B2 (en) * 2009-12-11 2013-04-23 Total Water Management, LLC Wastewater pre-treatment and evaporation system
US20110139378A1 (en) * 2009-12-11 2011-06-16 Purestream Technology, Llc Wastewater treatment systems and methods
US8371197B2 (en) * 2010-09-03 2013-02-12 Cheng Uei Precision Industry Co., Ltd. Cutting equipment
US10149382B2 (en) * 2016-11-18 2018-12-04 Ricoh Company, Ltd. Wiring substrate, wiring member, liquid discharge head, liquid discharge device, and liquid discharge apparatus
TWI745823B (zh) * 2019-12-31 2021-11-11 頎邦科技股份有限公司 軟性電路板之補強結構
TWI796550B (zh) * 2020-02-26 2023-03-21 頎邦科技股份有限公司 撓性電路板

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2034127B (en) * 1978-10-13 1983-05-18 Matsushita Electric Ind Co Ltd Printed circuits and methods their manufacture
JP2751450B2 (ja) * 1989-08-28 1998-05-18 セイコーエプソン株式会社 テープキャリアの実装構造及びその実装方法
JP3569025B2 (ja) * 1995-04-24 2004-09-22 東芝電子エンジニアリング株式会社 半導体装置、およびそれを用いた電子装置
JP3028286B2 (ja) 1996-05-21 2000-04-04 日本航空電子工業株式会社 Ｓｍｄパレット一体型ｆｐｃ及びその製造方法
CN1124644C (zh) * 1996-10-17 2003-10-15 精工爱普生株式会社 半导体器件及其制造方法、电路基板和薄膜载带
JP3487173B2 (ja) * 1997-05-26 2004-01-13 セイコーエプソン株式会社 Ｔａｂ用テープキャリア、集積回路装置及び電子機器
KR100244966B1 (ko) * 1997-12-30 2000-03-02 윤종용 공기 유입구가 형성된 절단 펀치를 포함하는 게이트 잔여물절단 장치
JP3512655B2 (ja) * 1998-12-01 2004-03-31 シャープ株式会社 半導体装置およびその製造方法並びに該半導体装置の製造に使用される補強用テープ
US7169643B1 (en) * 1998-12-28 2007-01-30 Seiko Epson Corporation Semiconductor device, method of fabricating the same, circuit board, and electronic apparatus
WO2000048243A1 (fr) 1999-02-09 2000-08-17 Seiko Epson Corporation Substrat de circuit imprime flexible, bande porte-puces, dispositif a semiconducteur sur bande, dispositif a semiconducteur, procede de fabrication de semiconducteur, substrat de circuit, et dispositif electronique
WO2000054323A1 (fr) * 1999-03-11 2000-09-14 Seiko Epson Corporation Substrat de cablage flexible, bande porte-puce, dispositif a semiconducteur de type bandes, dispositif a semiconducteur, procede de fabrication d'un dispositif a semiconducteur, carte de circuit imprime, et appareil electronique
JP3558921B2 (ja) * 1999-05-14 2004-08-25 シャープ株式会社 テープキャリア並びにテープキャリア型半導体装置の製造方法
JP3327252B2 (ja) * 1999-05-20 2002-09-24 日本電気株式会社 テープキャリア、ｔｃｐおよび液晶表示装置
JP3998878B2 (ja) * 1999-11-25 2007-10-31 シャープ株式会社 半導体装置、半導体装置の製造方法、およびパッケージの製造方法
JP3536023B2 (ja) * 2000-10-13 2004-06-07 シャープ株式会社 Ｃｏｆ用テープキャリアおよびこれを用いて製造されるｃｏｆ構造の半導体装置
JP3865594B2 (ja) 2001-02-27 2007-01-10 三井金属鉱業株式会社 電子部品実装用フィルムキャリアテープの製造方法、製造装置及び製造金型
JP2003198070A (ja) 2001-12-26 2003-07-11 Iwaki Electronics Corp フレキシブルプリント配線板
JP3829940B2 (ja) * 2003-11-14 2006-10-04 セイコーエプソン株式会社 半導体装置の製造方法及び製造装置
JP3829941B2 (ja) * 2003-11-14 2006-10-04 セイコーエプソン株式会社 半導体装置の製造方法及び製造装置

Also Published As

Publication number Publication date
US20050121779A1 (en) 2005-06-09
US7316939B2 (en) 2008-01-08
JP2005150372A (ja) 2005-06-09
US20080178723A1 (en) 2008-07-31

Similar Documents

Publication Publication Date Title
US20080178723A1 (en) Semiconductor device manufacturing method and manufacturing apparatus
JP3829940B2 (ja) 半導体装置の製造方法及び製造装置
KR100399379B1 (ko) 반도체 장치와 그의 제조 방법, 액정 모듈 및 그의 탑재방법
US7582955B2 (en) Semiconductor device manufacturing method and manufacturing apparatus
US7535108B2 (en) Electronic component including reinforcing member
EP2378609A1 (en) Film antenna and method for manufacturing the same
US7385142B2 (en) Manufacturing method of electronic part and wiring substrate
US7704793B2 (en) Electronic part and method for manufacturing the same
KR100354203B1 (ko) 가요성 배선 기판, 필름 캐리어, 테이프 형상 반도체장치, 반도체 장치 및 그의 제조방법, 회로 기판 및 전자기기
JP3724442B2 (ja) 時計の製造方法
US7122124B2 (en) Method of fabricating film carrier
JP3829800B2 (ja) 半導体チップ搭載用フィルムキャリア及びその製造方法
JP3565142B2 (ja) 配線基板及びその製造方法、半導体装置、回路基板並びに電子機器
JP2002043374A (ja) フィルムキャリア
JPH11126964A (ja) 異方導電性接着剤付き可撓性回路基板および製造方法
JP2003145490A (ja) 順送用打抜き金型及び順送用打抜き装置
JP2001358182A (ja) 配線基板の製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
JPS6359593A (ja) 携帯可能媒体における実装方法
JPS6358848A (ja) フイルムキヤリア基板
JPH04367293A (ja) 回路基板の製造方法
JPH077039A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051124

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060621

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060704

R150 Certificate of patent or registration of utility model

Ref document number: 3829939

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100721

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110721

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110721

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120721

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120721

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130721

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees