KR100399379B1 - 반도체 장치와 그의 제조 방법, 액정 모듈 및 그의 탑재방법 - Google Patents

반도체 장치와 그의 제조 방법, 액정 모듈 및 그의 탑재방법 Download PDF

Info

Publication number
KR100399379B1
KR100399379B1 KR10-2000-0035279A KR20000035279A KR100399379B1 KR 100399379 B1 KR100399379 B1 KR 100399379B1 KR 20000035279 A KR20000035279 A KR 20000035279A KR 100399379 B1 KR100399379 B1 KR 100399379B1
Authority
KR
South Korea
Prior art keywords
base film
semiconductor device
reinforcing material
liquid crystal
semiconductor element
Prior art date
Application number
KR10-2000-0035279A
Other languages
English (en)
Other versions
KR20010021029A (ko
Inventor
세코토시하루
토요사와겐지
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20010021029A publication Critical patent/KR20010021029A/ko
Application granted granted Critical
Publication of KR100399379B1 publication Critical patent/KR100399379B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier

Abstract

본 발명은 외부 접속용 커넥터부를 포함하는 배선 패턴이 가늘고 긴 베이스 필름에 형성되고, 반도체 소자 또는 반도체 소자 및 반도체 소자 이외의 부품이 배선 패턴의 접속부와 전기적으로 접속되어 탑재되며, 베이스 필름의 세로면에 스프로켓 홀을 갖는 가늘고 긴 보강재가 배선 패턴이 형성된 면의 반대편 베이스 필름면에 제공되고, 외부 접속용 커넥터부가 형성된 영역의 반대편 베이스 필름면에 추가로 보강재가 제공되는 것을 포함하는 반도체 장치에 관한 것이다.

Description

반도체 장치와 그의 제조 방법, 액정 모듈 및 그의 탑재 방법 {SEMICONDUCTOR DEVICE AND PROCESS FOR MANUFACTURING THE SAME, LIQUID CRYSTAL MODULE AND PROCESS FOR MOUNTING THE SAME}
본 발명은 가요성 기판상에 반도체 소자가 접속하여 탑재되는 것을 포함하는 반도체 장치에 관한 것이다. 더욱 상세하게는, 칩-온-필름 (Chip On Film: 이하, "COF"라고 칭함) 구조 및 테이프 캐리어 패키지 (Tape Carrier Package: 이하, "TCP"라고 칭함)에 관한 것이다.
도 9에 나타낸 바와 같이, TCP 에서는 반도체 소자가 탑재되는 영역에 절연 필름 (테이프)으로 된 베이스 필름(21)을 관통하는 개구부 (디바이스 홀)가 미리 제공되어 있다. 접착층(28)을 통해 베이스 필름(21) 상에 형성된 배선 패턴(22)이 개구부를 관통하여 배선 패턴의 단부(24)와 반도체 소자(23)가 접속된다. TCP의 베이스 필름은 보통 50㎛ 또는 75㎛ 두께의 폴리이미드 필름이다. 그러한 두께의 폴리이미드 필름은 기계적 강도가 충분하다. 따라서, 조립 라인에서 TCP 외측에 형성된 스프로켓 홀을 이용하여 베이스 필름을 릴 (reel)에 감은 상태로 이송하는 릴투릴 (reel to reel)이 실시된다.
TCP와는 달리, 도 10a, 10b 및 도 11에 나타낸 바와 같이, COF는 베이스 필름(21)이 반도체 소자(23) 탑재용 개구부를 갖고 있지 않다. 즉, COF에서는 반도체소자(23)가 베이스 필름 표면상에 접속하여 탑재된다. 또한, COF는 그 사용 목적에 따라 베이스 필름으로서 얇은 가요성 절연 테이프가 사용되며, 절연 테이프 표면에 배열된 배선 패턴이 반도체 소자의 말단 단자와 전기적으로 접속된다. 배선 패턴의 외부 접속용 커넥터부는 액정 디스플레이, 인쇄 기판 등에 접속된다. 또한, 상기와 같이 접속되는 배선 이외의 배선 패턴 노출부는 솔더 레지스트가 도포되어 절연 상태가 확보된다.
COF는 베이스 물질로서 20㎛, 25㎛ 또는 40㎛ 두께의 폴리이미드계 필름을 쉬트 형태로 커트하여 사용한다. TCP와 유사하게 릴투릴로 이송되는 경우, 특히 25㎛ 이하 두께의 COF를 생산하는 경우는 TCP를 이송하기 위한 보강용 테이프로서 두꺼운 필름의 보강재를 접착시킨다. 이 보강재는 TCP가 이송된 후, 각각의 유저-사용 영역에서 금형을 이용하여 베이스 물질을 분리하고 보강재를 스탬핑하여 제거함으로써 더 이상 보강재로서 이용될 수 없다.
또한, 도 9는 종래 TCP의 단면도, 도 10a는 종래 COF의 반도체 소자-탑재 표면에서 본 평면도, 도 10b는 반도체 소자-탑재 표면의 반대면에서 본 평면도, 도 11은 종래 COF의 구조를 나타내는 단면도이다. 또한 도 9내지 도 11에서, 부호 (21)은 베이스 필름, (22)는 배선 패턴, (23)은 반도체 소자, (24)는 반도체 소자와 접속되는 배선 패턴부, (25)는 배선 패턴의 외부 접속용 커넥터, (26)은 범프, (27)은 수지를 나타낸다.
상술한 COF의 문제점은 베이스 물질이 얇고, 유연하기 때문에 외부 리드 열 (outer lead row) 및 내부 리드 열 (inner lead row) (총 핏치)의 치수 정밀도가 불량하다는 것이다. 또한 반도체 소자를 스탬핑한 후, 보강재가 접착되기 때문에 비용이 상승하고 보강재가 정확한 위치에 존재하지 않는다는 단점도 있다. 베이스 물질은 액정 패널 등에 탑재될 때 고정된 위치에서 구부러지지 않기 때문에, 조립 라인에 탑재 단계를 혼입하기가 어렵다. 또한, 부품이 탑재된 후 실시되는 리플로우 공정 (reflow process)에서 필름이 휘어지는 문제가 발생한다.
다음, COF는 핀의 수가 복수개가 되어야 한다. 이러한 요구 뿐만 아니라 별도의 요구 사항인 소형화도 동시에 만족시키기 위해서 배선 패턴의 외부 접속용 커넥터부 및 반도체 소자에 접속되는 배선 패턴부가 미세 핏치화될 필요가 있다. 이러한 미세 핏치화는 풀어야 할 몇 가지 과제가 있으며, 그 중 하나가 상술한 총 핏치의 치수 정밀도 향상이다. 가요성 및 박형화의 요구를 만족시키도록 유연성이 높은 얇은 절연 테이프가 사용되어 왔다. 그러나, 얇은 절연 테이프는 기계적 강도가 약하며, 과도하게 늘어나거나 줄어든다. 특히, COF에 사용되는 베이스 물질은 TCP에 사용되는 베이스 물질 보다 흡습성이 높고, 안정성이 나쁘기 때문에 상술한 미세 핏치화가 곤란하다.
플라스틱 액정 패널에 TCP를 탑재하기 위해 저온 처리가 필요하기 때문에 TCP는 약 20 내지 25㎛ 두께의 베이스 물질을 사용할 필요가 있다. 따라서, TCP도 COF와 동일한 문제점이 생긴다.
도 1a는 본 발명의 실시예 1에 따른 COF의 반도체 소자-탑재 표면에서 본 평면도.
도 1b는 COF의 보강재-탑재 표면에서 본 평면도.
도 2는 본 발명의 실시예 1에 따른 COF의 단면도.
도 3은 본 발명의 실시예 2에 따른 COF의 단면도.
도 4는 본 발명의 실시예 3에 따른 COF의 단면도.
도 5는 본 발명의 실시예 4에 따른 TCP의 단면도.
도 6a 내지 6c는 본 발명의 실시예 5에 따른 COF를 액정 패널에 탑재하는 단계를 나타내는 도면.
도 7a 및 7b는 본 발명의 실시예 6에 따른 COF를 액정 패널에 탑재하는 단계를 나타내는 도면.
도 8a 및 8b는 본 발명의 실시예 7에 따른 COF를 액정 패널에 탑재하는 단계를 나타내는 도면.
도 9는 종래 TCP의 단면도.
도 10a는 종래 COF의 반도체 소자-탑재 표면에서 본 평면도, 도 10b는 반도체 소자-탑재 표면의 반대편 표면에서 본 평면도.
도 11은 종래 COF의 단면도.
본 발명의 반도체 장치는 외부 접속용 커넥터부를 포함하는 배선 패턴이 가늘고 긴 베이스 필름에 형성되고, 반도체 소자 또는 반도체 소자 및 반도체 소자 이외의 부품이 배선 패턴의 접속부와 전기적으로 접속되어 탑재되며, 베이스 필름의 세로면에 스프로켓 홀을 갖는 가늘고 긴 보강재가 배선 패턴이 형성된 면의 반대편 베이스 필름면에 제공되고, 외부 접속용 커넥터부가 형성된 영역의 반대편 베이스 필름면에 추가로 보강재가 제공되는 것을 특징으로 한다.
본 발명에 따른 반도체 장치에서, 외부 접속용 커넥터부가 형성된 영역의 반대편 베이스 필름면에 보강재가 직접 또는 접착층을 통해 제공되는 것이 바람직하다.
바람직하게는, 보강재가 접착제 층으로부터 박리될 수 있도록 접착층을 통해 제공된다.
또한 바람직하게는, 보강재가 베이스 필름 및 보강재 계면에서 베이스 필름으로부터 박리될 수 있도록 반대편 베이스 필름면에 제공된다.
더욱 바람직하게는, 반도체 소자 또는 반도체 소자 및 반도체 소자 이외의 부품이 탑재되는 영역의 반대편 베이스 필름면에 추가로 보강재가 제공된다.
보강재의 두께는 15㎛ 내지 400㎛인 것이 바람직하다.
또한 바람직하게는, 보강재는 유기계 필름을 포함한다.
본 발명에 따른 스탬핑된 반도체 장치의 제조 방법은 상술한 반도체 장치 (스탬핑되지 않은 반도체 장치)를 구성하는 베이스 필름을 외형 스탬핑함으로써 분리하여 소정의 형상을 갖도록 하는 것에 따라 스프로켓 홀을 갖는 보강재 영역을 절단하고, 외부 접속용 커넥터부가 형성된 영역에서만, 외부 접속용 커넥터부가 형성되고 반도체 소자가 형성된 영역에서만, 또는 외부 접속용 커넥터부가 형성되고 반도체 소자가 탑재되며 또 반도체 소자 이외의 부품이 탑재되는 영역에서만 반대편 베이스 필름면에 보강재를 잔류시키는 것을 특징으로 한다.
본 발명에 따른 액정 모듈은 스탬핑되지 않은 반도체 장치를 스탬핑함으로써 소정의 형상을 갖도록 하여 액정 패널에 탑재하는 것을 특징으로 한다.
또한, 본 발명에 따른 액정 모듈 탑재 방법은 스탬핑되지 않은 반도체 장치를 스탬핑함으로써 소정의 형상을 갖도록 하고, 액정 패널에 탑재함으로써 액정 모듈을 형성한 후, 적어도 베이스 필름의 절곡부에 위치하는 보강재를 베이스 필름으로부터 박리하고, 이어 액정 모듈을 소정의 전자 제품에 탑재하는 것을 특징으로 한다.
또한, 본 발명에 따른 액정 모듈 탑재 방법은 상술한 액정 모듈에서 베이스 필름에 제공된 보강재를 모두 제거한 후, 액정 모듈을 소정의 전자 제품에 탑재하는 것을 특징으로 한다.
본 발명의 상기 목적 및 다른 목적은 하기의 상세한 설명에 의해 더욱 명백히 나타난다. 그러나, 본 발명의 정신 및 범위 내의 모든 변형 및 변경은 당업자에게 자명한 사항이므로 본 발명의 상세한 설명 및 바람직한 구체예를 나타내는 실시예는 단지 설명을 위한 것으로 이해되어야 한다.
이하, 실시예에 의해 본 발명의 반도체 장치를 상세히 설명한다.
도 1a는 본 발명의 실시예 1에 따른 COF의 반도체 소자-탑재 표면에서 본 평면도, 도 1b는 COF의 보강재-탑재 표면에서 본 평면도, 도 2는 도 1a 및 1b의 단면도, 도 3은 본 발명의 실시예 2에 따른 COF의 단면도, 도 4는 본 발명의 실시예 3에 따른 COF의 단면도, 도 5는 본 발명의 실시예 4에 따른 TCP의 단면도, 도 6a 내지 6c는 본 발명의 실시예 5에 따른 COF를 액정 패널에 탑재하는 단계를 나타내는 도면, 도 7a 내지 7b는 본 발명의 실시예 6에 따른 COF를 액정 패널에 탑재하는 단계를 나타내는 도면, 도 8a 및 8b는 본 발명의 실시예 7에 따른 COF를 액정 패널에에 탑재하는 단계를 나타내는 도면이다.
도 1a 내지 도 8b에서, 부호 (1)은 베이스 필름, (2)는 구리 호일로 이루어진 배선 패턴, (3)은 반도체 소자, (4)는 반도체 소자에 접속되는 배선 패턴부, (5)는 배선 패턴의 외부 접속용 커넥터부, (6)은 접착층, (7)은 폴리이미드계 절연 필름으로 된 보강재, (8)은 범프, (9)는 밀봉 수지, (10)은 액정 패널, (11)은 인쇄 기판, (12)은 반도체 소자가 스탬핑되는 외형, (13)은 탑재 부품, (14)는 베이스 필름이 전자 제품에 탑재될 때 절곡되는 베이스 필름의 절곡부를 나타낸다.
본 발명에서, 스프로켓 홀을 갖는 가늘고 긴 보강재는 배선 패턴이 형성된 면의 반대편 가늘고 긴 베이스 필름면에 제공된다. 보강재는 배선 패턴의 외부 접속용 커넥터부가 형성된 영역의 반대편 베이스 필름면, 반도체 소자 및 배선 패턴이 접속되는 영역의 반대편 베이스 필름면, 및 다른 부품과 배선 패턴이 접속되는 영역의 반대편 베이스 필름면에 각각 제공된다. 보강재는 접착층을 통하거나 또는 접착층을 통하지 않고 직접 베이스 필름 표면에 제공된다. 베이스 필름 및 보강재는 접착층에서 또는 베이스 필름과 보강재 사이의 계면에서 박리될 수 있도록 접착된다.
본 발명의 COF에 사용되는 베이스 필름은 반도체 소자를 탑재하기 위한 개구부를 갖지 않으며, 신축성과 유연성이 높은 20㎛, 25㎛ 및 40㎛ 두께의 폴리이미드계 절연 필름으로 되어 있다. 구리 호일로 된 배선 패턴은 그 사이에 접착층을 통하지 않고 직접 절연성 필름 표면에 제공된다. 구리 호일 배선의 표면은 주석 또는 금 도금 (도시하지 않음)된다. 반도체 소자와 접속되는 배선 패턴부 및 배선 패턴의 외부 접속용 커넥터부 이외의 배선 패턴 노출부에는 솔더 레지스트 (도시하지 않음)가 도포되어 절연 상태가 확보된다. 또한, 배선 패턴의 외부 접속용 커넥터부는 액정 패널, 인쇄 기판 등에 접속된다.
도 1a, 1b 및 도 2에 나타낸 바와 같이, 실시예 1에서 배선 패턴이 형성된 면의 반대편 가늘고 긴 베이스 필름(1)면에 폴리이미드계 보강재(7)가 제공된다. 보강재는 15 내지 400㎛의 두께를 가지며, 베이스 필름의 세로면에 스프로켓 홀이 제공된다. 릴투릴로 COF를 이송하기 위해서 베이스 필름 세로면에 스프로켓 홀이 제공된 보강재(7)를 사용하는 것이 바람직하다. 또한 이 보강재(7)는 배선 패턴(2)의 외부 접속용 커넥터부(5)가 형성된 영역의 반대편 베이스 필름(1)면에 접착층(6)을 통해 제공된다. 커넥터에 삽입할 수 있도록 하기 위해 보강재는 약 400㎛의 두께를 가져야 한다.
도 1a, 1b 및 도 2에 나타낸 영역 이외에, 베이스 필름(1)의 반도체 소자(3)가 탑재되는 영역 (도 3에 나타낸 실시예 2) 및 다른 부품(13)이 탑재되는 영역 (도 6a 내지 6c에 나타낸 실시예 5)의 반대편 베이스 필름(1)면에 각각 접착층(6)을 통해 두께 15 내지 400㎛의 폴리이미드계 보강재(7)가 제공된다. 보강재는 15㎛ 미만일 때, 보강재로서의 기능을 잃는다. 보강재는 폴리이미드계 필름이거나 또는 베이스 필름과 유사한 신축성을 갖는 폴리에스테르계 필름 등의 유기계 필름이 바람직하다.
외부 접속용 커넥터부가 형성된 영역의 반대편 베이스 필름면에 형성된 보강재(7)는 스프로켓 홀을 포함하는 보강재 영역을 금형으로 스탬핑하여 베이스 필름(1)을 소정의 형상으로 형성한 후, 접착층(6)을 통하거나 또는 직접 상술한 소정의 영역에 잔류한다.
접착층(6)은 열경화성 접착제 또는 UV 경화성 접착제로 구성되는 것이 바람직하다. 이러한 접착층(6)을 사용하여 온도, 시간, 압력 등의 접착 조건을 알맞게 조정함으로써 필요에 따라, 본 발명의 TCP 또는 COF를 액정 패널(10), 인쇄 기판(11) 등에 탑재한 후, 접착층(6)에서 보강재(7)를 베이스 필름(1)으로부터 용이하게 박리할 수 있는 정도의 접착력으로 접착시킨다. 여기서, 보강재가 용이하게 박리될 수 있는 접착력이란 인간이 손으로 보강재를 쉽게 박리할 수 있는 정도, 구체적으로는 보강재 및 접착층 또는 베이스 필름 사이의 계면에서 보강재를 박리할 수 있는 약 500 gf/cm 내지 1000 gf/cm 정도의 접착력을 말한다.
도 4에 나타낸 바와 같이 실시예 3에서 배선 패턴의 외부 접속용 커넥터부가 형성된 영역의 반대편 베이스 필름면에 접착층(6)을 통하지 않고 직접 15 내지 400㎛ 두께의 폴리이미드계 보강재(7)가 제공된다. 더욱 구체적으로는, 열경화성 폴리이미드의 보강재(7)가 베이스 필름에 열압착됨으로써 접착된다. 실시예에서 보강재는 접착층 없이 제공될 수 있다.
도 5에 나타낸 바와 같이 실시예 4에서 TCP는 플라스틱 액정 패널에 탑재된 COF와 동일한 정도의 박막화가 요구되는 경우, 실시예 1 내지 3과 동일한 방법으로 외부 접속용 커넥터부가 형성된 영역의 반대편 베이스 필름면에 15 내지 400㎛ 두께의 폴리이미드계 보강재(7)가 제공된다. 또한, 본 발명의 실시예에서 접착층이 반드시 사용되는 것은 아니다.
이하, TCP 또는 COF를 액정 패널(10), 인쇄 기판(11) 등에 탑재하는 단계를 설명한다.
우선, 실시예 5에서 도 6a에 나타낸 바와 같이 반도체 소자(3) 및 다른 부품(13)이 탑재되는 베이스 필름(1)에, 외부 접속용 커넥터부(5)가 형성된 영역 및 다른 부품(13)이 탑재된 영역의 반대편 베이스 필름면에 폴리이미드계 보강재(7)가 제공된다. 다른 부품(13)은 솔더 페이스트가 도포되는 탑재 랜드에 리플로우 가열 (reflow heating)함으로써 탑재된다. 보강재가 제공되기 때문에, COF의 베이스 필름의 휘어짐이 종래 COF의 휘어짐보다 50% 또는 그 이하로 감소된다. 따라서, 필름 휘어짐에 의한 탑재 불량 발생을 방지할 수 있다.
이어, 도 6b에 나타낸 바와 같이, 도 1에 나타낸 외형을 갖도록 금형을 이용하여 장치를 분리한다 (스탬핑되는 외형). 이어, 도 6c에 나타낸 바와 같이 보강재가 제공된 액정 패널(10) 및 인쇄 기판(11)에 장치를 탑재한다. 이 때, 외부 접속용 커넥터부(5)의 총 핏치를 보강재(7)를 사용함으로써 정확히 결정할 수 있으므로 액정 패널(10) 및 인쇄 기판(11)등에 탑재할 때 양호하다. 이어, 베이스 필름의 절곡부에 보강재가 제공되는 경우, 베이스 필름의 절곡부로부터 보강재를 박리하고,이어 휴대 전화 등의 전자 제품에 탑재한다.
이어, 실시예 6에서 도 7a에 나타낸 바와 같이, 외부 접속용 커넥터부가 형성된 영역, 반도체 소자가 탑재되는 영역 및 액정 패널(10)과 인쇄 기판(11)이 탑재하기 위한 절곡부를 포함하는 영역 각각의 반대편 베이스 필름면에 접착층(6)을 통해 폴리이미드계 보강재(7)가 제공된다. 이어, 도 7b에 나타낸 바와 같이, 액정 패널(10) 및 인쇄 기판(11)등에 탑재한 후, 휴대 전화 등의 전자 제품에 혼입하기 전에 실시예 5와 동일한 방법으로 베이스 필름의 절곡부에 제공된 보강재를 박리함으로써 종래 COF와 유사하게 구부려 사용할 수 있다.
이어, 실시예 7에서 도 8a에 나타낸 바와 같이 장치를 액정 패널(10) 및 인쇄 기판(11) 등에 탑재한 후, 도 8b에 나타낸 바와 같이, 휴대 전화 등의 전자 제품에 혼입하기 전에 보강재(7)를 모두 박리함으로써 종래 COF와 동일한 두께로 할 수 있다.
상기 실시예는 액정 패널 등에 탑재한 후 보강재의 일부 또는 전부를 박리 했었지만, 필요 없는 경우 보강재를 박리하지 않아도 좋다.
이상, 상세히 설명한 바와 같이 본 발명에 따라 COF 및 TCP의 배선 패턴에서 종래 COF의 절곡성을 변형시킴이 없이 외부 접속용 커넥터부 및 반도체 소자의 접속부가 정확한 크기의 총 핏치 및 향상된 강도를 갖는다. 더욱 상세하게는, 본 발명에 따른 COF나 TCP 등의 반도체 장치는 총 핏치의 변화율이 종래의 50% 이하이다. 따라서, 배선 패턴의 외부 접속용 커넥터부 및 반도체 소자의 접속부의 강도를종래 보다 2배 이상 향상시킬 수 있다.
또한, 액정 패널 및 인쇄 기판 등에 본 발명의 반도체 장치를 탑재한 후, 전자 제품에 혼입하기 전에 보강재를 베이스 필름으로부터 박리함으로써 배선 패턴의 외부 접속용 커넥터부 및 반도체 소자와의 접속부의 총 핏치 및 강도가 향상된다. 또한, 전자 제품에 혼입된 후 종래 COF와 동일한 두께 및 절곡성을 갖는 액정 모듈을 얻을 수 있다.

Claims (14)

  1. 외부 접속용 커넥터부를 포함하는 배선 패턴이 가늘고 긴 베이스 필름에 형성되고, 반도체 소자 또는 반도체 소자 및 반도체 소자 이외의 부품이 배선 패턴의 접속부와 전기적으로 접속되어 탑재되며, 베이스 필름의 세로면에 스프로켓 홀을 갖는 가늘고 긴 보강재가 배선 패턴이 형성된 면의 반대편 베이스 필름면에 제공되고,
    외부 접속용 커넥터부가 형성된 영역의 반대편 베이스 필름면에 추가로 보강재가 제공되는 것을 포함하는 반도체 장치.
  2. 제 1항에 있어서, 보강재가 외부 접속용 커넥터부가 형성된 영역의 반대편 베이스 필름면에 직접 또는 접착층을 통해 제공되는 반도체 장치.
  3. 제 1항에 있어서, 보강재가 접착층에서 박리될 수 있도록 접착층을 통해 베이스 필름에 제공되는 반도체 장치.
  4. 제 2항에 있어서, 접착층이 500 gf/cm 내지 1000 gf/cm 정도의 접착력으로 보강재에 접착되는 반도체 장치.
  5. 제 1항에 있어서, 보강재가 베이스 필름 및 보강재 사이의 계면에서 베이스 필름으로부터 박리될 수 있도록 반대편 베이스 필름면에 제공되는 반도체 장치.
  6. 제 1항에 있어서, 보강재가 반도체 소자 또는 반도체 소자 및 반도체 소자이외의 부품이 탑재되는 영역의 반대편 베이스 필름면에도 추가로 제공되는 반도체 장치.
  7. 제 1항에 있어서, 보강재의 두께가 15㎛ 내지 400㎛인 반도체 장치.
  8. 제 1항에 있어서, 보강재가 유기 필름을 포함하는 반도체 장치.
  9. 제 1항에 따른 반도체 장치를 구성하는 베이스 필름을 외형 스탬핑하여 분리함으로써 소정의 형상을 갖도록 하는 것에 따라 스프로켓 홀을 포함하는 보강재 영역을 절단하고, 외부 접속용 커넥터부가 형성된 영역에 한해서, 베이스 필름에서 배선패턴이 형성된 면의 반대면에 보강재를 잔류시키는 것을 포함하는 반도체 장치의 제조 방법.
  10. 제 1항에 따른 반도체 장치를 스탬핑함으로써 소정의 형상을 갖도록 하여 액정 패널에 탑재하는 것을 포함하는 액정 모듈.
  11. 제 1항에 따른 반도체 장치를 스탬핑하고, 액정 패널에 탑재하여 액정 모듈을 형성한 후, 적어도 상기 베이스 필름의 절곡부에 위치하는 보강재를 베이스 필름으로부터 박리하고, 이어 상기 액정 모듈을 소정의 전자 제품에 탑재하는 것을 포함하는 액정 모듈의 탑재 방법.
  12. 제 10항에 있어서, 베이스 필름에 제공된 보강재를 모두 제거한 후, 액정 모듈을 소정의 전자 제품에 탑재하는 것을 포함하는 액정 모듈의 탑재 방법.
  13. 제 1항에 따른 반도체 장치를 구성하는 베이스 필름을 외형 스탬핑하여 분리함으로써 소정의 형상을 갖도록 하는 것에 따라 스프로켓 홀을 포함하는 보강재 영역을 절단하고, 외부 접속용 커넥터부가 형성되고 반도체 소자가 형성된 영역에 한해서, 베이스 필름에서 배선패턴이 형성된 면의 반대면에 보강재를 잔류시키는 것을 포함하는 반도체 장치의 제조 방법.
  14. 제 1항에 따른 반도체 장치를 구성하는 베이스 필름을 외형 스탬핑하여 분리함으로써 소정의 형상을 갖도록 하는 것에 따라 스프로켓 홀을 포함하는 보강재 영역을 절단하고, 외부 접속용 커넥터부가 형성되고 반도체 소자가 탑재되며 또 반도체 소자 이외의 부품이 탑재되는 영역에 한해서, 베이스 필름에서 배선패턴이 형성된 면의 반대면에 보강재를 잔류시키는 것을 포함하는 반도체 장치의 제조 방법.
KR10-2000-0035279A 1999-08-06 2000-06-26 반도체 장치와 그의 제조 방법, 액정 모듈 및 그의 탑재방법 KR100399379B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11-223463 1999-08-06
JP22346399A JP3523536B2 (ja) 1999-08-06 1999-08-06 半導体装置及びその製造方法、並びに液晶モジュール及びその搭載方法

Publications (2)

Publication Number Publication Date
KR20010021029A KR20010021029A (ko) 2001-03-15
KR100399379B1 true KR100399379B1 (ko) 2003-09-26

Family

ID=16798554

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0035279A KR100399379B1 (ko) 1999-08-06 2000-06-26 반도체 장치와 그의 제조 방법, 액정 모듈 및 그의 탑재방법

Country Status (4)

Country Link
US (1) US6388888B1 (ko)
JP (1) JP3523536B2 (ko)
KR (1) KR100399379B1 (ko)
TW (1) TW512512B (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3558921B2 (ja) * 1999-05-14 2004-08-25 シャープ株式会社 テープキャリア並びにテープキャリア型半導体装置の製造方法
JP3536023B2 (ja) * 2000-10-13 2004-06-07 シャープ株式会社 Ｃｏｆ用テープキャリアおよびこれを用いて製造されるｃｏｆ構造の半導体装置
JP3679989B2 (ja) * 2000-10-19 2005-08-03 株式会社アドバンスト・ディスプレイ チップキャリアフィルムおよびその製造方法ならびにこのチップキャリアフィルムを使用した液晶表示装置
US20070023877A1 (en) * 2003-09-10 2007-02-01 Hideo Yamazaki Chip on flex tape with dimension retention pattern
JP2005086098A (ja) * 2003-09-10 2005-03-31 Three M Innovative Properties Co チップオンフレックス（ｃｏｆ）テープ
JP4626139B2 (ja) * 2003-10-09 2011-02-02 東レ株式会社 回路基板の製造方法
KR101002346B1 (ko) * 2003-12-30 2010-12-20 엘지디스플레이 주식회사 칩 실장형 필름 패키지
US7397067B2 (en) * 2003-12-31 2008-07-08 Intel Corporation Microdisplay packaging system
JP2005277111A (ja) * 2004-03-25 2005-10-06 Casio Comput Co Ltd フレキシブル配線基板
JP4291209B2 (ja) * 2004-05-20 2009-07-08 エルピーダメモリ株式会社 半導体装置の製造方法
JP2006173535A (ja) * 2004-12-20 2006-06-29 Sony Corp フレキシブル基板及びその接続方法
KR100712530B1 (ko) 2005-09-09 2007-04-30 삼성전자주식회사 보강재가 구비된 반도체 패키지용 필름 및 이를 적용한디스플레이 모듈
KR101109800B1 (ko) * 2008-06-12 2012-03-13 엘지디스플레이 주식회사 액정표시장치
US7667306B1 (en) * 2008-11-12 2010-02-23 Powertech Technology Inc. Leadframe-based semiconductor package
JP2010122015A (ja) * 2008-11-18 2010-06-03 Fujitsu Ltd センサユニット及び電子装置の製造方法
JP2011176112A (ja) * 2010-02-24 2011-09-08 Renesas Electronics Corp 半導体集積回路及びその製造方法
KR20170059833A (ko) * 2015-11-23 2017-05-31 삼성전기주식회사 스트립기판 및 그 제조 방법
JP6512609B2 (ja) * 2016-05-20 2019-05-15 大口マテリアル株式会社 多列型半導体装置用配線部材及びその製造方法
JP6512610B2 (ja) 2016-05-20 2019-05-15 大口マテリアル株式会社 多列型半導体装置用配線部材及びその製造方法
JP2017208516A (ja) 2016-05-20 2017-11-24 Ｓｈマテリアル株式会社 多列型半導体装置用配線部材及びその製造方法
TWI681516B (zh) * 2017-09-28 2020-01-01 頎邦科技股份有限公司 具有可撓性基板的晶片封裝構造
CN111788516A (zh) * 2018-03-16 2020-10-16 深圳市柔宇科技股份有限公司 Cof载带及其加工方法、cof载带加工设备
CN110798964A (zh) * 2019-11-08 2020-02-14 江苏上达电子有限公司 一种cof产品的链轮齿孔

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4283839A (en) * 1978-07-26 1981-08-18 Western Electric Co., Inc. Method of bonding semiconductor devices to carrier tapes
US5260168A (en) * 1989-10-13 1993-11-09 The Foxboro Company Application specific tape automated bonding
US5173766A (en) * 1990-06-25 1992-12-22 Lsi Logic Corporation Semiconductor device package and method of making such a package
US5289032A (en) * 1991-08-16 1994-02-22 Motorola, Inc. Tape automated bonding(tab)semiconductor device and method for making the same
US5548091A (en) * 1993-10-26 1996-08-20 Tessera, Inc. Semiconductor chip connection components with adhesives and methods for bonding to the chip
US6093970A (en) * 1994-11-22 2000-07-25 Sony Corporation Semiconductor device and method for manufacturing the same
US5679194A (en) * 1995-05-04 1997-10-21 Tessera, Inc. Fabrication of leads on semiconductor connection components
US5807453A (en) * 1995-05-04 1998-09-15 Tessera, Inc. Fabrication of leads on semiconductor connection components
JPH09172041A (ja) 1995-12-21 1997-06-30 Sumitomo Metal Mining Co Ltd Ｔａｂ用テープ、およびこれを用いたｔａｂテープと、ｔａｂテープの製造方法

Also Published As

Publication number Publication date
TW512512B (en) 2002-12-01
US6388888B1 (en) 2002-05-14
KR20010021029A (ko) 2001-03-15
JP2001053108A (ja) 2001-02-23
JP3523536B2 (ja) 2004-04-26

Similar Documents

Publication Publication Date Title
KR100399379B1 (ko) 반도체 장치와 그의 제조 방법, 액정 모듈 및 그의 탑재방법
KR100437437B1 (ko) 반도체 패키지의 제조법 및 반도체 패키지
KR100400857B1 (ko) 반도체장치와 그의 제조방법 및 동 반도체장치의 제조에 사용되는 보강용 테이프
US6952250B2 (en) Pressure-welded structure of flexible circuit boards
KR100505665B1 (ko) 테스트용 패드가 이면에 형성된 테이프 패키지 및 그검사방법
US6433414B2 (en) Method of manufacturing flexible wiring board
US6593648B2 (en) Semiconductor device and method of making the same, circuit board and electronic equipment
KR100689681B1 (ko) 필름기판 및 그 제조방법과 화상표시용 기판
KR20000010668A (ko) 성형된 유연 회로 볼 그리드 어레이 및 그 제조방법
KR20070110202A (ko) 테이프 캐리어 및 반도체 장치 그리고 반도체 모듈 장치
JP3804269B2 (ja) フレキシブル配線基板の接合構造
KR19980063532A (ko) 반도체 장치와 그의 제조방법 및 필름 캐리어 테이프와 그의 제조방법
KR100955439B1 (ko) 반도체 장치용 테이프 캐리어, 반도체 장치의 제조 방법,반도체 장치 및 반도체 모듈 장치
KR100413027B1 (ko) 테이프 캐리어 패키지 및 테이프 캐리어 패키지의 제조방법
KR20010043489A (ko) 가요성 배선 기판, 필름 캐리어, 테이프형 반도체장치,반도체장치 및 그 제조방법, 회로기판 및 전자기기
US20060054349A1 (en) Cof film carrier tape and its manufacturing method
JP3555502B2 (ja) Ｃｏｆ用ｔａｂテープキャリアの製造方法
JP2001036246A (ja) 配線基板およびこれを用いた多層配線基板
US6853080B2 (en) Electronic device and method of manufacturing the same, and electronic instrument
JP3509573B2 (ja) フレキシブル基板用テープ材、フレキシブル基板の製造方法、半導体装置の製造方法及び液晶装置の製造方法
JPH02132418A (ja) フレキシブル配線基板及びその製造方法及び電子部品
US6911725B2 (en) Film substrate, semiconductor device, method of manufacturing film substrate, method of manufacturing semiconductor device and method of manufacturing circuit board with semiconductor device
EP0526147B1 (en) Film-carrier type semiconductor device and process for fabricating the same
EP0422828A1 (en) Improved film carrier
CN100390618C (zh) 载具和电接合结构

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20130822

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee