CN100390618C - 载具和电接合结构 - Google Patents
载具和电接合结构 Download PDFInfo
- Publication number
- CN100390618C CN100390618C CNB2005100543066A CN200510054306A CN100390618C CN 100390618 C CN100390618 C CN 100390618C CN B2005100543066 A CNB2005100543066 A CN B2005100543066A CN 200510054306 A CN200510054306 A CN 200510054306A CN 100390618 C CN100390618 C CN 100390618C
- Authority
- CN
- China
- Prior art keywords
- limit
- leads ends
- bottom material
- those
- carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Coupling Device And Connection With Printed Circuit (AREA)
Abstract
本发明涉及一种载具,包括一底材、多条引脚、一接合补强层及一覆层。底材具有一底材表面,这些引脚形成于底材表面上。各引脚具有一引脚端,这些引脚端位于底材表面的一侧。接合补强层以避开这些引脚端的方式形成于部分的底材表面的该侧上,接合补强层的厚度小于各引脚的厚度。覆层形成于部分的底材表面之上,并覆盖部分的引脚,以暴露引脚端及接合补强层。本发明还涉及电接合结构。
Description
技术领域
本发明涉及一种载具,且特别是有关于一种透过各向异性导电胶(anisotropic conductive film,ACF)与基板接合时可以增强其与基板之间的接合强度的载具。
背景技术
在封装芯片成为卷带式载具封装件(tape carrier package,TCP)或以薄膜黏晶法(chip on film,COF)将芯片封装成封装件的过程中,其特点是利用一有机底材所构成的胶片载具(tape carrier)来取代传统导线架(lead frame)或基板(substrate),以作为安置芯片的基底。并透过胶片自动焊结法(tapeautomated bonding,TAB)于连续胶片列上成批操作,以进行封装工艺,使得每一芯片被安装在每一胶片载具上。
在平面显示器中,如液晶显示器,其具有驱动芯片的封装件及薄膜晶体管基板之间的电连接透过各向异性导电膜(anisotropic conductive film,ACF)来进行。上述的各向异性导电膜是以非导电的合成树脂及导电颗粒(particle)混合而成,而导电颗粒的中央部分为聚合物,且聚合物的外表包覆一层金属导体,如金、镍、锡等。所以,各向异性导电膜常被用于平面显示器的工艺中,且被推广作为任何元件及主体电路之间的电连接媒介,如印刷电路板(printed circuit board,PCB)及上述的封装件之间的电连接媒介、或软性电路板(flexible printed circuit,FPC)及上述的封装件之间的电连接媒介。
在上述的载具与薄膜晶体管基板接合及电连接时,载具及薄膜晶体管基板的接合侧边的接合强度由载具的底材表面、各向异性导电膜及薄膜晶体管基板的基板表面接合时所提供。由于载具的底材表面及各向异性导电膜的接合强度不佳,导致载具及薄膜晶体管基板的接合侧边受到外力时容易产生载具及薄膜晶体管基板相互剥离的现象,大大地降低载具及薄膜晶体管基板接合成平面显示器时的信赖度。同样的,在印刷电路板及封装件或软性电路板及封装件所结合成的电接合结构中,其电接合结构的接合侧边亦会因受到外力时容易产生印刷电路板及封装件或软性电路板及封装件之间相互剥离的问题,确实影响电接合结构的信赖度甚巨。
发明内容
有鉴于此,本发明的目的就是在提供一种载具。其以避开引脚端的方式在底材表面的一侧形成接合补强层的设计,可以在载具透过各向异性导电膜与基板接合时,由于接合补强层及各向异性导电膜的接合强度大于底材表面及各向异性导电膜的接合强度,而增强基板及载具之间的接合强度。如此一来,不仅可以避免产生如传统上的基板及载具的接合侧边因受力而导致基板及载具相互剥离的现象,并且可以大大地提升基板及载具接合成电接合结构时的信赖度。
根据本发明的目的,提出一种载具,包括一底材、多条引脚、一接合补强层及一覆层。底材具有一底材表面,这些引脚形成于底材表面上。各引脚具有一引脚端,这些引脚端位于底材表面的一侧。接合补强层以避开这些引脚端的方式形成于部分的底材表面的此侧上,接合补强层的厚度小于各引脚的厚度。覆层形成于部分的底材表面之上,并覆盖部分的引脚,以暴露引脚端及接合补强层。
根据本发明的另一目的,提出一种封装件,包括一芯片及一载具。芯片具有多个接垫,载具包括一底材、多条引脚、一接合补强层及一覆层。底材具有一底材表面,这些引脚形成于底材表面上。各引脚具有一第一引脚端及一第二引脚端,这些第一引脚端位于底材表面的一侧,这些第二引脚端用以对应地与芯片的这些接垫电连接。接合补强层以避开这些第一引脚端的方式形成于部分的底材表面的此侧上,接合补强层的厚度小于各引脚的厚度。覆层形成于部分的底材表面之上,并覆盖部分的引脚,以暴露第一引脚端、第二引脚端及接合补强层。
根据本发明的另一目的,提出一种电接合结构,包括一基板、一载具及一各向异性导电胶。基板具有多个接垫,载具包括一底材、多条引脚、一接合补强层及一覆层。底材具有一底材表面,这些引脚形成于底材表面上。各引脚具有一引脚端,这些引脚端位于底材表面的一侧。接合补强层以避开这些引脚端的方式形成于部分的底材表面的此侧上,接合补强层的厚度小于各引脚的厚度。覆层形成于部分的底材表面之上,并覆盖部分的引脚,以暴露引脚端及接合补强层。各向异性导电膜(anisotropic conductive film,ACF)接合基板及载具,用以电连接这些引脚端及这些接垫。其中,接合补强层与部分的各向异性导电膜相黏着,以增强载具及基板之间的接合强度。
为让本发明的上述目的、特征、和优点能更明显易懂,以下配合附图以及优选实施例,以更详细地说明本发明。
附图说明
图1A绘示依照本发明的实施例一的电接合结构的部分分解俯视图。
图1B绘示沿着图1A的剖面线1B-1B’所视的载具的剖面图。
图1C绘示沿着图1A的剖面线1C-1C’所视的载具的剖面图。
图1D绘示沿着图1A的剖面线1D-1D’所视的载具的剖面图。
图1E~1F绘示依照本发明的实施例一的电接合结构的二组合剖面图。
图2A绘示依照本发明的实施例二的电接合结构的剖面图。
图2B绘示图2A的载具的仰视图。
图3A绘示依照本发明的实施例三的电接合结构的部分分解俯视图。
图3B绘示沿着图3A的剖面线3B-3B’所视的载具的剖面图。
图3C绘示沿着图3A的剖面线3C-3C’所视的载具的剖面图。
图3D绘示沿着图3A的剖面线3D-3D’所视的载具的剖面图。
图3E~3F绘示依照本发明的实施例三的电接合结构的二组合剖面图。
简单符号说明
10、20、30:电接合结构
11、31:基板
11a、31a:基板表面
11b:接垫
12、22、32:载具
13、33:底材
13a、33a:底材表面
13b、33b:第一侧
13c、33c:第二侧
13d、33d:第一边
13e、33e:第二边
13f、33f:第三边
13g、33g:第一转角区
13h、33h:第二转角区
14:引脚
14a、34a:第一引脚端
14b、34b:第二引脚端
15、35:覆层
16、26、36:接合补强层
17、37:各向异性导电胶
33i:置晶区
34:第一引脚
31b:第一接垫
38:芯片
38a:有源表面
38b:第二接垫
39:第二引脚
39a:第三引脚端
39b:第四引脚端
41:封装件
41a:底填材料
具体实施方式
实施例一
请参照图1A,其绘示乃依照本发明的实施例一的电接合结构的部分分解俯视图。在图1A中,电接合结构10包括一基板11、一载具12。基板11具有一基板表面11a,基板表面11a上具有多个相互隔开的接垫11b。
载具12包括一底材13、多条引脚14、一覆层15及一接合补强层16。底材13具有一底材表面13a,这些引脚14彼此相互平行地形成于底材表面13a上。各引脚14具有一第一引脚端14a及一第二引脚端14b,这些第一引脚端14a位于底材表面13a的一第一侧13b,这些第二引脚端14b位于底材表面13a的一与第一侧13b相对的第二侧13c。此外,这些第一引脚端14a以底材表面13a面向基板表面11a的方式与这些接垫11b电连接。覆层15形成于部分的底材表面13a之上,并覆盖部分的这些引脚14,以暴露这些第一引脚端14a及这些第二引脚端14b。接合补强层16以避开这些第一引脚端14a的方式形成于部分的底材表面13a的第一侧13b上,至于接合补强层16的位置将举例说明如下。
在本实施例中,底材13还具有相对的一第一边13d及一第二边13e和一连接第一边13d及第二边13e的第三边13f,这些第一引脚端14a与第二边13e及第三边13f大体地平行,并邻近第三边13。这些第一引脚端14a的一最靠近第一边13d的第一引脚端14a、第一边13d、第三边13f及覆层15的一边在底材表面13a的第一侧13b定义一第一转角区13g,些第一引脚端14a的一最靠近第二边13e的第一引脚端14a、第二边13e、第三边13f及覆层15的此边在底材表面13a的第一侧13b定义一第二转角区13h。其中,接合补强层16至少形成于第一转角区13g及第二转角区13h。如图1B~1C所示,从载具10的剖面结构可以看出,接合补强层16的厚度小于各引脚14的厚度。
如图1E~1F所示,电接合结构10还包括一各向异性导电膜(anisotropicconductive film,ACF)17,各向异性导电膜17以基板表面11a面向底材表面13a的方式接合基板11及载具12,用以电连接这些第一引脚端14a及这些接垫11b。其中,接合补强层16与部分的各向异性导电膜17相黏着,由于接合补强层16和各向异性导电胶17的接合强度比底材13和各向异性导电胶17的接合强度还要强,故接合补强层16可以在载具12透过各向异性导电胶17与基板11接合时,大大地增强载具12及基板11之间的接合强度。如此一来,可以避免电接合结构10侧面受到外力时产生基板11和载具12剥离(peeling)的现象。并且,当接合补强层16和各向异性导电胶17的接合面积越大时,载具12及基板11之间的接合强度将会随的增加。
本发明所属技术领域中普通技术人员亦可以明了,本发明的技术并不局限在此,例如,接合补强层16可只形成于第一转角区13g或第二转角区13h,接合补强层16及覆层15包含防焊树脂(solder resin,SR),底材13包含聚亚酰胺(polyimide,PI)。接合补强层16及覆层15可透过防焊树脂被同时形成于底材表面13a上,但接合补强层16的厚度比覆层15的厚度还小。虽然,接合补强层16的厚度小于各引脚14的厚度,但以不影响基板11及载具12的压合品质为主。此外,这些引脚14以金属层图案化法形成于底材表面13a上,这些引脚14包含铜。另外,基板11包含一薄膜晶体管(thin filmtransistor,TFT)基板、一印刷电路板(printed circuit board,PCB)或一软性电路板(flexible printed circuit,FPC)。其中,第二引脚端14b可与另一基板的多个接垫电连接。在本实施例中,载具12可以视为一软性排线。
实施例二
请同时参照图2A~2B,图2A绘示乃依照本发明的实施例二的电接合结构的剖面图,图2B绘示乃图2A的载具的仰视图。本实施例的电接合结构20与实施例一的电接合结构10不同之处在于载具22,而本实施例的载具22与实施例一的载具12不同之处在于接合补强层26,至于其它相同的构成要件继续沿用标号,并不再赘述。在图2A~2B中,接合补强层26形成于底材表面13a的第一侧13b上,并位于这些第一引脚端14a之间。其中,接合补强层26的厚度小于各引脚14的厚度。
本发明所属技术领域中普通技术人员亦可以明了,本发明的技术并不局限在此,例如,接合补强层26可再形成于第一转角区13g或第二转角区13h,或者是,接合补强层26可再形成于第一转角区13g及第二转角区13h。接合补强层26及覆层15包含防焊树脂,接合补强层26及覆层17可透过防焊树脂被同时形成于底材表面13a上,但接合补强层26的厚度比覆层15的厚度还小。虽然,接合补强层16的厚度小于各引脚14的厚度,但以不影响基板11及载具22的压合品质为主。
实施例三
请参照图3A,其绘示乃依照本发明的实施例三的电接合结构的部分分解俯视图。在图3A中,电接合结构30包括一基板31、一载具32及一芯片38。基板31具有一基板31a,基板31a上具有多个相互隔开的第一接垫31b。芯片38具有一有源表面38a,有源表面38a具有多个第二接垫38b。
载具32包括一底材33、多条第一引脚34、第二引脚39、一覆层35及一接合补强层36。底材33具有一底材表面33a,这些第一引脚34彼此相互平行地形成于底材表面33a的一半部,这些第二引脚39彼此相互平行地形成于底材表面33a的另一半部上。各第一引脚34具有一第一引脚端34a及一第二引脚端34b,各第二引脚39具有一第三引脚端39a及一第四引脚端39b。这些第一引脚端34a位于底材表面33a的一第一侧33b,这些第四引脚端39b位于底材表面33a的一与第一侧33b相对的第二侧33c,这些第二引脚端34b与这些第三引脚端39a相隔且相对应地位于底材表面33a上的一置晶区33i。
此外,这些第二引脚端34b及这些第三引脚端39a以有源表面38a面向置晶区33i的方式与这些第二接垫38b电连接,使得芯片38及载具32构成一封装件。另外,由上述的封装件的这些第一引脚端34a以底材表面33a面向基板31a的方式与这些第一接垫31b电连接,使得上述的封装件与基板31结合。
覆层35形成于部分的底材表面33a之上,并覆盖部分的这些第一引脚34及这些第二引脚39,以暴露这些第一引脚端34a、这些第二引脚端34b、这些第三引脚端39a、这些第四引脚端39b及置晶区33i。接合补强层36以避开这些第一引脚端34a的方式形成于部分的底材表面33a的第一侧33b上,至于接合补强层36的位置将举例说明如下。
在本实施例中,底材33还具有相对的一第一边33d及一第二边33e和一连接第一边33d及第二边33e的第三边33f,这些第一引脚端34a与第二边33e及第三边33f大体地平行,并邻近第三边33。这些第一引脚端34a的一最靠近第一边33d的第一引脚端34a、第一边33d、第三边33f及覆层35的一边在底材表面33a的第一侧33b定义一第一转角区33g,些第一引脚端34a的一最靠近第二边33e的第一引脚端34a、第二边33e、第三边33f及覆层35的此边在底材表面33a的第一侧33b定义一第二转角区33h。其中,接合补强层36至少形成于第一转角区33g及第二转角区33h。如图3B~3C所示,从载具30的剖面结构可以看出,接合补强层36的厚度小于各第一引脚34的厚度。
如图3E~3F所示,这些第二接垫38b以有源表面38a面向置晶区33i的方式,透过导电凸块38c与这些第二引脚端34b及这些第三引脚端39a电连接,使得芯片38及载具32构成一封装件41。其中,封装件41还包括一底填材料41a,用以于芯片38及载具32的电连接接口覆盖导电凸块41a、第二引脚端34b及第三引脚端39a。此外,电接合结构30还包括一各向异性导电膜(anisotropic conductive film,ACF)37,各向异性导电膜30以基板31a面向底材表面33a的方式接合基板31及载具32,用以电连接这些第一引脚端34a及这些第一接垫31b。其中,接合补强层36与部分的各向异性导电膜37相黏着,由于接合补强层36和各向异性导电胶37的接合强度比底材33和各向异性导电胶37的接合强度还要强,故接合补强层36可以在载具32透过各向异性导电胶37与基板31接合时,大大地增强载具32及基板31之间的接合强度。如此一来,可以避免电接合结构30侧面受到外力时产生基板31和载具32剥离的现象。并且,当接合补强层36和各向异性导电胶37的接合面积越大时,载具32及基板31之间的接合强度将会随之增加。
本发明所属技术领域中普通技术人员亦可以明了,本发明的技术并不局限在此,例如,接合补强层36可再形成于这些第一引脚端34a之间。或者是,接合补强层36可只形成于第一转角区33g或第二转角区33h。或者是,接合补强层36可只形成于第一转角区33g及这些第一引脚端34a之间或第二转角区33h及这些第一引脚端34a之间。或者是,接合补强层36只形成于这些第一引脚端34a之间。接合补强层36及覆层35包含防焊树脂,底材33包含聚亚酰胺。接合补强层36及覆层35可透过防焊树脂被同时形成于底材表面33a上,但接合补强层36的厚度比覆层35的厚度还小。虽然,接合补强层36的厚度小于各第一引脚34的厚度,但以不影响基板31及载具32的压合品质为主。此外,这些第一引脚34及这些第二引脚39以金属层图案化法形成于底材表面33a上,这些第一引脚34及这些第二引脚39包含铜。另外,基板31包含一薄膜晶体管基板、一印刷电路板或一软性电路板。其中,第二引脚端39b可与另一基板的多个第三接垫电连接。上述的封装件41为一卷带式载具封装件(tape carrier package),或者是,芯片38及载具32经由一薄膜黏晶法(chip on film)完成上述的封装件41。
本发明上述实施例所揭露的载具,其以避开引脚端的方式在底材表面的一侧形成接合补强层的设计,可以在载具透过各向异性导电膜与基板接合时,由于接合补强层及各向异性导电膜的接合强度大于底材表面及各向异性导电膜的接合强度,而增强基板及载具之间的接合强度。如此一来,不仅可以避免产生如传统上的基板及载具的接合侧边因受力而导致基板及载具相互剥离的现象,并且可以大大地提升基板及载具接合成电接合结构时的信赖度。
虽然本发明以优选实施例揭露如上,然而其并非用以限定本发明,本领域的技术人员在不脱离本发明的精神和范围内,可作些许的更动与润饰,因此本发明的保护范围应当以后附的权利要求所界定者为准。
Claims (10)
1.一种载具,包括:
一底材,具有一底材表面;
多条引脚,形成于该底材表面上,各该引脚具有一第一引脚端,该第一引脚端位于该底材表面的一侧;
一接合补强层,以避开该些第一引脚端的方式形成于部分的该底材表面的该侧上,该接合补强层的厚度小于各该引脚的厚度;以及
一覆层,形成于部分的该底材表面之上,并覆盖部分的该些引脚,以暴露该些第一引脚端及该接合补强层。
2.如权利要求1所述的载具,其中该底材还具有相对的一第一边及一第二边和一连接该第一边及该第二边的第三边,该些第一引脚端与该第一边及该第二边大体地平行,并邻近该第三边,该些第一引脚端的一最靠近该第一边的第一引脚端、该第一边、该第三边在该底材表面的该侧定义一转角区,该接合补强层至少形成在该转角区。
3.如权利要求1所述的载具,其中该底材还具有相对的一第一边及一第二边和一连接该第一边及该第二边的第三边,该些第一引脚端与该第一边及该第二边大体地平行,并邻近该第三边,该些第一引脚端之一最靠近该第一边的第一引脚端、该第一边、该第三边在该底材表面的该侧定义一第一转角区,该些第一引脚端的另一最靠近该第二边的第一引脚端、该第二边及该第三边在该底材表面的该侧定义一第二转角区,该接合补强层至少形成在该第一转角区及该第二转角区。
4.如权利要求1所述的载具,其中该接合补强层至少形成于该些第一引脚端之间。
5.如权利要求1所述的载具,其中该接合补强层包含防焊树脂。
6.一种电接合结构,包括:
一基板,具有多个第一接垫;
一载具,包括:
一底材,具有一底材表面;
多条引脚,形成于该底材表面上,各该引脚具有一第一引脚端,该些第一引脚端位于该底材表面的一侧;
一接合补强层,以避开该些第一引脚端的方式形成于部分的该底材表面的该侧上,该接合补强层的厚度小于各该引脚的厚度;及
一覆层,形成于部分的该底材表面之上,并覆盖部分的该些引脚,以暴露该些第一引脚端及该接合补强层;以及
一各向异性导电膜,接合该基板及该载具,用以电连接该些第一引脚端及该些第一接垫;
其中,该接合补强层与部分的该各向异性导电膜相黏着,以增强该载具及该基板之间的接合强度。
7.如权利要求6所述的电接合结构,其中该底材还具有相对的一第一边及一第二边和一连接该第一边及该第二边的第三边,该些第一引脚端与该第一边及该第二边大体地平行,并邻近该第三边,该些第一引脚端之一最靠近该第一边的第一引脚端、该第一边、该第三边在该底材表面的该侧定义一转角区,该接合补强层至少形成在该转角区。
8.如权利要求6所述的电接合结构,其中该底材还具有相对的一第一边及一第二边和一连接该第一边及该第二边的第三边,该些第一引脚端与该第二边及该第一边大体地平行,并邻近该第三边,该些第一引脚端的一最靠近该第一边的第一引脚端、该第一边、该第三边在该底材表面的该侧定义一第一转角区,该些第一引脚端的另一最靠近该第二边的第一引脚端、该第二边及该第三边在该底材表面的该侧定义一第二转角区,该接合补强层至少形成在该第一转角区及该第二转角区。
9.如权利要求6所述的电接合结构,其中该接合补强层至少形成于该些第一引脚端之间。
10.如权利要求6所述的电接合结构,其中各该引脚还具有一第二引脚端,该底材表面上还设置有一具有多个第二接垫的芯片,该些第二接垫用以对应地与该些第二引脚端电连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2005100543066A CN100390618C (zh) | 2005-03-08 | 2005-03-08 | 载具和电接合结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2005100543066A CN100390618C (zh) | 2005-03-08 | 2005-03-08 | 载具和电接合结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1648727A CN1648727A (zh) | 2005-08-03 |
CN100390618C true CN100390618C (zh) | 2008-05-28 |
Family
ID=34876712
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005100543066A Expired - Fee Related CN100390618C (zh) | 2005-03-08 | 2005-03-08 | 载具和电接合结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100390618C (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH022151A (ja) * | 1988-06-15 | 1990-01-08 | Hitachi Ltd | パッケージ構造体 |
CN1424756A (zh) * | 2001-12-13 | 2003-06-18 | 松下电器产业株式会社 | 金属布线基板和半导体装置及其制造方法 |
US20030156402A1 (en) * | 2002-02-15 | 2003-08-21 | Advanced Semiconductor Engineering, Inc. | Method for making a build-up package of a semiconductor die and structure formed from the same |
CN1560920A (zh) * | 2004-02-19 | 2005-01-05 | 友达光电股份有限公司 | 载体 |
-
2005
- 2005-03-08 CN CNB2005100543066A patent/CN100390618C/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH022151A (ja) * | 1988-06-15 | 1990-01-08 | Hitachi Ltd | パッケージ構造体 |
CN1424756A (zh) * | 2001-12-13 | 2003-06-18 | 松下电器产业株式会社 | 金属布线基板和半导体装置及其制造方法 |
US20030156402A1 (en) * | 2002-02-15 | 2003-08-21 | Advanced Semiconductor Engineering, Inc. | Method for making a build-up package of a semiconductor die and structure formed from the same |
CN1560920A (zh) * | 2004-02-19 | 2005-01-05 | 友达光电股份有限公司 | 载体 |
Also Published As
Publication number | Publication date |
---|---|
CN1648727A (zh) | 2005-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101071800B (zh) | 载带、半导体器件和半导体模块装置 | |
US8853694B2 (en) | Chip on film package including test pads and semiconductor devices including the same | |
US20080055291A1 (en) | Chip film package and display panel assembly having the same | |
KR100474627B1 (ko) | 플렉시블 배선 기판, ic 칩 실장 플렉시블 배선 기판 및이것을 이용한 표시 장치 및 ic 칩 실장 구조, ic 칩실장 플렉시블 배선 기판의 본딩 방법 | |
US6583834B1 (en) | Adhesive, liquid crystal device, process for manufacturing liquid crystal device, and electronic equipment | |
US20090108445A1 (en) | Substrate structure and semiconductor package using the same | |
US20050183884A1 (en) | Flexible printed circuit board | |
KR100399379B1 (ko) | 반도체 장치와 그의 제조 방법, 액정 모듈 및 그의 탑재방법 | |
US7466030B2 (en) | Semiconductor device and fabrication process thereof | |
KR100413027B1 (ko) | 테이프 캐리어 패키지 및 테이프 캐리어 패키지의 제조방법 | |
JP4276740B2 (ja) | 多層配線基板 | |
KR100659447B1 (ko) | 반도체 칩, 반도체 장치, 반도체 장치의 제조 방법 및전자기기 | |
JP2004212587A (ja) | 液晶表示パネル及びこの液晶表示パネルに使用する可撓性基板の実装方法 | |
CN100390618C (zh) | 载具和电接合结构 | |
JP3876993B2 (ja) | 接着構造、液晶装置、及び電子機器 | |
JP2007027712A (ja) | 接着方法及び液晶装置の製造方法 | |
US20030218190A1 (en) | Electronic device and method of manufacturing the same, and electronic instrument | |
WO2000049652A1 (fr) | Materiau de liaison, dispositif semi-conducteur et procede de fabrication, carte et dispositif electronique | |
JP2003243821A (ja) | 配線基板の接続方法及び配線基板 | |
JPH05173166A (ja) | 液晶表示装置 | |
TWI824642B (zh) | 軟性電路板及其製造方法 | |
KR100761596B1 (ko) | 돌기형 전극을 구비한 반도체 디바이스 및 이를 이용한반도체 패키지 | |
US7312142B2 (en) | Method for making cable with a conductive bump array, and method for connecting the cable to a task object | |
JP2798052B2 (ja) | 液晶装置 | |
JP2002196703A (ja) | 半導体素子の実装構造及びその構造を有する液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080528 Termination date: 20210308 |
|
CF01 | Termination of patent right due to non-payment of annual fee |