JPH022151A - パッケージ構造体 - Google Patents

パッケージ構造体

Info

Publication number
JPH022151A
JPH022151A JP14574488A JP14574488A JPH022151A JP H022151 A JPH022151 A JP H022151A JP 14574488 A JP14574488 A JP 14574488A JP 14574488 A JP14574488 A JP 14574488A JP H022151 A JPH022151 A JP H022151A
Authority
JP
Japan
Prior art keywords
pin
resin
board
package structure
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14574488A
Other languages
English (en)
Other versions
JP2713994B2 (ja
Inventor
Tasao Soga
太佐男 曽我
Mamoru Sawahata
沢畠 守
Hironori Kodama
弘則 児玉
Masahiro Aida
合田 正広
Tadao Kushima
九嶋 忠雄
Kazuji Yamada
一二 山田
Tadahiko Mitsuyoshi
忠彦 三吉
Toru Koyama
徹 小山
Minoru Yamada
稔 山田
Fumiyuki Kobayashi
小林 二三幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63145744A priority Critical patent/JP2713994B2/ja
Publication of JPH022151A publication Critical patent/JPH022151A/ja
Application granted granted Critical
Publication of JP2713994B2 publication Critical patent/JP2713994B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は高速高密度実装が要求されている超大型コンピ
ュータの■・LSI搭載において、ピングリッド・アレ
イ(PGA)パッケージピンの高密度ピッチ化と高信頼
化を兼ねたパッケージ構造体に関する。
〔従来の技術〕
第2図は、はんだ44付けしたピン構造の公知例を示す
。ピン1はピン取付用基板2のスルーホール3と基板2
に設けられたランド部4で固定されている。
ピン付構造は接続部の耐機械的強度、耐温度サイクル性
等の点で、平面実装法に比べて高信頼性が期待できる。
しかし、高速、高密度実装の要求が高まるにつれ、ピン
補強用のランド部を設ける余裕はなくなってきた。更に
、モジュールの高機能化につれ、ポリイミド等の薄膜配
線が使用されるようになってくると、最初から銀ろう付
等でピン付されたモジュール基板構造に薄膜を形成する
のはプロセス上に問題がある。従って、後工程でポリイ
ミド、薄膜等に熱影響を与えないようなはんだ付による
ピン付が要求されている。公知例の構造では、スルーホ
ール3のピン固定部とばんだ44付部とが同時に溶融さ
れるため、プロセス。
信頼性の点で問題がある。
他方、コンピュータに高速性が要求されるにつれ、低誘
電率のガラスセラミックス多に’l 1反、ムライト多
層板等の使用が必須になってきた。
これらのセラミックスは実績のあるA120a基板に比
べ、熱膨張係数(3〜4 X 10−6/’C)が小さ
く、脆い材料である。このため、セラミックスで作られ
たモジュール基板にろう付8されたピンが、熱膨張係数
の高い(平面方向α=15×10−’/’C)低誘電率
の多層プリント板49のスルーホールにはんだ付けされ
る構造において、大型モジュール基板の最外周ピンは大
変形を伴い、ピン付部には大きな力が作用する。このた
め、ピン付部面積を広げて、第2図(b)に示すように
、ピン付部の応力を緩和させるように、ピンのヘッド部
42.ろう付端子部11(もしくははんだ何部)面積を
十分に確保し、あるいは、メタライズとセラミック界面
のセラミック43破懐を防止するための、カバーコート
など高信頼ピン付継手とする工夫がなされている。しか
し、従来技術は、高密度多ピン構造に対し、ピンの大き
なネイルヘッド部、メタライズ部、あるいは、メタライ
ズ保護部などが、高密度ピッチ化に対し、障害となって
きた。
ピン径が150μmのピンを300μmピッチレベルで
、高信頼接続、高精度接続するには、スペース的にネイ
ルヘッド部を設けることが不可能になってきた。このた
め、ピンの曲げに対し、ピン付部の高信頼性の確保が重
要になってきた。
〔発明が解決しようとする課題〕
上記従来技術は、大型高速計算用モジュール基板の高密
度多ピン化の要求に対して、超高密度実装に対応したピ
ン構造になっていないこと、および、従来技術で超高密
度実装に対応した場合、ピン付部に高信頼性を確保でき
ないこと等の問題があった。
本発明の目的は、基板上に形成される薄膜とのプロセス
上のコンバチ性から、ポリイミF iW膜の形成後にピ
ンを後付けする必要により、フリップチップ接続後、ま
たは、フリップチップ接続した後のはんだ封止後に、超
高密度多ピン構造を低&Lプロセスで可能とするための
構造、及び、方法を提供するものである。
〔課題を解決するための手段〕
高密度ピンピッチで接続させるため、ピンを固定するモ
ジュール基板に対し、スペースをとるランド部を設けず
、樹脂で均一に補強すること、もしくは、新たなピンキ
ャリヤを用いて、突当て方式で接続後、樹脂を充填補強
する構造とした。
高密度ピンピッチを実現させるため、ピン径が即、端子
径となるように二[夫した。従って、ピン端面が、その
まま、モジュール基板の端子とはんだ付けされる構造を
とることにより、平面実装と同レベルの高密度化をピン
構造で実現できる。接続部の補強は、はんだとほぼ同等
の熱膨張係数をもち、かつ、耐熱89用にゴム微粒子を
分散させた樹脂を用いた。樹脂の硬化条件は150℃(
max)×10時間で、はんだ付温度は260℃(ma
x)であるため、パッケージに対し熱影晋を与えず高密
度ビンピッチを可能にする。
〔作用〕
従来、汎用されている最小ピンピッチ:1.27mmに
対し、174〜115レベルの高密度ビンピッチを実現
できる。また、特定の樹脂を充填して補強することによ
り、ピン付部の信頼性、即ち、耐温度サイクル性、耐衝
撃性、耐機械的強度、耐湿性、汚れ防止等に対しても優
れた効果が期待できる。
〔実施例〕
以下、本発明の実施例を第1図、第3図、第5図ないし
第9図により説明する。
第3図は組立工程の断面図を示す。(a)は、はんだ8
 (Pb−5%Sn、融点305℃)バンプが形成され
ているSiチップ9である。(b)は低誘電率のガラス
セラミックスで作られたキャリヤ基板10である。キャ
リヤ基板1o上の表面には、高速化に要求されているイ
ンピーダンスマツチラグ用の終端抵抗、及び、薄膜配線
層が形成されている。絶縁層としてポリイミド+a2t
を使用した。薄膜抵抗はCr −S i −0系で、3
50℃以上では抵抗変化が起きるので、350 ℃以下
の後工程が要求される。なお、同様に高速化のため、キ
ャリヤ基板にはコンデンサを内蔵する場合もある。(c
)は約300μmピッチで130μmφのコバールにN
i−Auめっきしたピンを樹脂15に埋込み、片面を樹
脂と共に平面研摩して平坦化した後、平面をNI  A
uめっき14し、5n−3,5%Ag(融点221℃)
はんだ7、もしくは5n−5%sb(融点240℃)は
んだ等でディッピング(浸漬はんだ付)し、予備はんだ
付を行ったピン取付キャリヤ基板15である。
(d)はチップ(a)とキャリヤ基板(b)を接続後、
樹脂16を充填した構造である。(e)は(d)のチッ
プキャリヤ裏面を(c)と同一組成のはんだを用いて、
予備はんだ付部、(c)を位置決めし、はんだ付けした
ものである。(e)のキャリヤ基板とピン取付基板間に
樹脂を充填したものが、第4図に示した構造である。
ピン取付キャリヤ1M板の樹脂はピンの曲げ変形に対す
る補強である。更に樹脂を充填することではんだ何部の
寿命向」二及び補強を確実にする。但し、樹脂の熱膨張
係数は、はんだとほぼ同等である。なお、ピン取付キャ
リヤ基板の熱膨張係数は7〜10 X L O−6/’
C以下が望ましい。
第1図はキャリヤ基板10上に形成された薄膜抵抗部を
拡大したものである。Siチップ9上のAQ導体18と
5iOz19絶縁膜上に接続端子20 (Cr−Cu−
Au)が形成されている。キャリヤ基板材はガラスセラ
ミックスで、銅ペーイスト導体19を使用した。キャリ
ヤ基板表面を平坦化した後、表面に露出した銅ペースト
端子以外はポリイミド21で覆い、その上に、Cr−8
i−022の抵抗薄膜を形成し、更に、電極用端子とし
てCr−Cu−Au20を形成させた。
第5図はピン取付板の作製法を示す。
あらかじめキャリヤ基板の端子ピッチに合わせて、ピン
穴を形成したメタルマスク23及びスペーサ用メタルマ
スク24を重ね、長いピン25.を各穴に突き差す。メ
タルマスク、及び、スペーサ用メタルマスクは予め、離
型剤26 (シリコーン系樹脂)を塗布して、樹脂が容
易に離れやすくするため表面処理を施しておく、スペー
サ用メタルマスクの厚さは、ピン突出し長さに相当する
。スペーサ用メタルマスク間隙はピン取付用基板の厚さ
に相当する。樹脂を充填し、硬化後スペーサ川メタルマ
スク近傍のAA’断面27をダイサ等で切断すると、ピ
ン取付用基板は二枚できる(多段に重ねることにより多
数枚できる)。その後、スペー用メタルマスクとピン取
付用基板とを分離し、キャリヤ基板寸法に切断する。第
5図(b)はピン取付用基板端面を平坦化し、Ni−A
uめっきを施した後5n−5%sbはんだ7を予備はん
だ付けした断面を示す。この場合、樹脂とピンとは密着
力、耐湿性(耐PCT)に優れた組合せである必要があ
る。ピン表面ははんだにくオ〕れ雉いNiめっきを施し
、更に、保管とはんだ付性を確保するため、Auめっき
を薄く施す場合がある。
ピン取付用基板の作製法としては、この他に、ピンを箔
のエツチングで作り、各ピンを整列させた状態で穴に通
し、各列を位置決めする方法もある。
第6図は各種パッケージ構造体を示す。
(、)はピン取付キャリヤ基板15として、樹脂を用い
た場合、(b)はチップ裏面に熱拡散板28(等えば高
熱伝導SiC,Al2N、CuC。
等)を取付け、ピン取付用基板として、ポリイミド、ガ
ラスエポキシ、ケプラ等を用い、ピンとの間隙に樹脂1
6を充填した場合、(Q)はキャリヤ基板とピン取付用
基板とを兼ねた場合(樹脂の中に人造ダイヤモンド、S
iC等をフィシとして入れることにより、高熱伝導性に
することができる。((1)はキャリヤ基板とピン取付
用基板間隙が狭い場合に、ピン取付用基板の中央部に穴
30を設けることにより、樹脂の流入が良好になり。
ボイドレス化が容易となる。
(e)はピンをS n −5%Sb7ではんだ何役、樹
脂16でピン付部を補強した構造である。
(f)はハーメチック封止型キャリヤをピンキャリヤ構
造にしたものである。
第7図は低膨張、低誘電率のピン取付用有機基板32(
低膨張ガラス繊維入り、もしくはケプラー繊維入りのエ
ポキシ、ポリイミド材で、基材の熱膨張係数は7〜9 
X 10−8/’C)にレーザ、?!!子ビーム、もし
くは、ドリルで、ピン径より大きな径に穴明は後、ピン
を通して、密着力のある低膨張のエポキシ系レジン31
で、ピン1と基板31を接看させたピン取付キャリヤ基
板である。
スルーホールは辛うじてピンが入る程度とし、高密度化
を阻害するランド部を設けない構造とした。
基板端面を樹脂に浸漬すると、樹脂が狭いスルーホール
を表面張力の作用で浸透する。樹脂を硬化させた後、キ
ャリヤ基板の端子側を平面研削加工33し、ピン端面を
Ni−Auめっき14を施こして、接続用端子を形成す
る。このピンキャリヤは低膨張であるため、Siチップ
に、直接、フリップチップ法で接続しても、チップとキ
ャリヤ間を樹脂で充填すれば、高信頼性のピンキャリヤ
構造体となる。また、ガラスキャリヤ基板接続用ピンキ
ャリヤとしても、はぼ、同一の熱流張係数であるので、
高信頼性が期待できる。
第8図は高出力のピングリッド・アレイ・パッケージを
、低誘電率の多層プリント板49に搭載した実施例であ
る。多ピン高密度の細線ピンであるため、非貫通スルー
ホール34に差し込んだ状態で使用する構造とした。ピ
ンの先端が一部でも入っていれば、チップ裏面を押して
いる水平及び垂直方向の力38に対するはんだの耐クリ
ープを心配する必要がなくなる。また、ピン構造はキャ
リヤ基板と多層プリント板との熱膨張差が大きくても、
ピンが変形してくれるため、温度サイクルの信頼性に対
する不安はない。ピンの曲げ剛性は制御可能である。
なお、チップとキャリヤ基板間のフリップチップのはん
だ接続部にはんだと同等の熱膨張係数をもち、かつ、耐
熱vR撃用のゴム微粒子を添加した樹脂を用いることに
より、温度サイクル寿命が大幅に向上することは特願昭
58−171992により公知である。
本実施例によれば、チップキャリャとピン固定用の樹脂
との間隙にも同一の樹脂を充填することにより、耐温度
サイクル性、耐機械的強度、耐湿性、ゴミ付着からの保
護等の問題も解決さjしる。
キャリヤ基板とピン取付用基板間の樹脂の有無は信頼性
に大きく影響を及ぼす。はんだに等しい熱膨張係数(2
5X I O−B/’C)をもち、ポリブタジェン、も
しくは、シリコーンのゴムを分散させ、低ヤング率(4
00〜700 kg f / +u+n2)にすると、
樹脂無し構造に比べ、はんだにかかる応力。
歪は大幅に低下し、耐温度サイクル性を十〜二十倍向上
させることができた。寿命向上の原因は、有限要素法に
よる熱弾塑性解析の結果、(1)FA脂が、はんだバン
プの一部に集中している応力集中を緩和させる。
(2)樹脂の熱膨張係数をはんだに一致させたこと。
に3)樹脂中に分散している微細球状のポリブタジェン
(もしくはシリコーン)が熱衝撃を緩和する。
(4)低ヤング率のため応力集中部にかかる応力は小さ
い等のためと考えられる。
石英粉の混入率は樹脂全体に対し、GO〜65体積%が
限界である。ポリブタジェンの混入率は20重量部が限
界である。石英粉は30〜60体積%、ポリブタジェン
は5〜15重量部が望ましい。
使用した樹脂組成は、以下の通りである。
この樹脂は、はんだ並みの低膨張であるが、流動性が良
く、表面張力の作用でキャリヤ基板とピン取付用基板間
隙を浸透して充填される。
なお、樹脂組成として、低膨張化材の石英粉と緩衝材の
ポリブタジェンの混入率と熱疲労寿命判定(o:良好、
Δ:はぼ良好、×:不良)との関係を第1表に示す。
第  1  表 樹脂の中にはカーボンブラックを約1〜2%添加して黒
色に着色させて用いた。
なお、石英以外の低膨張化材として、アルミナ。
炭化シリコン、窒化シリコン、窒化アルミ、炭酸カルシ
ウム、及び、酸化ベリリウムの混入された炭化シリコン
の少なくとも一つからなるものならば可能である。
ポリブタジェン以外の弾性材として、ポリイソプレン、
シリコーンの少なくとも一つからなるものも可能である
特に、耐高温、耐湿性が要求される場合、硬化剤として
ジシアンアミドの代りに酸無水物、ゴムとしてシリコー
ンが望ましい。
コンピュータの高速計算用の入出力ピン構造として、電
源、信号、グランド等の多数個の配線を平行に走させる
ために、高密度多端子の多層フレキシブルテープの高信
頼化ピン構造に適用した例である。
第9図はコネクター接続への応用である。多層のフレキ
シブルテープ39の最下面は銅端子41が露出し、周囲
はポリイミド16もしくはエポキシ樹脂で被覆されてい
る。
ピンピッチは250μm、ピン径は150μIn 。
ピン端面にはNi−Auめっきが施されている。
はんだは5n−5%Sb7 (融点、液相240℃、同
相232℃)を用いることにより、ピン付部を共晶はん
だPb−60%SnOMt点183℃。
はんだ付温度220℃)ではんだ付け、もしくは、リペ
ア時に、5n−5%sbはんだを溶融させることはない
テープは信号の高速化に有利な低誘電率のテフロン系、
ポリイミド系を用いた。この方式により、多ピン、高密
度ピッチのはんだ付コネクタの実現が可能である。
また、樹脂による保護効果は耐温度サイクル性。
耐湿性、耐振性(樹脂と一体化のため共振しない)、耐
機械的強度だけでなく、ゴミ付着に体する保護にも効果
がある。
高出力V−LSIチップに対し、チップ裏面を水冷する
際の継手にかかる横方向の力によるはんだ付継手のクリ
ープ変形に対する不安をなくすことができる。
更には、チップと多層プリント板間の熱膨張差をピンの
変形で緩和することができるため、高hE頼化はもとよ
り、リペア性を備えた使い勝手性の良いパッケージ構造
となる。
〔発明の効果〕
本発明によれば、I) G Aパッケージの特徴である
高信頼構造体でありながら、面実装構造4fみの高密度
実装が可能になる。
【図面の簡単な説明】
第1図はキャリヤ基板上に薄膜抵抗層を設けた本発明の
一実施例の断面図、第2図は従来のキャリヤ基板下の断
面図、第3図は(a)チップ、(b)キャリヤ基板、(
c)ピン取付用基板。 (d)チップとキャリヤ基板の一体化構造、(e)(d
)の構造にピン取付けた構造の断面図、第4図は本発明
のPGAパンケージ断面図、第5図はピン取付基板の製
作法を示す断面モデル(n)、とピン取付基板断面(b
)図、第6図は応用展開た各種構造のPGA断面図、第
7図はスルーホール付プリント板を用いた場合のピン取
付構造断面図、第8図は高出力PGAパッケージを多層
基板に取付けた場合の実装構造モデル図、第9図はフレ
キシブルテープに応用した場合の断面(d)及び平面図
である。 1・・・ピン、2・・・ピン取付用基板、3・・・スル
ーホール、4・・・ランド、5・・パッケージ基板、6
・・・導体、7・・・はんだ、8・・・Pb−5%Sn
はんだ、9・・・Siチップ、10・・・キャリア基板
、11・・薄膜、12・・・内部接続端子、13・・・
外部接続端子、14・・・Ni−Auメツキ、15・・
樹脂基板、16・樹脂、17・・・銅ペース1〜.18
・・・AI導体、19・・・5iOz絶縁膜、20− 
Cr −Cu−ΔU接続端子、21・・・ポリイミド、
22・・・抵抗薄膜。 寮 2 口 第 l 口 <b) 第 第 第 第 (C) (cl) 第 目 第 凹

Claims (1)

  1. 【特許請求の範囲】 1、素子が搭載され、抵抗、コンデンサ等を内蔵された
    基板の裏面にピンがはんだ付けされたピンパッケージに
    おいて、 前記基板に熱膨張係数が近い樹脂でピン付部を固着補強
    させた構造、もしくは、スルーホールに前記ピンを貫通
    した有機、無機から成るピンキャリア基板と前記基板と
    をはんだ付け後、前記基板と前記スルーホールキャリヤ
    基板間を樹脂で固着補強させた構造を特徴とするパッケ
    ージ構造体。 2、特許請求の範囲第1項において、 固着された前記ピンの端面を平面研削等により平坦化後
    に予備はんだ付け後、もしくはNi−Auめつき後に、
    前記基板とはんだ付けし、更に樹脂で固着補強させた構
    造を特徴とするパッケージ構造体。 3、特許請求の範囲第1項または第2項において、前記
    樹脂の熱膨張係数をはんだに合わしたことを特徴とする
    パッケージ構造体。 4、特許請求の範囲第1項、第2項または、第3項にお
    いて、 前記樹脂は石英粉10乃至60体積%を配合させたエポ
    キシ樹脂又はポリイミド樹脂であることを特徴とするパ
    ッケージ構造体。 5、特許請求の範囲第1項、第2項、第3項または第4
    項において、 前記樹脂はゴム粒子5乃至20重量部を配合させたエポ
    キシ樹脂又はポリイミド樹脂であることを特徴とするパ
    ッケージ構造体。 6、特許請求の範囲第1項、第2項、第3項、第4項ま
    たは第5項において、 前記ピンにベリリウム銅、銅、コバール等にNiめつき
    もしくはNi−Auめつきを施したことを特徴とするパ
    ッケージ構造体。 7、特許請求の範囲第1項、第2項、第3項、第4項、
    第5項または第6項において、 前記ピンは多層基板の非貫通スルーホールに接続される
    ことを特徴とするパッケージ構造体。 8、特許請求の範囲第1項、第2項、第3項、第4項、
    第5項、第6項、または第7項において、前記ピンと前
    記基板の端子とは融点が220乃至250℃のはんだを
    用いて接続したことを特徴とするパッケージ構造体。
JP63145744A 1988-06-15 1988-06-15 パッケージ構造体 Expired - Lifetime JP2713994B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63145744A JP2713994B2 (ja) 1988-06-15 1988-06-15 パッケージ構造体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63145744A JP2713994B2 (ja) 1988-06-15 1988-06-15 パッケージ構造体

Publications (2)

Publication Number Publication Date
JPH022151A true JPH022151A (ja) 1990-01-08
JP2713994B2 JP2713994B2 (ja) 1998-02-16

Family

ID=15392146

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63145744A Expired - Lifetime JP2713994B2 (ja) 1988-06-15 1988-06-15 パッケージ構造体

Country Status (1)

Country Link
JP (1) JP2713994B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0258257A (ja) * 1988-08-23 1990-02-27 Ngk Spark Plug Co Ltd リード付き半導体パッケージ
JPH08316367A (ja) * 1995-05-24 1996-11-29 Nec Corp ピングリッドアレイ
WO1997008748A1 (en) * 1995-08-22 1997-03-06 Hitachi, Ltd. Chip-size package, method of manufacturing same, and second level packaging
KR970053781A (ko) * 1995-12-30 1997-07-31 황인길 칩 사이즈 패키지의 구조 및 제조방법
US6333209B1 (en) * 1999-04-29 2001-12-25 International Business Machines Corporation One step method for curing and joining BGA solder balls
KR100339491B1 (ko) * 1995-12-30 2002-10-31 앰코 테크놀로지 코리아 주식회사 칩사이즈패키지의제조방법
CN100390618C (zh) * 2005-03-08 2008-05-28 友达光电股份有限公司 载具和电接合结构
JP2008277526A (ja) * 2007-04-27 2008-11-13 Shinko Electric Ind Co Ltd ピン付き基板およびその製造方法ならびに半導体製品
JP2011151427A (ja) * 2011-05-13 2011-08-04 Shinko Electric Ind Co Ltd 半導体パッケージおよび半導体パッケージの実装構造

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60138948A (ja) * 1983-12-27 1985-07-23 Mitsubishi Electric Corp 半導体装置用パツケ−ジ
JPS62174955A (ja) * 1987-01-10 1987-07-31 Mitsubishi Electric Corp 半導体容器の製造方法
JPS63110758A (ja) * 1986-10-29 1988-05-16 Ibiden Co Ltd 半導体搭載用基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60138948A (ja) * 1983-12-27 1985-07-23 Mitsubishi Electric Corp 半導体装置用パツケ−ジ
JPS63110758A (ja) * 1986-10-29 1988-05-16 Ibiden Co Ltd 半導体搭載用基板
JPS62174955A (ja) * 1987-01-10 1987-07-31 Mitsubishi Electric Corp 半導体容器の製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0258257A (ja) * 1988-08-23 1990-02-27 Ngk Spark Plug Co Ltd リード付き半導体パッケージ
JPH08316367A (ja) * 1995-05-24 1996-11-29 Nec Corp ピングリッドアレイ
WO1997008748A1 (en) * 1995-08-22 1997-03-06 Hitachi, Ltd. Chip-size package, method of manufacturing same, and second level packaging
KR970053781A (ko) * 1995-12-30 1997-07-31 황인길 칩 사이즈 패키지의 구조 및 제조방법
KR100339491B1 (ko) * 1995-12-30 2002-10-31 앰코 테크놀로지 코리아 주식회사 칩사이즈패키지의제조방법
US6333209B1 (en) * 1999-04-29 2001-12-25 International Business Machines Corporation One step method for curing and joining BGA solder balls
CN100390618C (zh) * 2005-03-08 2008-05-28 友达光电股份有限公司 载具和电接合结构
JP2008277526A (ja) * 2007-04-27 2008-11-13 Shinko Electric Ind Co Ltd ピン付き基板およびその製造方法ならびに半導体製品
US8188589B2 (en) 2007-04-27 2012-05-29 Shinko Electric Industries Co., Ltd. Substrate with pin, manufacturing method thereof, and semiconductor product
TWI469277B (zh) * 2007-04-27 2015-01-11 Shinko Electric Ind Co 具插針之基板,半導體封裝之製造方法,及半導體產品
JP2011151427A (ja) * 2011-05-13 2011-08-04 Shinko Electric Ind Co Ltd 半導体パッケージおよび半導体パッケージの実装構造

Also Published As

Publication number Publication date
JP2713994B2 (ja) 1998-02-16

Similar Documents

Publication Publication Date Title
US4724472A (en) Semiconductor device
JP3233535B2 (ja) 半導体装置及びその製造方法
US6002168A (en) Microelectronic component with rigid interposer
US5561323A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US6689678B2 (en) Process for fabricating ball grid array package for enhanced stress tolerance
JP3622435B2 (ja) 半導体装置とその製造方法
JPH022151A (ja) パッケージ構造体
JP2003086626A (ja) 電子部品、その製造方法、電子部品の実装体および実装方法
JPH02163950A (ja) 半導体装置の実装体およびその実装方法
JP2658967B2 (ja) 電子パッケージ組立体用支持部材およびこれを用いた電子パッケージ組立体
JP3180041B2 (ja) 接続端子及びその形成方法
JP2002184942A (ja) 実装基板
JP3422243B2 (ja) 樹脂フィルム
JP2001044319A (ja) 配線基板およびその実装構造
JP2002118210A (ja) 半導体装置用インタポーザ及びこれを用いた半導体装置
JP3432552B2 (ja) 窒化アルミニウム多層基板
JPH0773110B2 (ja) 半導体集積回路装置
JP2002057242A (ja) エリアアレイ型半導体パッケージ
JP3450838B2 (ja) 電子部品の実装体の製造方法
JPH0770677B2 (ja) モジュ−ル実装構造
JP2000151086A (ja) プリント回路ユニット及びその製造方法
JP2001102492A (ja) 配線基板およびその実装構造
JP2001177038A (ja) リードピン付き配線基板およびリードピン付き電子部品
JP3780088B2 (ja) 電子部品の面実装用接合部材
JPH0680701B2 (ja) ピン付チツプキヤリア

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071031

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081031

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081031

Year of fee payment: 11