JP2005086098A - チップオンフレックス（ｃｏｆ）テープ - Google Patents

チップオンフレックス（ｃｏｆ）テープ Download PDF

Info

Publication number
JP2005086098A
JP2005086098A JP2003318639A JP2003318639A JP2005086098A JP 2005086098 A JP2005086098 A JP 2005086098A JP 2003318639 A JP2003318639 A JP 2003318639A JP 2003318639 A JP2003318639 A JP 2003318639A JP 2005086098 A JP2005086098 A JP 2005086098A
Authority
JP
Japan
Prior art keywords
pattern
cof
tape
chip
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003318639A
Other languages
English (en)
Inventor
Hideo Yamazaki
英男 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
3M Innovative Properties Co
Original Assignee
3M Innovative Properties Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 3M Innovative Properties Co filed Critical 3M Innovative Properties Co
Priority to JP2003318639A priority Critical patent/JP2005086098A/ja
Priority to EP04757416A priority patent/EP1665378A1/en
Priority to CNA2004800259472A priority patent/CN1849706A/zh
Priority to PCT/US2004/024986 priority patent/WO2005027221A1/en
Priority to KR1020067004710A priority patent/KR20060119937A/ko
Priority to US10/570,980 priority patent/US20070023877A1/en
Priority to TW093124714A priority patent/TW200511652A/zh
Publication of JP2005086098A publication Critical patent/JP2005086098A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】折り曲げ性を維持しながら、累積ピッチの精度を改善したチップオンフレックス（ＣＯＦ）テープを提供する。
【解決手段】可とう性絶縁フィルムの表面上に複数の並列に並んだ配線３を含む配線パターンが形成されているチップオンフレックス（ＣＯＦ）テープにおいて、前記可とう性絶縁フィルムの前記表面および／またはそれと反対側の面上で、前記配線パターンの半導体チップとの接続部および／または外部装置との接続部の近傍において、前記並列に並んだ配線の少なくとも２本以上の幅方向を横切るようにして寸法保持パターン６が形成されていることを特徴とする、チップオンフレックス（ＣＯＦ）テープ。
【選択図】図２

Description

本発明は、フレキシブル基板に半導体チップが搭載される半導体装置のためのチップオンフレックス（ＣＯＦ）テープに関する。
フレキシブル基板に半導体チップが搭載される半導体装置は各種電子機器製品、即ちパーソナルコンピュータ、パーソナルコンピュータ周辺機器、ハードディスクドライブ（ＨＤＤ）、パーソナルデジタルアシスタント（ＰＤＡ）、デジタル多用途ディスク（ＤＶＤ）、携帯電話、液晶ディスプレイパネル（ＬＣＤ）などの製品の配線・接続に幅広く使用されている。このような半導体装置としては、一般に、従来からのテープキャリアパッケージ（ＴＣＰ）と、近年、頻繁に用いられるようになったチップオンフレックス（ＣＯＦ）（「チップオンフィルム」ともいう。）が存在する。上記の各製品分野において、電子部品実装の高密度化や表示パネルの大型化が求められており、特に、液晶ディスプレイ（ＬＣＤ）用の集積回路（ＩＣ）パッケージでは、ファインピッチ化、高精細化及びテープ折り曲げ自由度の向上性に対する要求が強くなってきている。このような要求を満たすために、従来のテープキャリアパッケージ（ＴＣＰ）がチップオンフレックス（ＣＯＦ）に置き換えられつつある。
テープキャリアパッケージ（ＴＣＰ）テープは、集積回路（ＩＣ）チップを搭載するためのデバイスホールを有する。そのデバイスホールに配置されたＩＣチップはインナーリードと呼ばれるリードの接続部で電気的に接続されるが、インナーリードは細い金属線からなる、いわゆる「フライングリード」の形態で存在する。一方、チップオンフレックス（ＣＯＦ）テープではデバイスホールがなく、ＩＣチップはテープ上に搭載されて、テープ上において配線層として存在するインナーリードの接続部と直接的に接合されるので、ＴＣＰテープよりもファインピッチ化が容易である。
チップオンフレックス（ＣＯＦ）テープを実装した後、各種製品を所定位置へ収納するためには、ＣＯＦテープを折り曲げる必要があることが一般的である。容易に折り曲げることができかつ折り曲げ後の反発力を小さくするために、厚さの薄い（２５又は３８μｍ厚）可とう性絶縁フィルムを基材として使用し、その上に配線層として金属層を積層した可とう性絶縁フィルム／金属層からなる２層構造のチップオンフレックス（ＣＯＦ）テープが一般に用いられている。このような２層構造のＣＯＦテープは、例えば、ポリイミドなどの可とう性絶縁フィルム上に金属層を形成させる金属層の成長による方法、金属箔の表面にポリイミドワニスなどの樹脂フィルム前駆体をコーティングし、加熱処理により硬化及び溶剤除去を行うキャスティング法、あるいは、銅箔などの金属箔とポリイミドフィルムなどの可とう性絶縁フィルムを熱可塑性ポリイミド接着剤などの適当な接着手段にてラミネートする接着法によって製造されている。また、回路形成の観点からは、このような２層構造のＣＯＦテープは、一般に、可とう性絶縁フィルム上にレジストパターンを形成し、レジストパターン間隙に銅などの配線金属を成長させるアディティブ法、可撓性フィルム上に銅などの電極金属層を形成した後、レジストパターンを形成し、金属層を給電層として銅などの金属配線を成長させるセミアディティブ法、金属層と可とう性絶縁フィルムの積層体から金属層を配線パターンイメージでエッチングして除去することによって、可とう性絶縁フィルム上に配線回路を形成させるサブトラクト法などによって製造されている。
ＣＯＦテープは、一般に、可とう性絶縁フィルム（主にポリイミドフィルム）の表面に回路配線が施されたものであり、液晶ディスプレイパネル（ＬＣＤ）、プラズマディスプレイパネル（ＰＤＰ）、有機エレクトロルミネッセンス（ＥＬ）ディスプレイなどのフラットディスプレイパネルのためのドライバー用集積回路（ＩＣ）などの半導体チップを搭載して使用される。ＣＯＦテープには、ディスプレイパネル素子部やプリント回路基板へ接続する接続部（一般に「アウターリード」とよばれる）と、集積回路（ＩＣ）へ接続するチップ接続部（一般に「インナーリード」とよばれる）が設けられている。
ファインピッチ化に対して信頼性を向上させるため、従来から接続部での密着性の改善や断線防止などの対応策がなされてきた。例えば、特許文献１では、液晶ディスプレイ部分への接続のための複数のアウターリード端子と、駆動回路部へのアウターリード端子とが異方性導電性フィルム（ＡＣＦ）で接続された液晶ディスプレイ装置において、液晶ディスプレイ部分への接続のためのアウターリード端子付近に補強部材を配置して、テープにかかる応力を分散して緩和している。これにより、アウターリードの異方導電性フィルム（ＡＣＦ）との密着性を改善し、電気接続の信頼性を上げている。
特許文献２は、隣接する２つのインナーリード間に、これら２つのインナーリードの配線方向と平行にダミーリードを形成することを開示している。これにより、インナーリード部分の熱応力による断線を防止しようとしている。
一方、チップオンフレックス（ＣＯＦ）テープには折り曲げ自由度が要求されるが、回路がファインピッチ化されるにつれて、折り曲げによる断線が起こりやすくなり、折り曲げ自由度が低下する傾向がある。このため、テープの折り曲げ自由度を向上させるために、特許文献３及び４には、比較的剛直な５０，７５μｍ厚のポリイミドフィルムを用いながらも、折り曲げ部分のポリイミドをスリット状に除去し、剥き出しとなった銅リードを可撓性樹脂でコーティングする事で曲げ性を向上させている。さらに、特許文献５では、折り曲げ部分の銅リード厚を薄くすることで曲げ特性を改善している。さらに、特許文献６では、ＣＯＦテープの裏面にプラスチックの補強用フィルムを貼り付ける事で、折り曲げ性に優れる薄いベースフィルムの使用を実現している。
以上に記載してきたとおり、従来の技術では、ＣＯＦテープの配線回路のファインピッチ化に伴って、断線防止及び折り曲げ性維持のために様々な工夫がなされていることがわかる。しかしながら、配線回路のファインピッチ化によって、複数のリード間距離（累積ピッチ）の微細なずれにより、リードの接続端子と半導体チップの接続部やディスプレイ部分の接続部との接続が行えなくなっている。
通常、ＣＯＦテープの材料となる金属層と可とう性絶縁フィルムとの積層体では、積層体製造時の張力、熱などの条件のために内部応力が残留している。このような応力は、配線パターンの形成時に金属層を有しない領域で開放され、膨張もしくは収縮を起こし、寸法変化を生じる。このような可とう性絶縁フィルムにおける応力は面内の場所によるばらつきがあり、したがって、寸法変化を予測することが困難である。また、半導体チップやディスプレイパネルの熱膨張係数がＣＯＦテープの可とう性絶縁フィルム（例えば、ポリイミド）の熱膨張係数と異なるので、ＣＯＦテープ上の累積ピッチは配線形成時と、半導体チップ搭載時やディスプレイパネルとの接続の際の加熱時とでは異なり、この寸法変化を予め設計に織り込む必要がある。
特許文献１及び２に記載される補強部材やダミーリードでは、配線方向と平行に生じる熱応力を抑制して断線を防止する作用を生じるであろうが、予測困難な累積ピッチの寸法変化を防止することができない。よって、従来の技術では、累積ピッチ精度を改善することはできない。また、開示された補強部材やダミーリードでは、複数の配線間に延在するものではないため、配線を横切る方向での全体としての熱膨張係数は可とう性絶縁フィルムに基づく熱膨張係数の寄与により、比較的に大きくなる。
特開２００１−２０１７５７公報 特開２００２−１２４５４４公報 特開平５−３２２８号公報 特許第３１６９０３９号明細書 特開平１０−３２２２７号公報 特開２００１−５３１０８公報
したがって、本発明の少なくとも一つの態様の目的は、折り曲げ性を維持しながら、累積ピッチの精度を改善したチップオンフレックス（ＣＯＦ）テープを提供することである。
本発明の１態様によると、可とう性絶縁フィルムの表面上に複数の並列に並んだ配線を含む配線パターンが形成されているチップオンフレックス（ＣＯＦ）テープにおいて、
前記可とう性絶縁フィルムの前記表面および／またはそれと反対側の面上で、前記配線パターンの半導体チップとの接続部および／または外部装置との接続部の近傍において、前記並列に並んだ配線の少なくとも２本以上の幅方向を横切るようにして寸法保持パターンが形成されていることを特徴とする、チップオンフレックス（ＣＯＦ）テープが提供される。
このようなテープでは可とう性絶縁フィルムの熱膨張又は収縮による累積ピッチの予測困難な寸法ズレを防止することができ、結果として、微細なピッチの回路を有するテープであっても、高い接続信頼性をもって半導体チップと外部装置（例えば、ディスプレイパネルやプリント基板など）を接続することが可能になる。また、累積ピッチ間のＣＯＦテープの熱膨張係数は寸法保持パターンの熱膨張係数に対応するものになるため、加熱時の寸法変化を設計に織り込むことが可能になる。
以下において、本発明のチップオンフレックス（ＣＯＦ）テープの好ましい態様について説明する。
なお、本明細書中において、用語「接続部の近傍」とは、接続部に近いが、実質的に接していない領域であることを意味する。特に、寸法保持パターンがフィルムの配線パターンを有する面（おもて面）に存在するならば、配線パターンの各配線同士をショートさせない範囲であることができる。寸法保持パターンがフィルムの配線パターンを有しない面（反対側の面又は裏面）に存在するならば、接続部の直下又は接続部周辺に対応する範囲であることができる。
用語「配線パターン」は可とう性絶縁フィルム上に形成される複数の配線の集まりを意味する。
用語「配線パターンの接続部」とは、配線の先端領域にあたる接続部（リード）を意味し、半導体チップと接続するインナーリードの接続部と、ディスプレイパネル、プリント回路基板などの外部装置と接続するアウターリードの接続部がある。
用語「並列に並んだ配線の少なくとも２本以上の幅方向を横切る」とは、並列の２本以上の配線の接続部（リード）同士を結ぶ直線の方向に実質的にそって、その直線距離と少なくとも同一の長さで延在していることを意味する。
以下において、図面を参照しながら、本発明の実施形態をより詳細に説明していくが、これらの具体的な形態に限定されるものではない。図１には、チップオンフレックス（ＣＯＦ）テープの１態様の上面図が示されている。図示のチップオンフレックス（ＣＯＦ）テープ１０はタブ（ＴＡＢ）テープの形態で形成されるフラットパネルディスプレイ用ドライバーを例として示している。可とう性絶縁フィルム１（テープ基材）上に配線パターンが形成されている。配線は入力側アウターリード２（入力用接続部）からインナーリード３（半導体チップへの接続部）へと接続されており、さらにインナーリード３から出力側アウターリード４（出力用接続部）へと接続されている。図示していないが、入力側アウターリード２はプリント回路基板に接続され、一方、出力側アウターリード４はディスプレイパネルへと接続される。また、入力側アウターリード２、インナーリード３、出力側アウターリード４を除く配線部分はソルダーレジスト（又はカバーコート）５によって覆われて、絶縁状態が確保されている。
可とう性絶縁フィルム１として、柔軟な樹脂フィルムであって、半導体チップやその他の部品実装時の加熱に耐えることができるように耐熱性を有し、また、回路の短絡を生じないように電気絶縁性を有し、さらに、応力に耐える機械的な強度を有するものが用いられる。このようなフィルム１としては、例えば、ポリイミド系、ポリエステル系、ポリアミド系、ポリエーテルエーテルケトン系、ポリエーテルスルフォン系フィルムや液晶ポリマーフィルムなどの樹脂フィルムが挙げられ、耐熱性や機械強度、電気絶縁性などの観点からポリイミド系フィルムが好ましい。
可とう性絶縁フィルムの上には配線パターンが形成されている。配線パターンは、一般に、銅、ニッケル、クロム、金、銀、その他導電性を有する金属から形成される。図１に示されるように、配線パターンはその先端領域の接続部で、複数の並列に並んだ配線として、入力側アウターリード２、インナーリード３及び出力側アウターリード４を構成している。
図２（図２（ａ）〜図２（ｄ））は、種々の形状の寸法保持パターンを有する本発明のＣＯＦテープのインナーリード部分の拡大上面図を示す。複数の並列に並んだ配線からなるインナーリード３の近傍には、少なくとも２本以上の配線の幅方向を横切るようにして寸法保持パターン６がインナーリード３と同一面（おもて面）上に配置されている。寸法保持パターンの大きさは半導体チップの大きさによって変わる。図２（ａ）のａは一般的に１５〜１００μｍである。図３（図３（ａ）〜図３（ｂ））は、本発明のＣＯＦテープのアウターリード部分の拡大上面図を示している。複数の並列に並んだ配線からなるアウターリード２又は４の近傍には、少なくとも２本以上の配線の幅方向を横切るようにして寸法保持パターン６がアウターリード２又は４と同一面（おもて面）上に配置されている。なお、図２において、点線で示した領域は半導体チップの搭載位置である。さらに、図３において、点線で示した領域はディスプレイパネルの搭載位置である。可とう性絶縁フィルムは、当初、金属層との積層体としてのフィルム製造時の張力や熱の影響で応力が蓄積されている。このようなフィルムの応力はエッチングによる配線パターン形成時に開放され、寸法変化を生じる。フィルムに蓄積されている応力はフィルムの面内で一定ではなく、このため、加熱による応力開放後の寸法変化は面内の位置によってばらつきがあり、予測が困難であった。また、フィルムの熱膨張係数は金属層と比べて大きく、それは高温になるほど大きい（熱膨張係数（Kapton EN（商品名）, DuPont 社製）は約１．０×１０−５／℃（６０℃で）及び１．８×１０−５／℃（２９０℃で））。本発明では、寸法保持パターンでリードピッチ間を拘束しているので、エッチング前のボンディング時及び設計時における複数のリードのリード間ピッチ（累積ピッチ）とエッチング後の累積ピッチとの間の寸法変化を抑制することができる。また、ポリイミドなどの樹脂フィルムは吸湿により膨張するが（湿度変化による膨張係数（Kapton EN（商品名）, DuPont 社製）は約１．６×１０−５／ＲＨ％）、寸法保持パターンで拘束されているので湿度変化による膨張を抑制する。これにより、湿度管理を厳格に行わなくても累積ピッチ精度を改善することができ、結果として、電気的接続信頼性をもって半導体チップなどの接続が行われる。
寸法保持パターンの形態としては、図２（ａ）がもっとも効果的であるが、図２（ｂ）に示すように左右の突起を取り去ることにより、より多くのリードを同一面積内に配置することが可能となる。また、図２（ｃ）や（ｄ）に示すようにパターンを分割することで、分割部分に配線を設計することが可能となる。
本発明の別の態様において、寸法保持パターン６’は可とう性絶縁フィルム１の配線パターンが形成された面とは反対側の面（裏面）に配置されてもよい。図４〜６（図４（ａ）〜図６（ｆ）及び図４（ａ’）〜図６（ｆ’））は、ＣＯＦテープの上面図及びＡ−Ａ’の線にそって切断した断面図を示す。なお、寸法保持パターン６’を有する領域に斜線を付している。図４（ａ）及び（ａ’）では、タブテープの移送用のスプロケットホールを除く全面に寸法保持パターン６’が配置されている。この場合に、裏面全面に形成した金属層に対してさらにパターン形成を行なう必要がない。図４（ｂ）及び（ｂ’）では、寸法保持パターン６’はフィルムの幅方向に延在している２つの部分に分かれている。このように、２つの寸法保持パターン６’の間にスリット状のパターンを有しない領域７が存在する。このような場合には、このスリットの位置７でフィルムを折り曲げることができ、折り曲げ性が確保される。図５（ｃ）及び（ｃ’）では、図４（ｂ）及び図４（ｂ’）のようにスリット状のパターンを有しない領域７を存在させるとともに、半導体チップ実装時及び外部装置（ディスプレイパネル）接続時に使用する位置合わせのためのマーキング部分にパターンを有しない領域８を設けている。これにより、光透過法によってテープパターンの位置決めを容易に行うことが可能になる。図５（ｄ）及び（ｄ’）では、図４（ｂ）及び図４（ｂ’）のようにスリット状のパターンを有しない領域７を存在させるとともに、半導体チップ実装部分及び外部装置（ディスプレイパネル）接続部分にパターンを有しない領域９を設けている。これにより、実装後に接続部をフィルムを通して観察することができる。また、実装時に接続部分を効果的に加熱することができる。図６（ｅ）及び（ｅ’）並びに図６（ｆ）及び（ｆ’）は寸法安定性が特に必要とされる、半導体チップ実装部分及び外部装置（ディスプレイパネル）接続部分の近傍のみに寸法保持パターンを設けている。これにより、ＣＯＦテープの可とう性を殆ど失うことなく、累積ピッチの寸法安定化を図ることができる。
上述したように、本発明の寸法保持パターンは、配線パターンの接続部の近傍において、並列する２本以上の配線の幅方向を横切るようにして形成されている。並列する２本以上の配線を横切って延在することで、配線同士を物理的に拘束する。結果として、配線パターン形成のためのエッチングの際又はボンディングの際にも、隣接する配線の累積ピッチが予測されない量で増大することがない。このような機能を発揮させるために、寸法保持パターンは、配線パターンを形成する材料と類似の性質を有するものであることが望ましい。寸法保持パターンの材質又は厚さは配線パターンのそれと異なっていてもよいが、熱膨張係数は同一であることが望ましい。熱膨張係数が同一であると、接続部近傍での熱膨張係数を配線パターン材料の熱膨張係数に近いものとして配線ピッチの設計を行うことができるとともに、フィルムの膨張係数を配線パターンの材料に近づけることができ、結果として、フィルムの熱膨張係数と配線パターン材料の熱膨張係数の差異に基づく、冷熱サイクル時の断線を防止することできる。このような観点から、より好ましくは、配線パターンを構成する材料と寸法保持パターンを構成する材料は同一であり、最も好ましくは、それらはともに銅金属である。
寸法保持パターンは、上記のとおり、配線パターンが形成されているのと同一の面上で形成されてよい。この場合、寸法保持パターンを構成する材料と、配線パターンを構成する材料が同一であるならば、配線パターンと同時に同一の工程で寸法保持パターンを形成することができるので好ましい。また、寸法保持パターンは、配線パターンが形成されている面とは反対側の面（裏面）に形成されてもよい。このような場合には、配線パターンとは可とう性絶縁フィルムを介して絶縁されているので、配線間のショートの懸念が全くなく、半導体チップ実装部分や外部装置（ディスプレイパネル）接続部分の直下またはその近傍に配置することが可能である。
寸法保持パターンは図示されているように、パターン領域全面にわたってソリッド状に形成されても、あるいは、格子状やメッシュ状に形成されるなどのように、パターン領域内の一部のみに形成されてもよい。
寸法保持パターンは、図２（ａ）、（ｃ）、（ｄ）及び図３（ａ）などのように、配線に平行な部分を構成する突起部分を有してもよい。このような場合には、より大きな寸法保持パターンが設計可能となるため、寸法安定性を向上させることができる。また、突起部分がインナーリードのエッチングまたはめっきダミーパターンとなるため、インナーリード部分のエッチングやめっきをより均一にする事ができる。
ＣＯＦの製造
本発明のＣＯＦテープは、銅箔などの金属箔にポリイミド前駆体ワニスを塗布し、加熱して、イミド化させるなど、金属層上への樹脂のキャスティングによる製造方法、ポリイミドフィルムなどの可とう性絶縁フィルム上に直接的に金属を蒸着などの手段でメタライジングし、さらに電解メッキで所定の厚さまで金属層を形成するなど、可とう性絶縁フィルム上への金属層の成長による製造方法、あるいは、ポリイミドフィルムなどの可とう性絶縁フィルムと、金属箔とを用意し、これらをポリイミド接着剤などの適切な接着剤を介して接着することによる製造方法などがある。
その後、配線パターンをセミアディティブ法、サブトラクト法、アディティブ法などの方法で形成できる。上述したように、寸法保持パターンは配線パターンと同時に同一の工程で形成されることが好ましい。
実施例１
厚さ３８μｍのポリイミドフィルム（Kapton E（商品名）, DuPont 社製）上の全面にスパッタリングによって銅層を４μｍの厚さで形成した。この銅層の上にフォトレジストフィルムを貼り付け、配線パターン状に露光・現像し、配線パターンイメージで銅層を露出させた。露出された銅層の上に１４μｍの厚さで銅を電解メッキした。次に、アルカリ性水溶液でレジストを剥離・除去した後に、塩化第二鉄水溶液からなるエッチング溶液中に、フィルムを浸漬して、エッチングを行い、メッキされなかった部分の銅層を除去して、ポリイミドフィルム上に銅配線層を有するＣＯＦテープを６４枚作製した。得られたＣＯＦテープの構成は以下のとおりであった。
対照試料（寸法保持パターンがないもの）
ポリイミドフィルム：３８μｍ
銅パターン厚：１２μｍ
銅パターン幅：２０μｍ
リードピッチ：５０μｍ
リード本数：２５０本
累積ピッチ（合計ピッチ）：１２５００μｍ
全く、同様にして、ＣＯＦテープを製造したが、図２（ａ）に図示されるように、銅パターンと同一面上に同一の工程で同一の厚さで寸法保持パターンをも形成した。
本発明の試料
ポリイミドフィルム：３８μｍ
銅パターン厚：１２μｍ
銅パターン幅：２０μｍ
リードピッチ：５０μｍ
リード本数：２５０本
累積ピッチ（合計ピッチ）：１２５００μｍ
寸法保持パターン（ａ＝１００μｍ、ｂ＝９００μｍ、ｃ＝２５μｍ）
これらの試料のエッチング前後での寸法変化を調べた結果を図７（対照試料）及び図８（本発明の試料）に示す。なお、これらのポリイミドフィルムは銅層を完全に除去した場合に、平均で０．０３％程度の寸法変化を生じることが判っている。図中、−０．０３％をＬＳＩ（Lower Specification Limit)、＋０．０３％をＵＳＬ（Upper Specification Limit)としている。図７及び８の結果から、寸法保持パターンを形成しなかった対照試料では平均で０．０２％膨張したが、寸法保持パターンを形成した本発明の試料では、０．００５％未満でしか寸法変化を生じなかった。この結果により、接続部（リード）の近傍で、寸法保持パターンを形成することにより、寸法変化を抑制することができることが判った。
実施例２（シミュレーションによる）
ＣＯＦテープの線熱膨張係数に与える寸法保持パターン厚及びポリイミド厚の影響
以下の表１の寸法及び物性値を基にしてＣＯＦテープの線熱膨張係数を有限要素解析プログラムＡＮＳＹＳで算出した。各ポリイミドの厚さに関して、銅層の厚さと線熱膨張係数の関係を表わすグラフを図９に示す。この図から、ＣＯＦテープの線熱膨張係数はポリイミドの厚さが薄くなるほど、銅の線熱膨張係数に近づくことが判る。より具体的には、２５μｍ厚のポリイミドフィルムに対して、銅寸法保持パターン厚を３μｍ以上にすると、ＣＯＦテープの線熱膨張係数は銅のものに近くなる。このように、銅の寸法保持パターンをつけたＣＯＦテープは、半導体チップやディスプレイパネル又はプリント回路基板などとの熱圧着時の温度変化によって、銅の物性に拘束された一定の寸法変化を生じる。また、湿度変化時のポリイミドの寸法変化も銅の寸法保持パターンによって拘束されるため、湿度変化を受けにくくなる。
Figure 2005086098
実施例３（シミュレーションによる）
寸法保持パターンによる配線リード応力緩和効果
表１の物性値を基にしてＣＯＦテープの配線リードにかかる応力を有限要素解析プログラムＡＮＳＹＳで算出した。なお、配線幅を１０μｍとし、配線厚を５μｍとし、銅寸法保持パターンは配線パターンとは反対側の面に全面にわたって厚を５μｍとして形成されるものとする（本発明の一実施態様）。また、対照として、銅寸法保持パターンを形成しない場合も応力を算出する。温度を２００℃変化させた場合のリードに発生する応力をそれぞれ算出すると、本発明の実施態様では１．８２×１０-10〜１．７８×１０-5ｋｇｆ／μｍ2、一方、対照では、６．５９×１０-8〜８．５×１０-6ｋｇｆ／μｍ2と算出された。この結果から、寸法保持パターンはリードに発生する応力を効果的に低減することができることが判る。
本発明のＣＯＦテープでは、寸法保持パターンが複数のリード配線を横切るように形成されている。このため、金属層（例えば、銅）／可とう性絶縁フィルム（例えば、ポリイミド）の積層体の製造時に蓄積された可とう性絶縁フィルム中に残留した応力は、寸法保持パターンによるフィルムの拘束のために、金属層のエッチング除去後にもインナーリード及びアウターリードの近傍で開放されない。このため、可とう性絶縁フィルムの熱膨張又は収縮による累積ピッチの予測困難な寸法ズレを防止することができる。
また、寸法保持パターンによるフィルムの拘束のために、湿度による寸法変化を受けにくく、湿度管理を厳格に行う必要性が低減されるか又はなくなる。
さらに、累積ピッチ間のＣＯＦテープの熱膨張係数は寸法保持パターンの熱膨張係数に対応するものになるため、加熱時の寸法変化を設計に予め織り込むことが容易に可能になる。
チップオンフレックスフィルム（ＣＯＦ）テープの１態様の上面図を示す。 本発明のＣＯＦテープのインナーリード部分の拡大上面図を示す。 本発明のＣＯＦテープのアウターリード部分の拡大上面図を示す。 本発明のＣＯＦテープの上面図及びＡ−Ａ’の線にそって切断した断面図を示す。 本発明のＣＯＦテープの上面図及びＡ−Ａ’の線にそって切断した断面図を示す。 本発明のＣＯＦテープの上面図及びＡ−Ａ’の線にそって切断した断面図を示す。 実施例１における試料のエッチング前後での寸法変化を調べた結果（対照試料）を示す。 実施例１における試料のエッチング前後での寸法変化を調べた結果（本発明の試料）を示す。 各ポリイミドの厚さに関して、銅層の厚さと線膨張係数の関係を表わすグラフを示す。
符号の説明
１…可とう性絶縁フィルム
２…入力側アウターリード
３…インナーリード
４…出力側アウターリード
５…ソルダーレジスト（又はカバーコート）
６…寸法保持パターン
７…パターンを有しないスリット状の領域
８…パターンを有しない領域
９…パターンを有しない領域
ａ…図２（ａ）の垂直方向におけるインナーリードと寸法保持パターンとの距離
ｂ…図２（ａ）の垂直方向における寸法保持パターンの最小幅
ｃ…図２（ａ）の垂直方向に伸びるインナーリードのうち最左端にあるインナーリードと、図２（ａ）の水平方向に伸びるインナーリードとの間に存在する寸法保持パターンの突出部の水平方向幅
１０…ＣＯＦテープ

Claims (5)

  1. 可とう性絶縁フィルムの表面上に複数の並列に並んだ配線を含む配線パターンが形成されているチップオンフレックス（ＣＯＦ）テープにおいて、
    前記可とう性絶縁フィルムの前記表面および／またはそれと反対側の面上で、前記配線パターンの半導体チップとの接続部および／または外部装置との接続部の近傍において、前記並列に並んだ配線の少なくとも２本以上の幅方向を横切るようにして寸法保持パターンが形成されていることを特徴とする、チップオンフレックス（ＣＯＦ）テープ。
  2. 前記配線パターンの半導体チップとの接続部および／または外部装置との接続部の近傍において、前記可とう性絶縁フィルムの前記配線パターンが形成された表面と同一の表面に前記寸法保持パターンが形成されていることを特徴とする、請求項１記載のチップオンフレックス（ＣＯＦ）テープ。
  3. 前記配線パターンの半導体チップとの接続部および／または外部装置との接続部の近傍において、前記可とう性絶縁フィルムの前記配線パターンが形成された表面とは反対側の面に寸法保持パターンが形成されていることを特徴とする、請求項１記載のチップオンフレックス（ＣＯＦ）テープ。
  4. 前記寸法保持パターンは前記配線パターンと同時に形成されることを特徴とする、請求項１記載のチップオンフレックス（ＣＯＦ）テープ。
  5. 前記可とう性絶縁フィルムの前記表面と反対側の面の一部分に寸法保持パターンが形成されており、前記可とう性絶縁フィルムの折り曲げ部分には寸法保持パターンが存在しないことを特徴とする、請求項３記載のチップオンフレックス（ＣＯＦ）テープ。
JP2003318639A 2003-09-10 2003-09-10 チップオンフレックス（ｃｏｆ）テープ Withdrawn JP2005086098A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2003318639A JP2005086098A (ja) 2003-09-10 2003-09-10 チップオンフレックス（ｃｏｆ）テープ
EP04757416A EP1665378A1 (en) 2003-09-10 2004-08-03 Chip on flex tape with dimension retention pattern
CNA2004800259472A CN1849706A (zh) 2003-09-10 2004-08-03 具有尺寸保留图形的软膜覆晶带
PCT/US2004/024986 WO2005027221A1 (en) 2003-09-10 2004-08-03 Chip on flex tape with dimension retention pattern
KR1020067004710A KR20060119937A (ko) 2003-09-10 2004-08-03 치수 유지 패턴을 갖는 칩 온 플렉스 테이프
US10/570,980 US20070023877A1 (en) 2003-09-10 2004-08-03 Chip on flex tape with dimension retention pattern
TW093124714A TW200511652A (en) 2003-09-10 2004-08-17 Chip on flex tape

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003318639A JP2005086098A (ja) 2003-09-10 2003-09-10 チップオンフレックス（ｃｏｆ）テープ

Publications (1)

Publication Number Publication Date
JP2005086098A true JP2005086098A (ja) 2005-03-31

Family

ID=34308526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003318639A Withdrawn JP2005086098A (ja) 2003-09-10 2003-09-10 チップオンフレックス（ｃｏｆ）テープ

Country Status (6)

Country Link
EP (1) EP1665378A1 (ja)
JP (1) JP2005086098A (ja)
KR (1) KR20060119937A (ja)
CN (1) CN1849706A (ja)
TW (1) TW200511652A (ja)
WO (1) WO2005027221A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007324296A (ja) * 2006-05-31 2007-12-13 Toppan Printing Co Ltd Ｉｃチップ貼り合わせ用ｔｃｐ構造体
JP2014058620A (ja) * 2012-09-18 2014-04-03 Du Pont-Toray Co Ltd タブレット端末向けｃｏｆ用基板

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4464990B2 (ja) * 2007-05-22 2010-05-19 トヨタ自動車株式会社 配線基板及びその製造方法
US7906374B2 (en) 2008-02-18 2011-03-15 Himax Technologies Limited COF packaging structure, method of manufacturing the COF packaging structure, and method for assembling a driver IC and the COF packaging structure thereof
JP7016147B2 (ja) * 2017-11-29 2022-02-04 深▲セン▼通鋭微電子技術有限公司 チップオンフィルム型半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0777228B2 (ja) * 1987-06-23 1995-08-16 三菱電機株式会社 テ−プキヤリア
KR100476524B1 (ko) * 1997-12-31 2005-08-29 삼성전자주식회사 엘씨디모듈용테이프캐리어패키지
JP3523536B2 (ja) * 1999-08-06 2004-04-26 シャープ株式会社 半導体装置及びその製造方法、並びに液晶モジュール及びその搭載方法
US20010010947A1 (en) * 1999-11-22 2001-08-02 Advanced Semiconductor Engineering, Inc. Film ball grid array (BGA) semiconductor package
US6740962B1 (en) * 2000-02-24 2004-05-25 Micron Technology, Inc. Tape stiffener, semiconductor device component assemblies including same, and stereolithographic methods for fabricating same
JP3866058B2 (ja) * 2001-07-05 2007-01-10 シャープ株式会社 半導体装置、配線基板及びテープキャリア

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007324296A (ja) * 2006-05-31 2007-12-13 Toppan Printing Co Ltd Ｉｃチップ貼り合わせ用ｔｃｐ構造体
JP2014058620A (ja) * 2012-09-18 2014-04-03 Du Pont-Toray Co Ltd タブレット端末向けｃｏｆ用基板

Also Published As

Publication number Publication date
WO2005027221A1 (en) 2005-03-24
TW200511652A (en) 2005-03-16
EP1665378A1 (en) 2006-06-07
CN1849706A (zh) 2006-10-18
KR20060119937A (ko) 2006-11-24

Similar Documents

Publication Publication Date Title
KR102641104B1 (ko) 연성 회로기판 및 이를 포함하는 칩 패키지, 및 이를 포함하는 전자 디바이스
JP2007305881A (ja) テープキャリアおよび半導体装置並びに半導体モジュール装置
JP2006165517A (ja) フレキシブル配線基板、それを用いた半導体装置および電子機器、並びにフレキシブル配線基板の製造方法
JP2008198738A (ja) 配線回路基板およびその製造方法
EP2086297B1 (en) Printed circuit board and method of manufacturing the same
US20070023877A1 (en) Chip on flex tape with dimension retention pattern
CN112074098B (zh) 印刷电路板
US8022306B2 (en) Printed circuit board and method of manufacturing the same
US8102664B2 (en) Printed circuit board and method of manufacturing the same
JP2009182228A (ja) 配線回路基板およびその製造方法
JP4276740B2 (ja) 多層配線基板
JP2005086098A (ja) チップオンフレックス（ｃｏｆ）テープ
JP2008177618A (ja) フレキシブル配線基板、及びそれを用いた半導体装置および電子機器
JP2006253247A (ja) フレキシブルプリント配線板、およびその製造方法
CN112423472A (zh) 软硬结合电路板及其制作方法
JP2000340617A (ja) Ｔａｂテープキャリアおよびその製造方法
JP3604348B2 (ja) 電子部品実装用基板の反り低減方法
JP5184578B2 (ja) プリント配線基板
JP2001024035A (ja) Ｔａｂ用フィルムキャリアテープ及びその製造方法
KR20100096496A (ko) 향상된 유연성과 강성을 갖는 폴리이미드 필름과 연성 동박적층판
JPH11288981A (ja) Ｔａｂ用フィルムキャリアテープ及びその製造方法
JP2005079435A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2007207776A (ja) 回路基板の製造方法
JPH11354590A (ja) Ｔａｂ用フィルムキャリアテープ
JP2011061078A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060908

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070611