JP2007324296A - Icチップ貼り合わせ用tcp構造体 - Google Patents

Icチップ貼り合わせ用tcp構造体 Download PDF

Info

Publication number
JP2007324296A
JP2007324296A JP2006151499A JP2006151499A JP2007324296A JP 2007324296 A JP2007324296 A JP 2007324296A JP 2006151499 A JP2006151499 A JP 2006151499A JP 2006151499 A JP2006151499 A JP 2006151499A JP 2007324296 A JP2007324296 A JP 2007324296A
Authority
JP
Japan
Prior art keywords
chip
tcp
layer
toc
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006151499A
Other languages
English (en)
Other versions
JP5092284B2 (ja
Inventor
Tadakatsu Ota
忠勝 太田
Yasutaka Meiraku
泰孝 明楽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2006151499A priority Critical patent/JP5092284B2/ja
Publication of JP2007324296A publication Critical patent/JP2007324296A/ja
Application granted granted Critical
Publication of JP5092284B2 publication Critical patent/JP5092284B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】ICチップ貼り合わせ用TCP構造体を軽薄短小し、軽薄短小となる半導体パッケージ化を達成する。
【解決手段】TCP構造体10は、中央部に開口部6をもつ枠型形状で、ダイアタッチ剤層5、ポリイミド絶縁層1、配線回路及び入出力端子を形成した導体層2、ソルダーレジスト層3とその順序に積層した構造であり、ダイアタッチ剤層5の厚さは5〜25μmからなり、ポリイミド絶縁層1の厚さは10〜40μmからなり、導体層2の厚さは5〜15μmからなり、ソルダーレジスト層3の厚さは5〜20μmからなるICチップ貼り合わせ用の積層体であり、ICチップ11の厚さに合わせこむようにしてICチップ貼り合わせ用TCP構造体10の厚さを形成した。
【選択図】図1

Description

本発明は、ICチップ貼り合わせ用TCP(Tape carrier package)構造体に関する。
従来のICチップ貼り合わせ用(以下TOCと記す)のテープキャリアパッケージ(以下TCPと記す)は、ポリイミドのフイルム上に、接着剤、銅箔と重ねて積層した3層テープの基材を使用している。
従来のICチップ貼り合わせるTOC用TCP(Tape carrier package)について説明する。
図6は、従来のICチップ貼り合わせ用TCP構造体の部分構造図であり、(a)は、TCPの上面図であり、(b)は、その側断面図であり、(c)は、TOC用構造体の側断面図である。
図6(a)は、TCP(テープキャリアパッケージ)10の上面図であり、表面には、ソルダーレジスト層3が形成されている。ソルダーレジスト層3の表面一部分には、配線層のうちの、入出力端子2bが露出され、配線回路の表面はソルダーレジスト層3が形成されている。中央部には、開口部6が形成され、該開口部6には、ICチップが配置される。前記入出力端子2bは、開口部の近傍及びTCP10の外周の近傍に形成され、ワイヤーボンデング時の一方の形成位置に用いられている。すなわち、ICチップの端子と前記入出力端子2bとをワイヤーボンデングで導電して一つの回路を形成する。
図6(b)は、その側断面図であり、TCP10は、支持基板であるポリイミド層2の上面側に接着剤層4、その上に配線回路及び入出力端子の導体層2、その上にソルダーレジスト層3が積層され、ポリイミド層2の下面側にダイアタッチ剤層5が形成されている。中央部には、開口部6が形成された形状である。なお、図6(a)〜(b)のTCP10は、TOC用TCP構造体であって、その層構成がTCP構造体に類似したものである。すなわち3層構成のテープ基材で形成されている。
図6(c)は、ICチップ貼り合わせ用TCP構造体、すなわちTOC用構造体の側断面図である。TOC用構造体は、図6(b)のTCP10と、汎用ICチップ12とを前記ダイアタッチ剤層5を介して貼り合わせた構造である。TOC用構造体20aは、開口部6に配置するICチップと汎用ICチップ12とをワイヤーボンデングを介して一回路を形成して、TOCが完成する。なお、図6(c)のTOC用構造体20aであって、TCP10と汎用ICチップ12とをダイアタッチ剤層5を介して貼り合せたものである。
従来のTOC(TCP on chip)について説明する。
図7は、(a)〜(b)は、従来のTOC用構造体20aにICチップ11、12を貼り合わせ、搭載した半導体パッケージの工程フローを説明する側断面図である。最初に、図7(a)では、図6(c)のTOC用構造体20a上に、特定用ICチップ11を搭載する。次いで、特定用ICチップ11の端子と、入出力端子2bとにワイヤーボンデング13を形成する。次いで、外周近傍の入出力端子2bと汎用ICチップ12の端子とにワイヤーボンデング13を形成する。図7(a)は、ワイヤーボンデング13の形成により、特定用ICチップ11と汎用ICチップ12がTCP10の配線回路2aを介して最適
な回路が形成される。次いで、回路チェック等の検証を実施した後、次の工程の投入する。なお、図7の(a)〜(b)のTOCの場合、最適な回路の形成では、ICチップ11、12の回路と、TOC用構造体20aの配線回路と、ワイヤーボンデングの配線等が相互に干渉するため、ICチップの改善に追従するTOC用構造及びワイヤーボンデングの改善が急務となる問題がある。
図7(a)を用いて、回路形成方法を説明する。搭載するICチップ11、12は、ワイヤーボンデング13の形成、及びTOC用構造体20aの導体層2を介して回路形成されている。特定用ICチップ11とTOC用構造体20aとのワイヤーボンデング13による導電は、各々の基材表面の高さ、すなわち特定用ICチップ11とTOC用構造体20aの基材の厚さの差が小さい程、ワイヤーボンデング13の距離が接近する。その距離に比例してワイヤーボンデング13の長さが短くなり、その間の回路特性も向上する。同様に、TOC用構造体20aと汎用ICチップ12との導通は、TOC用構造体20a、すなわちTCPの厚さが薄い程、ワイヤーボンデング13の距離が接近して、ワイヤーボンデング13の長さが短くなり、その間の回路特性も向上する。また、TOC用構造体を軽薄短小し、軽薄短小となる半導体パッケージを製造することができる。
次いで、図7(b)では、汎用ICチップ12上に形成した回路を湿度等外部環境から保護するために樹脂モールド14を形成する。
近年、半導体パッケージでは、軽薄短小となる方向に加速されている。従って、TOC用TCP構造体においても軽薄短小にして、軽薄短小となる半導体パッケージの開発が急務となっている。搭載するICチップは、高機能化、高速度化、回路の微細化等の効果により、小型化、薄厚化への改善が加速している。IC回路のデザインルールも微細化、高速度化され、回路特性の許容範囲も狭くなり、ワイヤーボンデング13の距離も影響されることが報告されている。
近年、ポリイミドのフイルム上に、接着剤、銅箔と重ねて積層した3層ポリイミドのテープの基材の見直し、再検討が行われており、接着剤層があることによる基材厚となる構造と、製造工程でのポリイミドのフイルムと銅箔とのラミネート工程等々の製造コスト高、又は品質劣化の問題点がある(特許文献1、特許文献2参照)。
従来のTCPの製造方法を説明する。
最初に、3層のポリイミドのフイルムを製造する。はじめに、ポリイミドのフイルムに金型を用いて型抜きにより所定の形状の開口部及び所定の貫通孔を形成する。次いで、導体層、例えば銅箔と前記ポリイミドのフイルムとを接着剤を介してラミネートして、所定の3層構成のポリイミドのテープ基材を製造する。
次いで、3層のポリイミドの導体層にパターンを形成する。前記パターンは、フォトプロセス法を用いた、すなわち、感光性レジスト形成、パターン露光処理、現像及びエッチング処理、剥膜処理により形成する。3層のポリイミド基材には、配線回路及び入出力端子の導体層が形成されている。
次いで、形成された配線回路を遮蔽するように電気絶縁を目的としたソルダーレジスト層を形成する。
次いで、ICチップ貼り合わせ用TCPの裏面にはダイアタッチ剤層が施されている。ダイアタッチ剤は、ICチップと貼り合せるための機能を有している。以上によりTCPが完成する。
従来のTOC(TCP on chip)用構造体では、3層構成のTCPを使用した場合、少なくとも接着剤層を有している分、基材厚が薄膜化できない問題がある。図7(b)に示すように、一方のワイヤーボンデング13aでは、ワイヤーボンデングの距離が各々基材厚の差に影響されている。他方のワイヤーボンデング13bでは、ワイヤーボンデングの距離がTOC用TCP構造体の厚さに影響されている。ワイヤーボンデング13bの長さは、TCP10の基材厚に相当する。ワイヤーボンデング13bの距離の近接は、TCP10の基材の薄膜化する問題が重要となる。
3層構成のTCPでは、軽薄短小を極限まで追求する場合に阻害要因の一つとなってしまう問題がある。
製造時では、接着剤層を有する場合、ラミネート工程が必須となるため、TAT(工期)の延長、コスト上昇に大きく影響する。
従来のICチップの積み重ね構造体(スタックトIC構造体のインターポーザ)を説明する。前記インターポーザは、積み重ねたICチップ間に介在する役割があり、回路形成を支援するための配線回路が形成された配線基板である。この場合インターポーザの厚さが問題となる場合があり、より薄膜化したインターポーザが要求されている。
以下に公知文献を記す。
特開2001−267713号公報 特開2002−246510号公報
本発明の課題は、ICチップ貼り合わせ用TCP構造体を軽薄短小し、軽薄短小となる半導体パッケージ化を達成することである。
本発明の請求項1に係る発明は、ポリイミドからなる絶縁層の片側に、絶縁層と直接に導体層を形成した極薄厚からなるICチップ貼り合わせ用TCP構造体であって、
前記TCP構造体は、中央部に開口部をもつ枠型形状で、ダイアタッチ剤層、ポリイミド絶縁層、配線回路及び入出力端子を形成した導体層、ソルダーレジスト層とその順序に積層した構造であり、
前記ダイアタッチ剤層の厚さは5〜25μmからなり、前記ポリイミド絶縁層の厚さは10〜40μmからなり、前記導体層の厚さは5〜15μmからなり、前記ソルダーレジスト層の厚さは5〜20μmからなるICチップ貼り合わせ用の積層体であり、
当該ICチップの厚さに合わせこむようにしてICチップ貼り合わせ用TCP構造体の厚さを形成したことを特徴とするICチップ貼り合わせ用TCP構造体である。
本発明の請求項2に係る発明は、前記ICチップ貼り合わせ用TCP構造体は、前記ICチップと所望のIC間に介在するインターポーザの役割を荷うものであって、スタックトIC用インターポーザとする用途に限定することを特徴とする請求項1記載のICチップ貼り合わせ用TCP構造体である。
本発明のICチップ貼り合わせ用TCP構造体を用いれば、接着剤層を除去したことに
より薄膜化したTCP構造体となり、ICチップを搭載したパッケージ自体の軽薄短小が図られる。
本発明のICチップ貼り合わせ用TCP構造体を用いれば、接着剤層を除去したことにより薄膜化したTCP構造体となり、且つ入出力端子近傍が薄膜となることにより、ワイヤーボンデング時の超音波振動率を上昇させ、ボンダビリティの向上を図ることができる。
本発明のICチップ貼り合わせ用TCP構造体を用いれば、接着剤層を除去したことにより、接着剤を用いたラミネート工程がことにより、耐熱性の向上、そりの抑制効果、Pbフリーの対応等が可能となり、さらに、材料費の削減、工数の削減をすることが出来製造コストの削減、工期も短縮することができる。
本発明のICチップ貼り合わせ用TCP構造体を一実施形態に基づいて以下説明する。
図1は、本発明のTOC用TCP構造体の構造図であり、(a)は、TCPの上面図であり、(b)は、その側断面図であり、(c)は、TOC用構造体の側断面図である。
図1(a)は、TCPの上面図であり、TCP(テープキャリアパッケージ)10の表面には、ソルダーレジスト層3が形成されている。ソルダーレジスト層3の表面一部分には、配線層のうちの、入出力端子2bが露出され、配線回路の表面はソルダーレジスト層3が形成されている。中央部には、開口部6が形成され、該開口部6には、ICチップが配置される。前記入出力端子2bは、開口部の近傍及びTCP10の外周の近傍に形成され、ワイヤーボンデング時の一方の形成位置に用いられている。すなわち、ICチップの端子と前記入出力端子2bとをワイヤーボンデングで導電して一つの回路を形成する。
図1(b)は、その側断面図であり、TCP10は、支持基板であるポリイミド層2の上面側に配線回路及び入出力端子の導体層2、その上にソルダーレジスト層3が積層され、ポリイミド層2の下面側にダイアタッチ剤層5が形成されている。中央部には、開口部6が形成された形状である。なお、図1(a)〜(b)のTCP10は、TOC用TCP構造体であって、その層構成がTCP構造体に類似したものである。すなわち2層構成のテープ基材で形成されている。
前記2層構成のテープ基材の作製方法を説明する。
銅箔の片方側にポリイミド前駆体溶液を塗工して乾燥硬化させる方法、又は銅箔の片方側に熱可塑性樹脂シートを熱圧着する方法がある。また、ポリイミドの基材に、スパッター蒸着により銅層を形成する方法、又はポリイミドの基材に、無電解めっき及び電解めっきにより銅層を形成する方法がある。
図1(c)は、ICチップ貼り合わせ用TCP構造体の側断面図であり、ICチップ貼り合わせ用、すなわちTOC用のTCP構造体の側断面図である。TOC用TCP構造体を用いたTOC用構造体20aは、図1(b)のTCP10と、汎用ICチップ12とを前記ダイアタッチ剤層5を介して貼り合わせた構造である。TOC用構造体20aは、開口部6に配置するICチップと汎用ICチップ12とをワイヤーボンデングを介して一回路を形成して、TOCが完成する。なお、図1(c)のTOC用構造体20aであって、TCP10と汎用ICチップ12とをダイアタッチ剤層5を介して貼り合せたものである。
図2は、本発明のICチップ貼り合わせTOC用構造体にICチップを搭載した半導体パッケージの部分構造体の側断面図である。
本発明のTOC用構造体20aにICチップ11、12を貼り合わせ、搭載した半導体パッケージを説明する側断面図である。最初に、図1(c)のTOC用構造体20a上に、特定用ICチップ11を搭載する。次いで、特定用ICチップ11の端子と、入出力端子2bとにワイヤーボンデング13を形成する。次いで、外周近傍の入出力端子2bと汎用ICチップ12の端子とにワイヤーボンデング13を形成する。ワイヤーボンデング13の形成により、特定用ICチップ11と汎用ICチップ12がTCP10の配線回路2aを介して最適な回路が形成される。なお、図2のTOC20の場合、最適な回路の形成では、TOC用構造体20aの厚さが薄膜化されたため、ワイヤーボンデングの距離がより近接され、ICチップの改善に追従するTOC用構造薄膜化及びワイヤーボンデングの長さの短縮が実現されている。
図2を用いて、回路形成方法を説明する。
搭載するICチップ11、12は、ワイヤーボンデング13の形成、及びTOC用構造体20aの導体層2を介して回路形成されている。特定用ICチップ11とTOC用構造体20aとのワイヤーボンデング13による導電は、各々の基材表面の高さ、すなわち特定用ICチップ11とTOC用構造体20aの基材の厚さの差が縮小されて、ワイヤーボンデング13の距離が接近した。その距離に比例してワイヤーボンデング13の長さが短縮され、回路特性も向上する。同様に、TOC用構造体20aと汎用ICチップ12との導通は、TOC用構造体20a、すなわちTCPの厚さが薄膜化されて、ワイヤーボンデング13の距離が接近して、ワイヤーボンデング13の長さが短縮され、回路特性も向上する。また、TOC用構造体を軽薄短小としたため、軽薄短小となる半導体パッケージを製造することができる。
図3は、本発明のTOC用TCP構造体の貼り合わせ工程を説明する上面図であり、その参考図は、部分拡大の側断面図である。
図3(a)は、キャリアフレームA21を支持基材として準備する。
次いで、(b)では、キャリアフレームA21に両面が接着する仮止めテープ22を貼り付ける。
次いで(c)では、仮止めテープ22上にキャリアフレームB23を取り付ける。
次いで(d)では、キャリアフレームB23の開口部にIC用ベアチップ24を仮張りする。
次いで(e)では、IC用ベアチップ24上にTCP25を貼り付ける。
次いで(f)では、キャリアフレームA21のキャリアフレームB23の開口部からTOC用構造体26を取り出して、TOC用構造体26を個片化する。以上により、個片化したTOC用構造体26を製造する。
図4は、本発明のTOC用TCP構造体をインターポーザとして用いたスタックトIC構造体の一実施例の側断面図である。スタックトIC用構造体30aは、TOC用構造体20aと、配線基板31とをダイアタッチ剤35を介して貼り合せた構成である。
図5(a)〜(c)は、本発明のTOC用TCP構造体をインターポーザとして用いた一実施例のスタックトIC構造体の工程フローを説明する側断面図である。
図5(a)では、図4のスタックトIC用構造体30a上に、特定用ICチップ11を搭載する。次いで、特定用ICチップ11の端子と、入出力端子2bとにワイヤーボンデング13を形成する。次いで、外周近傍の入出力端子2bと汎用ICチップ12の端子とにワイヤーボンデング13を形成する。図5(a)は、ワイヤーボンデング13の形成により、特定用ICチップ11と汎用ICチップ12がTOC用構造体20aの配線回路2aを介して最適な回路が形成される。次いで、回路チェック等の検証を実施した後、次の工程の投入する。
図5(a)を用いて、回路形成方法を説明する。搭載するICチップ11、12は、ワイヤーボンデング13の形成、及びTOC用構造体20aの導体層2を介して回路形成されている。特定用ICチップ11とTOC用構造体20aとのワイヤーボンデング13による導電は、各々の基材表面の高さ、すなわち特定用ICチップ11とTOC用構造体20aの基材の厚さを近接するようにTOC用構造体20aの厚さを薄膜化したため、ワイヤーボンデング13の長さが短縮となり、回路特性も向上する。同様に、TOC用構造体20aと汎用ICチップ12との導電でも、その効果によりワイヤーボンデング13の長さが短縮され、回路特性も向上する。また、TOC用構造体を軽薄短小し、軽薄短小となる半導体パッケージを製造することができる。
次いで、図5(b)では、汎用ICチップ12上に形成した回路を湿度等外部環境から保護するために樹脂モールド14を形成する。
図5(c)は、搭載するICチップ11、12と、配線基板31とを一体化したT−BGA型のTOC30であり、TOC用TCP構造体を用いたスタックトIC構造の半導体パッケージの一実施例である。特定用ICチップ11と汎用ICチップ12の間に介在するインターポーザに本発明のTOC用TCP構造体10を用いたスタックトIC構造の半導体パッケージの一実施例である。
図5(c)では、特定用ICチップ11とTOC用構造体20aはワイヤーボンデング13aを形成、TOC用構造体20aと汎用ICチップ12はワイヤーボンデング13bを形成、汎用ICチップ12と配線基板31はワイヤーボンデング13cを形成し一つの回路を形成した半導体パッケージである。配線基板31の裏面側には半田ボール32が形成され、配線基板の端子31aと半田ボール32は、配線基板に形成した配線回路及び基板を貫通する導通路を介して導電され、前記半田ボール32が入出力端子する役割を荷っている。
本発明のTOC用TCP構造体の部分構造図であり、(a)は、TCPの上面図であり、(b)は、その側断面図であり、(c)は、ICチップ貼り合わせたTOC用構造体の側断面図である。 本発明のICチップをTOC用構造体に搭載した半導体パッケージの部分構造体の側断面図である。 (a)〜(f)は、本発明のTOC用TCP構造体の貼り合わせ工程を説明する上面図であり、その参考図は、部分拡大の側断面図である。 本発明のTOC用TCP構造体をインターポーザとして用いたスタックトIC構造体の一実施例の側断面図である。 (a)〜(c)は、本発明のTOC用TCP構造体をインターポーザとして用いた一実施例のスタックトIC構造体の工程フローを説明する側断面図である。 従来のTOC用TCP構造体の部分構造図であり、(a)は、TCPの上面図であり、(b)は、その側断面図であり、(c)は、ICチップ貼り合わせたTOC用構造体の側断面図である。 (a)〜(b)は、従来のTOC用構造体にICチップを貼り合わせて搭載した半導体パッケージの工程フローを説明する側断面図である。
符号の説明
1…ポリイミド層(ポリイミド絶縁層)
2…導体層
2a…配線回路
2b…入出力端子
3…ソルダーレジスト層
4…接着剤層
5…ダイアタッチ剤層
6…開口部
10…TCP(TOC用TCP構造体)
11…特定用(用途)ICチップ
12…汎用(用途)ICチップ
13…ワイヤーボンデング
13a…ワイヤーボンデング
13b…ワイヤーボンデング
13c…ワイヤーボンデング
14…樹脂モールド
20…TOC(TOC用TCP構造体を用いた半導体パッケージ)
20a…TOC用構造体
21…キャリアフレームA
22…仮止めテープ
23…キャリアフレームB
24…IC用ベアチップ
25…TCP
26…TOC用構造体
30a…スタックトIC用構造体
30…T−BGA型のTOC(TOC用TCP構造体を用いたスタックトIC構造の半導体パッケージ)
31…配線基板
31a…(配線基板)端子
32…半田ボール
35…ダイアタッチ剤

Claims (2)

  1. ポリイミドからなる絶縁層の片側に、絶縁層と直接に導体層を形成した極薄厚からなるICチップ貼り合わせ用TCP構造体であって、
    前記TCP構造体は、中央部に開口部をもつ枠型形状で、ダイアタッチ剤層、ポリイミド絶縁層、配線回路及び入出力端子を形成した導体層、ソルダーレジスト層とその順序に積層した構造であり、
    前記ダイアタッチ剤層の厚さは5〜25μmからなり、前記ポリイミド絶縁層の厚さは10〜40μmからなり、前記導体層の厚さは5〜15μmからなり、前記ソルダーレジスト層の厚さは5〜20μmからなるICチップ貼り合わせ用の積層体であり、
    当該ICチップの厚さに合わせこむようにしてICチップ貼り合わせ用TCP構造体の厚さを形成したことを特徴とするICチップ貼り合わせ用TCP構造体。
  2. 前記ICチップ貼り合わせ用TCP構造体は、前記ICチップと所望のIC間に介在するインターポーザの役割を荷うものであって、スタックトIC用インターポーザとする用途に限定することを特徴とする請求項1記載のICチップ貼り合わせ用TCP構造体。
JP2006151499A 2006-05-31 2006-05-31 Icチップ貼り合わせ用toc用構造体 Expired - Fee Related JP5092284B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006151499A JP5092284B2 (ja) 2006-05-31 2006-05-31 Icチップ貼り合わせ用toc用構造体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006151499A JP5092284B2 (ja) 2006-05-31 2006-05-31 Icチップ貼り合わせ用toc用構造体

Publications (2)

Publication Number Publication Date
JP2007324296A true JP2007324296A (ja) 2007-12-13
JP5092284B2 JP5092284B2 (ja) 2012-12-05

Family

ID=38856833

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006151499A Expired - Fee Related JP5092284B2 (ja) 2006-05-31 2006-05-31 Icチップ貼り合わせ用toc用構造体

Country Status (1)

Country Link
JP (1) JP5092284B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217354A (ja) * 2001-01-15 2002-08-02 Shinko Electric Ind Co Ltd 半導体装置
JP2005086098A (ja) * 2003-09-10 2005-03-31 Three M Innovative Properties Co チップオンフレックス(cof)テープ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217354A (ja) * 2001-01-15 2002-08-02 Shinko Electric Ind Co Ltd 半導体装置
JP2005086098A (ja) * 2003-09-10 2005-03-31 Three M Innovative Properties Co チップオンフレックス(cof)テープ

Also Published As

Publication number Publication date
JP5092284B2 (ja) 2012-12-05

Similar Documents

Publication Publication Date Title
WO2011102561A1 (ja) 多層プリント配線基板およびその製造方法
US20080303174A1 (en) Chip package without core and stacked chip package structure
US20080067666A1 (en) Circuit board structure with embedded semiconductor chip and method for fabricating the same
JP2008205143A (ja) 半導体装置とそれを用いた半導体モジュール
JP2006041438A (ja) 半導体チップ内蔵基板及びその製造方法
JP2006310800A (ja) 回路装置
JP2010262992A (ja) 半導体モジュールおよび携帯機器
JP2017034059A (ja) プリント配線板、半導体パッケージおよびプリント配線板の製造方法
JP2008147226A (ja) 半導体装置及びその製造方法
JP2004158595A (ja) 回路装置、回路モジュールおよび回路装置の製造方法
JP2005294443A (ja) 半導体装置及びその製造方法
KR20130132173A (ko) 반도체 패키지 기판, 이를 이용한 패키지 시스템 및 이의 제조 방법
TW201401439A (zh) 半導體封裝基板,使用其之封裝系統及其製造方法
JP5092284B2 (ja) Icチップ貼り合わせ用toc用構造体
JP2007116030A (ja) 半導体装置とそれを用いた半導体パッケージ
WO2017038264A1 (ja) モジュール及びその製造方法
KR101357588B1 (ko) 리드리스 프레임, 이를 포함하는 반도체 칩 패키지 및 그 제조 방법
JP2002335059A (ja) 配線基板及びその製造方法
JP2005150771A (ja) 配線基板、半導体装置およびパッケージスタック半導体装置
US7851270B2 (en) Manufacturing process for a chip package structure
KR101848066B1 (ko) 임베디드 패키지 및 그 제조방법
KR101130608B1 (ko) 반도체 패키지 및 그 제조방법
JP4135616B2 (ja) 半導体モジュールの製造方法
KR100608348B1 (ko) 적층 칩 패키지의 제조 방법
US20110211323A1 (en) Circuit board, semiconductor device, and method of manufacturing the semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100423

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120821

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120903

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150928

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees