KR20060119937A - 치수 유지 패턴을 갖는 칩 온 플렉스 테이프 - Google Patents

치수 유지 패턴을 갖는 칩 온 플렉스 테이프 Download PDF

Info

Publication number
KR20060119937A
KR20060119937A KR1020067004710A KR20067004710A KR20060119937A KR 20060119937 A KR20060119937 A KR 20060119937A KR 1020067004710 A KR1020067004710 A KR 1020067004710A KR 20067004710 A KR20067004710 A KR 20067004710A KR 20060119937 A KR20060119937 A KR 20060119937A
Authority
KR
South Korea
Prior art keywords
pattern
tape
cof
chip
wiring
Prior art date
Application number
KR1020067004710A
Other languages
English (en)
Inventor
히데오 야마자끼
Original Assignee
쓰리엠 이노베이티브 프로퍼티즈 컴파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쓰리엠 이노베이티브 프로퍼티즈 컴파니 filed Critical 쓰리엠 이노베이티브 프로퍼티즈 컴파니
Publication of KR20060119937A publication Critical patent/KR20060119937A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path

Abstract

본 발명은 굴곡성을 유지하면서, 누적 피치의 정밀도를 개선한 칩 온 플렉스(COF) 테이프를 제공한다.
본 발명의 칩 온 플렉스(COF) 테이프는 가요성 절연 필름의 표면 상에 복수개의 병렬로 배열한 배선 (3)을 포함하는 배선 패턴이 형성되어 있으며, 여기서 상기 가요성 절연 필름의 상기 표면 및(또는) 그것과 반대측의 면상에 있어서, 상기 배선 패턴의 반도체칩과의 접속부 및(또는) 외부 장치와의 접속부의 근방에 있어서, 상기 병렬로 배열한 배선의 2개 이상의 폭 방향을 횡단하도록 하여 치수 유지 패턴 (6)이 형성되어 있는 것을 특징으로 한다.
칩 온 플렉스(COF) 테이프, 가요성 절연 필름, 반도체칩

Description

치수 유지 패턴을 갖는 칩 온 플렉스 테이프{CHIP ON FLEX TAPE WITH DIMENSION RETENTION PATTERN}
본 발명은 연성 기판에 반도체칩이 탑재되는 반도체 장치를 위한 칩 온 플렉스(COF) 테이프에 관한 것이다.
연성 기판에 반도체칩이 탑재되는 반도체 장치는 각종 전자 기기 제품, 즉 개인용 컴퓨터, 개인용 컴퓨터 주변 기기, 하드 디스크 드라이브(hard disk drive)(HDD), 개인용 디지털 단말기(personal digital assistant)(PDA), 디지털 다용도 디스크(DVD), 휴대 전화, 액정 디스플레이 패널(LCD) 등의 제품의 배선·접속에 폭넓게 사용되고 있다. 이러한 반도체 장치로는, 일반적으로 종래부터의 테이프 캐리어 패키지(TCP)와, 최근 빈번히 사용되어 온 칩 온 플렉스(COF)("칩 온 필름"이라고도 함)가 존재할 수 있다. 상기한 각 제품 분야에서, 전자 부품 실장의 고밀도화나 표시 패널의 대형화가 요구되고 있고, 특히 액정 디스플레이(LCD)용 집적 회로(IC) 패키지에서는, 파인 피치화, 고정밀화 및 테이프 굴곡 자유도의 향상성에 대한 요구가 강해지고 있다. 이러한 요구를 만족시키기 위해, 종래의 테이프 캐리어 패키지(TCP)가 칩 온 플렉스(COF)로 대체되고 있다.
테이프 캐리어 패키지(TCP) 테이프는 집적 회로(IC)칩을 탑재하기 위한 디바 이스 홀을 갖는다. 그 디바이스 홀에 배치된 IC 칩은 내측 리드라 불리는 리드의 접속부에서 전기적으로 접속되지만, 내측 리드는 가는 금속선을 포함하는, 소위 "플라잉 리드"의 형태로 존재한다. 한편, 칩 온 플렉스(COF) 테이프에서는 디바이스 홀이 없고, IC 칩은 테이프 상에 탑재되어, 테이프 상에서 배선층으로서 존재하는 내측 리드의 접속부와 직접적으로 접합되기 때문에, TCP 테이프보다도 파인 피치화가 용이하다.
칩 온 플렉스(COF) 테이프를 실장한 후, 각종 제품을 소정 위치에 수납하기 위해서는, COF 테이프를 구부릴 필요가 있는 것이 일반적이다. 용이하게 구부리고 구부린 후의 반발력을 적게 하기 위해서, 두께가 얇은(25 또는 38 ㎛ 두께) 가요성 절연 필름을 기재로서 포함하고, 그 위에 배선층으로서 금속층을 적층한 가요성 절연 필름/금속층을 포함하는 2층 구조의 칩 온 플렉스(COF) 테이프가 일반적으로 사용되고 있다. 이러한 2층 구조의 COF 테이프는, 예를 들면 폴리이미드 등의 가요성 절연 필름 상에 금속층을 형성시키는 금속층의 성장에 의한 방법, 금속박의 표면에 폴리이미드바니시 등의 수지 필름 전구체를 코팅하고, 가열 처리에 의해 경화 및 용제 제거를 행하는 캐스팅법, 또는 동박 등의 금속박과 폴리이미드 필름 등의 가요성 절연 필름을 열가소성 폴리이미드 접착제 등의 적당한 접착 수단으로써 라미네이트하는 접착법에 의해서 제조되고 있다. 또한, 회로 형성의 관점에서는, 이러한 2층 구조의 COF 테이프는 일반적으로 가요성 절연 필름 상에 레지스트 패턴을 형성하고, 레지스트 패턴 간극에 구리 등의 배선 금속을 성장시키는 애디티브법, 가요성 필름 상에 구리 등의 전극 금속층을 형성한 후, 레지스트 패턴을 형성하고, 상기 전극 금속층을 급전층으로 하여 구리 등의 금속 배선을 성장시키는 세미 애디티브법, 금속층과 가요성 절연 필름의 적층체로부터 금속층을 배선 패턴 이미지로 에칭하여 제거함으로써, 가요성 절연 필름 상에 배선 회로를 형성시키는 서브트랙트법 등에 의해서 제조되고 있다.
COF 테이프는 일반적으로 가요성 절연 필름(주로 폴리이미드 필름)의 표면에 회로 배선이 실시된 것이고, 액정 디스플레이 패널(LCD), 플라즈마 디스플레이 패널(PDP), 유기 전계 발광(EL) 디스플레이 등의 평면 표시 장치 패널을 위한 드라이버용 집적 회로(IC) 등의 반도체칩을 탑재하여 사용된다. COF 테이프에는, 디스플레이 패널 소자부나 인쇄 회로 기판에 접속하는 접속부(일반적으로 "외측 리드"라 불림)와, 집적 회로(IC)에 접속하는 칩 접속부(일반적으로 "내측 리드"라 불림)가 설치된다.
파인 피치화에 대하여 신뢰성을 향상시키기 위해서, 종래부터 접속부에서의 밀착성의 개선이나 단선 방지 등의 대응책이 이루어져 왔다. 예를 들면, 일본 특허 공개 제2001-201757호 공보에서는 액정 디스플레이 부분에의 접속을 위한 복수개의 외측 리드 단자와, 구동 회로부에의 외측 리드 단자가 이방 도전성 필름(ACF)으로 접속된 액정 디스플레이 장치에서, 액정 디스플레이 부분에의 접속을 위한 외측 리드 단자 부근에 보강 부재를 배치하여, 테이프에 가하는 응력을 분산시켜 완화하고 있다. 이에 따라, 외측 리드의 이방 도전성 필름(ACF)과의 밀착성을 개선하고, 전기 접속의 신뢰성을 높이고 있다.
일본 특허 공개 제2002-124544호 공보는, 인접하는 2개의 내측 리드 사이에, 이들 2개의 내측 리드의 배선 방향과 평행하게 모조 리드를 형성하는 것을 개시하고 있다. 이에 따라, 내측 리드 부분의 열 응력에 의한 단선을 방지하고자 한다.
한편, 칩 온 플렉스(COF) 테이프에는 굴곡 자유도가 요구되지만, 회로가 파인 피치화됨에 따라서, 굴곡에 의한 단선이 발생하기 쉬워지고, 굴곡 자유도가 저하하는 경향이 있다. 이 때문에, 테이프의 굴곡 자유도를 향상시키기 위해서, 일본 특허 공개 (평)5-3228호 공보 및 일본 특허 제3169039호 공보에는 비교적 강직인 50, 75 ㎛ 두께의 폴리이미드 필름을 사용함과 동시에, 굴곡 부분의 폴리이미드를 슬릿상으로 제거하고, 노출된 구리 리드를 가요성 수지로 코팅함으로써 굴곡성을 향상시키고 있다. 또한, 일본 특허 공개 (평)10-32227호 공보에서는 굴곡 부분의 구리 리드 두께를 얇게 함으로써 굴곡 특성을 개선하고 있다. 또한, 일본 특허 공개 제2001-53108호 공보에서는 COF 테이프의 이면에 플라스틱의 보강용 필름을 접착함으로써, 굴곡성이 우수한 얇은 베이스 필름의 사용을 실현하고 있다.
이상에 기재한 바와 같이, 종래의 기술에서는 COF 테이프의 배선 회로의 파인 피치화에 따라, 단선 방지 및 굴곡성 유지를 위해 여러 가지 고안이 이루어지고 있는 것을 알 수 있다. 그러나, 배선 회로의 파인 피치화에 따라서, 복수개의 리드 사이 거리(누적 피치)의 미세한 차이에 의해, 리드의 접속 단자와 반도체칩의 접속부나 디스플레이 부분의 접속부와의 접속을 행할 수 없게 되어 있다.
통상, COF 테이프의 재료가 되는 금속층과 가요성 절연 필름의 적층체에서는, 적층체 제조시의 장력, 열 등의 조건 때문에 내부 응력이 잔류하고 있다. 이러한 응력은, 배선 패턴의 형성시에 금속층을 갖지 않는 영역에서 개방되고, 팽창 또는 수축을 일으켜서 치수 변화를 일으킨다. 이러한 가요성 절연 필름에서의 응력은 면내의 장소에 의한 변동이 있기 때문에, 치수 변화를 예측하는 것이 곤란하다. 또한, 반도체칩이나 디스플레이 패널의 열 팽창 계수가 COF 테이프의 가요성 절연 필름(예를 들면, 폴리이미드)의 열 팽창 계수와 다르기 때문에, COF 테이프 상의 누적 피치는 배선 형성시와, 반도체 칩 탑재시나 디스플레이 패널과 접속할 때의 가열시와는 다르고, 이 치수 변화를 미리 COF 설계에 포함시킬 필요가 있다.
일본 특허 공개 제2001-201757호 공보 및 2에 기재되는 보강 부재나 모조 리드에서는, 배선 방향과 평행하게 발생하는 열 응력을 억제하여 단선을 방지하는 작용이 발생하겠지만, 예측이 곤란한 누적 피치의 치수 변화를 방지할 수 없다. 따라서, 종래의 기술에서는 누적 피치 정밀도를 개선하는 것은 불가능하다. 또한, 개시된 보강 부재나 모조 리드에서는, 복수개의 배선간에 연장하는 것은 아니기 때문에, 배선을 횡단하는 방향에서의 COF 전체로서의 열 팽창 계수는 가요성 절연 필름에 기초하는 열 팽창 계수의 기여에 의해 비교적 커진다.
따라서, 본 발명의 적어도 한 양태의 목적은 굴곡성을 유지하면서, 누적 피치의 정밀도를 개선한 칩 온 플렉스(COF) 테이프를 제공하는 것이다.
본 발명의 1 양태에 의하면, 가요성 절연 필름의 표면 상에 복수개의 병렬로 배열한 배선을 포함하는 배선 패턴이 형성되어 있는 칩 온 플렉스(COF) 테이프에서, 상기 가요성 절연 필름의 상기 표면 및(또는) 그것과 반대측의 면상에서, 상기 배선 패턴의 반도체칩과의 접속부 및(또는) 외부 장치와의 접속부의 근방에서, 상기 병렬로 배열한 배선의 2개 이상의 폭 방향을 횡단하도록 하여 치수 유지 패턴이 형성되어 있는 것인 칩 온 플렉스(COF) 테이프가 제공된다.
이러한 테이프에서는 가요성 절연 필름의 열팽창 또는 수축에 의한 누적 피치의 예측 곤란한 치수 변동을 방지할 수 있고, 결과적으로 미세한 피치의 회로를 갖는 테이프여도, 높은 접속 신뢰성을 갖고 반도체칩과 외부 장치(예를 들면, 디스플레이 패널이나 인쇄 기판 등)를 접속하는 것이 가능하게 된다. 또한, 누적 피치 사이의 COF 테이프의 열 팽창 계수는 치수 유지 패턴의 열 팽창 계수에 대응하는 것이 되기 때문에, 가열시의 치수 변화를 설계에 포함시키는 것이 가능해진다.
도 1은 칩 온 플렉스 필름(COF) 테이프의 1 양태의 상면도를 나타낸다.
도 2a 내지 2d는 본 발명의 COF 테이프의 내측 리드 부분의 확대 상면도를 나타낸다.
도 3a 및 3b은 본 발명의 COF 테이프의 외측 리드 부분의 확대 상면도를 나타낸다.
도 4a 내지 4f'는 본 발명의 COF 테이프의 상면도 및 단면도를 나타낸다.
도 5은 실시예 1에서의 시료의 에칭 전후에서의 치수 변화를 조사한 결과(대조 시료)를 나타낸다.
도 6은 실시예 1에서의 시료의 에칭 전후에서의 치수 변화를 조사한 결과(본 발명의 시료)를 나타낸다.
도 7는 각 폴리이미드의 두께에 관해서, 구리층의 두께와 선팽창 계수의 관 계를 나타내는 그래프를 나타낸다.
<발명을 실시하기 위한 최선의 형태>
이하에서, 본 발명의 칩 온 플렉스(COF) 테이프의 바람직한 양태에 대해서 설명한다.
본 명세서 중에서, 용어 "접속부의 근방"이란, 접속부에 근접하지만, 실질적으로 접하지 않은 영역인 것을 의미한다. 특히, 치수 유지 패턴이 필름의 배선 패턴을 갖는 면(표면)에 존재하면, 배선 패턴의 각 배선끼리 단축시키지 않는 범위일 수 있다. 치수 유지 패턴이 필름의 배선 패턴을 갖지 않는 면(반대측의 면 또는 이면)에 존재하면, 접속부의 직하 또는 접속부 주변에 대응하는 범위일 수 있다.
용어 "배선 패턴"은 가요성 절연 필름 상에 형성되는 복수개의 배선의 집합을 의미한다.
용어 "배선 패턴의 접속부"란, 배선의 선단 영역에 대응하는 접속부(리드)를 의미하고, 반도체칩과 접속하는 내측 리드의 접속부와, 디스플레이 패널, 인쇄 회로 기판 등의 외부 장치와 접속하는 외측 리드의 접속부가 있다.
용어 "병렬로 배열한 배선의 2개 이상의 폭 방향을 횡단한다"란, 병렬의 2개 이상의 배선의 접속부(리드) 사이 또는 중간을 연장하는 직선 방향으로 실질적으로, 그 직선 거리와 적어도 동일한 길이로 연장하고 있는 것을 의미한다.
이하에서, 도면을 참조하면서 본 발명의 실시 형태를 보다 상세히 설명하지만, 이들의 구체적인 형태에 한정되는 것은 아니다. 도 1에는, 칩 온 플렉스(COF) 테이프의 1 양태의 상면도가 도시되어 있다. 도시된 칩 온 플렉스(COF) 테이프 (10)은 탭(TAB) 테이프의 형태로 형성되는 플랫 패널 디스플레이용 드라이버를 예로서 나타내고 있다. 가요성 절연 필름 (1)(테이프 기재) 상에 배선 패턴이 형성되어 있다. 배선은 입력측 외측 리드 (2)(입력용 접속부)로부터 내측 리드 (3)(반도체칩에의 접속부)에 접속되어 있으며, 내측 리드 (3)으로부터 출력측 외측 리드 (4)(출력용 접속부)에 접속되어 있다. 도시하지 않지만, 입력측 외측 리드 (2)는 인쇄 회로 기판에 접속되는 반면, 출력측 외측 리드 (4)는 디스플레이 패널에 접속된다. 또한, 입력측 외측 리드 (2), 내측 리드 (3), 출력측 외측 리드 (4)를 제외한 배선 부분은 솔더 레지스트(또는 커버 코트) (5)에 의해서 덮여서 절연 상태가 확보되고 있다.
가요성 절연 필름 (1)로서, 유연한 수지 필름이며, 반도체칩이나 그 밖의 부품 실장시 가열에 견딜 수 있도록 내열성을 갖고, 회로의 단락이 발생하지 않도록 전기 절연성을 가지며, 응력에 견디는 기계적인 강도를 갖는 것이 사용된다. 이러한 필름 (1)로는, 예를 들면 폴리이미드계, 폴리에스테르계, 폴리아미드계, 폴리에테르에테르케톤계, 폴리에테르술폰계 필름이나 액정 중합체 필름 등의 수지 필름을 들 수 있고, 내열성이나 기계 강도, 전기 절연성 등의 관점에서 폴리이미드계 필름이 바람직하다.
가요성 절연 필름 상에는 배선 패턴이 형성되어 있다. 배선 패턴은, 일반적으로 구리, 니켈, 크롬, 금, 은, 기타 도전성을 갖는 금속으로부터 형성된다. 도 1에 도시한 바와 같이, 배선 패턴은 그 선단 영역의 접속부이고, 복수개의 병렬로 배열한 배선으로서, 입력측 외측 리드 (2), 내측 리드 (3) 및 출력측 외측 리드 (4)를 구성하고 있다.
도 2(도 2a 내지 도 2d)는, 여러 가지 형상의 치수 유지 패턴을 갖는 본 발명의 COF 테이프의 내측 리드 부분의 확대 상면도를 도시한다. 복수개의 병렬로 배열한 배선을 포함하는 내측 리드 (3)의 근방에는, 2개 이상의 배선의 폭 방향을 횡단하도록 하여 치수 유지 패턴 (6)이 내측 리드 (3)과 동일면(표면) 상에 배치되어 있다. "a"는 도 2a에서 수직 방향으로 내측 리드와 치수 유지 패턴 사이의 거리이고, "b"는 도 2a에서 수직 방향으로 치수 유지 패턴의 최소 폭이다. "c"는 수평 방향으로 치수 유지 패턴의 돌출부의 폭으로서, 이는 도 2a에서 수직 방향으로 연장하는 내측 리드 중의 최좌측 내측 리드와 도 2a에서 수평 방향으로 연장하는 내측 리드 사이에 존재한다. 치수 유지 패턴의 크기는 반도체칩의 크기에 따라 변동한다. 도 2a의 a는 일반적으로 15 내지 100 ㎛이다. 도 3(도 3a 내지 도 3b)은, 본 발명의 COF 테이프의 외측 리드 부분의 확대 상면도를 도시하고 있다. 복수개의 병렬로 배열한 배선을 포함하는 외측 리드 (2) 또는 (4)의 근방에는, 2개 이상의 배선의 폭 방향을 횡단하도록 하여 치수 유지 패턴 (6)이 외측 리드 (2) 또는 (4)와 동일면(표면) 상에 배치되어 있다. 또한, 도 2a 내지 도 2d에서, 점선으로 나타낸 영역은 반도체칩의 탑재 위치이다. 또한, 도 3a 및 도 3b에서, 점선으로 나타낸 영역은 디스플레이 패널의 탑재 위치이다. 가요성 절연 필름은, 당초 금속층과의 적층체로서의 필름 제조시의 장력이나 열의 영향으로 응력이 축적되어 있다. 이러한 필름의 응력은 에칭에 의한 배선 패턴 형성시에 개방되고, 치수 변화가 발생한다. 필름에 축적되어 있는 응력은 필름의 면내에서 일정하지 않고, 이 때문에, 가열에 의한 응력 개방 후의 치수 변화는 면내의 위치에 따라서 변동이 있어, 예측이 곤란하였다. 또한, 필름의 열 팽창 계수는 금속층에 비해 크고, 이는 고온이 될수록 크다 (Kapton EN(상품명), DuPont사 제조)의 열 팽창 계수는 약 1.0×10-5/℃(60 ℃에서) 및 1.8×10-5/℃(290 ℃에서)). 본 발명에서는, 치수 유지 패턴으로 리드 피치 사이를 구속하고 있기 때문에, 에칭 전의 본딩시 및 설계시에서의 복수개의 리드의 리드 피치(누적 피치)와 에칭 후의 누적 피치 사이의 치수 변화를 억제할 수 있다. 또한, 폴리이미드 등의 수지 필름은 흡습에 의해 팽창하지만(습도 변화에 의한 팽창 계수(Kapton EN(상품명), DuPont사 제조)는 약 1.6×10-5/RH％), 치수 유지 패턴으로 구속되어 있기 때문에 습도 변화에 의한 팽창을 억제한다. 이에 따라, 습도 관리를 엄격히 행하지 않아도 누적 피치 정밀도를 개선할 수 있고, 결과적으로 전기적 접속 신뢰성으로 반도체칩 등의 접속이 행해진다.
치수 유지 패턴의 형태로는 도 2a가 가장 효과적이지만, 도 2b에 도시한 바와 같이 좌우의 돌기를 제거함으로써, 보다 많은 리드를 동일한 면적 내에 배치하는 것이 가능해진다. 또한, 도 2(c)나 (d)에 나타낸 바와 같이 패턴을 분할함으로써, 분할 부분에 배선을 설계하는 것이 가능해진다.
본 발명의 별도의 양태에서, 치수 유지 패턴 (6')은 가요성 절연 필름 (1)의 배선 패턴이 형성된 면과는 반대측의 면(이면)에 배치될 수도 있다. 도 4a 내지 도 4f 및 도 4a' 내지 도 4f'은 COF 테이프의 상면도 및 단면도를 나타내며, 여기서 치수 유지 패턴 (6')을 갖는 영역에 사선으로 나타내고 있다. 도 4a 및 4a'에 서는, 탭 테이프의 이송용 스프로켓 홀을 제외한 전체면에 치수 유지 패턴 (6')이 배치되어 있다. 이 경우에, 이면 전체면에 형성된 금속층에 대하여 추가로 패턴 형성을 행할 필요가 없다. 도 4b 및 4b'에서는, 치수 유지 패턴 (6')은 필름의 폭 방향으로 연장하고 있는 2개의 부분으로 나뉘어져 있다. 이와 같이, 2개의 치수 유지 패턴 (6') 사이에 패턴을 갖지 않는 슬릿상의 영역 (7)이 존재한다. 이러한 경우에는, 이 슬릿의 위치 (7)에서 필름을 구부릴 수 있어, 굴곡성이 확보된다. 도 4c 및 4c'에서는, 도 4b 및 도 4b'와 같이 패턴을 갖지 않는 슬릿상의 영역 (7)을 존재시킴과 동시에, 반도체칩 실장시 및 외부 장치(디스플레이 패널) 접속시에 사용하는 위치 정렬을 위한 마킹 부분에 패턴을 갖지 않는 영역 (8)을 설치하고 있다. 이에 따라, 광투과법에 의해서 테이프 패턴의 위치 결정을 용이하게 행하는 것이 가능하게 된다. 도 4d 및 4d'에서는, 도 4b 및 도 4b'와 같이 패턴을 갖지 않는 슬릿상의 영역 (7)을 존재시킴과 동시에, 반도체칩 실장 부분 및 외부 장치(디스플레이 패널) 접속 부분에 패턴을 갖지 않는 영역 (9)를 설치하고 있다. 이에 따라, 실장 시에 접속부를 필름을 통해서 관찰할 수 있다. 또한, 실장시에 접속 부분을 효과적으로 가열할 수 있다. 도 4e, 4e' 및 도 4f, 도 4f'는 반도체칩 실장 부분 및 외부 장치(디스플레이 패널) 접속 부분의 근방에만 치수 유지 패턴을 설치하고 있다. 이에 따라, COF 테이프의 가요성을 거의 손실하지 않고, 누적 피치의 치수 안정화를 도모할 수 있다.
상술한 바와 같이, 본 발명의 치수 유지 패턴은 배선 패턴의 접속부의 근방에서, 병렬하는 2개 이상의 배선의 폭 방향을 횡단하도록 하여 형성되어 있다. 병 렬하는 2개 이상의 배선의 폭 방향을 횡단하여 연장함으로써, 배선끼리 물리적으로 구속한다. 결과적으로, 배선 패턴 형성을 위한 에칭을 행할 때 또는 본딩을 행할 때에도 인접하는 배선의 누적 피치가 예측되지 않는 양으로 증대하지 않는다. 이러한 기능을 발휘시키기 위해서, 치수 유지 패턴은 배선 패턴을 형성하는 재료와 유사한 성질을 갖는 것이 바람직하다. 치수 유지 패턴의 재질 또는 두께는 배선 패턴의 그것과 상이할 수 있지만, 열 팽창 계수는 동일한 것이 바람직하다. 열 팽창 계수가 동일하면, 접속부 근방에서의 열 팽창 계수를 배선 패턴 재료의 열 팽창 계수에 근접한 것으로서 배선 피치의 설계를 행할 수 있음과 동시에, 필름의 팽창 계수를 배선 패턴의 재료에 근접하게 할 수 있고, 결과적으로 필름의 열 팽창 계수와 배선 패턴 재료의 열 팽창 계수의 차이에 기초한 냉열 사이클시의 단선을 방지할 수 있다. 이러한 관점에서, 보다 바람직하게는 배선 패턴을 구성하는 재료와 치수 유지 패턴을 구성하는 재료는 동일하고, 가장 바람직하게는 이들은 모두 구리 금속이다.
치수 유지 패턴은, 상기한 바와 같이 배선 패턴이 형성되어 있는 것과 동일한 면상에서 형성될 수 있다. 이 경우, 치수 유지 패턴을 구성하는 재료와, 배선 패턴을 구성하는 재료가 동일하면, 배선 패턴과 동시에 동일한 공정에서 치수 유지 패턴을 형성할 수 있기 때문에 바람직하다. 또한, 치수 유지 패턴은 배선 패턴이 형성되어 있는 면과는 반대측의 면(이면)에 형성될 수도 있다. 이러한 경우에는, 배선 패턴과는 가요성 절연 필름을 개재시켜 절연되어 있기 때문에, 배선간의 단락의 걱정이 전혀 없고, 반도체칩 실장 부분이나 외부 장치(디스플레이 패널) 접속 부분의 직하 또는 그 근방에 배치하는 것이 가능하다.
치수 유지 패턴은 도시한 바와 같이, 패턴 영역 전체면에 걸쳐 솔리드상으로 형성될 수도, 또는 격자상이나 메쉬 형상으로 형성되는 등과 같이, 패턴 영역 내의 일부에만 형성될 수도 있다.
치수 유지 패턴은 도 2a, 2c, 2d 및 도 3a 등과 같이, 배선에 평행한 부분을 구성하는 돌기 부분을 가질 수도 있다. 이러한 경우에는, 보다 큰 치수 유지 패턴이 설계 가능해지기 때문에, 치수 안정성을 향상시킬 수 있다. 또한, 돌기 부분이 내측 리드의 에칭 또는 도금 모조 패턴이 되기 때문에, 내측 리드 부분의 에칭이나 도금을 보다 균일하게 할 수 있게 된다.
[COF의 제조]
본 발명의 COF 테이프는 동박 등의 금속박에 폴리이미드 전구체 바니시를 도포하고, 가열하여 이미드화시키는 등, 금속층 상에의 수지의 캐스팅에 의한 제조 방법, 폴리이미드 필름 등의 가요성 절연 필름 상에 직접적으로 금속을 증착 등의 수단으로 금속화하고, 추가로 전해 도금으로 소정의 두께까지 금속층을 형성하는 등, 가요성 절연 필름 상에의 금속층의 성장에 의한 제조 방법, 또는 폴리이미드 필름 등의 가요성 절연 필름과 금속박을 준비하고, 이들을 폴리이미드 접착제 등의 적절한 접착제를 개재시켜 접착하는 것에 의한 제조 방법 등이 있다.
그 후, 배선 패턴을 세미 애디티브법, 서브트랙트법, 애디티브법 등의 방법으로 형성할 수 있다. 상술한 바와 같이, 치수 유지 패턴은 배선 패턴과 동시에 동일한 공정에서 형성되는 것이 바람직하다.
<실시예 1>
두께 38 ㎛의 폴리이미드 필름(Kapton E(상품명), DuPont사 제조) 상의 전체면 상에 스퍼터링에 의해서 구리층을 4 ㎛의 두께로 형성하였다. 이 구리층 상에 포토레지스트 필름을 부착하고, 배선 패턴상으로 노광·현상하고, 배선 패턴 이미지로 구리층을 노출시켰다. 노출된 구리층 상에 14 ㎛의 두께로 구리를 전해 도금하였다. 이어서, 알칼리성 수용액으로 레지스트를 박리·제거한 후에, 염화 제2 철 수용액을 포함하는 에칭 용액 중에, 필름을 침지하여 에칭을 행하고, 도금되지 않은 부분의 구리층을 제거하여, 폴리이미드 필름 상에 구리 배선층을 갖는 COF 테이프를 64장 제조하였다. 얻어진 COF 테이프의 구성은 이하와 같다.
대조 시료(치수 유지 패턴이 없는 것)
폴리이미드 필름: 38 ㎛
구리 패턴 두께: 12 ㎛
구리 패턴 폭: 20 ㎛
리드 피치: 50 ㎛
리드 개수: 250개
누적 피치(합계 피치): 12500 ㎛
완전히 동일하게 하여 COF 테이프를 제조했지만, 도 2a에 도시한 바와 같이 구리 패턴과 동일한 면상에 동일한 공정에서 동일한 두께로 치수 유지 패턴도 형성하였다.
[본 발명의 시료]
폴리이미드 필름: 38 ㎛
구리 패턴 두께: 12 ㎛
구리 패턴 폭: 20 ㎛
리드 피치: 50 ㎛
리드 개수: 250개
누적 피치(합계 피치): 12500 ㎛
치수 유지 패턴(a=100 ㎛, b=900 ㎛, c=25 ㎛)
이들 시료의 에칭 전후에서의 치수 변화를 조사한 결과를 도 5(대조 시료) 및 도 6(본 발명의 시료)에 나타낸다. 또한, 이들 폴리이미드 필름은 구리층을 완전히 제거한 경우에, 평균 0.03 ％ 정도의 치수 변화가 발생하는 것을 알 수 있다. 도면 중, -0.03 ％를 LSI(Lower Specification Limit), +0.03 ％를 USL(Upper Specification Limit)로 하고 있다. 도 5 및 6의 결과로부터, 치수 유지 패턴을 형성하지 않은 대조 시료에서는 평균 0.02 ％ 팽창했지만, 치수 유지 패턴을 형성한 본 발명의 시료에서는 0.005 ％ 미만에서만 치수 변화가 발생하였다. 이 결과에 의해, 접속부(리드)의 근방에서 치수 유지 패턴을 형성함으로써, 치수 변화를 억제할 수 있는 것을 알 수 있었다.
<실시예 2> (시뮬레이션에 의한)
[COF 테이프의 열 선팽창 계수에 대한 치수 유지 패턴 두께 및 폴리이미드 두께의 영향]
하기 표 1의 치수 및 물성값을 기초로 하여 COF 테이프의 열 선팽창 계수를 유한 요소 해석 프로그램 ANSYS에서 산출하였다. 각 폴리이미드의 두께에 관해서, 구리층의 두께와 열 선팽창 계수의 관계를 나타내는 그래프를 도 7에 도시한다. 이 도면으로부터, COF 테이프의 열 선팽창 계수는 폴리이미드의 두께가 얇아질수록 구리의 열 선팽창 계수에 근접하는 것을 알 수 있다. 보다 구체적으로는, 25 ㎛ 두께의 폴리이미드 필름에 대하여, 구리 치수 유지 패턴 두께를 3 ㎛ 이상으로 하면, COF 테이프의 열 선팽창 계수는 구리의 것에 근접해진다. 이와 같이, 구리의 치수 유지 패턴을 부착한 COF 테이프는 반도체칩이나 디스플레이 패널 또는 인쇄 회로 기판 등과의 열 압착시의 온도 변화에 의해서, 구리의 물성에 구속된 일정한 치수 변화가 발생한다. 또한, 습도 변화시의 폴리이미드의 치수 변화도 구리의 치수 유지 패턴에 의해서 구속되기 때문에, 습도 변화에 덜 민감해진다.
Figure 112006016345447-PCT00001
<실시예 3> (시뮬레이션에 의한)
[치수 유지 패턴에 의한 배선 리드 응력 완화 효과]
표 1의 물성값을 기초로 하여 COF 테이프의 배선 리드에 가하는 응력을 유한 요소 해석 프로그램 ANSYS에서 산출하였다. 또한, 배선폭을 10 ㎛로 하고, 배선 두께를 5 ㎛로 하며, 구리 치수 유지 패턴은 배선 패턴과는 반대측의 면에 전체면에 걸쳐 두께를 5 ㎛로 하여 형성되는 것으로 한다(본 발명의 한 실시 양태). 또한, 대조군으로서 구리 치수 유지 패턴을 형성하지 않는 경우에도 응력을 산출한다. 온도를 200 ℃ 변화시킨 경우 리드에 발생하는 응력을 각각 산출하면, 본 발명의 실시 양태에서는 1.82×10-10 내지 1.78×10-5 kgf/㎛2, 한편 대조군에서는 6.59×10-8 내지 8.5×10-6 kgf/㎛2로 산출되었다. 이 결과로부터, 치수 유지 패턴은 리드에 발생하는 응력을 효과적으로 감소할 수 있다는 것을 알 수 있다.
본 발명의 COF 테이프에서는, 치수 유지 패턴이 복수개의 리드 배선을 횡단하도록 형성되어 있다. 이 때문에, 금속층(예를 들면, 구리)/가요성 절연 필름(예를 들면, 폴리이미드)의 적층체의 제조시에 축적된 가요성 절연 필름 중에 잔류한 응력은 치수 유지 패턴에 의한 필름의 구속을 위해, 금속층의 에칭 제거 후에도 내측 리드 및 외측 리드의 근방에서 개방되지 않는다. 이 때문에, 가요성 절연 필름의 열팽창 또는 수축에 의한 누적 피치의 예측하기 곤란한 치수 변동을 방지할 수 있다.
또한, 치수 유지 패턴에 의한 필름의 구속을 위해, 습도에 의한 치수 변화를 받기 어렵고, 습도 관리를 엄격하게 행할 필요성이 감소되거나 없어진다.
또한, COF 테이프의 누적 피치 사이의 열 팽창 계수는 치수 유지 패턴의 열 팽창 계수에 대응하는 것이 되기 때문에, 가열시의 치수 변화를 설계에 미리 포함시키는 것이 용이하게 가능해진다.

Claims (5)

  1. 가요성 절연 필름의 표면 상에 복수개의 병렬로 배열한 배선을 포함하는 배선 패턴이 형성되어 있으며,
    여기서, 상기 가요성 절연 필름의 상기 표면 및(또는) 그것과 반대측의 면상에서, 상기 배선 패턴의 반도체칩과의 접속부 및(또는) 외부 장치와의 접속부의 근방에 있어서, 상기 병렬로 배열한 배선의 2개 이상의 폭 방향을 횡단하도록 치수 유지 패턴이 형성되어 있는 것인 칩 온 플렉스(COF) 테이프.
  2. 제1항에 있어서, 상기 배선 패턴의 반도체칩과의 접속부 및(또는) 외부 장치와의 접속부의 근방에 있어서, 상기 가요성 절연 필름의 상기 배선 패턴이 형성된 표면과 동일한 표면에 상기 치수 유지 패턴이 형성되어 있는 것인 칩 온 플렉스(COF) 테이프.
  3. 제1항에 있어서, 상기 배선 패턴의 반도체칩과의 접속부 및(또는) 외부 장치와의 접속부의 근방에 있어서, 상기 가요성 절연 필름의 상기 배선 패턴이 형성된 표면과는 반대측의 면에 치수 유지 패턴이 형성되어 있는 것인 칩 온 플렉스(COF) 테이프.
  4. 제1항에 있어서, 상기 치수 유지 패턴은 상기 배선 패턴과 동시에 형성되는 것인 칩 온 플렉스(COF) 테이프.
  5. 제3항에 있어서, 상기 가요성 절연 필름의 상기 표면과 반대측의 면의 일부분에 치수 유지 패턴이 형성되어 있고, 상기 가요성 절연 필름의 굴곡 부분에는 치수 유지 패턴이 존재하지 않는 것인 칩 온 플렉스(COF) 테이프.
KR1020067004710A 2003-09-10 2004-08-03 치수 유지 패턴을 갖는 칩 온 플렉스 테이프 KR20060119937A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00318639 2003-09-10
JP2003318639A JP2005086098A (ja) 2003-09-10 2003-09-10 チップオンフレックス（ｃｏｆ）テープ

Publications (1)

Publication Number Publication Date
KR20060119937A true KR20060119937A (ko) 2006-11-24

Family

ID=34308526

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067004710A KR20060119937A (ko) 2003-09-10 2004-08-03 치수 유지 패턴을 갖는 칩 온 플렉스 테이프

Country Status (6)

Country Link
EP (1) EP1665378A1 (ko)
JP (1) JP2005086098A (ko)
KR (1) KR20060119937A (ko)
CN (1) CN1849706A (ko)
TW (1) TW200511652A (ko)
WO (1) WO2005027221A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7906374B2 (en) 2008-02-18 2011-03-15 Himax Technologies Limited COF packaging structure, method of manufacturing the COF packaging structure, and method for assembling a driver IC and the COF packaging structure thereof

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5092284B2 (ja) * 2006-05-31 2012-12-05 凸版印刷株式会社 Ｉｃチップ貼り合わせ用ｔｏｃ用構造体
JP4464990B2 (ja) * 2007-05-22 2010-05-19 トヨタ自動車株式会社 配線基板及びその製造方法
JP5985940B2 (ja) * 2012-09-18 2016-09-06 東レ・デュポン株式会社 タブレット端末向けｃｏｆ用基板
JP7016147B2 (ja) * 2017-11-29 2022-02-04 深▲セン▼通鋭微電子技術有限公司 チップオンフィルム型半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0777228B2 (ja) * 1987-06-23 1995-08-16 三菱電機株式会社 テ−プキヤリア
KR100476524B1 (ko) * 1997-12-31 2005-08-29 삼성전자주식회사 엘씨디모듈용테이프캐리어패키지
JP3523536B2 (ja) * 1999-08-06 2004-04-26 シャープ株式会社 半導体装置及びその製造方法、並びに液晶モジュール及びその搭載方法
US20010010947A1 (en) * 1999-11-22 2001-08-02 Advanced Semiconductor Engineering, Inc. Film ball grid array (BGA) semiconductor package
US6740962B1 (en) * 2000-02-24 2004-05-25 Micron Technology, Inc. Tape stiffener, semiconductor device component assemblies including same, and stereolithographic methods for fabricating same
JP3866058B2 (ja) * 2001-07-05 2007-01-10 シャープ株式会社 半導体装置、配線基板及びテープキャリア

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7906374B2 (en) 2008-02-18 2011-03-15 Himax Technologies Limited COF packaging structure, method of manufacturing the COF packaging structure, and method for assembling a driver IC and the COF packaging structure thereof

Also Published As

Publication number Publication date
CN1849706A (zh) 2006-10-18
EP1665378A1 (en) 2006-06-07
JP2005086098A (ja) 2005-03-31
TW200511652A (en) 2005-03-16
WO2005027221A1 (en) 2005-03-24

Similar Documents

Publication Publication Date Title
US7671454B2 (en) Tape carrier, semiconductor apparatus, and semiconductor module apparatus
KR100667642B1 (ko) 플렉시블 배선 기판, 플렉시블 배선 기판을 사용한 반도체장치 및 전자기기, 및 플렉시블 배선 기판의 제조방법
TW200522828A (en) Printed wiring board and semiconductor device
EP2077701A2 (en) Flexible film and display device comprising the same
KR100947608B1 (ko) 연성 필름
US20070023877A1 (en) Chip on flex tape with dimension retention pattern
EP2086297B1 (en) Printed circuit board and method of manufacturing the same
KR100955439B1 (ko) 반도체 장치용 테이프 캐리어, 반도체 장치의 제조 방법,반도체 장치 및 반도체 모듈 장치
EP2073613B1 (en) Flexible film and display device comprising the same
KR100861246B1 (ko) Ｃｏｆ필름 캐리어 테이프 및 그 제조 방법
JP2008177618A (ja) フレキシブル配線基板、及びそれを用いた半導体装置および電子機器
KR20060119937A (ko) 치수 유지 패턴을 갖는 칩 온 플렉스 테이프
JP3555502B2 (ja) Ｃｏｆ用ｔａｂテープキャリアの製造方法
JP2001036246A (ja) 配線基板およびこれを用いた多層配線基板
KR100896439B1 (ko) 연성 필름
JP4260098B2 (ja) プラズマディスプレイ用プリント配線基板およびその製造方法
JP2008243899A (ja) 回路基板の製造方法および回路基板
JP3997629B2 (ja) 補強シート付ｔａｂ用フィルムキャリアテープ
JP2003289087A (ja) 配線基板、半導体装置及びその製造方法、パネルモジュール並びに電子機器
JP3604348B2 (ja) 電子部品実装用基板の反り低減方法
JP2001024035A (ja) Ｔａｂ用フィルムキャリアテープ及びその製造方法
KR20100096496A (ko) 향상된 유연성과 강성을 갖는 폴리이미드 필름과 연성 동박적층판
JP2000012625A (ja) 電子部品実装用フィルムキャリアテープおよび電子部品実装用フィルムキャリアテープの製造方法
US20090266587A1 (en) Flexible printed circuit board and method of forming fine pitch therein
JPH11307594A (ja) 電子部品実装用フィルムキャリアテープおよび半導体素子

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid