CN1849706A - 具有尺寸保留图形的软膜覆晶带 - Google Patents

具有尺寸保留图形的软膜覆晶带 Download PDF

Info

Publication number
CN1849706A
CN1849706A CNA2004800259472A CN200480025947A CN1849706A CN 1849706 A CN1849706 A CN 1849706A CN A2004800259472 A CNA2004800259472 A CN A2004800259472A CN 200480025947 A CN200480025947 A CN 200480025947A CN 1849706 A CN1849706 A CN 1849706A
Authority
CN
China
Prior art keywords
wiring
cof
band
dimension retention
retention pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004800259472A
Other languages
English (en)
Inventor
山崎英男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
3M Innovative Properties Co
Original Assignee
3M Innovative Properties Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 3M Innovative Properties Co filed Critical 3M Innovative Properties Co
Publication of CN1849706A publication Critical patent/CN1849706A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

提供一种具有在保持键合性能的同时增加累积间距的精确度的软膜覆晶(COF)带。[解决问题的方法]一种具有布线图形的软膜覆晶(COF)带，该布线图形包括在柔性绝缘膜的表面上平行布置的大量布线，其中在所述柔性绝缘膜的所述表面上和/或在与其相反的薄膜的侧表面上形成尺寸保留图形，以便交叉在所述布线图形与半导体芯片和/或外部装置的连接部分附近平行布置的至少两个所述布线的宽度方向。

Description

具有尺寸保留图形的软膜覆晶带
技术领域
本发明涉及用于半导体器件的软膜覆晶(chip on flex)(COF)带，其中半导体芯片被安装在柔性基板上。
背景技术
具有在柔性基板上安装的半导体芯片的半导体器件广泛地用于各种电子设备产品的布线和连接部分，诸如个人电脑、个人电脑的终端设备、硬盘驱动器(HDD)、个人数字助理(PDA)、数字通用盘(DVD)、移动电话和液晶显示板(LCD)。因而这种半导体器件可以图示为通常使用的载带式封装(TCP)和近年来开始经常使用软膜覆晶(COF)(也称为“薄膜覆晶(chip on film)”)。在以上产品的各个领域中，强烈地寻求电子设备的更高密度安装和更大的显示面板，以及在用于液晶显示器(LCD)的集成电路(IC)封装中，对更精细间距、更高分辩率的需求正在增加，以及增加带弯曲的能力。为了满足这些需求，常规的载带式封装(TCP)被替换为软膜覆晶(COF)。
载带式封装(TCP)带具有用于安装集成电路(IC)芯片的器件孔。在引线的连接部分，布置在这种器件孔中的IC芯片被电连接，引线的连接部分指由薄的金属线制成的内引线，以及以所谓的“跨引线(flying lead)”的形式存在。另一方面，软膜覆晶(COF)带没有器件孔，IC芯片被安装在带上，且被直接连接到作为带上的布线层而存在的内引线的连接部分，因此与TCP带相比，可以更容易地获得更精细的间距。
安装软膜覆晶(COF)带之后，为了将各种产品放入预定的位置中，通常COF带必须被弯曲。为了便于弯曲和使弯曲之后的排斥力最小，通常使用双层的软膜覆晶(COF)带，该COF带包括作为基板的薄(25或38μm厚度)柔性绝缘膜，以及在其上粘附金属层作为布线层。这种双层的COF带通过其中在诸如聚酰亚胺的柔性绝缘膜上形成金属层的生长金属层的方法、其中在金属箔的表面上涂敷诸如聚酰亚胺清漆的树脂膜前体，接着进行用于固化的热处理和溶剂除去的浇铸方法、或其中通过诸如热塑性聚酰亚胺胶粘剂的合适的粘结方式层叠诸如铜箔的金属薄和诸如聚酰亚胺膜的柔性绝缘膜的粘结方法来制造。从电路形成的观点，这种双层的COF带通常通过其中在柔性绝缘膜上形成抗蚀剂图形，然后在抗蚀剂图形间隙中生长诸如铜的布线金属的相加法、其中在柔性薄膜上形成诸如铜的电极金属层，以便形成抗蚀剂图形，然后通过使用该电极金属层作为馈送层，生长诸如铜的金属布线的半相加法、其中由金属层和柔性绝缘膜的叠层在布线图形图像中刻蚀金属层以便在柔性绝缘膜上形成布线电路的相减法等来形成。
通常COF带具有在柔性绝缘膜(主要是聚酰亚胺膜)的表面上涂敷的电路布线，以及使用有在其上安装的半导体芯片，诸如用于液晶显示板(LCD)、等离子显示板(PDP)、有机电致发光(EL)显示器等的平面显示板的驱动器。COF带安装有用于连接到显示板元件部分或印刷电路板的连接部分(通常，称为“外引线”)，以及安装有用于连接到集成电路(IC)的芯片连接部分(通常，称为“内引线”)。
为了提高更精细间距的可靠性，通常采取措施提高连接部分的粘附性能，以防止导线断裂等。例如，在日本未审查专利公报(Kokai)号2001-201757中，在液晶显示器中，其中用于连接液晶显示器部分的多个外引线端子和连接到驱动电路部分的外引线端子被各向异性导电膜(ACF)连接，在用于连接到液晶显示器部分的外引线端子附近布置加固部件，以便分散和减轻带中产生的应力。这些导致提高具有各向异性导电膜(ACF)的外引线的粘结性能和提高电连接的可靠性。
日本未审查专利公报(Kokai)2002-124544公开了在平行于这两个内引线的布线方向的两个相邻内引线之间形成虚拟引线。这方法试图阻止由于热应力引起的内引线部分的断裂。
另一方面，尽管软膜覆晶(COF)带需要弯曲能力，当电路的间距变得更精细时，更可能经常发生由于弯曲的导线断裂，由此导致弯曲能力被减小的趋势。由此，尽管在日本未审查专利公报(Kokai)号5-3228和日本专利3169039中，为了提高带的弯曲能力，使用具有50和75μm厚度的较硬的聚酰亚胺膜，通过除去形成弯曲部分的缝隙中的聚酰亚胺，然后用挠性树脂涂敷露出的铜引线，提高弯曲性能。此外，在日本未审查专利公报(Kokai)号10-32227中，通过使弯曲部分铜引线的厚度更薄提高弯曲性能。此外，在日本未审查专利公报(Kokai)2001-53108中，通过将塑料增强膜粘贴到COF带的反面，有可能制造具有优异的弯曲性能的薄基体膜。
如上所述可以看到，随着COF带的布线电路的间距变得越来越精细，常规技术运用各种默许(connivances)来阻止布线破裂和保持弯曲性能。但是，由于布线电路的间距更精细，多个引线(累积间距)之间的距离的小偏差也致使其难以将引线连接端子的连接部分与半导体芯片或与显示部分的连接部分连接。
通常，在金属层和变为用于COF带的材料的柔性绝缘膜的叠层中，由于诸如叠层制造过程中的张力和热量的条件，有剩余的内应力。在布线图形的形成过程中，在没有金属层的区域释放这种应力，以及引起膨胀或收缩，导致尺寸变化。这种柔性绝缘膜中的应力随其表面上的区域而变化，以及因此预测尺寸变化是困难的。此外，由于半导体芯片或显示板的热膨胀系数不同于COF带的柔性绝缘膜(例如，聚酰亚胺)的热膨胀系数，在用于半导体芯片安装或显示板连接的加热时，由那些材料形成布线时，COF带上的累积间距变得不同，因此在COF的设计中应该预先考虑这种尺寸变化。
日本未审查专利公报(Kokai)号2001-201757和日本未审查专利公报(Kokai)号2002-124544中描述的加固部件和虚拟引线的确可以显示出抑制平行于布线的方向产生的热应力，以便防止导线断裂的效果，但是它们不能防止累积间距的不可预测的尺寸变化。因此，现有技术不能提高累积间距的精确度。而且，由于所描述的加固部件和虚拟引线不在多个布线之间延伸，由于来自柔性绝缘膜的热膨胀系数的影响，在横穿布线的方向上COF的总的热膨胀系数变得较大。
发明内容
[本发明将要解决的问题]
因此，本发明的至少一个实施例的目的是提供一种在保持弯曲性能的同时增加累积间距精确度的软膜覆晶(COF)带。
[解决问题的方法]
根据本发明的一个方面，提供一种具有布线图形的软膜覆晶(COF)带，布线图形包括在柔性绝缘膜的表面上平行布置的大量布线，
其中
在所述柔性绝缘膜的所述表面上和/或在与其相对的薄膜的侧表面上形成尺寸保留图形，以便交叉在所述布线图形与半导体芯片和/或外部装置的连接部分附近平行布置的至少两个所述布线的宽度方向。
[发明效果]
这种带可以防止由于柔性绝缘膜的热膨胀或收缩引起的累积间距的不可预测的尺寸偏差。结果，即使具有精细间距的布线的带也可以被连接到半导体芯片和外部装置(例如，显示板和印制电路板)，具有高连接可靠性。由于累积间距之间的COF带的热膨胀系数对应于尺寸保留图形的热膨胀系数，因此在设计中，也可以引入加热期间的预计尺寸变化。
附图说明
图1示出了软膜覆晶(COF)带的一个方面的顶视图。
图2(a)、2(b)、2(c)和2(d)示出了本发明的COF带的内引线部分的放大顶视图；
图3(a)和3(b)示出了本发明的COP带的外引线部分的放大顶视图；
图4(a)，4(a′)，4(b)，4(b′)，4(c)，4(c′)，4(d)，4(d′)，4(e)，4(e′)，4(f)和4(f′)示出了本发明的COF带的顶视图和剖面图；
图5示出在刻蚀(控制样品)之前和之后对加工例子1中的样品的尺寸变化的研究结果；
图6示出在刻蚀(本发明的样品)之前和之后对加工例子1中的样品的尺寸变化的研究结果；
图7示出了铜层的厚度和对于每个聚酰亚胺厚度的线膨胀系数的关系。
具体实施方式
下面将说明本发明的软膜覆晶(COF)带的优选实施例。
在此使用的术语“连接部分的附近”意味着邻近连接部分的区域，但是基本上不与其接触。具体，如果在具有布线图形薄膜的表面(前表面)上存在尺寸保留图形，那么它是其中布线图形的布线不互相短路的范围。如果在没有布线图形薄膜的表面(相反的侧表面或后表面)上存在尺寸保留图形，那么它是对应于直接在连接部分下面或围绕连接部分的范围。
术语“布线图形”意味着形成在柔性绝缘膜上的大量布线的组件。
术语“布线图形的连接部分”意味着对应于布线的端部区域(引线)的连接部分，以及包括与半导体芯片连接的内引线的连接部分和与诸如显示板或印刷电路板的外部设备连接的外引线连接部分。
术语“交叉或横穿平行布置的至少两个布线的宽度方向”意味着基本上沿两个或更多平行布线的连接部分(引线)之间或当中延伸的线的方向延伸至少与该直线相同的长度。
现在将参考附图说明本发明的实施例。但是，应当指出，本发明不被这些特定的实施例限制。图1示出了软膜覆晶(COF)带的一个实施例的顶视图。所示的软膜覆晶(COF)带10示出以TAB带形式形成的、用于平板显示器的驱动器作为例子。在柔性绝缘膜1(带基板)上已形成了布线图形。布线从输入端外引线2(用于输入的连接部分)连接到内引线3(至半导体芯片的连接部分)，还从内引线3连接到输出端外引线4(用于输出的连接部分)。尽管未示出，但是输入端外引线2被连接到印刷电路板，以及，另一方面，输出端外引线4被连接到显示板。除输入端外引线2、内引线和输出端外引线4之外的布线部分用抗焊剂(或覆层)5覆盖，以保证绝缘态。
至于柔性的绝缘膜1，使用具有在安装半导体芯片及其他部分时抵抗热量的抗热性、防止短路的电绝缘性能以及抵抗应力的机械强度的那些柔性树脂膜。至于这种薄膜1，可以提及例如，树脂膜诸如聚酰亚胺、聚酯、聚酰胺、聚醚醚酮、聚醚砜以及液晶薄膜，以及从抗热性、机械强度、电绝缘性能等的观点，聚酰亚胺膜是优选的。
在柔性绝缘膜上已形成了布线图形。布线图形通常由诸如铜、镍、铬、金和银的导电金属形成。如图1所示，布线图形包括输入端外引线2、内引线3、和输出端外引线4，作为在端部区域的连接部分平行布置的大量布线。
图2(a)和2(b)示出了本发明的COF带的内引线部分的放大顶视图，具有各种形式的尺寸保留图形。在由平行布置的大量布线制成的内引线3附近，在与内引线3相同的表面(前表面)上布置了尺寸保留图形6，以便交叉至少两个布线的宽度方向，“a”是在图2(a)中的垂直方向上的内引线和尺寸保留图形之间的距离。“b”是在图2(a)中的垂直方向上的尺寸保留图形的最小宽度。“c”是在水平方向上的突出部分尺寸保留图形的宽度，突出部分尺寸保留图形存在于在图2(a)中的垂直方向上延伸的内引线当中的最左侧内引线和在图2(a)中的水平方向上延伸的内引线之间。尺寸保留图形的尺寸根据半导体芯片的尺寸而改变。图2(a)中“a”通常是从15至100μm。图3(a)和3(b)示出了本发明的COF带的外引线部分的放大顶视图。在由平行布置的大量布线制成的外引线2或4附近，在与外引线2或4相同的表面(前表面)上布置尺寸保留图形6，以便交叉至少两个布线的宽度方向。在图2(a)至2(d)中，由虚线表示的区域是安装半导体芯片的位置。在图3(a)和3(b)中，由虚线表示的区域是安装显示板的位置。最初，由于诸如具有金属层的叠层的薄膜制造过程中的张力或热量的影响，在柔性的绝缘膜中积累应力。在通过刻蚀导致尺寸变化的布线图形形成过程中，薄膜中的这种应力被释放。在薄膜的整个表面上薄膜中积累的应力并不均匀，因此由于在整个表面上热量极大地变化，在应力消除之后尺寸变化，且难以被预测。而且，该薄膜的热膨胀系数大于金属层的热膨胀系数，该热膨胀系数在更高的温度下更大，(由DuPont制造的(KaptonEN(商品名))的热膨胀系数在60℃时约为1.0×10-5/℃，在290℃时约为1.8×10-5/℃)。根据本发明，尺寸保留图形约束引线间距之间的间距，因此，刻蚀之前的键合时和设计时大量引线的引线间距(累积间距)和刻蚀之后的累积间距之间的尺寸变化可以被抑制。尽管诸如聚酰亚胺的树脂膜通过湿气吸收膨胀(由于湿气改变(由DuPont制造的KaptonEN(商品名)，热膨胀系数)约为1.6×10-5/RH％，因为被尺寸保留图形约束，由于湿气改变，增加减小的膨胀。这使之可以增加累积间距的精确度，而没有精确的湿度控制，结果半导体芯片可以被连接，具有电连接可靠性。
至于尺寸保留图形的形状，图2(a)是最有效的，但是通过除去左侧和右侧上的凸出，如图2(b)所示，在相同的区域上可以布置更多引线。此外，通过将图形分开，如图2(c)和(d)所示，可以在分开的区域设计布线。
根据本发明的另一方面，可以在与其上形成了柔性绝缘膜1的布线图形的表面相反的表面上(后表面)布置尺寸保留图形6′。图4(a)至(4′)(图4(a)至图4(f)和图4(a′)至图4(f))示出了COF带的顶视图和其中具有尺寸保留图形6′的区域被画斜阴影线的截面。在图4(a)和(a′)中，在除用于传送TAB带的定位孔之外的整个表面上布置尺寸保留图形6′。在此情况下，不必在整个后表面上形成的金属层上进一步形成图形。在图4(b)和(b′)中，尺寸保留图形6′已被分为在薄膜的宽度方向上延伸的两个部分。因此，在两个尺寸保留图形6′之间有缝隙状的区域，该区域没有图形7。在此情况下，薄膜可以在该缝隙位置7处弯曲，以及可以保证弯曲性能。在图4(c)和(c′)中，在用于半导体芯片的安装和外部装置(显示板)的连接过程中使用对准的标记部分提供没有图形的区域8，以及存在没有图形的缝隙状区域7，如图4(b)和图4(b′)。这使之易于通过光透射法对准带图形。在图4(d)和(d′)中，在半导体芯片的安装部分和用于外部装置(显示板)的连接部分提供没有图形的区域9，以及存在没有图形的缝隙状区域7，如图4(b)和图4(b′)。这使之可以在安装的时候通过薄膜观察该连接部分。此外，在安装的时候，连接部分可以被有效地加热。图4(e)和(e′)以及图4(f)和(f′)仅仅在用于半导体芯片的安装部分和用于外部装置(显示板)的连接部分附近提供尺寸保留图形。这使之可以影响累积间距的尺寸的稳定性，稍微损失COF带的柔韧性。
如上所述，本发明的尺寸保留图形形成为交叉在布线图形的连接部分附近平行布置的至少两个布线的宽度方向。通过交叉平行布置的两个或更多布线的宽度方向延伸，物理地约束该布线。结果，即使在用于布线图形形成的刻蚀时或键合过程中，也不会发生相邻布线的累积间距增加至不可预测的数量。为了允许这种功能的表现，优选尺寸保留图形具有与构成布线图形的材料相类似的性能。该材料的质量或尺寸保留图形的厚度可以不同于布线图形，但是优选热膨胀系数是相同的。当热膨胀系数相同时，不仅可以设计布线间距，假定在连接部分附近的热膨胀系数接近用于布线图形材料的热膨胀系数，而且该薄膜的膨胀系数接近布线图形材料的膨胀系数，结果基于该薄膜的热膨胀系数和布线图形材料的热膨胀系数的差异，冷-热循环过程中的导线断裂可以被阻止。根据上述情况，构成布线图形和构成尺寸保留图形的材料更优选是相同的，以及最优选两者都是铜金属。
如上所述，在与其上形成了布线图形的相同表面上可以形成尺寸保留图形。在此情况下，优选构成尺寸保留图形的材料与构成布线图形的材料相同，由于它允许在相同步骤中尺寸保留图形的形成与布线图形的形成同时。尺寸保留图可以形成形在与其上形成了布线图形的表面相反的表面(后表面)上。在此情况下，由于布线图形通过柔性绝缘膜绝缘，不为布线之间的短路而担心，因此也可以将它们直接布置在半导体芯片安装部分或外部装置(显示板)的连接部分下面或附近。
如图所示，可以以固体形式在整个表面形成尺寸保留图形，或可以仅仅形成在部分构图的区域中，如以栅格形式或网孔形式。
尺寸保留图形可以具有构成平行于布线的部分的凸出部分，如图2(a)，(c)，(d)和图3(a)。在此情况下，可以设计更大的尺寸保留图形，因此可以提高尺寸稳定性。而且，由于由内引线的刻蚀或电镀，凸出部分变为虚拟图形，可以致使内引线部分的刻蚀或电镀更均匀。
COF的制备
本发明的COF带可以通过在金属层上浇铸树脂的方法、在柔性绝缘膜上生长金属层的方法、其中制备诸如聚酰亚胺膜的柔性绝缘膜和金属箔，然后通过诸如聚酰亚胺胶粘剂的适当粘合剂等粘接的方法来制造，所述在金属层上浇铸树脂的方法，例如，其中在诸如铜箔的金属箔上涂敷聚酰亚胺前体清漆，然后被加热以亚胺脂化(imidated)，所述在柔性绝缘膜上生长金属层的方法，例如，通过汽相淀积等在柔性绝缘膜上直接金属化金属，然后通过电解电镀使金属层形成至预定厚度。
接着，可以通过诸如半相加法、相减法和相加法的这种方法来形成布线图形。如上所述，尺寸保留图形优选在相同步骤中与布线图形同时形成。
例子
加工例子1
通过溅射在具有38μm厚度的聚酰亚胺膜(由DuPont制造的KaptonEN(商品名))的整个表面上形成4μm厚度的铜层。在该铜层上粘附光刻胶膜，光刻胶膜被用布线图形曝光并显影，以便露出布线图形图像中的铜层。在露出的铜层上，铜被电解电镀至14μm的厚度。接着，用碱性水溶液剥落并除去抗蚀剂，然后该薄膜被浸于蚀刻液中，该蚀刻液包括用于刻蚀的含水氯化铁溶液，以及未电镀部分的铜层被除去，以此方式制备64个COF带，COF带具有在聚酰亚胺膜上的铜布线层。如下获得COF带的结构：
控制样品(没有尺寸图形)
聚酰亚胺膜：38μm
铜图形的厚度：12μm
铜图形的宽度：20μm
引线间距：50μm
引线的数目：250
累积间距(总间距)：12500μm
用完全类似的方法，制造COF带，以及用相同的步骤中在相同表面上也形成与铜图形相同厚度的尺寸保留图形，如图2(a)所示。本发明的样品
聚酰亚胺膜：38μm
铜图形的厚度：12μm
铜图形的宽度：20μm
引线间距：50μm
引线的数目：250
累积间距(总间距)：12500μm
尺寸保留图形(a＝100μm，b＝900μm，c＝25μm)
在图5(控制样品)中和图6(本发明的样品)中示出了刻蚀之前和之后对这些样品的尺寸变化的研究结果。已知当铜层被完全除去时，这些聚酰亚胺膜显示出平均约0.03％的尺寸变化。在图中，-0.03％被设为LSI(下特定极限)，以及+0.03％被设为USI(上特定极限)。从图5和6的结果，在不形成尺寸保留图形的控制样品中具有平均0.02％的膨胀，在形成尺寸保留图形的本发明的样品中仅仅观察到小于0,005％的尺寸变化。这些结果表明通过在连接部分(引线)附近形成尺寸保留图形可以抑制尺寸变化。
加工例子2(通过模拟)
尺寸保留图形的厚度的效果和与COF带的热线膨胀系数相关的聚酰亚胺膜的厚度
基于下列表1中描述的尺寸和物理值，使用有限元分析编程ANSYS计算COF带的热线性膨胀的系数。对于每个聚酰亚胺的厚度，在图7中示出了表示铜层的厚度和热线膨胀系数的关系的曲线。该图表明，当聚酰亚胺的厚度变薄时，COF带的热线膨胀系数变得更接近铜的热线膨胀系数。更具体地，对于25μm厚度聚酰亚胺膜，当铜尺寸保留图形的厚度是3μm以上时，COF带的热线膨胀系数变得更接近铜的热线膨胀系数。以此方式，通过与半导体芯片、显示板或印刷电路板的热压键合过程中的温度改变，具有铜的尺寸保留图形的COF带形成被铜的物理性能约束的一致尺寸变化和湿气改变过程中聚酰亚胺的尺寸变化也被铜的尺寸保留图形约束，因此它较少受湿气改变影响。
表1：用于计算COF带的线膨胀系数的尺寸和物理值
  项目   聚酰亚胺   铜
厚度 12.5，25，38μm   前侧布线：5μm后侧尺寸保留图形：1，3，5，9μm
  铜布线   -   L/S＝10/10μm
  热线膨胀系数   20ppm   15ppm
  弹力的杨氏模量   5.8×10-4kgf/μm2(580kgf/mm2)   1.3×10-2kgf/μm2(13236kgf/mm2)
  泊松比   0.300   0.343
加工例子3(通过模拟)
通过尺寸保留图形的消除布线引线的应力的效果
基于表1中描述的物理值，使用有限元分析编程ANSYS计算施加于COP带的布线引线上的应力。假定布线宽度是10μm，布线厚度是5μm，与布线图形相反的整个表面(本发明的实施例)上形成5μm厚度的铜尺寸保留图形。因为控制，当不形成铜尺寸保留图形时还计算应力。当温度改变200℃时计算在引线上产生的应力，对于本发明的实施例，它们是1.82×10-10至1.78×10-5kgf/μm2，以及，另一方面，对于控制，它们是6.59×10-8至8.5×10-6kgf/μm2。该结果表明尺寸保留图形可以有效地减小引线中产生的应力。
在本发明的COF带中，尺寸保留图形形成为交叉大量引线布线。因此，由于薄膜被尺寸保留图形约束，即使在金属层的刻蚀除去之后，在内引线或外引线附近不能释放在金属层(例如铜)/柔性绝缘膜(例如聚酰亚胺)的叠层的制造过程中积累的应力以及留在柔性绝缘膜中的应力。因此，可以防止由于柔性绝缘膜的热膨胀或收缩所导致的累积间距的不可预测的尺寸变化。
而且，由于薄膜被尺寸保留图形约束，尺寸变化较少受湿气影响，以及精确的湿度控制的需要变小或避免。
而且，由于对应于尺寸保留图形的累积间距之间的COF带的热膨胀系数，因此在设计中也可以预先引入加热过程中的尺寸变化。

Claims (5)

1.一种具有布线图形的软膜覆晶(COF)带，该布线图形包括在柔性绝缘膜的表面上平行布置的大量布线，其中
在所述柔性绝缘膜的所述表面上和/或在与其相反的薄膜的侧表面上形成尺寸保留图形，以便交叉在所述布线图形与半导体芯片和/或外部装置的连接部分附近平行布置的至少两个所述布线的宽度方向。
2.根据权利要求1的软膜覆晶(COF)带，其中在所述布线图形与半导体芯片的连接部分和/或与外部装置的连接部分附近，在与其上形成所述柔性绝缘膜的所述布线图形的表面相同的表面上形成所述尺寸保留图形。
3.根据权利要求1的软膜覆晶(COF)带，其中在所述布线图形与半导体芯片的连接部分和/或与外部装置的连接部分附近，在与其上形成所述柔性绝缘膜的所述布线图形的表面相反的表面上形成所述尺寸保留图形。
4.根据权利要求1的软膜覆晶(COF)带，其中与所述布线图形同时形成所述尺寸保留图形。
5.根据权利要求3的软膜覆晶(COF)带，其中在与所述柔性绝缘膜的所述表面相反的表面部分上形成所述尺寸保留图形，以及在所述柔性绝缘膜弯曲的部分不存在尺寸保留图形。
CNA2004800259472A 2003-09-10 2004-08-03 具有尺寸保留图形的软膜覆晶带 Pending CN1849706A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP318639/2003 2003-09-10
JP2003318639A JP2005086098A (ja) 2003-09-10 2003-09-10 チップオンフレックス（ｃｏｆ）テープ

Publications (1)

Publication Number Publication Date
CN1849706A true CN1849706A (zh) 2006-10-18

Family

ID=34308526

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004800259472A Pending CN1849706A (zh) 2003-09-10 2004-08-03 具有尺寸保留图形的软膜覆晶带

Country Status (6)

Country Link
EP (1) EP1665378A1 (zh)
JP (1) JP2005086098A (zh)
KR (1) KR20060119937A (zh)
CN (1) CN1849706A (zh)
TW (1) TW200511652A (zh)
WO (1) WO2005027221A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101680094B (zh) * 2007-05-22 2012-08-22 丰田自动车株式会社 待经受臭氧处理的树脂板、布线板及制造布线板的方法
CN109994448A (zh) * 2017-11-29 2019-07-09 夏普株式会社 覆晶薄膜型半导体装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5092284B2 (ja) * 2006-05-31 2012-12-05 凸版印刷株式会社 Ｉｃチップ貼り合わせ用ｔｏｃ用構造体
US7906374B2 (en) 2008-02-18 2011-03-15 Himax Technologies Limited COF packaging structure, method of manufacturing the COF packaging structure, and method for assembling a driver IC and the COF packaging structure thereof
JP5985940B2 (ja) * 2012-09-18 2016-09-06 東レ・デュポン株式会社 タブレット端末向けｃｏｆ用基板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0777228B2 (ja) * 1987-06-23 1995-08-16 三菱電機株式会社 テ−プキヤリア
KR100476524B1 (ko) * 1997-12-31 2005-08-29 삼성전자주식회사 엘씨디모듈용테이프캐리어패키지
JP3523536B2 (ja) * 1999-08-06 2004-04-26 シャープ株式会社 半導体装置及びその製造方法、並びに液晶モジュール及びその搭載方法
US20010010947A1 (en) * 1999-11-22 2001-08-02 Advanced Semiconductor Engineering, Inc. Film ball grid array (BGA) semiconductor package
US6740962B1 (en) * 2000-02-24 2004-05-25 Micron Technology, Inc. Tape stiffener, semiconductor device component assemblies including same, and stereolithographic methods for fabricating same
JP3866058B2 (ja) * 2001-07-05 2007-01-10 シャープ株式会社 半導体装置、配線基板及びテープキャリア

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101680094B (zh) * 2007-05-22 2012-08-22 丰田自动车株式会社 待经受臭氧处理的树脂板、布线板及制造布线板的方法
US8784638B2 (en) 2007-05-22 2014-07-22 Toyota Jidosha Kabushiki Kaisha Resin board to be subjected to ozone treatment, wiring board, and method of manufacturing the wiring board
CN109994448A (zh) * 2017-11-29 2019-07-09 夏普株式会社 覆晶薄膜型半导体装置

Also Published As

Publication number Publication date
TW200511652A (en) 2005-03-16
EP1665378A1 (en) 2006-06-07
KR20060119937A (ko) 2006-11-24
WO2005027221A1 (en) 2005-03-24
JP2005086098A (ja) 2005-03-31

Similar Documents

Publication Publication Date Title
CN1246899C (zh) 半导体装置
JP2006165517A (ja) フレキシブル配線基板、それを用いた半導体装置および電子機器、並びにフレキシブル配線基板の製造方法
CN1873967A (zh) 布线基板、半导体装置及显示模块
CN1949467A (zh) 无芯基板及其制造方法
US20060268213A1 (en) Low-cost flexible film package module and method of manufacturing the same
CN1780532A (zh) 制造刚性－柔性印刷电路板的方法
CN1381833A (zh) 结合柔性布线电路板
CN1694604A (zh) 布线电路板及其制造方法
CN1744799A (zh) 布线电路基板
US20070023877A1 (en) Chip on flex tape with dimension retention pattern
CN1607663A (zh) 带式电路衬底及使用该衬底的半导体芯片封装
CN113096549A (zh) 一种驱动背板及显示装置
KR20090084711A (ko) 배선 회로 기판 및 그 제조 방법
CN114501772B (zh) 柔性印刷电路板、包括其的cof模块和电子设备
US7911048B2 (en) Wiring substrate
CN1849706A (zh) 具有尺寸保留图形的软膜覆晶带
CN1484080A (zh) 有源矩阵基片、具有该基片的液晶显示装置和该基片的制造方法
KR101259844B1 (ko) 리드 크랙이 강화된 전자소자용 탭 테이프 및 그의 제조 방법
KR20090084706A (ko) 배선 회로 기판 및 그 제조 방법
JP2009182228A (ja) 配線回路基板およびその製造方法
JP2008177618A (ja) フレキシブル配線基板、及びそれを用いた半導体装置および電子機器
CN1260790C (zh) 布线基板及其制造方法
CN113811097B (zh) 具有高反射率的电路板及其制备方法
KR20220054102A (ko) 연성 인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스
CN1317750C (zh) 布线基板及其制造方法、半导体装置以及电子机器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication