CN113096549A - 一种驱动背板及显示装置 - Google Patents

一种驱动背板及显示装置 Download PDF

Info

Publication number
CN113096549A
CN113096549A CN202110351467.0A CN202110351467A CN113096549A CN 113096549 A CN113096549 A CN 113096549A CN 202110351467 A CN202110351467 A CN 202110351467A CN 113096549 A CN113096549 A CN 113096549A
Authority
CN
China
Prior art keywords
conductive layer
conductive
pad
layer
driving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110351467.0A
Other languages
English (en)
Other versions
CN113096549B (zh
Inventor
张志�
赵雪梅
王庆浦
邱震
钟腾飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202110351467.0A priority Critical patent/CN113096549B/zh
Publication of CN113096549A publication Critical patent/CN113096549A/zh
Priority to US17/512,507 priority patent/US11532265B2/en
Application granted granted Critical
Publication of CN113096549B publication Critical patent/CN113096549B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0256—Electrical insulation details, e.g. around high voltage areas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/1607—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1426—Driver

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明涉及显示领域，公开一种驱动背板及显示装置，该驱动背板，包括：衬底基板；设置于衬底基板上一侧的第一导电层、设置在所述第一导电层背离所述衬底基板一侧的第二导电层、设置在所述第一导电层和所述第二导电层之间的第一绝缘层；其中，所述第二导电层包括多个焊盘，每一个所述焊盘通过至少两个第一过孔与第一导电层连接。提高第二导电层与绝缘层之间的附着力，使得第二导电层的焊盘与绝缘层之间不易脱落；另外，每一个焊盘与第一导电层之间通过多个第一过孔实现导通，这样，即使焊盘中的部分区域对应的第一过孔受损，焊盘仍然可以通过其他的第一过孔与第一导电层保持良好的导通，提高了第二导电层中的焊盘与第一导电层连接的良率。

Description

一种驱动背板及显示装置
技术领域
本发明涉及显示技术领域，特别涉及一种驱动背板及显示装置。
背景技术
Mini-LED是在小间距LED基础上衍生出来的一种新型LED显示技术。Mini-LED介于传统LED和Micro LED之间，具体LED又称为发光二极管(light emitting diode)，MicroLED又称为微发光二极管(micro light emitting diode)。由于Mini-LED其具有较好的显示效果以及轻薄体验，同时具有较高的对比度、寿命长等优势，因此在高端显示领域使用趋势明显。
发明内容
本发明公开了一种驱动背板及制作方法。
为达到上述目的，本发明提供以下技术方案：
第一方面，本发明提供一种驱动背板，包括：衬底基板；设置于衬底基板上一侧的第一导电层、设置在所述第一导电层背离所述衬底基板一侧的第二导电层、设置在所述第一导电层和所述第二导电层之间的第一绝缘层；
其中，所述第二导电层包括多个焊盘，每一个所述焊盘通过至少两个第一过孔与第一导电层连接。
本申请提供的驱动背板中，第二导电层具有多个焊盘，第一绝缘层与每一个焊盘对应的区域内形成有至少两个第一过孔，每一个焊盘均通过至少两个第一过孔与第一导电层电连接，能够提高第二导电层与第一绝缘层之间的附着力，使得第二导电层的焊盘与第一绝缘层之间不易脱落；另外，每一个焊盘与第一导电层之间通过多个第一过孔实现导通，这样，即使焊盘中的部分区域对应的第一过孔受损，焊盘仍然可以通过其他的第一过孔与第一导电层保持良好的导通，提高了第二导电层中的焊盘与第一导电层连接的良率。
可选地，所述第一过孔的孔径为2μm-40μm。
可选地，每一个焊盘对应的至少两个第一过孔，且同一所述焊盘对应的多个第一过孔至少两个第一过孔的孔径不同。
可选地，所述第一导电层和所述第二导电层之间的第一绝缘层包括多个子层，且部分子层为有机子层，部分子层为无机子层。
可选地，所述焊盘背离所述衬底基板的表面具有凹凸结构。
可选地，所述第一导电层具有多个开口区以及多个导电岛，每一个所述开口区内设有至少一个导电岛，每一个所述导电岛外周与对应的所述开口区的边缘具有间隙；每一个所述焊盘与至少一个所述导电岛电连接。
可选地，所述导电岛外周与对应的所述开口区的边缘的间隙大于或等于一预设值，所述预设值包括制程公差、杂质最大尺寸和预留间距之和。
可选地，所述焊盘通过第一过孔与多个所述导电岛连接，与该焊盘对应的多个导电岛相互独立，或者与该焊盘对应的多个导电岛的至少一部分相互连接。
可选地，所述导电岛的材料与所述第一导电层的材料相同。
可选地，所述导电岛和所述第一导电层的材料为铜。
可选地，所述驱动背板还包括：设置在所述第二导电层背离所述衬底基板一侧的第二绝缘层；所述第二绝缘层设有第二过孔，所述第二过孔将所述焊盘露出。
可选地，每一个所述焊盘和其对应的第二过孔中，所述焊盘背离所述衬底基板的表面具有的凹凸结构在所述衬底基板的正投影位于所述第二过孔在所述衬底基板的正投影内。
第二方面，本发明提供了一种显示装置，包括第一方面任一项所述驱动背板。
附图说明
图1a-图1d为本发明实施例提供的一种驱动背板的制作流程图；
图2为本发明实施例提供的一种驱动背板的俯视图；
图3为图2中的A-A面的剖视图；
图4在图3上进行表面组装技术后的结构示意图；
图5为本发明实施例提供的一种驱动背板在重工后焊盘区出现部分剥离问题的结构的俯视图；
图6为图5中的B-B面的剖视图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
一些电子设备的驱动背板在制作时，需要在衬底基板上层叠设置第一导电层和第二导电层，第一导电层和第二导电层之间设有绝缘层以将两者隔离；以Mini-LED的驱动背板为例，驱动背板的第二导电层形成有焊盘区，焊盘区至少存在以下缺陷：焊盘与绝缘层之间的附着力较差；焊盘在受损或是修复时将会破坏绝缘层上设有的用于连接焊盘和第一导电层的过孔，导致第一导电层和第二导电层的焊盘之间导通性欠佳；第二导电层在进行SMT(Surface Mount Technology)时，保护层集中受热胀缩，导致第二导电层受损而导致的第一导电层和第二导电层之间的导通性欠佳。上述表面安装技术(surface-mounttechnology，SMT)，是一种电子装联技术，此技术是将电子元件，如电阻、电容、晶体管、集成电路等安装到印刷电路板上，并通过钎焊形成电气联结，因此不需为元件的针脚预留对应的贯穿孔。其使用的元件又被简称为表面安装元件(surface-mount devices，SMD)。
本发明提供的实施例中，如图1a、图1b和图1c所示，驱动背板包括衬底基板100、第一导电层200和第二导电层500。第一导电层200设于衬底基板100的一侧，第二导电层500设于第一导电层200背离衬底基板100的一侧。第一导电层200和第二导电层500之间设有第一绝缘层300。
第一导电层200通常用于布置各种信号线，例如公共电压线GND、驱动电压线VLED、源电源线PWR、源地址线DI等。可选的，第一导电层200厚度约为1.5～7μm，其材料包括铜或是其他导电金属，例如可以通过溅射的方式形成例如MoNb/Cu/MoNb的叠层材料，底层MoNb
Figure BDA0003002498450000041
用于提高附着力，中间层Cu用于传递电信号，顶层MoNb
Figure BDA0003002498450000042
用于防氧化。该膜层还可以通过电镀的方式形成，先形成种子层MoNiTi提高晶粒成核密度，电镀后再制作防氧化层MoNiTi。
第二导电层500包括多个焊盘520，并且多个焊盘520具有不同的功能，例如，焊盘520可以用于安装功能元件，例如发光器件、传感器等，还可以用于安装驱动芯片；可选的，第二导电层500厚度约为
Figure BDA0003002498450000043
其材料可以为例如MoNb/Cu/CuNi的叠层材料，底层MoNb用于提高附着力，中间层Cu用于传递电信号，顶层CuNi可兼顾防氧化和固晶牢固性。
针对第二导电层500与第一绝缘层300之间附着力低的问题，如图1a和图1b所示，第一方面，本发明实施例提供了一种驱动背板，包括：衬底基板100；设置于衬底基板100上一侧的第一导电层200、设置在第一导电层200背离衬底基板100一侧的第二导电层500、设置在第一导电层200和第二导电层500之间的第一绝缘层300；
其中，第二导电层500包括多个焊盘520，每一个焊盘520通过至少两个第一过孔310与第一导电层200连接。
需要说明的是，上述实施例提供的驱动背板中，第二导电层500具有的多个焊盘520中，第一绝缘层300与每一个焊盘520对应的区域内形成有至少两个第一过孔310，每一个焊盘520均通过至少两个第一过孔310与第一导电层200电连接，能够提高第二导电层500与第一绝缘层300之间的附着力，使得第二导电层500的焊盘520与第一绝缘层300之间不易脱落。
同时，每一个焊盘520与第一导电层200之间通过至少两个第一过孔310实现导通，这样，即使焊盘520中的部分区域对应的第一过孔310受损，焊盘520仍然可以通过其他的第一过孔310与第一导电层200保持良好的导通，提高了第二导电层500中的焊盘520与第一导电层200连接的良率。
一种具体实施方式中，上述技术方案提供的驱动背板中，第一绝缘层300与每一个焊盘520对应的部位设有至少两个第一过孔310，该至少两个第一过孔310可以有多种排列方式，如，上述第一过孔310可以为多个，其可以组合排列成多行多列的阵列方式，还可以排列成具有多行多列、且每相邻的两行过孔之间相互错位的方式，多行多列的排列方式能够进一步提高焊盘520单位区域内覆盖的第一过孔310的数量，进一步提高焊盘520与第一绝缘层300之间的附着力，同时提高焊盘520与第一导电层200之间电连接的良率；当然，每一个焊盘520对应的多个第一过孔310还可以具有单排的排列方式。
一种具体实施方式中，每一个焊盘520通过至少两个第一过孔310与第一导电层200连接，第一过孔310的孔径可以为2μm-40μm。
在本发明实施例提供的方案中，使用掩膜版工艺在第一绝缘层300上形成多个第一过孔310时，可根据第一过孔310的孔径对掩膜版上的图案相对现有技术中采用的掩膜板相应区域的图案进行改变，无需增加新的构图工艺，从而有效的节约了工艺，如，可以将现有技术中使用的掩膜板对应的一个大孔的图案修改为多个小孔的图案。
另外，因为考虑到工艺精度有限，实际制作时可能存在误差，第一过孔310的孔径不宜太小，如果第一过孔310的孔径太小，焊盘520通过第一过孔310与第一导电层200连接时将会出现焊盘520与第一导电层200的附着力较差的问题，因此具体第一过孔310孔径可以为2μm、5μm、10μm、15μm、20μm、30μm或是40μm。
每一个焊盘520对应的多个第一过孔310的孔径可以相同，也可以不相同。
具体的，每一个焊盘520对应的多个第一过孔310中，至少两个第一过孔310的孔径不同，具体设置方式可以为：
方式一，每一个第一过孔310与其他第一过孔310的孔径均不相同；
方式二，多个第一过孔310中，一部分第一过孔310的孔径相同，另一部分第一过孔310的孔径相同，且两部分第一过孔310的孔径不同。
方式一和方式二提到的两种设置方式，能够使第二导电层500与第一绝缘层300之间不同位置的附着力不同，每一个焊盘520通过上述方式一和方式二的方式设置第一过孔310时，即便第二导电层500的焊盘520与第一绝缘层300之间的部分位置脱落，仍可以保证第一导电层200的导电岛210和第二导电层500的焊盘520之间的连接。
具体的，每一个焊520对应的多个第一过孔310中，各第一过孔310的孔径相同，将每一个焊盘对应的多个第一过孔310的孔径设置为相同，既能够提高焊盘520与第一绝缘层300之间的附着力，同时制作工艺相对简单。
一种具体实施方式中，第一导电层200和第二导电层500之间的第一绝缘层300可以包括多个子层，多个子层中，一部分子层为有机子层，另一部分子层为无机子层。例如第一绝缘层300具体可以为无机子层和有机子层交替设置；具体的，为了增加与第一导电层200与第一绝缘层300的附着力、以及第二导电层500与第一绝缘层300的附着力，将第一导电层200和第二导电层500均贴合无机子层，在分别贴合第一导电层200和第二导电层500的无机子层之间至少设置一层有机子层，具体上述无机子层既可以增加与第一导电层200和第二导电层500的吸附性，又具有良好的防水氧性能，从而进一步地阻止对第一导电层200和第二导电层500的氧化。
一种具体实施方式中，如图1c所示，作为一种示例，焊盘520背离衬底基板100的一侧表面形成有凹凸结构510。具体地，由于焊盘520背离衬底基板100的表面具有凹凸结构510，在后续进行表面组装技术时亦可以增强焊料与焊盘520之间的结合力。
一种具体实施方式中，如图1d所示，作为一种示例，驱动背板还包括：设置在第二导电层500背离衬底基板100一侧的第二绝缘层700；第二绝缘层700设有第二过孔900，焊盘520自第二过孔900露出。
具体地，每一对相互对应的第二过孔900和焊盘520中，焊盘520设有的凹凸结构510在衬底基板100的正投影位于第二过孔900在衬底基板100的正投影内。
另外，现有技术中的驱动背板中，第二导电层500与第一导电层200之间设置有第一绝缘层300。由于基板尺寸、工艺等限制，在制作位于上层的第二导电层500时，往往不可避免的会与下方的第一导电层200形成交叠，二者的交叠区为性能薄弱区域，容易发生短路或断路，导致发生不良或影响信赖性。
第二导电层500与第一导电层200发生短路的一种原因在于，第一导电层200通常设置的较厚较宽，以提供较大的电压/电流和较低的电阻，第二导电层500通常设置的较窄较短。因此二者之间存在一定的电势差。由于玻璃基薄膜制程中，第二导电层500和第一导电层200之间的第一绝缘层300在固化前为半固半液状态，该过程中引入的水汽可能会留在第一绝缘层300内。而第一导电层200中Cu生长的本质为电化学腐蚀，水在电势差的存在下容易引发电化学反应，在第一绝缘层300中形成OH^-，OH^-则会引发第一导电层200和第二导电层500之间短路。
本发明实施例中涉及的第一导电层200和第二导电层500为铜或是其他任何可以导电的材料，第二导电层500与第一导电层200由异物或电化学生长而导致短路。因此为了解决第二导电层500和第一导电层200之间发生短路的问题，进行了如下改进：
一种具体的实施方式，如图2和图3所示，第一导电层200具有多个开口区以及多个导电岛210，每一个开口区内设有至少一个导电岛210，每一个导电岛210外周与对应的开口区的边缘具有间隙；每一个焊盘520与至少一个导电岛210电连接。
第一导电层200具有多个开口区以及多个导电岛210，可选的，每一个开口区内可以设置一个导电岛210，或者每一个开口区内设置有多个导电岛210，每一个导电岛210的外周与对应的开口区的边缘具有间隙，使得导电岛210的外周与开口区的边缘留有一定距离，进一步降低了两者之间发生短路的可能性。
如图5和图6所示，具体地，由于第二导电层500与孤立的第一导电层200的导电岛210通过若干个第一过孔310导通，在重工(rework)时，即再次将元器件1000通过焊料层与第二导电层500的焊盘520连接时，第二导电层500的焊盘520的部分区域出现剥离或是受损，第二导电层500的焊盘520的其他区域仍可以保持与第一导电层200中的导电岛210良好导通。具体上述的导电岛210的形成方式如下：在第一导电层200上挖空，形成有多个开口区，并且在每一个开口区设有至少一个导电岛210。
优选地，导电岛210外周与对应的开口区的边缘的间隙大于或等于一预设值，所述预设值包括制程公差、杂质最大尺寸和预留间距之和。
在一种具体实施方式中，一个焊盘520对应多个导电岛210，与该焊盘520对应的多个导电岛210可以是相互独立的，也可以根据实际需求相互连接。例如，焊盘520下方的各个导电岛210相互连接，也可以是一部分导电岛210之间相互连接，可以是相邻的两个导电岛210相互连接，也可以是不相邻的两个导电岛210相互连接，如在上述技术方案中，每一个开口区内具有呈一排排列的三个导电岛，沿排列方向，第一个导电岛210和第三个导电岛210可以相互连接构。
因此，任意的开口区内的各导电岛210之间可以根据需求相互连接。
在另一种具体实施方式中，任意的开口区内的各导电岛210都可以是独立的。
在一种具体实施方式中，第一导电层200和导电岛210在制备过程中通过一次构图工艺同时形成，两者的材料相同，两者材料包括铜或是其他导电金属，例如可以是通过溅射的方式形成的MoNb/Cu/MoNb的叠层材料，底层MoNb
Figure BDA0003002498450000091
用于提高附着力，中间层Cu用于传递电信号，顶层MoNb
Figure BDA0003002498450000092
用于防氧化。该膜层还可以通过电镀的方式形成，先形成种子层MoNiTi提高晶粒成核密度，电镀后再制作防氧化层MoNiTi。
如图4、图5和图6所示，本发明实施例提供的驱动背板还包括：元器件1000；元器件1000通过位于第二过孔900内的焊接层1200与焊盘520连接。这里的第二过孔900是用来在进行对元器件1000进行焊接时容纳焊接层1200的。具体地，上述元器件1000可以为LED灯珠或是驱动芯片。本发明的实施例中，不同的元器件1000的端子数量不同，其对应的焊盘520的数量也不同。如，当元器件1000是LED灯珠时，一个LED灯珠对应两个焊盘520，其中，一个焊盘520为正极焊盘，一个焊盘520为负极焊盘；当元器件1000为驱动芯片时，驱动芯片的引脚端子数量很多，因此需要与引脚端子相同数量的焊盘520与驱动芯片配合。
上述实施方式提供的驱动背板，当需要将元器件1000与第二绝缘层700上的第二过孔900通过表面组装技术连接时，在元器件1000处会产生一定程度的热量聚集，这里由于第二导电层500贯穿若干个第一过孔310与第一导电层200连接，使得贯穿在第一过孔310内的第二导电层500可以更好的分散热量。
在一种实施例中，在第一导电层200与衬底基板100之间设置有缓冲层1100。
第二方面，本发明实施例提供一种显示装置，包括第一方面任一项所述驱动背板。
在本发明实施例提供的一种显示装置中，驱动背板包括的第二导电层500具有的多个焊盘520中，绝缘层与每一个焊盘520对应的区域内形成有多个第一过孔310，每一个焊盘520均通过多个第一过孔310与第一导电层200电连接，多个第一过孔310的存在，首先能够使第二导电层500的焊盘520与绝缘层之间形成相嵌的配合结构，能够提高第二导电层500与绝缘层之间的附着力，使得第二导电层500的焊盘520与绝缘层之间不易脱落；另外，每一个焊盘520与第一导电层200之间通过多个第一过孔310实现导通，这样，即使焊盘520中的部分区域对应的第一过孔310受损，焊盘520仍然可以通过其他的第一过孔310与第一导电层200保持良好的导通，提高了第二导电层500中的焊盘520与第一导电层200连接的良率。
第三方面，本发明实施例提供一种驱动背板的制作方法，包括如下步骤：
在衬底基板100上形成有第一导电层200、形成在所述第一导电层200背离所述衬底基板100一侧的第二导电层500、形成在所述第一导电层200和所述第二导电层500之间的第一绝缘层300；
其中，所述第二导电层500包括多个焊盘520，每一个所述焊盘520通过多个第一过孔310与第一导电层200连接。
在本发明实施例提供一种驱动背板的制作方法中，上述第二导电层500具有的多个焊盘520中，绝缘层与每一个焊盘520对应的区域内形成有多个第一过孔310，每一个焊盘520均通过多个第一过孔310与第一导电层200电连接，多个第一过孔310的存在，首先能够使第二导电层500的焊盘520与绝缘层之间形成相嵌的配合结构，能够提高第二导电层500与绝缘层之间的附着力，使得第二导电层500的焊盘520与绝缘层之间不易脱落；另外，每一个焊盘520与第一导电层200之间通过多个第一过孔310实现导通，这样，即使焊盘520中的部分区域对应的第一过孔310受损，焊盘520仍然可以通过其他的第一过孔310与第一导电层200保持良好的导通，提高了第二导电层500中的焊盘520与第一导电层200连接的良率。
显然，本领域的技术人员可以对本发明实施例进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (13)

1.一种驱动背板，其特征在于，包括：衬底基板；设置于衬底基板上一侧的第一导电层、设置在所述第一导电层背离所述衬底基板一侧的第二导电层、设置在所述第一导电层和所述第二导电层之间的第一绝缘层；
其中，所述第二导电层包括多个焊盘，每一个所述焊盘通过至少两个第一过孔与第一导电层连接。
2.根据权利要求1所述的驱动背板，其特征在于，所述第一过孔的孔径为2μm-40μm。
3.根据权利要求2所述的驱动背板，其特征在于，每一个焊盘对应的至少两个第一过孔，且同一所述焊盘对应的多个第一过孔中，至少两个第一过孔的孔径不同。
4.根据权利要求1所述的驱动背板，其特征在于，所述第一导电层和所述第二导电层之间的第一绝缘层包括多个子层，且部分子层为有机子层，部分子层为无机子层。
5.根据权利要求1所述的驱动背板，其特征在于，所述焊盘背离所述衬底基板的表面具有凹凸结构。
6.根据权利要求1-5任一项所述的驱动背板，其特征在于，所述第一导电层具有多个开口区以及多个导电岛，每一个所述开口区内设有至少一个导电岛，每一个所述导电岛外周与对应的所述开口区的边缘具有间隙；每一个所述焊盘与至少一个所述导电岛电连接。
7.根据权利要求6所述的驱动背板，其特征在于，所述导电岛外周与对应的所述开口区的边缘的间隙大于或等于一预设值，所述预设值包括制程公差、杂质最大尺寸和预留间距之和。
8.根据权利要求6所述的驱动背板，其特征在于，所述焊盘通过所述第一过孔与多个所述导电岛连接，与所述焊盘对应的多个导电岛相互独立，或者与所述焊盘对应的多个导电岛的至少一部分相互连接。
9.根据权利要求6所述的驱动背板，其特征在于，所述导电岛的材料与所述第一导电层的材料相同。
10.根据权利要求9所述的驱动背板，其特征在于，所述导电岛和所述第一导电层的材料为铜。
11.根据权利要求6所述的驱动背板，其特征在于，所述驱动背板还包括：设置在所述第二导电层背离所述衬底基板一侧的第二绝缘层；所述第二绝缘层设有第二过孔，所述第二过孔将所述焊盘露出。
12.根据权利要求6所述的驱动背板，其特征在于，每一个所述焊盘和其对应的第二过孔中，所述焊盘背离所述衬底基板的表面具有的凹凸结构在所述衬底基板的正投影位于所述第二过孔在所述衬底基板的正投影内。
13.一种显示装置，其特征在于，包括权利要求1-12任一项所述驱动背板。
CN202110351467.0A 2021-03-31 2021-03-31 一种驱动背板及显示装置 Active CN113096549B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110351467.0A CN113096549B (zh) 2021-03-31 2021-03-31 一种驱动背板及显示装置
US17/512,507 US11532265B2 (en) 2021-03-31 2021-10-27 Driving backplane and display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110351467.0A CN113096549B (zh) 2021-03-31 2021-03-31 一种驱动背板及显示装置

Publications (2)

Publication Number Publication Date
CN113096549A true CN113096549A (zh) 2021-07-09
CN113096549B CN113096549B (zh) 2023-09-26

Family

ID=76673194

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110351467.0A Active CN113096549B (zh) 2021-03-31 2021-03-31 一种驱动背板及显示装置

Country Status (2)

Country Link
US (1) US11532265B2 (zh)
CN (1) CN113096549B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113848664A (zh) * 2021-09-24 2021-12-28 京东方科技集团股份有限公司 一种驱动背板及其制备方法、发光基板、显示装置
CN114156396A (zh) * 2021-11-29 2022-03-08 合肥京东方瑞晟科技有限公司 显示背板、显示背板的制造方法和显示装置
WO2023065341A1 (zh) * 2021-10-22 2023-04-27 京东方科技集团股份有限公司 一种发光基板及显示装置
WO2024040567A1 (zh) * 2022-08-26 2024-02-29 京东方科技集团股份有限公司 驱动基板、发光基板以及显示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101005089A (zh) * 2006-01-19 2007-07-25 力晶半导体股份有限公司 影像传感器及其制造方法
CN102456848A (zh) * 2011-10-28 2012-05-16 昆山维信诺显示技术有限公司 一种有机电致发光器件
CN109360828A (zh) * 2018-09-27 2019-02-19 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
CN109545934A (zh) * 2018-12-20 2019-03-29 湘能华磊光电股份有限公司 微孔型led电极结构及其制备方法
US20190261512A1 (en) * 2018-02-22 2019-08-22 Innolux Corporation Display device
CN211044904U (zh) * 2020-03-16 2020-07-17 汕头超声显示器技术有限公司 一种用于微led显示器的驱动板
CN111508976A (zh) * 2020-04-28 2020-08-07 合肥鑫晟光电科技有限公司 基板及其制备方法、显示装置
CN111696738A (zh) * 2019-03-13 2020-09-22 聚鼎科技股份有限公司 过电流保护元件

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5576862B2 (ja) * 2010-09-21 2014-08-20 パナソニック株式会社 薄膜トランジスタアレイ装置、薄膜トランジスタアレイ装置の製造方法
US8508835B2 (en) * 2010-11-02 2013-08-13 Creator Technology B.V. Display comprising an increased inter-pixel gap
US9502435B2 (en) * 2015-04-27 2016-11-22 International Business Machines Corporation Hybrid high electron mobility transistor and active matrix structure
JP7444436B2 (ja) * 2020-02-05 2024-03-06 三国電子有限会社 液晶表示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101005089A (zh) * 2006-01-19 2007-07-25 力晶半导体股份有限公司 影像传感器及其制造方法
CN102456848A (zh) * 2011-10-28 2012-05-16 昆山维信诺显示技术有限公司 一种有机电致发光器件
US20190261512A1 (en) * 2018-02-22 2019-08-22 Innolux Corporation Display device
CN109360828A (zh) * 2018-09-27 2019-02-19 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
CN109545934A (zh) * 2018-12-20 2019-03-29 湘能华磊光电股份有限公司 微孔型led电极结构及其制备方法
CN111696738A (zh) * 2019-03-13 2020-09-22 聚鼎科技股份有限公司 过电流保护元件
CN211044904U (zh) * 2020-03-16 2020-07-17 汕头超声显示器技术有限公司 一种用于微led显示器的驱动板
CN111508976A (zh) * 2020-04-28 2020-08-07 合肥鑫晟光电科技有限公司 基板及其制备方法、显示装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113848664A (zh) * 2021-09-24 2021-12-28 京东方科技集团股份有限公司 一种驱动背板及其制备方法、发光基板、显示装置
CN113848664B (zh) * 2021-09-24 2023-10-20 京东方科技集团股份有限公司 一种驱动背板及其制备方法、发光基板、显示装置
WO2023065341A1 (zh) * 2021-10-22 2023-04-27 京东方科技集团股份有限公司 一种发光基板及显示装置
CN114156396A (zh) * 2021-11-29 2022-03-08 合肥京东方瑞晟科技有限公司 显示背板、显示背板的制造方法和显示装置
CN114156396B (zh) * 2021-11-29 2024-04-16 合肥京东方瑞晟科技有限公司 显示背板、显示背板的制造方法和显示装置
WO2024040567A1 (zh) * 2022-08-26 2024-02-29 京东方科技集团股份有限公司 驱动基板、发光基板以及显示装置

Also Published As

Publication number Publication date
US11532265B2 (en) 2022-12-20
US20220319396A1 (en) 2022-10-06
CN113096549B (zh) 2023-09-26

Similar Documents

Publication Publication Date Title
CN113096549B (zh) 一种驱动背板及显示装置
JP3713088B2 (ja) 表示装置
CN114823608A (zh) 阵列基板及显示装置
JPH05144995A (ja) 半導体パツケージ
CN113299603A (zh) 背板结构的制作方法、背板结构、显示面板及显示装置
CN114156395A (zh) 阵列基板及其制备方法、显示面板和背光模组
JP2002118204A (ja) 半導体装置、並びに半導体搭載用基板及びその製造方法
TWI806179B (zh) 陣列基板和顯示裝置
JP4110391B2 (ja) 配線基板及びその製造方法、半導体装置及び電子モジュール並びに電子機器
JPH11340609A (ja) プリント配線板、および単位配線板の製造方法
CN210692540U (zh) 主动式rgb发光二极管像素组件
TWI705579B (zh) 主動式rgb發光二極體顯示器載板
JP3357875B1 (ja) 電解メッキ方法及びプリント配線基板の製造方法
CN113488457A (zh) 发光基板及其制备方法
CN113299604A (zh) 背板的制作方法、背板、显示面板及显示装置
CN115576136B (zh) 用于Mini LED显示的玻璃基背光板及制作方法
WO2006067689A2 (en) Printed circuit board arrangement
CN210052742U (zh) 主动式rgb发光二极管显示器载板
JP3194480B2 (ja) 発光ダイオードランプ及び表示板
CN116504771B (zh) 一种Micro-LED驱动面板及其制备方法
TWI736982B (zh) 主動式rgb發光二極體像素元件
JP4483004B2 (ja) プリント配線板
JP2006294825A (ja) 半導体集積回路装置
CN108666293B (zh) 线路载板及其制造方法
CN112289819A (zh) 主动式rgb发光二极管显示器载板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant