CN111508976A - 基板及其制备方法、显示装置 - Google Patents

基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN111508976A
CN111508976A CN202010351448.3A CN202010351448A CN111508976A CN 111508976 A CN111508976 A CN 111508976A CN 202010351448 A CN202010351448 A CN 202010351448A CN 111508976 A CN111508976 A CN 111508976A
Authority
CN
China
Prior art keywords
substrate
conductive
layer
conductive layer
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010351448.3A
Other languages
English (en)
Other versions
CN111508976B (zh
Inventor
宋威
赵策
刘宁
刘军
王庆贺
丁远奎
程磊磊
倪柳松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010351448.3A priority Critical patent/CN111508976B/zh
Publication of CN111508976A publication Critical patent/CN111508976A/zh
Application granted granted Critical
Publication of CN111508976B publication Critical patent/CN111508976B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明实施例提供一种基板及其制备方法、显示装置，涉及显示技术领域，可以解决第一导电层和第二导电层接触不良的问题，该基板包括设置于衬底上的第一导电层，设置于第一导电层远离衬底的一侧表面上的导电凸起，以及覆盖第一导电层、导电凸起和衬底的介质层，介质层在对应导电凸起的位置开设有第一过孔；基板还包括设置于介质层远离衬底一侧的表面，且通过第一过孔与导电凸起电连接的第二导电层。

Description

基板及其制备方法、显示装置
技术领域
本申请涉及显示技术领域，尤其涉及一种基板及其制备方法、显示装置。
背景技术
顶栅型TFT(Thin Film Transistor，薄膜晶体管)具有短沟道的特点，所以其开态电流Ion能够有效提升，因而可以显著提升显示效果并且能够有效降低功耗。而且顶栅型TFT的栅极与源漏极重叠面积小，因而能够有效的降低寄生电容，使得刷新频率更高。因此顶栅型TFT是目前研究的一个重要方向。
发明内容
本申请的实施例提供一种基板及其制备方法、显示装置，可以解决第一导电层和第二导电层接触不良的问题。
为达到上述目的，本申请的实施例采用如下技术方案：
第一方面、提供一种基板，其特征在于，包括：衬底；第一导电层，设置于所述衬底上；导电凸起，设置于所述第一导电层远离所述衬底的一侧表面上，且与所述第一导电层电连接；介质层，覆盖所述第一导电层、所述导电凸起以及所述衬底；所述介质层在对应所述导电凸起的位置开设有第一过孔；第二导电层，设置于所述介质层远离所述衬底的一侧表面，且通过所述第一过孔与所述导电凸起电连接。
在一些实施例中，所述基板还包括设置于所述衬底上的薄膜晶体管；所述薄膜晶体管的栅极相对于所述薄膜晶体管的有源层，远离所述衬底；所述第一导电层设置于所述有源层靠近所述衬底的一侧，且所述有源层在所述衬底上的垂直投影位于所述第一导电层在所述衬底上垂直投影的范围内；所述第二导电层与所述薄膜晶体管的第一极电连接。
在一些实施例中，所述第一过孔具有与所述导电凸起相接触的第一表面；所述导电凸起具有与所述第一过孔相接触的第二表面；所述第二表面位于所述第一表面所在的范围内。
在一些实施例中，所述第一导电层的厚度范围为
Figure BDA0002472068510000021
所述导电凸起的厚度范围为
Figure BDA0002472068510000022
在一些实施例中，所述介质层的厚度范围为
Figure BDA0002472068510000023
在一些实施例中，所述第一导电层与所述导电凸起同层同材料，且为一体结构。
第二方面、提供一种显示装置，其特征在于，包括如上述的基板。
在一些实施例中，所述显示装置包括：基底；多个呈阵列排布的发光器件，设置于所述基底上。
第三方面、提供一种基板的制备方法，其特征在于，包括：在衬底上形成导电薄膜；在所述导电薄膜上形成光刻胶薄膜；采用半曝光工艺对所述光刻胶薄膜进行掩膜曝光，以形成第一区域、第二区域以及第三区域；对所述光刻胶薄膜进行显影工艺，以形成所述第一区域的光刻胶图案和所述第三区域的光刻胶图案；对所述导电薄膜进行刻蚀，以得到第一导电层和导电凸起。
在一些实施例中，对所述导电薄膜进行刻蚀包括：采用干法刻蚀对所述导电薄膜进行刻蚀，以形成导电图案；对所述第一区域的光刻胶图案和所述第三区域的光刻胶图案进行灰化处理，去除所述第三区域的光刻胶图案；采用干法刻蚀对所述导电图案进行刻蚀，以得到所述第一导电层和所述导电凸起；去除所述第一区域的光刻胶图案。
本发明实施例提供一种基板及其制备方法、显示装置，由于本发明实施例的基板还包括导电凸起，导电凸起与第一导电层电连接，并且导电凸起通过介质层上的第一过孔与第二导电层电连接，因此可以通过导电凸起将第一导电层和第二导电层连接在一起，这样一来，可以避免第一导电层和第二导电层在通过介质层上的第一过孔连接时，出现接触不良问题，从而使得第一导电层和第二导电层具有良好的搭接效果。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种显示装置的结构示意图；
图2为本发明实施例提供的一种显示面板的区域划分示意图；
图3为本发明实施例提供的一种液晶显示面板的结构示意图；
图4为本发明实施例提供的一种电致发光显示面板的结构示意图；
图5为本发明实施例提供的一种基板的结构示意图；
图6为本发明实施例提供的另一种基板的结构示意图；
图7为本发明实施例提供的一种3T1C的等效电路图；
图8为本发明实施例提供的又一种基板的结构示意图；
图9为本发明实施例提供的又一种基板的结构示意图；
图10为本发明实施例提供的再一种基板的结构示意图；
图11为本发明实施例图10中A部分的放大示意图；
图12为本发明实施例提供的一种基板的制备流程示意图；
图13为本发明实施例提供的一种对光刻胶薄膜进行掩膜曝光工艺的结构示意图；
图14为本发明实施例提供的一种对光刻胶薄膜进行显影工艺的结构示意图；
图15为本发明实施例提供的一种对导电薄膜进行刻蚀工艺的结构示意图；
图16为本发明实施例提供的一种对第一区域的光刻胶图案和第三区域的光刻胶图案进行灰化处理的结构示意图；
图17为本发明实施例提供的一种形成第一导电层和导电凸起的结构示意图；
图18为本发明实施例提供的一种在第一导电层和导电凸起上形成第一绝缘薄膜的结构示意图；
图19为本发明实施例提供的一种在第一绝缘薄膜上形成半导体薄膜的结构示意图；
图20为本发明实施例提供的一种形成有源层的结构示意图；
图21为本发明实施例提供的一种在有源层上形成第二绝缘薄膜的结构示意图；
图22为本发明实施例提供的一种在第二绝缘薄膜上形成金属薄膜的结构示意图；
图23为本发明实施例提供的一种形成栅极、栅绝缘层、有源层的第一导体区、第二导体区和沟道区的结构示意图；
图24为本发明实施例提供的一种下栅极上形成第三绝缘薄膜的结构示意图；
图25为本发明实施例提供的一种形成层间介质层和介质层的结构示意图；
图26为本发明实施例提供的一种形成薄膜晶体管的第一极和第二极的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本发明实施例提供一种显示装置，对于显示装置的类型不进行限定，可以是液晶显示装置(Liquid Crystal Display，简称LCD)，也可以是电致发光显示装置。在显示装置为电致发光显示装置的情况下，电致发光显示装置可以是有机电致发光显示装置(OrganicLight-Emitting Diode，简称OLED)或量子点电致发光显示装置(Quantum Dot LightEmitting Diodes，简称QLED)。
此外，本发明实施例提供的显示装置可以为电子纸、手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件，本发明实施例对此不作限制。
如图1所示，显示装置的主要结构包括框架1、盖板2、显示面板3以及电路板4等其它配件。在显示装置为液晶显示装置的情况下，显示装置还包括背光组件。此处，显示面板3可以为柔性显示面板，也可以为刚性显示面板。在显示面板3为柔性显示面板的情况下，显示装置为柔性显示装置。
其中，框架1的纵截面呈U型，显示面板3、电路板4以及其它配件均设置于框架1内，电路板4置于显示面板3的下方(即背面，背离显示面板3的显示面的一面)，盖板2设置于显示面板3远离电路板4的一侧。在显示装置为液晶显示装置，液晶显示装置包括背光组件的情况下，背光组件设置于显示面板3和电路板4之间。
如图2所示，显示面板3划分为显示区A1和位于显示区A1至少一侧的周边区A2，附图2以周边区A2包围显示区A1为例进行示意。显示区A1包括多个亚像素P。周边区A2用于布线，此外，也可以将栅极驱动电路设置于周边区A2。
在显示装置为液晶显示装置的情况下，显示面板3为液晶显示面板。如图3所示，液晶显示面板的主要结构包括基板31(此时，基板31可称为阵列基板)、对盒基板32以及设置在基板31和对盒基板32之间的液晶层33。
基板31的每个亚像素P均包括有位于第一基底310上的薄膜晶体管311和像素电极312。在一些实施例中，基板31还包括设置在第一基底310上的公共电极313。像素电极312和公共电极313可以设置在同一层，在此情况下，像素电极312和公共电极313均包括多个条状子电极的梳齿结构。像素电极312和公共电极313也可以设置在不同层，在此情况下，如图3所示，像素电极312和公共电极313之间设置有第一绝缘层314。在公共电极313设置在薄膜晶体管311和像素电极312之间的情况下，如图3所示，公共电极313与薄膜晶体管311之间还设置有第二绝缘层315。在另一些实施例中，对盒基板32包括公共电极313。如图3所示，基板31还包括设置在薄膜晶体管311和像素电极312远离第一基底310一侧的平坦层316。
如图3所示，对盒基板32包括设置在第二基底320上的彩色滤光层321，在此情况下，对盒基板32也可以称为彩膜基板(Color filter，简称CF)。其中，彩色滤光层321至少包括设置在每个亚像素P的红色光阻单元、绿色光阻单元或蓝色光阻单元。对盒基板32还包括设置在第二基底320上的黑矩阵图案322，黑矩阵图案322用于将红色光阻单元、绿色光阻单元以及蓝色光阻单元间隔开。
液晶显示面板还包括设置在对盒基板32远离液晶层33一侧的上偏光片34以及设置在基板31远离液晶层33一侧的下偏光片35。
在显示装置为电致发光显示装置的情况下，显示面板3为电致发光显示面板。如图4所示，电致发光显示面板包括基板31(此时，基板31可称为显示用基板)以及用于封装基板31的封装层36。此处，封装层36可以为封装基板也可以为封装薄膜。
如图4所示，上述的基板31的每个亚像素P均包括设置在第三基底360上的多个呈阵列排布的发光器件、以及设置在第三基底360上的驱动电路，驱动电路包括多个薄膜晶体管311。发光器件包括阳极361、发光功能层362以及阴极363。显示用基板31还包括像素界定层364，像素界定层364包括多个开口部，一个发光器件设置在一个开口部中。在一些实施例中，发光功能层362包括发光层。在另一些实施例中，发光功能层362除包括发光层外，还包括电子传输层(election transporting layer，简称ETL)、电子注入层(electioninjection layer，简称EIL)、空穴传输层(hole transporting layer，简称HTL)以及空穴注入层(hole injection layer，简称HIL)中的一层或多层。
如图4所示，基板31还包括设置在驱动电路和阳极361之间的平坦层365。
本发明实施例提供一种基板31，可以应用于上述的显示装置中。如图5所示，该基板31包括设置于衬底10上的第一导电层311，设置于第一导电层311远离衬底10的一侧表面上的导电凸起312，以及覆盖第一导电层311、导电凸起312和衬底10的介质层313，介质层313在对应导电凸起312的位置开设有第一过孔3130；基板31还包括设置于介质层313远离衬底10一侧的表面，且通过第一过孔3130与导电凸起312电连接的第二导电层314。
在基板31为柔性基板的情况下，衬底10为柔性衬底，柔性衬底例如为PET(Polyethylene terephthalate，聚对苯二甲酸乙二醇酯)、COP(Cyclo Olefin Polymer，环烯烃聚合物)；在基板31为刚性基板的情况下，衬底31为刚性衬底，刚性衬底例如为玻璃；此外，柔性衬底和刚性衬底的材料还可以为其它合适的材料，本发明实施例对此不作限定。
需要说明的是，本发明实施例提供的基板31例如可以为电路板、触控面板以及任何需要将第一导电层311和第二导电层314通过介质层313上的第一过孔3130电连接在一起的基板31。在一些实施例中介质层313也可称为绝缘层。
例如，在基板31为电路板时，第一导电层311和第二导电层314为电路板上的集成电路中的不同线路层，通过介质层313上的第一过孔3130将第一导电层311和第二导电层314连接(即将不同线路层通过绝缘层上的过孔连通)，从而保证信号传输的完整性；又例如，在基板31为触控面板时，在一些实施例中，触控面板包括第一触控电极和第二触控电极，第一触控电极为一体结构，第二触控电极包括多个由第一触控电极间隔开的多个触控子电极和连接部；在此基础上，第一导电层311例如可以为触控子电极，第二导电层314例如可以为连接部，通过介质层313上的第一过孔3130将第一导电层311和第二导电层314连接(即通过绝缘层上的过孔将触控子电极和连接部连接在一起)，使得第一触控电极和连接部具有重叠区域，从而使触控面板实现触控功能。
对于第一导电层311、导电凸起312以及第二导电层314的材料不进行限定。示例的，第一导电层311、导电凸起312以及第二导电层314的材料可以为铝(Al)、铜(Cu)、钛(Ti)、钼(Mo)；或者，为铜钼合金(Cu/Mo)、铜钛合金(Cu/Ti)、铜钼钛合金(Cu/Mo/Ti)、铜钼钨合金(Cu/Mo/W)、铜钼铌合金(Cu/Mo/Nb)等；或者，也可以为铬基金属，例如，铬钼合金(Cr/Mo)、铬钛合金(Cr/Ti)、铬钼钛合金(Cr/Mo/Ti)等或者其他适合的材料，本发明实施例对此不作限制。
第一导电层311、导电凸起312以及第二导电层314的材料可以相同，也可以不同，本发明实施例对此不作限定。在第一导电层311、导电凸起312以及第二导电层314的材料不相同的情况下，例如，第一导电层311、导电凸起312以及第二导电层314的材料均不相同；又例如，第一导电层311和导电凸起312的材料相同，且与第二导电层314的材料不相同；又例如，第一导电层311和第二导电层314的材料相同，且与导电凸起312的材料部相同，此外，第一导电层311、导电凸起312以及第二导电层314的材料不相同的情况包括但不限于上述的几种情况，此处不再一一列举，但都应当属于本发明实施例的保护范围。
对于介质层313的材料不进行限定。介质层313的材料例如可以为氮化硅(SiNx)、氧化硅(SiOx)、氧化铝(Al2O3)、氮化铝(AlN)或其他适合的材料，本发明实施例对此不作限定。
由于本发明实施例的基板31还包括导电凸起312，导电凸起312与第一导电层311电连接，并且导电凸起312通过介质层313上的第一过孔3130与第二导电层314电连接，因此可以通过导电凸起312将第一导电层311和第二导电层314连接在一起，这样一来，可以避免第一导电层311和第二导电层314在通过介质层313上的第一过孔3130连接时，出现接触不良问题，从而使得第一导电层311和第二导电层314具有良好的搭接效果。
基于上述，在基板31应用于电致发光显示装置时，基板31为显示用基板。在此基础上，如图6所示，基板31还包括设置于衬底10上的薄膜晶体管315；薄膜晶体管315的栅极3150(Gate)相对于薄膜晶体管315的有源层3151(Active)远离衬底10，即薄膜晶体管315为顶栅型薄膜晶体管。此外，第一导电层311设置于有源层3151靠近衬底10的一侧，且有源层3151在衬底10上的垂直投影位于第一导电层311在衬底10上垂直投影的范围内。
应当理解到，在基板31还包括薄膜晶体管315的情况下，在一些实施例中，第一导电层311为遮光层(Shield)，介质层313为缓冲层(Buffer)。在此基础上，第一导电层311的材料包括铝、铜、钛、钼等不透明的金属或合金。
由于薄膜晶体管315的有源层3151的材料为半导体材料，而半导体材料在受到光照(例如环境光)后性能会不稳定，导致薄膜晶体管315发生负飘，即薄膜晶体管315的阈值电压会发生变化，从而影响薄膜晶体管315的工作性能。而本发明实施例中，由于有源层3151在衬底10上的垂直投影位于第一导电层311在衬底10上垂直投影的范围内，即第一导电层311覆盖薄膜晶体管315的有源层3151，因此，第一导电层311可以避免有源层3151免受光照的影响，从而能够提升薄膜晶体管315的稳定性，改善薄膜晶体管315的工作性能。
如图6所示，第二导电层314与薄膜晶体管315的第一极3152电连接。
此处，对于第一极3152不进行限定，第一极3152可以是源极也可以是漏极。应当理解到，薄膜晶体管315还包括第二极3153，在第一极3152为源极的情况下，第二极3153为漏极；在第一极3152为漏极的情况下，第二极3153为源极。
如图6所示，源极和漏极彼此绝缘。对于源极和漏极的材料不进行限定。源极和漏极的材料可以为铜基金属，例如，铜(Cu)、铜钼合金(Cu/Mo)、铜钛合金(Cu/Ti)、铜钼钛合金(Cu/Mo/Ti)、铜钼钨合金(Cu/Mo/W)、铜钼铌合金(Cu/Mo/Nb)等；或者，也可以为铬基金属，例如，铬钼合金(Cr/Mo)、铬钛合金(Cr/Ti)、铬钼钛合金(Cr/Mo/Ti)等或者其他适合的材料，本发明实施例对此不作限制。
如图6所示，薄膜晶体管315还包括设置在有源层3151和栅极3150之间的栅绝缘层3154(Gate Insulator，简称GI)。
栅绝缘层3154的材料例如可以为氮化硅(SiNx)、氧化硅(SiOx)、氧化铝(Al2O3)、氮化铝(AlN)或其他适合的材料，本发明实施例对此不作限定。
如图6所示，薄膜晶体管315还包括设置在第一极3152、第二极3153以及有源层3151之间的层间介质层3155(Interlayer Dielectric，简称ILD)。有源层3151包括第一导体区3151a、第二导体区3151b以及位于第一导体区3151a和第二导体区3151b之间的沟道区3151c。如图6所示，第一极3152与第一导体区3151a通过层间介质层3155的过孔连接，第二极3153与第二导体区3151b通过层间介质层3155的过孔连接。
在一些实施例中，第一极3152为源极，第一导体区3151a又可称为源极区；第二极3153为漏极，此时第二导体区3151b又可称为漏极区。在另一些实施例中，第一极3152为漏极，第一导体区3151a又可称为漏极区；第二极3153为源极，第二导体区3151b又可称为源极区。
应当理解到，由于第二导电层314与薄膜晶体管315的第一极3152电连接，而第二导电层314与导电凸起312电连接，导电凸起312又与第一导电层311电连接，因此第一导电层311与薄膜晶体管315的第一极3152电连接。
结合图6和图7所示，薄膜晶体管315还包括构成电容器的一个极板3156，参考图6，第一导电层311与薄膜晶体管315的第一极3152电连接，且第一导电层311与电容器的一个极板3156具有重叠区域，因此第一导电层311与电容器的一个极板3156之间可以产生电容，从而可以使得电容器具有更大的电容，进而确保发光器件发出的光的亮度。
需要说明的是，如图8和图9所示，本发明实施例是通过介质层313上的第一过孔3130实现第一导电层311与薄膜晶体管315的第一极3152电连接，而在介质层313上的形成第一过孔3130时，是通过刻蚀工艺(例如干法刻蚀，Dry Etching)在介质层313上形成第一过孔3130；然而，由于刻蚀时间余量(Margin)较小，导致刻蚀工艺要求越来越严格，进而导致干法刻蚀工艺的均一性较差。参考图8，当刻蚀时间较短时，会导致介质层313未刻蚀干净，因而会造成第二导电层314与第一导电层311搭接断路(如图8中虚线圈内所示)；参考图9，当刻蚀时间较长时，会出现第一导电层311被刻蚀干净，因而会造成第二导电层314与第一导电层311搭接时的阻抗较大(如图9中虚线圈内所示)。
本发明实施例中，由于在第一导电层311上形成导电凸起312，通过导电凸起312将第一导电层312与薄膜晶体管315的第一极3152连接在一起，即通过导电凸起312将遮光层与薄膜晶体管315的第一极3152连接在一起，这样一来，可以避免因刻蚀时间较短，导致第一导电层311与第二导电层312搭接不良的问题，进而避免遮光层与薄膜晶体管315的第一极3152搭接断路的问题。
在一些实施例中，第一导电层311的厚度范围为
Figure BDA0002472068510000101
导电凸起312的厚度范围为
Figure BDA0002472068510000111
介质层313的厚度范围为
Figure BDA0002472068510000112
此处，第一导电层311的厚度例如可以为
Figure BDA0002472068510000113
Figure BDA0002472068510000114
导电凸起312的厚度例如可以为
Figure BDA0002472068510000115
介质层313的厚度例如可以为
Figure BDA0002472068510000116
本发明实施例中，由于第一导电层311的厚度范围为
Figure BDA0002472068510000117
Figure BDA0002472068510000118
介质层313的厚度范围为
Figure BDA0002472068510000119
即第一导电层311的厚度和介质层313的厚度不变(与相关技术中的遮光层和缓冲层的厚度相等)，而导电凸起312的厚度范围为
Figure BDA00024720685100001110
即增加了第一导电层311中需要与薄膜晶体管315的第一极3152电连接的位置处的厚度，因此，当刻蚀时间较长时，也不会存在将第一导电层311刻蚀干净的问题，因而可以解决因刻蚀时间较长，导致第一导电层311被刻蚀干净，造成第二导电层314与第一导电层311搭接时的阻抗较大的问题。
需要说明的是，当第一导电层311的厚度太厚时，会导致第一导电层311的导热性发生变化，从而导致薄膜晶体管315的特性发生漂移。而由于本发明实施例中的第一导电层311的厚度不变，因此不会导致第一导电层311的导热性发生变化，从而确保薄膜晶体管315的特性稳定。
在一些实施例中，结合图10以及图11所示，图11为图10中A部分的放大示意图。第一过孔3130具有与导电凸起312相接触的第一表面314a，导电凸起312具有与第一过孔3130相接触的第二表面312a；第二表面312a位于第一表面314a所在的范围内。
应当理解到，第一过孔3130与导电凸起312相接触的第一表面为第一过孔3130靠近衬底10一侧的表面，一般情况下，第一过孔3130的形状为圆形，则第一表面314a的形状也为圆形；导电凸起312与第一过孔3130相接触的第二表面312a为导电凸起312远离衬底10一侧的表面；导电凸起312的形状可以为规则图形，也可以为不规则图形，根据实际制作工艺所形成的形状为准，则第二表面312a的形状可以为规则图形，也可以为不规则图形。附图11以第一表面314a的形状为圆形，第二表面312a的形状为矩形为例进行示意。由于第二表面312a位于第一表面314a所在的范围内，即第一表面314a的面积大于第二表面312a的面积，也即第二导电层314靠近衬底10一侧的表面可以完全与导电凸起312远离衬底10一侧的表面电连接，从而增大了第二导电层314导电凸起312的接触面积，进而降低了薄膜晶体管315的第一极3152与第一导电层311电连接时的电阻。
在一些实施例中，第一导电层311与导电凸起312同层同材料，且为一体结构。
此处，“同层同材料”指的是采用同一成膜工艺形成特定图形的膜层，然后利用同一掩模板通过一次构图工艺形成的层结构。根据特定图形的不同，同一构图工艺可能包括多次曝光、显影或刻蚀工艺，而形成的层结构中的特定图像可以是连续的，也可以是不连续的，这些特定图形还可能处于不同的高度或具有不同的厚度。此外，第一导电层311与导电凸起312为一体结构是指，第一导电层311与导电凸起312在各部分均位于同一层，且直接连接在一起。
由于第一导电层311与导电凸起312同层同材料，且为一体结构，因此可以同时制作第一导电层311与导电凸起312，从而可以简化制作工艺。
本发明实施例还提供一种基板31的制备方法，可以用于制备上述的基板31。如图12所示，基板31的制备方法包括：
S100、如图13所示，在衬底10上形成导电薄膜100。
此处，衬底10可以为柔性衬底，也可以为刚性衬底。柔性衬底和刚性衬底的材料可以参考上述实施例，此处不再一一赘述。
例如，可以采用溅射的方法在衬底10上形成导电薄膜100，导电薄膜100的材料例如可以为铝(Al)、铜(Cu)、钛(Ti)、钼(Mo)等。
S101、如图13所示，在导电薄膜100上形成光刻胶薄膜101，采用半曝光工艺(Halftone mask)对光刻胶薄膜101进行掩膜曝光，以形成第一区域101a、第二区域101b以及第三区域101c。
需要说明的是，由于本发明实施例中采用半曝光工艺对光刻胶薄膜101进行掩膜曝光，即在需要形成第一导电层311的区域进行曝光(即光线可以透过掩膜板上的透光区被照射)，需要形成导电凸起312的区域被遮挡(即被掩膜板上的非透光区遮挡)；基于此，本发明实施例中的光刻胶薄膜101为正性光刻胶薄膜。参考图13，利用掩膜板的非透光区将需要形成导电凸起312的区域遮挡住，即掩膜板非透光区为完全不透光掩膜板；利用掩膜板的透光区将需要形成第一导电层311的区域遮挡住，即掩膜板的透光区为半透光掩膜板，其透光率的范围可以为30％～70％。
在此基础上，通过半曝光工艺对光刻胶薄膜101进行掩膜曝光后，在一些实施例中，第一区域101a也称为光刻胶薄膜101完全保留区、第二区域101b也称为光刻胶薄膜101完全去除区、第三区域101c也称为光刻胶薄膜101部分保留区。
需要说明的是，正性光刻胶薄膜的材料包括正性感光剂。正性感光剂为光致产酸剂，例如可以为叔丁基苯基碘鎓盐全氟辛烷磺酸(Tert-ButylphenyliodoniumPerfluorooctanesulfonate，TBI-PFOS)、三苯基锍全氟丁烷磺酸(TriphenylsulfoniumPerfluorobutanesulfonate,TPS-PFBS)等。树脂例如可以为聚乙烯(Polyethylene，简称PE)、聚氯乙烯(Polyvinyl chloride，简称PVC)、聚苯乙烯(Polystyrene，简称PS)、聚丙烯(Polypropylene，简称PP)和ABS树脂(Acrylonitrile Butadiene Styrene，简称ABC)。此外，溶剂例如可以为乙二醇单乙酸酯，乙二醇甲醚乙酸酯，N-甲基吡咯、丙二醇、乙二醇烷基醚乙酸酯、丙二醇单甲醚乙酸酯、乙酸乙氧乙酯、二甲氧基乙醛、丙二醇甲醚醋酸酯、3-乙氧基丙酸乙酯、丙二醇甲醚(PM)和乙酸乙二醇乙醚中任意一种或多种的组合。本发明实施例对此均不作限定。
S102、如图14所示，对光刻胶薄膜101进行显影工艺，以形成第一区域的光刻胶图案1011和第三区域的光刻胶图案1012。
此处，对光刻胶薄膜101进行显影工艺后，光刻胶薄膜101完全保留区(第一区域101a)的光刻胶薄膜101形成第一区域的光刻胶图案1011、光刻胶薄膜101完全去除区(第二区域101b)的光刻胶薄膜101被完全显影去除、光刻胶薄膜101部分保留区(第三区域101c)的光刻胶薄膜101部分被去除形成第三区域的光刻胶图案1012。
S103、对导电薄膜100进行刻蚀，以得到第一导电层311和导电凸起312。
在一些实施例中，采用湿法刻蚀对导电薄膜100进行刻蚀，得到第一导电层311和导电凸起312。在另一些实施例中，采用干法刻蚀对导电薄膜100进行刻蚀，得到第一导电层311和导电凸起312。
需要说明的是，湿法刻蚀是将需要刻蚀的材料浸泡在腐蚀液内进行腐蚀的技术。干法刻蚀包括物理性刻蚀、化学性刻蚀、物理化学性刻蚀。其中，物理性刻蚀又称为溅射刻蚀；化学性刻蚀利用等离子体中的化学活性原子团与被刻蚀材料发生化学反应，从而实现刻蚀目的；物理化学性刻蚀通过活性离子对衬底的物理轰击和化学反应双重作用刻蚀。
在采用干法刻蚀对导电薄膜100进行刻蚀的情况下，此处，对导电薄膜100进行刻蚀包括：
S1030、如图15所示，采用干法刻蚀对导电薄膜100进行刻蚀，以形成导电图案102。
例如可以利用氧气(O2)轰击导电薄膜100(物理性刻蚀)；或者，利用四氟化氮(NF4)和氧气共同轰击导电薄膜100(物理化学性刻蚀)；即刻蚀掉光刻胶薄膜101中的第二区域101b的位置处所对应的导电薄膜100。
S1031、结合图15和图16所示，对第一区域的光刻胶图案1011和第三区域的光刻胶图案1012进行灰化处理，去除第三区域的光刻胶图案1012。
此处，灰化处理又称为物理性刻蚀，即采用氧气轰击第一区域的光刻胶图案1011和第三区域的光刻胶图案1012。需要说明的是，参考图16，由于第一区域的光刻胶图案1011的厚度大于第三区域的光刻胶图案1012的厚度，因此第一区域的光刻胶图案1011不会被完全灰化，即保留一部分的第一区域的光刻胶图案1011。
S1032、如图17所示，采用干法刻蚀对导电图案102进行刻蚀，以得到第一导电层311和导电凸起312。
S1033、如图17所示，去除第一区域的光刻胶图案1011。
在一些实施例中，在衬底10上形成第一导电层311和导电凸起312后，基板31的制备方法还包括：
如图18所示，采用PECVD(Plasma Enhanced Chemical Vapor Deposition，等离子体增强化学的气相沉积法)在形成有第一导电层311和导电凸起312的衬底10上沉积一层第一绝缘薄膜103(例如氮化硅、氧化硅等)。如图19所示，在第一绝缘薄膜103上沉积氧化物半导体薄膜104(例如氧化铟镓锌IGZO、氧化铟锡锌ITZO等)，对氧化物半导体薄膜104进行图案化，以形成图20中的有源层3151。如图21所示，在有源层3151上采用PECVD沉积一层第二绝缘薄膜105(例如氮化硅、氧化硅等)。如图22所示，采用溅射工艺在绝缘薄膜上沉积一层金属薄膜106(例如铜、铝等)。如图23所示，对金属薄膜106进行图案化以形成栅极3150，然后采用干法刻蚀对第二绝缘薄膜105进行图案化以形成栅绝缘层3154，接着对有源层3151进行导体化，以形成第一导体区3151a、第二导体区3151b以及沟道区3151c。如图24所示，采用PECVD沉积一层第三绝缘薄膜107(例如氮化硅、氧化硅等)。如图25所示，对第一绝缘薄膜103和第三绝缘薄膜107进行图案化以形成介质层313和层间介质层3155。如图26所示，采用溅射工艺在层间介质层上形成一层金属薄膜，并对金属薄膜进行图案化以形成第一极3152和第二极3153，即形成源极(Source)和漏极(Drain)。
本发明实施例中，基板31的制备方法具有与上述实施例相同的技术特征和有益效果，可以参考上述实施例，此处不再一一赘述。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种基板，其特征在于，包括：
衬底；
第一导电层，设置于所述衬底上；
导电凸起，设置于所述第一导电层远离所述衬底的一侧表面上，且与所述第一导电层电连接；
介质层，覆盖所述第一导电层、所述导电凸起以及所述衬底；所述介质层在对应所述导电凸起的位置开设有第一过孔；
第二导电层，设置于所述介质层远离所述衬底的一侧表面，且通过所述第一过孔与所述导电凸起电连接。
2.根据权利要求1所述的基板，其特征在于，所述基板还包括设置于所述衬底上的薄膜晶体管；
所述薄膜晶体管的栅极相对于所述薄膜晶体管的有源层，远离所述衬底；
所述第一导电层设置于所述有源层靠近所述衬底的一侧，且所述有源层在所述衬底上的垂直投影位于所述第一导电层在所述衬底上垂直投影的范围内；
所述第二导电层与所述薄膜晶体管的第一极电连接。
3.根据权利要求1或2所述的基板，其特征在于，
所述第一过孔具有与所述导电凸起相接触的第一表面；所述导电凸起具有与所述第一过孔相接触的第二表面；
所述第二表面位于所述第一表面所在的范围内。
4.根据权利要求1所述的基板，其特征在于，
所述第一导电层的厚度范围为
Figure FDA0002472068500000011
所述导电凸起的厚度范围为
Figure FDA0002472068500000012
5.根据权利要求4所述的基板，其特征在于，所述介质层的厚度范围为
Figure FDA0002472068500000013
6.根据权利要求1所述的基板，其特征在于，所述第一导电层与所述导电凸起同层同材料，且为一体结构。
7.一种显示装置，其特征在于，包括权利要求1-6任一项所述的基板。
8.根据权利要求7所述的显示装置，其特征在于，所述显示装置包括：
基底；
多个呈阵列排布的发光器件，设置于所述基底上。
9.一种基板的制备方法，其特征在于，包括：
在衬底上形成导电薄膜；
在所述导电薄膜上形成光刻胶薄膜；采用半曝光工艺对所述光刻胶薄膜进行掩膜曝光，以形成第一区域、第二区域以及第三区域；
对所述光刻胶薄膜进行显影工艺，以形成所述第一区域的光刻胶图案和所述第三区域的光刻胶图案；
对所述导电薄膜进行刻蚀，以得到第一导电层和导电凸起。
10.根据权利要求9所述的制备方法，其特征在于，对所述导电薄膜进行刻蚀包括：
采用干法刻蚀对所述导电薄膜进行刻蚀，以形成导电图案；
对所述第一区域的光刻胶图案和所述第三区域的光刻胶图案进行灰化处理，去除所述第三区域的光刻胶图案；
采用干法刻蚀对所述导电图案进行刻蚀，以得到所述第一导电层和所述导电凸起；
去除所述第一区域的光刻胶图案。
CN202010351448.3A 2020-04-28 2020-04-28 基板及其制备方法、显示装置 Active CN111508976B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010351448.3A CN111508976B (zh) 2020-04-28 2020-04-28 基板及其制备方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010351448.3A CN111508976B (zh) 2020-04-28 2020-04-28 基板及其制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN111508976A true CN111508976A (zh) 2020-08-07
CN111508976B CN111508976B (zh) 2023-06-23

Family

ID=71874893

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010351448.3A Active CN111508976B (zh) 2020-04-28 2020-04-28 基板及其制备方法、显示装置

Country Status (1)

Country Link
CN (1) CN111508976B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112259500A (zh) * 2020-10-21 2021-01-22 京东方科技集团股份有限公司 一种显示面板及其制备方法
CN112864174A (zh) * 2021-01-12 2021-05-28 京东方科技集团股份有限公司 一种tft阵列基板及其制备方法、显示装置
CN113096549A (zh) * 2021-03-31 2021-07-09 合肥鑫晟光电科技有限公司 一种驱动背板及显示装置
CN114300519A (zh) * 2021-12-27 2022-04-08 武汉华星光电半导体显示技术有限公司 显示面板及其制作方法
CN114521058A (zh) * 2020-11-19 2022-05-20 广州方邦电子股份有限公司 带隐埋电阻的印制板及其制备方法
WO2023226701A1 (zh) * 2022-05-24 2023-11-30 京东方科技集团股份有限公司 显示基板、显示装置以及显示基板的制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090017569A1 (en) * 2007-07-11 2009-01-15 Kyo Ho Moon Method for fabricating liquid crystal display device
CN103021940A (zh) * 2012-12-12 2013-04-03 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN104934110A (zh) * 2015-06-26 2015-09-23 合肥京东方光电科技有限公司 导电结构及其制作方法、阵列基板、显示装置
CN106876414A (zh) * 2017-03-17 2017-06-20 京东方科技集团股份有限公司 一种显示基板及其制作方法
CN110911424A (zh) * 2019-12-11 2020-03-24 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090017569A1 (en) * 2007-07-11 2009-01-15 Kyo Ho Moon Method for fabricating liquid crystal display device
CN103021940A (zh) * 2012-12-12 2013-04-03 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN104934110A (zh) * 2015-06-26 2015-09-23 合肥京东方光电科技有限公司 导电结构及其制作方法、阵列基板、显示装置
CN106876414A (zh) * 2017-03-17 2017-06-20 京东方科技集团股份有限公司 一种显示基板及其制作方法
CN110911424A (zh) * 2019-12-11 2020-03-24 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112259500A (zh) * 2020-10-21 2021-01-22 京东方科技集团股份有限公司 一种显示面板及其制备方法
CN112259500B (zh) * 2020-10-21 2024-01-30 京东方科技集团股份有限公司 一种显示面板及其制备方法
CN114521058A (zh) * 2020-11-19 2022-05-20 广州方邦电子股份有限公司 带隐埋电阻的印制板及其制备方法
CN114521058B (zh) * 2020-11-19 2024-05-31 广州方邦电子股份有限公司 带隐埋电阻的印制板及其制备方法
CN112864174A (zh) * 2021-01-12 2021-05-28 京东方科技集团股份有限公司 一种tft阵列基板及其制备方法、显示装置
US11984457B2 (en) 2021-01-12 2024-05-14 Boe Technology Group Co., Ltd. TFT array substrate, preparation method thereof, and display device
CN113096549A (zh) * 2021-03-31 2021-07-09 合肥鑫晟光电科技有限公司 一种驱动背板及显示装置
US11532265B2 (en) 2021-03-31 2022-12-20 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Driving backplane and display apparatus
CN113096549B (zh) * 2021-03-31 2023-09-26 合肥鑫晟光电科技有限公司 一种驱动背板及显示装置
CN114300519A (zh) * 2021-12-27 2022-04-08 武汉华星光电半导体显示技术有限公司 显示面板及其制作方法
WO2023226701A1 (zh) * 2022-05-24 2023-11-30 京东方科技集团股份有限公司 显示基板、显示装置以及显示基板的制造方法

Also Published As

Publication number Publication date
CN111508976B (zh) 2023-06-23

Similar Documents

Publication Publication Date Title
CN111508976B (zh) 基板及其制备方法、显示装置
CN109300917B (zh) 一种阵列基板及其制备方法、显示面板
US10978531B2 (en) Transparent display substrate, manufacturing method thereof and transparent display panel
CN109671726B (zh) 阵列基板及其制造方法、显示面板、显示装置
US11075230B2 (en) Thin film transistor, manufacturing method thereof, array substrate and display device
US9691881B2 (en) Manufacturing method of thin film transistor substrate
US11257957B2 (en) Thin film transistor, method of fabricating the same, array substrate and display device
CN106981520B (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
US11751432B2 (en) Display device, flexible display panel and manufacturing method therefor
US20160005799A1 (en) Thin film transistor, tft array substrate, manufacturing method thereof and display device
US10777683B2 (en) Thin film transistor, method of manufacturing thin film transistor, array substrate and display panel
US20200066758A1 (en) Display panel and method for fabricating the same
US10964790B1 (en) TFT substrate and manufacturing method thereof
US20160035760A1 (en) Array substrate and method for manufacturing the same, and display device
US10656478B2 (en) Array substrate and manufacturing method thereof, and display panel
US11961848B2 (en) Display substrate and manufacturing method therefor, and display device
CN105702683B (zh) 一种薄膜晶体管及其制备方法、阵列基板及显示装置
WO2021036840A1 (zh) 显示基板及其制造方法、显示装置
CN108010850B (zh) 薄膜晶体管及其制作方法、tft基板
US10396209B2 (en) Thin film transistor comprising light shielding layers, array substrate and manufacturing processes of them
US10192900B2 (en) Methods for fabricating thin film transistor and array substrate, array substrate and display device
CN104681629A (zh) 薄膜晶体管、阵列基板及其各自的制备方法、显示装置
US11244965B2 (en) Thin film transistor and manufacturing method therefor, array substrate and display device
CN110854175B (zh) 阵列基板及其制备方法、显示面板
CN111276499B (zh) 显示用基板及其制备方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant