CN104681629A - 薄膜晶体管、阵列基板及其各自的制备方法、显示装置 - Google Patents

薄膜晶体管、阵列基板及其各自的制备方法、显示装置 Download PDF

Info

Publication number
CN104681629A
CN104681629A CN201510119417.4A CN201510119417A CN104681629A CN 104681629 A CN104681629 A CN 104681629A CN 201510119417 A CN201510119417 A CN 201510119417A CN 104681629 A CN104681629 A CN 104681629A
Authority
CN
China
Prior art keywords
via hole
contact via
film transistor
grid
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510119417.4A
Other languages
English (en)
Other versions
CN104681629B (zh
Inventor
张立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510119417.4A priority Critical patent/CN104681629B/zh
Publication of CN104681629A publication Critical patent/CN104681629A/zh
Priority to US15/038,227 priority patent/US9960188B2/en
Priority to EP15858119.9A priority patent/EP3278368A4/en
Priority to PCT/CN2015/096927 priority patent/WO2016145914A1/en
Application granted granted Critical
Publication of CN104681629B publication Critical patent/CN104681629B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors

Abstract

本发明提供一种薄膜晶体管、阵列基板及其各自制备方法、显示装置，属于显示技术领域，其可解决现有的薄膜晶体管体积较大的问题。本发明的薄膜晶体管包括：源极，设置在基底上方；刻蚀阻挡层，设置在所述源极上方，且在与所述源极对应的位置形成有源极接触过孔；有源层，设置在所述刻蚀阻挡层上方，且通过所述源极接触过孔与所述源极电性连接；第一绝缘层，设置在所述有源层上方，且在与所述有源层对应的位置形成有漏极接触过孔；漏极，设置在所述第一绝缘层上方，且通过所述漏极接触过孔与所述有源层电性连接；栅极，与所述源极和漏极中的一者同层设置，且与所述有源层的沟道区在基底上的正投影部分重合。

Description

薄膜晶体管、阵列基板及其各自的制备方法、显示装置
技术领域
本发明属于显示技术领域，具体涉及一种薄膜晶体管、阵列基板及其各自的制备方法、显示装置。
背景技术
目前常用的平板显示装置包括液晶显示装置(Liquid CrystalDisplay：简称LCD)和OLED(Organic Light-Emitting Diode:有机发光二极管)显示装置，不管是液晶显示装置还是OLED显示装置中均包括有阵列基板，阵列基板中设置有多个薄膜晶体管(Thin Film Transistor：简称TFT)。
随着半导体设计工艺及生产技术不断更新，元件本身速度的改良和显示面板尺寸及分辨率的增加，薄膜晶体管的占用面积显得愈加重要。特别是在氧化物薄膜晶体管中表现的较为明显。氧化物薄膜晶体管通常包括：设于基底上方的栅极，覆盖栅极的栅极绝缘层，设于栅极绝缘层上方的有源层，设于有源层上方的刻蚀阻挡层，以及分别通过贯穿刻蚀阻挡层的源极接触过孔和漏极接触过孔，与有源层连接的源、漏极。其中，由于源极接触过孔和漏极接触过孔形成在同一层中，且受刻蚀工艺的限制，两个过孔之间需要存在一定的距离，以防止在刻蚀过程中两者贯穿，造成元件报废。可以理解的是，源极接触过孔和漏极接触过孔之间的距离也就定义出有源层沟道的宽度，同时也限定了薄膜晶体管的尺寸，造成氧化物薄膜晶体管的尺寸较大，同时由于栅极和源极、漏极分层设置，必然会产生栅极和源极之间、栅极和漏极之间的寄生电容，从而导致应用该薄膜晶体管的显示装置的显示效果欠佳。
发明内容
本发明所要解决的技术问题包括，针对现有的薄膜晶体管存在上述的技术问题，提供一种体积减小，漏极与栅极的寄生电容、或源极与栅极的寄生电容减小的薄膜晶体管、阵列基板及各自的制备方法、显示装置。
解决本发明技术问题所采用的技术方案是一种薄膜晶体管，包括：
源极，设置在基底上方；
刻蚀阻挡层，设置在所述源极上方，且在与所述源极对应的位置形成有源极接触过孔；
有源层，设置在所述刻蚀阻挡层上方，且通过所述源极接触过孔与所述源极电性连接；
第一绝缘层，设置在所述有源层上方，且在与所述有源层对应的位置形成有漏极接触过孔；
漏极，设置在所述第一绝缘层上方，且通过所述漏极接触过孔与所述有源层电性连接；
栅极，与所述源极和漏极中的一者同层设置，且与所述有源层的沟道区在基底上的正投影部分重合。
优选的是，所述有源层的材料为含有铟、镓、锌、铝、锡元素中的至少一种的含氧化合物、含硫化合物、含氮氧化合物、含硫氧化合物中的任意一种。
优选的是，所述栅极、所述源极和所述漏极采用钼、钼铌合金、铝、铝钕合金、钛和铜中的至少一种形成。
优选的是，所述源极包括源极环形本体，以及和源极环形本体连接的源极引出部；
所述刻蚀阻挡层中源极接触过孔为一环形开口，且该源极接触过孔设于所述源极环形本体的正上方；
所述有源层覆盖所述源极环形本体的正上方的刻蚀阻挡层；
所述第一绝缘层覆盖在有源层上方，且在所述第一绝缘层中的漏极接触过孔为一环形开口；
所述漏极包括漏极本体，以及和漏极本体连接的漏极引出部，且所述漏极本体覆盖所述漏极接触过孔；
所述栅极包括栅极开环本体，以及和栅极开环本体连接的栅极引出部，且所述栅极开环本体环绕所述漏极本体，所述栅极开环本体的开口位置对应所述漏极引出部所在位置。
解决本发明技术问题所采用的技术方案是一种薄膜晶体管的制备方法，其包括：
在基底上，通过构图工艺形成包括薄膜晶体管源极的图形；
在完成上述步骤的基底上，形成刻蚀阻挡层，并通过构图工艺形成包括源极接触过孔的图形；
在完成上述步骤的基底上，通过构图工艺形成包括有源层的图形，所述有源层通过所述源极接触过孔与所述源极电性连接；
在完成上述步骤的基底上，形成第一绝缘层，并通过构图工艺形成包括与所述有源层对应的位置的漏极接触过孔的图形；
在完成上述步骤的基底上，通过构图工艺形成包括薄膜晶体管漏极的图形，所述漏极通过所述漏极接触过孔与所述有源层电性连接；其中，
在上述步骤中，形成薄膜晶体管的源极或漏极的同时还形成有薄膜晶体管的栅极，其中所述栅极与所述有源层的沟道区在基底上的正投影部分重合。
优选的是，所述源极包括源极环形本体，以及和源极环形本体连接的源极引出部；
所述刻蚀阻挡层中源极接触过孔为一环形开口，且该源极接触过孔设于所述源极环形本体的正上方；
所述有源层覆盖所述源极环形本体的正上方的刻蚀阻挡层；
所述第一绝缘层覆盖在有源层上方，且在所述第一绝缘层中的漏极接触过孔为一环形开口；
所述漏极包括漏极本体，以及和漏极本体连接的漏极引出部，且所述漏极本体覆盖所述漏极接触过孔；
所述栅极包括栅极开环本体，以及和栅极开环本体连接的栅极引出部，且所述栅极开环本体环绕所述漏极本体，所述栅极开环本体的开口位置对应所述漏极引出部所在位置。
解决本发明技术问题所采用的技术方案是一种阵列基板，其包括上述的薄膜晶体管。
优选的是，所述在阵列基板上还包括设置在所述薄膜晶体管的漏极所在层上方的钝化层和设置在钝化层上方的像素电极；其中，
在所述钝化层中形成有像素电极接触过孔，所述像素电极通过所述像素电极接触过孔与所述漏极电性连接。
进一步优选的是，所述栅极与所述漏极同层设置，所述在阵列基板上还包括与所述像素电极同层设置的辅助栅极，
在所述钝化层中还形成有栅极接触过孔，所述辅助栅极通过所述栅极接触过孔与所述栅极电性连接。
更进一步优选地是，所述栅极接触过孔与所述源极接触过孔在基底上的投影完全重合。
解决本发明技术问题所采用的技术方案是一种阵列基板的制备方法，其包括上述薄膜晶体管的制备方法。
优选的是，所述阵列基板的制备方法还包括：
在形成有薄膜晶体管的漏极的基底上，形成钝化层，并通过构图工艺在钝化层中形成像素电极接触过孔；
在完成上述步骤的基底上，通过构图工艺形成包括像素电极的图形，所述像素电极通过所述像素电极接触过孔与所述漏极电性连接。
进一步优选的是，所述薄膜晶体管的栅极与漏极同步形成，在形成所述像素电极接触过孔的同时还包括：形成栅极接触过孔的步骤；以及在形成所述像素电极的同时还包括形成辅助栅极的步骤，所述辅助栅极与所述栅极通过栅极接触过孔电性连接。
更进一步优选的是，形成的所述栅极接触过孔与所述源极接触过孔在基底上的投影完全重合。
解决本发明技术问题所采用的技术方案是一种显示装置，其包括上述的阵列基板。
本发明具有如下有益效果：
在本发明的薄膜晶体管中，将源极和漏极分层设置，并将有源层设置在源极和漏极所在层之间，在图中可以看出有源层沟道位于源极接触过孔靠近漏极接触过孔的侧壁上，由现有的横向沟道变为纵向沟道，大大缩短了有源层沟道的水平宽度，从而减小了薄膜晶体管的占用面积，进而使得应用薄膜晶体管的显示面板可以实现高分辨率和高开口率。同时，在本发明的薄膜晶体管中栅极与源极和漏极中的一者同层设置，因此可以避免漏极与栅极之间产生寄生电容，或避免源极与栅极之间产生寄生电容，从而提高薄膜晶体管开关性能。
附图说明
图1为本发明实施例1中薄膜晶体管的示意图；
图2为本发明实施例1中阵列基板的示意图；
图3为本发明的实施例1的薄膜晶体管和阵列基板制备流程图；
图4和5为本发明的实施例2的薄膜晶体管和阵列基板各膜层的示意图。
其中附图标记为：10、基底；1、源极；11、源极环形本体；12、源极引出部；2、刻蚀阻挡层；21、源极接触过孔；3、有源层；4、第一绝缘层；41、漏极接触过孔；5、漏极；51、漏极本体；52、漏极引出部；6、栅极；61、栅极开环本体；62、栅极引出部；7、钝化层；71、像素电极接触过孔；72、栅极接触过孔；8、像素电极；9、辅助栅极。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。
实施例1：
本实施例提供一种薄膜晶体管，该薄膜晶体管可以为顶栅型薄膜晶体管也可以为底栅型薄膜晶体管。在本实施例中以顶栅型薄膜晶体管为例进行详细描述。
如图1和图3所示，具体的，本实施例的薄膜晶体管包括：
源极1，设置在基底10上方；
刻蚀阻挡层2，设置在所述源极1上方，且在与所述源极1对应的位置形成有源极接触过孔21；
有源层3，设置在所述刻蚀阻挡层2上方，且通过所述源极接触过孔21与所述源极1电性连接；
第一绝缘层4，设置在所述有源层3上方，且在与所述有源层3对应的位置形成有漏极接触过孔41；
漏极5和栅极6，两者设置在同一层，并设置在所述第一绝缘层4上方，且漏极5通过所述漏极接触过孔41与所述有源层3电性连接，栅极6与所述有源层3的沟道区在基底10上的正投影部分重合。
在本实施例的薄膜晶体管中，将源极1和漏极5分层设置，并将有源层3设置在源极1和漏极5所在层之间，在图中可以看出有源层3沟道位于源极接触过孔21靠近漏极接触过孔41的侧壁上，由现有的横向沟道变为纵向沟道，大大缩短了有源层3沟道的水平宽度，从而减小了薄膜晶体管的占用面积，进而使得应用薄膜晶体管的显示面板可以实现高分辨率和高开口率。同时，在本实施例的薄膜晶体管中栅极6和漏极5同层设置，因此可以避免漏极5与栅极6之间产生寄生电容，从而提高薄膜晶体管的开关性能。
结合图2所示，在本实施例的提供的薄膜晶体管的基础上，本实施例相应的还提供了一种阵列基板，该阵列基板包括上述的薄膜晶体管，因此该阵列基板可以实现高分辨率和高开口率，以及由于减小了栅极6与漏极5之间的寄生电容，该阵列基板的功耗有所降低。
优选地，本实施例的阵列基板还包括：设置在所述栅极6和漏极5所在层上方的钝化层7和设置在钝化层7上方的像素电极8，其中，在钝化层7中形成有像素电极接触过孔71，像素电极8通过该像素电极接触过孔71与薄膜晶体管的漏极5电性连接。
需要说明的是，该阵列基板应用于液晶显示面板中，像素电极8用于驱动液晶分子的偏转；而阵列基板应用于OLED显示面板中，该像素电极8也就是OLED的底电极，用于和OLED的顶电极形成电压差，以使OLED的发光层发光。其中，本发明不限制OLED显示面板为正置型或反置型，例如OLED的底电极可以为阳极，相应的，OLED的顶电极为阴极；或者，OLED的底电极可以为阴极，相应的，OLED的顶电极为阳极。
优选地，该阵列基板还包括与像素电极8同层设置的辅助栅极9，在所述钝化层7中还形成有栅极接触过孔72，所述辅助栅极9通过所述栅极接触过孔72与所述栅极6电性连接。
其中，进一步优选地，所述栅极接触过孔72与所述源极接触过孔21在基底10上的投影完全重合，因此使得辅助栅极9可以将有源层3沟道完全覆盖，且由于栅极6和辅助栅极9是电性连接的，故实际上是增大了栅极6与有源层3沟道的正对面积，从而大大提高薄膜晶体管的开关性能。
结合图3所示，同时在本实施例中还提供了一种上述薄膜晶体管和阵列基板的制备方法，具体步骤如下：
步骤一、基底10上通过构图工艺形成薄膜晶体管源极1的图形；
具体的，在该步骤中基底10采用玻璃、树脂、蓝宝石、石英等透明材料制成、且经过预先清洗。具体的，在基板上采用溅射方式、热蒸发方式、等离子体增强化学气相沉积(Plasma EnhancedChemical Vapor Deposition：简称PECVD)方式、低压化学气相沉积(Low Pressure Chemical Vapor Deposition：简称LPCVD)方式、大气压化学气相沉积(Atmospheric Pressure Chemical VaporDeposition：简称APCVD)方式或电子回旋谐振化学气相沉积(Electron Cyclotron Resonance Chemical Vapor Deposition:简称ECR-CVD)方式形成第一金属薄膜，对该第一金属薄膜进行光刻胶涂覆、曝光、显影、刻蚀、光刻胶剥离形成包括薄膜晶体管源极1的图形。
其中，第一金属薄膜(源极1)的材料采用钼(Mo)、钼铌合金(MoNb)、铝(Al)、铝钕合金(AlNd)、钛(Ti)和铜(Cu)中的一种或它们中多种材料形成的单层或多层复合叠层，优选为Mo、Al或含Mo、Al的合金组成的单层或多层复合膜。
步骤二、在完成上述步骤的基底10上形成刻蚀阻挡层2，并在刻蚀阻挡层2中形成源极接触过孔21的图形；
具体的，在该步骤中采用热生长、常压化学气相沉积、低压化学气相沉积、等离子辅助体化学气相淀积、溅射等制备方法，形成刻蚀阻挡层2；然后在刻蚀阻挡层2上涂覆光刻胶、曝光、显影、刻蚀、光刻胶剥离形成贯穿刻蚀阻挡层2的源极接触过孔21。
其中，刻蚀阻挡层2的材料可以为硅的氧化物(SiOx)、硅的氮化物(SiNx)、铪的氧化物(HfOx)、硅的氮氧化物(SiON)、铝的氧化物(AlOx)等或由其中两种或三种组成的多层膜组成。
步骤三、在完成上述步骤的基底10上形成有源层3的图形；
具体的，在该步骤中采用磁控溅射的方法，室温、Ar、以及O2气氛条件下，形成半导体材料层，通过构图工艺形成包括薄膜晶体管有源层3的图形，此时有源层3通过源极接触过孔21与源极1电性连接。
其中，有源层3的材料为含有铟、镓、锌、铝、锡元素中的至少一种的含氧化合物、含硫化合物、含氮氧化合物、含硫氧化合物中的任意一种，例如氧化铟镓锌、氧化铟锌、氧化铟锡、氧化铟镓锡中的任意一种，或者其他半导体材料也可以。
步骤四、在完成上述步骤的基底10上形成第一绝缘层4，以及在第一绝缘层4中形成漏极接触过孔41的图形。
具体的，在该步骤中采用热生长、常压化学气相沉积、低压化学气相沉积、等离子辅助体化学气相淀积、溅射等制备方法，形成第一绝缘层4；然后在第一绝缘层4上涂覆光刻胶、曝光、显影、刻蚀、光刻胶剥离形成贯穿第一绝缘层4的漏极接触过孔41。
其中，第一绝缘层4的材料可以为硅的氧化物(SiOx)、硅的氮化物(SiNx)、铪的氧化物(HfOx)、硅的氮氧化物(SiON)、铝的氧化物(AlOx)等或由其中两种或三种组成的多层膜组成。
步骤五、在完成上述步骤的基底10上形成栅极6和漏极5的图形；
具体的，在该步骤中采用溅射方式、热蒸发方式、等离子体增强化学气相沉积方式、低压化学气相沉积方式、大气压化学气相沉积方式或电子回旋谐振化学气相沉积方式形成第二金属薄膜，对该第二金属薄膜进行光刻胶涂覆、曝光、显影、刻蚀、光刻胶剥离形成包括薄膜晶体管栅极6和漏极5的图形，此时漏极5通过漏极接触过孔41与有源层3电性连接，栅极6与有源层3的沟道区在基底10上的正投影部分重合。
其中，第二金属薄膜(栅极6和漏极5)的材料与第一金属薄膜(源极1)的材料可以相同，即采用钼(Mo)、钼铌合金(MoNb)、铝(Al)、铝钕合金(AlNd)、钛(Ti)和铜(Cu)中的一种或它们中多种材料形成的单层或多层复合叠层，优选为Mo、Al或含Mo、Al的合金组成的单层或多层复合膜。
至此完成了薄膜晶体管的制备，在上述步骤的基础上继续制备钝化层7和像素电极8等元件，以完成阵列基板的制备工艺。具体的包括：
步骤六、在形成有栅极6和漏极5的基底10上形成钝化层7，并在钝化层7中形成像素电极接触过孔71的图形；
具体的，在该步骤中采用热生长、常压化学气相沉积、低压化学气相沉积、等离子辅助体化学气相淀积、溅射等制备方法，形成钝化层7；然后在钝化层7上涂覆光刻胶、曝光、显影、刻蚀、光刻胶剥离形成贯穿钝化层7的像素电极接触过孔71。
其中，钝化层7的材料可以为硅的氧化物(SiOx)、硅的氮化物(SiNx)、铪的氧化物(HfOx)、硅的氮氧化物(SiON)、铝的氧化物(AlOx)等或由其中两种或三种组成的多层膜组成。
步骤七、在完成上述步骤的基底10上形成像素电极8的图形；
具体的，在该步骤中采用溅射方式、热蒸发方式或等离子体增强化学气相沉积方式、低压化学气相沉积方式、大气压化学气相沉积方式或电子回旋谐振化学气相沉积方式沉积导电膜，并通过构图工艺形成像素电极8的图形，像素电极8通过像素电极接触过孔71与漏极5电性连接。
其中，导电膜具有高反射率并且满足一定的功函数要求，常采用双层膜或三层膜结构：比如ITO(氧化铟锡)/Ag(银)/ITO(氧化铟锡)或者Ag(银)/ITO(氧化铟锡)结构；或者，把上述结构中的ITO换成IZO(氧化铟锌)、IGZO(氧化铟镓锌)或InGaSnO(氧化铟镓锡)。当然，也可以采用具有导电性能及高功函数值的无机金属氧化物、有机导电聚合物或金属材料形成，无机金属氧化物包括氧化铟锡或氧化锌，有机导电聚合物包括PEDOT:SS、PANI，金属材料包括金、铜、银或铂。
在上述阵列基板的结构基础上，进一步制备像素限定层(PixelDefine Layer，简称PDL)，接着蒸镀或者涂覆发光层(EmittingLayer：简称EL)，最后溅射或蒸镀形成顶电极层，经封装即可形成带有OLED器件的阵列基板。
在本实施例的所提供的阵列基板的制备方法中，优选地，步骤六和步骤七还可以包括：在形成像素电极接触过孔71的同时还形成有栅极接触过孔72；在形成像素电极8的同时还包括形成辅助栅极9的图形。其中，辅助栅极9通过栅极接触过孔72与栅极6电性连接。
且优选地，所述栅极接触过孔72与所述源极接触过孔21在基底10上的投影完全重合，因此使得辅助栅极9可以将有源层3沟道完全覆盖，且由于栅极6和辅助栅极9是电性连接的，故实际上是增大了栅极6与有源层3沟道的正对面积，从而大大提高薄膜晶体管的开关性能。
需要说明的是，上述薄膜晶体管、阵列基板以及各自的制备方法均是以顶栅型薄膜晶体管为例进行说明的，而该薄膜晶体管也可以是底栅型薄膜晶体管，当薄膜晶体管为底栅型薄膜晶体管时，与上述薄膜晶体管的区别在于：如图2所示，栅极6与源极1同层设置，其他膜层的位置关系保持不变即可；而在阵列基板中无需栅极接触过孔72以及辅助栅极9，其他的膜层与上述的阵列基板的相同。相应的改变制备方法，在此不详细描述。
实施例2：
结合图4和5所示，本实施例提供一种薄膜晶体管，该薄膜晶体管与实施例1所提供的薄膜晶体管的机理相同，区别仅在于两者各膜层的形状是不同的。具体的，同样以薄膜晶体管为例进行详细说明。
该薄膜晶体管包括：设置在基底10上的源极1，源极1包括：源极环形本体11，以及和源极环形本体11连接的源极引出部12；其中，源极环形本体11的形状为一闭合的中空环形结构，该环形本体的形状可以为方环、圆环，通常本领域技术人员选择圆环结构的环形本体，而在本实施例中并不对该环形本体的具体结构作出限制。
刻蚀阻挡层2，该刻蚀阻挡层2覆盖在源极1所在层上方，在刻蚀阻挡层2中形成有源极接触过孔21，该源极接触过孔21为一环形开口，且孔设于所述源极环形本体11的正上方；其中，刻蚀阻挡层2的形状是与源极1的形状相对应的，当然该刻蚀阻挡层2也可以是整层结构，且通常刻蚀阻挡层2是整层沉积的。
有源层3，该有源层3覆盖所述源极1的源极环形本体11的正上方的刻蚀阻挡层2；其中，有源层3为一覆盖在刻蚀阻挡层2上方的片状结构，其图案与源极环状本体11相对应，可以理解的是该有源层3并不是中空结构，是环片状的结构。
第一绝缘层4，该第一绝缘层4覆盖在有源层3上方，且在所述第一绝缘层4中的漏极接触过孔41同样为一环形开口；第一绝缘层4的结构与有源层3相对应，但在其中设置有环形开口。
漏极5和栅极6，其中，漏极5包括漏极本体51，以及和漏极本体51连接的漏极引出部52，且所述漏极本体51覆盖所述漏极接触过孔41；漏极本体51通过第一绝缘层4中的形状为环形开口的漏极接触过孔41与有源层3连接；栅极6包括栅极开环本体61，以及和栅极开环本体61连接的栅极引出部62，且栅极开环本体61环绕所述漏极本体51，所述栅极开环本体的开口位置对应所述漏极引出部52所在位置。
结合上述内容以及附图4和5所示，可以理解的是，本实施例所提供的薄膜晶体管的各层结构时重叠累积的，同样采用将源极1和漏极5分层设置，漏极5与栅极6同层设置的结构，与实施例1带来的有益效果相同，减小了薄膜晶体管的占用面积，使得应用薄膜晶体管的显示面板可以实现高分辨率和高开口率。同时，在本实施例的薄膜晶体管中栅极6和漏极5同层设置，因此可以避免漏极5与栅极6之间产生寄生电容，从而提高薄膜晶体管开关性能。
相应的本实施例中还提供了一种阵列基板，该阵列基板包括上述薄膜晶体管，以及设置在薄膜晶体管栅极6和漏极5所在层上方的钝化层7和设置在钝化层7上方的像素电极8，在漏极5的电极引出部上方的钝化层7中形成有像素电极接触过孔71，此时像素电极8通过该过孔与所述漏极5连接。
特别的是，当本实施的阵列基板为OLED阵列基板时，此时像素电极8相当于OLED器件的底电极，采用本实施例的薄膜晶体管的结构，驱动阵列基板上的OLED器件，电流的流向是从薄膜晶体管的源极1流向漏极5的，通过漏电流以驱动OLED器件发光，容易理解的是，电流的流向相当于从薄膜晶体管的内部流向外部的，从而使得在相同的电压驱动下，薄膜晶体管的电流更稳定。
相应的，本实施例中还提供了一种薄膜晶体管的制备方法，该制备方法的工艺与实施例1大致相似，区别在于所形成薄膜晶体管的各层结构的图形是与实施例1不同的，但是对于本领域技术人员而言，采用同样的工艺形成不同的图案是可以做到的，因此不再详细描述该薄膜晶体管的制备方法。
需要说明的是：上述各实施例中的薄膜晶体管的源极1和漏极5只是以与像素电极8连接的一极称之为漏极5，另一极则为源极1，但是实际中源极1和漏极5并无分别，因此应当理解的是，源极1和漏极5的位置也是可以互换的，也就是说源极1与像素电极8连接也在本实施例的保护范围之内。特别的是，在OLED阵列基板，像素电极8也就是OLED器件的底电极，在其中称之与底电极连接的薄膜晶体管的漏极5，另一极则为源极1。
实施例3：
本实施例提供一种显示装置，其包括上述阵列基板，该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本实施例的显示装置中具有实施例1或2中的阵列基板，故其性能更好。
当然，本实施例的显示装置中还可以包括其他常规结构，如电源单元、显示驱动单元等。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (15)

1.一种薄膜晶体管，其特征在于，包括：
源极，设置在基底上方；
刻蚀阻挡层，设置在所述源极上方，且在与所述源极对应的位置形成有源极接触过孔；
有源层，设置在所述刻蚀阻挡层上方，且通过所述源极接触过孔与所述源极电性连接；
第一绝缘层，设置在所述有源层上方，且在与所述有源层对应的位置形成有漏极接触过孔；
漏极，设置在所述第一绝缘层上方，且通过所述漏极接触过孔与所述有源层电性连接；
栅极，与所述源极和漏极中的一者同层设置，且与所述有源层的沟道区在基底上的正投影部分重合。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述有源层的材料为含有铟、镓、锌、铝、锡元素中的至少一种的含氧化合物、含硫化合物、含氮氧化合物、含硫氧化合物中的任意一种。
3.根据权利要求1所述的薄膜晶体管，其特征在于，所述栅极、所述源极和所述漏极采用钼、钼铌合金、铝、铝钕合金、钛和铜中的至少一种形成。
4.根据权利要求1所述的薄膜晶体管，其特征在于，所述源极包括源极环形本体，以及和源极环形本体连接的源极引出部；
所述刻蚀阻挡层中源极接触过孔为一环形开口，且所述源极接触过孔设于所述源极环形本体的正上方；
所述有源层覆盖所述源极环形本体的正上方的刻蚀阻挡层；
所述第一绝缘层覆盖在有源层上方，且在所述第一绝缘层中的漏极接触过孔为一环形开口；
所述漏极包括漏极本体，以及和漏极本体连接的漏极引出部，且所述漏极本体覆盖所述漏极接触过孔；
所述栅极包括栅极开环本体，以及和栅极开环本体连接的栅极引出部，且所述栅极开环本体环绕所述漏极本体，所述栅极开环本体的开口位置对应所述漏极引出部所在位置。
5.一种薄膜晶体管的制备方法，其特征在于，包括：
在基底上，通过构图工艺形成包括薄膜晶体管源极的图形；
在完成上述步骤的基底上，形成刻蚀阻挡层，并通过构图工艺形成包括源极接触过孔的图形；
在完成上述步骤的基底上，通过构图工艺形成包括有源层的图形，所述有源层通过所述源极接触过孔与所述源极电性连接；
在完成上述步骤的基底上，形成第一绝缘层，并通过构图工艺形成包括与所述有源层对应的位置的漏极接触过孔的图形；
在完成上述步骤的基底上，通过构图工艺形成包括薄膜晶体管漏极的图形，所述漏极通过所述漏极接触过孔与所述有源层电性连接；其中，
在上述步骤中，形成薄膜晶体管的源极或漏极的同时还形成有薄膜晶体管的栅极，其中所述栅极与所述有源层的沟道区在基底上的正投影部分重合。
6.根据权利要求5所述的薄膜晶体管的制备方法，其特征在于，所述源极包括源极环形本体，以及和源极环形本体连接的源极引出部；
所述刻蚀阻挡层中源极接触过孔为一环形开口，且所述源极接触过孔设于所述源极环形本体的正上方；
所述有源层覆盖所述源极环形本体的正上方的刻蚀阻挡层；
所述第一绝缘层覆盖在有源层上方，且在所述第一绝缘层中的漏极接触过孔为一环形开口；
所述漏极包括漏极本体，以及和漏极本体连接的漏极引出部，且所述漏极本体覆盖所述漏极接触过孔；
所述栅极包括栅极开环本体，以及和栅极开环本体连接的栅极引出部，且所述栅极开环本体环绕所述漏极本体，所述栅极开环本体的开口位置对应所述漏极引出部所在位置。
7.一种阵列基板，其特征在于，所述阵列基板包括权利要求1-4中任意一项所述的薄膜晶体管。
8.根据权利要求7所述的阵列基板，其特征在于，所述在阵列基板上还包括设置在所述薄膜晶体管的漏极所在层上方的钝化层和设置在钝化层上方的像素电极；其中，
在所述钝化层中形成有像素电极接触过孔，所述像素电极通过所述像素电极接触过孔与所述漏极电性连接。
9.根据权利要求8所述的阵列基板，其特征在于，所述栅极与所述漏极同层设置，所述在阵列基板上还包括与所述像素电极同层设置的辅助栅极，
在所述钝化层中还形成有栅极接触过孔，所述辅助栅极通过所述栅极接触过孔与所述栅极电性连接。
10.根据权利要求9所述的阵列基板，其特征在于，所述栅极接触过孔与所述源极接触过孔在基底上的投影完全重合。
11.一种阵列基板的制备方法，其特征在于，所述阵列基板的制备方法包括权利要求5或6所述的薄膜晶体管的制备方法。
12.根据权利要求11所述的阵列基板的制备方法，其特征在于，所述阵列基板的制备方法还包括：
在形成有薄膜晶体管的漏极的基底上，形成钝化层，并通过构图工艺在钝化层中形成像素电极接触过孔；
在完成上述步骤的基底上，通过构图工艺形成包括像素电极的图形，所述像素电极通过所述像素电极接触过孔与所述漏极电性连接。
13.根据权利要求12所述的阵列基板的制备方法，其特征在于，所述薄膜晶体管的栅极与漏极同步形成，在形成所述像素电极接触过孔的同时还包括：形成栅极接触过孔的步骤；以及在形成所述像素电极的同时还包括形成辅助栅极的步骤，所述辅助栅极与所述栅极通过栅极接触过孔电性连接。
14.根据权利要求13所述的阵列基板的制备方法，其特征在于，形成的所述栅极接触过孔与所述源极接触过孔在基底上的投影完全重合。
15.一种显示装置，其特征在于，所述显示装置包括权利要求7-10中任意一项所述的阵列基板。
CN201510119417.4A 2015-03-18 2015-03-18 薄膜晶体管、阵列基板及其各自的制备方法、显示装置 Active CN104681629B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201510119417.4A CN104681629B (zh) 2015-03-18 2015-03-18 薄膜晶体管、阵列基板及其各自的制备方法、显示装置
US15/038,227 US9960188B2 (en) 2015-03-18 2015-12-10 Thin film transistor, array substrate, and fabrication method there of, and display apparatus
EP15858119.9A EP3278368A4 (en) 2015-03-18 2015-12-10 Thin film transistor, array substrate, and fabrication method thereof, and display apparatus
PCT/CN2015/096927 WO2016145914A1 (en) 2015-03-18 2015-12-10 Thin film transistor, array substrate, and fabrication method thereof, and display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510119417.4A CN104681629B (zh) 2015-03-18 2015-03-18 薄膜晶体管、阵列基板及其各自的制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN104681629A true CN104681629A (zh) 2015-06-03
CN104681629B CN104681629B (zh) 2017-12-08

Family

ID=53316442

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510119417.4A Active CN104681629B (zh) 2015-03-18 2015-03-18 薄膜晶体管、阵列基板及其各自的制备方法、显示装置

Country Status (4)

Country Link
US (1) US9960188B2 (zh)
EP (1) EP3278368A4 (zh)
CN (1) CN104681629B (zh)
WO (1) WO2016145914A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016145914A1 (en) * 2015-03-18 2016-09-22 Boe Technology Group Co., Ltd. Thin film transistor, array substrate, and fabrication method thereof, and display apparatus
CN106486498A (zh) * 2016-10-14 2017-03-08 武汉华星光电技术有限公司 一种显示面板
CN107994035A (zh) * 2017-12-14 2018-05-04 京东方科技集团股份有限公司 阵列基板的制作方法、阵列基板及显示装置
CN108461507A (zh) * 2018-03-29 2018-08-28 武汉华星光电技术有限公司 一种阵列基板及其制备方法、显示器
CN108803171A (zh) * 2018-06-27 2018-11-13 深圳市华星光电技术有限公司 阵列基板、液晶显示屏及阵列基板制造方法
WO2018219084A1 (zh) * 2017-05-27 2018-12-06 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板
CN109411545A (zh) * 2018-09-30 2019-03-01 南京中电熊猫平板显示科技有限公司 一种薄膜晶体管及其制造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105895639A (zh) * 2016-06-29 2016-08-24 京东方科技集团股份有限公司 阵列基板及其制备方法、显示器件
JP2018060743A (ja) * 2016-10-07 2018-04-12 株式会社ジャパンディスプレイ 表示装置
US10825838B2 (en) 2018-03-29 2020-11-03 Wuhan China Star Optoelectronics Technology Co., Ltd. Array substrate and its manufacturing method and display device
CN110534577B (zh) * 2019-08-12 2024-02-23 福建华佳彩有限公司 一种薄膜晶体管及制备方法
CN112366284A (zh) * 2020-11-10 2021-02-12 安徽熙泰智能科技有限公司 一种新型可调功函数的高反射率Micro OELD的阳极结构及其制备方法
US11550196B2 (en) * 2021-03-09 2023-01-10 Sharp Kabushiki Kaisha Semiconductor device and display device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004048036A (ja) * 1994-08-31 2004-02-12 Semiconductor Energy Lab Co Ltd 表示装置
JP2005167164A (ja) * 2003-12-05 2005-06-23 Mitsui Chemicals Inc トランジスタ及びその作製方法
CN103311310A (zh) * 2013-05-13 2013-09-18 北京京东方光电科技有限公司 一种薄膜晶体管及其制备方法、阵列基板
US20140151720A1 (en) * 2012-12-05 2014-06-05 E Ink Holdings Inc. Semiconductor device and manufacturing method thereof
CN104218091A (zh) * 2013-05-31 2014-12-17 三星显示有限公司 薄膜晶体管及包括该薄膜晶体管的有机发光二极管显示器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04106938A (ja) * 1990-08-27 1992-04-08 Nec Corp 薄膜電界効果型トランジスタ
US6107660A (en) * 1999-05-19 2000-08-22 Worldwide Semiconductor Manufacturing Corp. Vertical thin film transistor
US7629633B2 (en) 2004-05-20 2009-12-08 Isaac Wing Tak Chan Vertical thin film transistor with short-channel effect suppression
CN101546077B (zh) * 2008-03-26 2010-12-08 北京京东方光电科技有限公司 薄膜晶体管液晶显示器像素结构及制作方法
TWI512997B (zh) * 2009-09-24 2015-12-11 Semiconductor Energy Lab 半導體裝置，電源電路，和半導體裝置的製造方法
FR2962595B1 (fr) * 2010-07-06 2015-08-07 Commissariat Energie Atomique Dispositif microélectronique a niveaux métalliques d'interconnexion connectes par des vias programmables
KR20130006999A (ko) * 2011-06-28 2013-01-18 삼성디스플레이 주식회사 박막 트랜지스터 및 이의 제조 방법
CN103022150B (zh) * 2012-12-25 2015-05-20 京东方科技集团股份有限公司 一种薄膜晶体管、其制备方法、阵列基板及显示装置
CN103094354B (zh) * 2013-01-28 2015-08-12 合肥京东方光电科技有限公司 阵列基板及其制造方法、显示装置
CN103413834B (zh) * 2013-07-25 2016-01-20 北京京东方光电科技有限公司 一种薄膜晶体管及其制作方法、阵列基板及显示装置
TWM489301U (en) * 2014-05-09 2014-11-01 Chunghwa Picture Tubes Ltd Thin film transistor and pixel structure
CN103996683B (zh) * 2014-05-29 2015-02-18 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
CN104681629B (zh) 2015-03-18 2017-12-08 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其各自的制备方法、显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004048036A (ja) * 1994-08-31 2004-02-12 Semiconductor Energy Lab Co Ltd 表示装置
JP2005167164A (ja) * 2003-12-05 2005-06-23 Mitsui Chemicals Inc トランジスタ及びその作製方法
US20140151720A1 (en) * 2012-12-05 2014-06-05 E Ink Holdings Inc. Semiconductor device and manufacturing method thereof
CN103311310A (zh) * 2013-05-13 2013-09-18 北京京东方光电科技有限公司 一种薄膜晶体管及其制备方法、阵列基板
CN104218091A (zh) * 2013-05-31 2014-12-17 三星显示有限公司 薄膜晶体管及包括该薄膜晶体管的有机发光二极管显示器

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9960188B2 (en) 2015-03-18 2018-05-01 Boe Technology Group Co., Ltd. Thin film transistor, array substrate, and fabrication method there of, and display apparatus
WO2016145914A1 (en) * 2015-03-18 2016-09-22 Boe Technology Group Co., Ltd. Thin film transistor, array substrate, and fabrication method thereof, and display apparatus
CN106486498A (zh) * 2016-10-14 2017-03-08 武汉华星光电技术有限公司 一种显示面板
WO2018219084A1 (zh) * 2017-05-27 2018-12-06 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板
US11177287B2 (en) * 2017-05-27 2021-11-16 Fuzhou Boe Optoelectronics Technology Co., Ltd. Thin film transistor, fabrication method therefor, and array substrate
US20190267406A1 (en) * 2017-05-27 2019-08-29 Fuzhou Boe Optoelectronics Technology Co., Ltd. Thin film transistor, fabrication method therefor, and array substrate
CN107994035A (zh) * 2017-12-14 2018-05-04 京东方科技集团股份有限公司 阵列基板的制作方法、阵列基板及显示装置
US10573669B2 (en) 2017-12-14 2020-02-25 Boe Technology Group Co., Ltd. Method for fabricating array substrate, array substrate, and display device
WO2019184209A1 (zh) * 2018-03-29 2019-10-03 武汉华星光电技术有限公司 一种阵列基板及其制备方法、显示器
CN108461507A (zh) * 2018-03-29 2018-08-28 武汉华星光电技术有限公司 一种阵列基板及其制备方法、显示器
CN108803171A (zh) * 2018-06-27 2018-11-13 深圳市华星光电技术有限公司 阵列基板、液晶显示屏及阵列基板制造方法
CN108803171B (zh) * 2018-06-27 2021-03-26 Tcl华星光电技术有限公司 阵列基板、液晶显示屏及阵列基板制造方法
CN109411545A (zh) * 2018-09-30 2019-03-01 南京中电熊猫平板显示科技有限公司 一种薄膜晶体管及其制造方法

Also Published As

Publication number Publication date
EP3278368A4 (en) 2018-12-05
CN104681629B (zh) 2017-12-08
US20170117302A1 (en) 2017-04-27
WO2016145914A1 (en) 2016-09-22
US9960188B2 (en) 2018-05-01
EP3278368A1 (en) 2018-02-07

Similar Documents

Publication Publication Date Title
CN104681629A (zh) 薄膜晶体管、阵列基板及其各自的制备方法、显示装置
US10217774B2 (en) Thin film transistor and manufacturing method thereof, array substrate, and display device
US9917117B2 (en) Display device and method of fabricating the same
CN107706224B (zh) 一种显示面板及其制作方法
CN109166896A (zh) 显示面板及其制作方法
CN103681659B (zh) 一种阵列基板、制备方法以及显示装置
US8890160B2 (en) AMOLED display and manufacturing method thereof
CN105552249A (zh) Oled显示基板及其制作方法、显示装置
WO2015100898A1 (zh) 薄膜晶体管、tft阵列基板及其制造方法和显示装置
US9543415B2 (en) Thin film transistor driving backplane and manufacturing method thereof, and display panel
WO2015085703A1 (zh) Oled阵列基板及其制备方法、显示面板及显示装置
CN103489826A (zh) 阵列基板、制备方法以及显示装置
CN104810382A (zh) Amoled背板的制作方法及其结构
JP2008211184A (ja) アクティブマトリクス表示装置
US9214476B1 (en) Pixel structure
CN106129086B (zh) Tft基板及其制作方法
US10784287B2 (en) TFT substrate and manufacturing method thereof
CN104766930B (zh) Oled基板及其制备方法、显示装置
WO2013170574A1 (zh) 氧化物薄膜晶体管及其制作方法、阵列基板和显示装置
CN104966718A (zh) Amoled背板的制作方法及其结构
CN104538421A (zh) Oled显示基板及其制造方法
CN109671722B (zh) 有机发光二极管阵列基板及其制造方法
CN108010850A (zh) 薄膜晶体管及其制作方法、tft基板
CN104157608B (zh) Tft基板的制作方法及其结构
CN102709235B (zh) 阵列基板及其制造方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant