CN108010850A - 薄膜晶体管及其制作方法、tft基板 - Google Patents
薄膜晶体管及其制作方法、tft基板 Download PDFInfo
- Publication number
- CN108010850A CN108010850A CN201711161346.XA CN201711161346A CN108010850A CN 108010850 A CN108010850 A CN 108010850A CN 201711161346 A CN201711161346 A CN 201711161346A CN 108010850 A CN108010850 A CN 108010850A
- Authority
- CN
- China
- Prior art keywords
- grid
- insulating layer
- tft
- area
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 51
- 239000010409 thin film Substances 0.000 title claims abstract description 49
- 238000002360 preparation method Methods 0.000 title description 4
- 238000004519 manufacturing process Methods 0.000 claims abstract description 24
- 230000008021 deposition Effects 0.000 claims abstract description 5
- 239000000463 material Substances 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 10
- 239000004020 conductor Substances 0.000 claims description 9
- 230000008859 change Effects 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 21
- 238000010586 diagram Methods 0.000 description 15
- 229910004205 SiNX Inorganic materials 0.000 description 12
- 239000007769 metal material Substances 0.000 description 10
- 239000010408 film Substances 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 229920000139 polyethylene terephthalate Polymers 0.000 description 5
- 239000005020 polyethylene terephthalate Substances 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- -1 Polytetrafluoroethylene Polymers 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000010276 construction Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 229920000915 polyvinyl chloride Polymers 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 239000004800 polyvinyl chloride Substances 0.000 description 3
- 239000011787 zinc oxide Substances 0.000 description 3
- 229920001621 AMOLED Polymers 0.000 description 2
- 229910016027 MoTi Inorganic materials 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 2
- 239000004810 polytetrafluoroethylene Substances 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 241000208340 Araliaceae Species 0.000 description 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- ZSDJVGXBJDDOCD-UHFFFAOYSA-N benzene dioctyl benzene-1,2-dicarboxylate Chemical compound C(C=1C(C(=O)OCCCCCCCC)=CC=CC1)(=O)OCCCCCCCC.C1=CC=CC=C1 ZSDJVGXBJDDOCD-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 150000005690 diesters Chemical class 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 235000008434 ginseng Nutrition 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
- H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
Abstract
本发明提供了一种薄膜晶体管制作方法，包括：在基板上依次形成第一栅极和覆盖所述第一栅极的第一绝缘层；在所述第一绝缘层上形成有源区，在垂直于所述基板的方向上，所述有源区正对与所述第一栅极，且所述第一栅极的相对两端在所述第一绝缘层上的投影位于所述有源区的外部；沉积覆盖所述有源区的第二绝缘层；在所述第二绝缘层上开设第一接触孔和第二接触孔，所述第一接触孔和所述第二接触孔贯穿所述第一绝缘层；在所述第二绝缘层上成型正对所述第一栅极的第二栅极，且所述第二栅极的两端通过所述第一接触孔和所述第二接触孔与所述第一栅极的相对两端电连接。本发明还提供了一种薄膜晶体管和TFT基板。本发明可以提升TFT的开关特性。
Description
技术领域
本发明涉及显示技术领域，具体涉及一种薄膜晶体管及其制作方法、TFT基板。
背景技术
随着显示屏的发展，显示屏内像素电极的尺寸被设计的越来越小，而人们对显示屏的性能要求越来越高。单一栅极结构的TFT基板在较长时间的工作后其载流子运输特性会发生变化，TFT基板的阈值电压会随工作时间的延长而发生正向偏移或是负向偏移，影响TFT的开关特性，从而显示屏的性能稳定性。
发明内容
本发明提供了一种薄膜晶体管及其制作方法、TFT基板，可以降低器件驱动电压，有效防止TFT阈值电压的变动，提升TFT的开关特性。
本发明提供了一种薄膜晶体管制作方法，包括：
在基板上依次形成第一栅极和覆盖所述第一栅极的第一绝缘层；
在所述第一绝缘层上形成有源区，在垂直于所述基板的方向上，所述有源区正对与所述第一栅极，且所述第一栅极的相对两端在所述第一绝缘层上的投影位于所述有源区的外部；
沉积覆盖所述有源区的第二绝缘层；
在所述第二绝缘层上开设第一接触孔和第二接触孔，所述第一接触孔和所述第二接触孔贯穿所述第一绝缘层；
在所述第二绝缘层上成型正对所述第一栅极的第二栅极，且所述第二栅极的两端通过所述第一接触孔和所述第二接触孔与所述第一栅极的相对两端电连接。
其中，在所述第一绝缘层上成型有源区的步骤中，所述有源区的延伸方向与所述第一栅极的延伸方向相交，所述有源区包括正对所述第一栅极的沟道区，所述第一接触孔和所述第二接触孔位于所述沟道区的相对两侧。
其中，在所述第二绝缘层上成型第二栅极的步骤中，所述第二栅极在所述基板上的投影区域与所述第一栅极在所述基板上的投影区域相重合。
其中，在所述基板上成型第一栅极的步骤中，在所述基板上成型源极，所述源极与所述第二栅极相间隔。
其中，在所述第一绝缘层上成型有源区的步骤中，所述有源区的材质为氧化物半导体，所述有源区还包括位于所述沟道区相对两端的第一区域和第二区域，所述第一区域靠近所述源极；
在所述第二绝缘层上成型第二栅极的步骤后，采用自对准的方法，将所述第二栅极对准所述有源区，并对所述第一区域和所述第二区域进行掺杂，以使所述第一区域和所述第二区域导体化。
其中，在对所述非沟道区进行导体化的步骤之后，包括：
在所述第二栅极上沉积电介质层；
在所述电介质层上成型第一过孔和第二过孔，所述第一过孔连通所述有源区的第一区域及所述源极，所述第二过孔连通所述有源区的第二区域；
在所述电介质层上成型第一像素电极和第二像素电极，所述第一像素电极通过所述第一过孔电连接所述第一区域与所述源极，且所述第二像素电极通过所述第二过孔电连接所述第二区域。
本发明提供了一种薄膜晶体管，包括基板、设于所述基板上的第一栅极、第一绝缘层、有源区、第二绝缘层和第二栅极，所述第一绝缘层覆盖所述第一栅极，所述有源区正对所述第一栅极，且所述第一栅极的相对两端在所述第一绝缘层上的投影位于所述有源区的外部，所述第二绝缘层覆盖所述有源区和所述第一绝缘层，所述第二绝缘层上设有第一接触孔和第二接触孔，所述第一接触孔和所述第二接触孔贯穿所述第一绝缘层，所述第二栅极正对所述第一栅极，且所述第二栅极的两端通过所述第一接触孔和所述第二接触孔与所述第一栅极的相对两端电连接。
其中，所述薄膜晶体管还包括源极，所述源极位于所述第一栅极的同一层，所述有源区包括正对所述第一栅极的沟道区，以及连接所述沟道区两端的第一区域和第二区域，所述第一区域靠近所述源极。
其中，所述薄膜晶体管还包括设于所述第二栅极上的电介质层，所述电介质层上设有第一过孔和第二过孔，所述第一过孔连通所述第一区域及所述源极，所述第二过孔连通所述第二区域；所述薄膜晶体管还包括位于所述电介质层上的第一像素电极和第二像素电极，所述第一像素电极通过所述第一过孔电连接所述第一区域与所述源极，且所述第二像素电极通过所述第二过孔电连接所述第二区域。
本发明提供了一种TFT基板，包括所述的薄膜晶体管。
本发明提供的一种薄膜晶体管，通过在有源区的上下两侧形成相对的第一栅极和第二栅极，并在所述有源区的左右两侧形成第一接触孔和第二接触孔，第一接触孔和第二接触孔电连接所述第一栅极与所述第二栅极，从而在所述有源层的周侧成型环栅极结构，使得栅极的有效面积增加，提高有源区的导电沟道的导电能力，降低器件驱动电压，有效防止TFT阈值电压的变动，提升TFT的开关特性。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种薄膜晶体管的结构示意图。
图2是图1沿AA｀方向上的结构示意图。
图3是本发明实施例提供的一种薄膜晶体管制作方法流程图。
图4是本发明实施例提供的薄膜晶体管制作方法中步骤S102的示意图。
图5是本发明实施例提供的薄膜晶体管制作方法中步骤S102的示意图。
图6是本发明实施例提供的薄膜晶体管制作方法中步骤S104的示意图。
图7是本发明实施例提供的薄膜晶体管制作方法中步骤S104的示意图。
图8是本发明实施例提供的薄膜晶体管制作方法中步骤S106的示意图。
图9是本发明实施例提供的薄膜晶体管制作方法中步骤S106的示意图。
图10是本发明实施例提供的薄膜晶体管制作方法中步骤S107的示意图。
图11是本发明实施例提供的薄膜晶体管制作方法中步骤S107的示意图。
图12是本发明实施例提供的薄膜晶体管制作方法中步骤S110的示意图。
图13是本发明实施例提供的薄膜晶体管制作方法中步骤S110的示意图。
图14是本发明实施例提供的薄膜晶体管制作方法中步骤S111的示意图。
具体实施方式
为了能够更清楚地理解本申请的上述目的、特征和优点，下面结合附图和具体实施方式对本申请进行详细描述。需要说明的是，在不冲突的情况下，本申请的实施方式及实施方式中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本申请，所描述的实施方式仅仅是本申请一部分实施方式，而不是全部的实施方式。基于本申请中的实施方式，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式，都属于本申请保护的范围。
此外，以下各实施例的说明是参考附加的图示，用以例示本申请可用以实施的特定实施例。本申请中所提到的方向用语，例如，“顶”、“底”、“上”、“下”、“前”、“后”、“左”、“右”、“内”、“外”、“侧面”等，仅是参考附加图式的方向，因此，使用的方向用语是为了更好、更清楚地说明及理解本申请，而不是指示或暗指所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
请参阅图1及图2，图1是本发明实施例提供的一种薄膜晶体管100的结构示意图。图2是图1沿AA｀方向的截面图。所述薄膜晶体管100包括基板110、设于所述基板110上的第一栅极120、源极130、第一绝缘层140、有源区150、第二绝缘层160、第二栅极170、电介质层180及像素电极层。
本实施方式中，所述基板110可以为玻璃基板或柔性基板，在一些应用中，也可以采用二氧化硅基板，或者聚氯乙烯(Polyvinylch loride，PV)、可熔性聚四氟乙烯(Polytetrafluoroethylene，PFA)、聚对苯二甲酸乙二酯(Polyethylene tereph thalate，PET)基板等。
请参阅图1及图2，所述第一栅极120和所述源极130位于所述基板110上。所述源极130和所述第一栅极120沿第一方向x1延伸，所述源极130与所述第一栅极120相间隔。
在本实施方式中，所述第一栅极120和所述源极130可以在同一制程中成型。可选的，所述第一栅极120和所述源极130的材质可以相同。它们的材质可以为单金属层或复合金属层，如Cr、Mo、Mo/Al、MoTi、Cu等。
请参阅图1，所述第一绝缘层140覆盖所述第一栅极120和所述源极130。所述第一绝缘层140的材质可以是SiOx或SiNx或SiOx与SiNx的层叠结构或其它绝缘物质。当所述第一绝缘层140为SiOx与SiNx的层叠结构，SiOx设于靠近所述有源区150的一侧。
请参阅图1，所述有源区150正对所述第一栅极120，且所述第一栅极120的相对两端在所述第一绝缘层140上的投影位于所述有源区150的外部。所述有源区150沿第二方向x2延伸，第二方向x2与所述第一方向x1相垂直。
一种实施方式中，所述有源区150的材质为氧化物半导体。具体可以为IZO、IGZO等氧化物半导体膜层，其中，IGZO氧化物半导体膜层的膜厚为500A。
本实施例中，请参阅图1，所述有源区150包括沟道区151和连接于所述沟道区151两端的第一区域152和第二区域153。所述沟道区151为所述有源区150与所述第一栅极120相重叠的区域。其中，所述第一区域152靠近所述源极130。所述第一区域152和所述第二区域153沿第二方向x2，分别设于所述第一栅极120的相对两侧。所述沟道区151的材质为氧化物半导体。具体可以为IZO(铟锌氧化物)、IGZO(铟镓锌氧化物)等氧化物半导体膜层。
其中，a－IGZO(非晶铟镓锌氧化物)材料是用于新一代薄膜晶体管技术中的沟道层材料，用于制造金属氧化物显示面板。a－IGZOTFT(非晶铟镓锌氧化物薄膜晶体管)具有高载流子迁移率、高开关比、低阈值电压、高透过率，以及近似a－Si的简单的制作流程，可以应用于制造AMOLED(有源矩阵有机发光二极体)/高阶AMLCD(主动式矩阵液晶显示器)电路。
所述第一区域152和所述第二区域153的材质为掺杂后的氧化物半导体，且所述第一区域152和所述第二区域153经过掺杂后被导体化。
请参阅图1，所述第二绝缘层160覆盖所述有源区150和所述第一绝缘层140。所述第二绝缘层160的材质可以是SiOx或SiNx或SiOx与SiNx的层叠结构或其它绝缘物质。当所述第二绝缘层160为SiOx与SiNx的层叠结构，SiOx设于靠近所述有源区150的一侧。
请参阅图2，所述第二绝缘层160上设有第一接触孔161和第二接触孔162。第一接触孔161和第二接触孔162沿所述第一方向x1延伸的方向分布，位于所述沟道区151的相对两侧。所述第一接触孔161和所述第二接触孔162贯穿所述第二绝缘层160和所述第一绝缘层140，并连通所述第一栅极120的第一端121和第二端122。
请参阅图1及图2，所述第二栅极170位于所述第二绝缘层160上，被图案化后正对所述第一栅极120。
可选的，所述第二栅极170可以与所述第一栅极120的形状、尺寸和材质相同。
可选的，在所述第二绝缘层160上沉积金属材料，所述金属材料填充所述第一接触孔161和所述第二接触孔162。所述金属材料在所述第二绝缘层160上成型第二栅极170。
请参阅图1及图2，所述第二栅极170覆盖所述第一接触孔161和所述第二接触孔162，所述第二栅极170的两端通过所述第一接触孔161和所述第二接触孔162与所述第一栅极120的第一端121和第二端122电连接。
本实施例中，请参阅图1及图2，通过在有源区150的上下两侧(图2中竖直方向上)形成第一栅极120和第二栅极170，并在所述有源区150的左右两侧(图2中沿第一方向x1上)形成第一接触孔161和第二接触孔162，第一接触孔161和第二接触孔162电连接所述第一栅极120与所述第二栅极170，从而在所述有源层的周侧成型环栅极结构，使得栅极的有效面积增加，提高有源区150的导电沟道的导电能力，降低器件驱动电压，有效防止TFT阈值电压的变动，提升TFT的开关特性。
进一步地，请参阅图1，所述薄膜晶体管100还包括设于所述第二栅极170上的电介质层180。所述电介质层180上设有第一过孔181和第二过孔182。所述第一过孔181和所述第二过孔182贯穿所述电介质层180。所述第一过孔181连通所述第一区域152及所述源极130。所述第二过孔182连通所述第二区域153。所述薄膜晶体管100还包括位于所述电介质层180上的第一像素电极191和第二像素电极192。第一像素电极191和第二像素电极192相间隔。所述第一像素电极191填充于所述第一过孔181中，电连接所述第一区域152与所述源极130。所述第二像素电极192部分填充所述第二过孔182，另一部分成型与所述电介质层180的表面，所述第二像素电极192通过所述第二过孔182连接所述第二区域153。
可选的，所述第一像素电极191和第二像素电极192的材质为ITO薄膜。所述第一像素电极191和第二像素电极192可以在同一制程中成型。
由于所述第一区域152和所述第二区域153被导体化，所述第一区域152与源极130电连接，可以作为薄膜晶体管100的源极130，所述第二区域153可以作为所述薄膜晶体管100的漏极。
本发明实施例提供了一种TFT基板100，包括所述的薄膜晶体管100。
该TFT基板100中，通过在有源区150的上下两侧(图中竖直方向上)形成第一栅极120和第二栅极170，并在所述有源区150的左右两侧(图中沿第一方向x1上)形成第一接触孔161和第二接触孔162，第一接触孔161和第二接触孔162电连接所述第一栅极120与所述第二栅极170，从而在所述有源层的周侧成型环栅极结构，使得栅极的有效面积增加，提高有源区150的导电沟道的导电能力，降低器件驱动电压，有效防止TFT阈值电压的变动，提升TFT的开关特性。
请参阅图3，本发明实施例还提供了一种TFT基板100制作方法S10，可以用以制备上述任意实施方式所述的TFT基板100。具体包括以下的步骤S100。
步骤S101、提供基板110。基板110可以为透明材质，具体可以为隔水隔氧透明有机材质或玻璃。常见的有玻璃基板110、二氧化硅基板110，也有一些应用中可采用聚氯乙烯(Polyvinyl chloride，PV)、可熔性聚四氟乙烯(Polytetrafluoroethylene，PFA)、聚对苯二甲酸乙二酯(Polyethylene terephthalate，PET)基板110等。
步骤S102、请参阅图4及图5，在所述基板110上成型第一栅极120。
具体包括：在基板110上沉积一层金属材料，金属材料可以为单金属层或复合金属层，如Cr、Mo、Mo/Al、MoTi、Cu等。经过光刻胶涂覆、曝光、显影、蚀刻以及光刻胶剥离等工艺以形成具有预定图案的第一栅极120以及源极130。所述源极130与所述第二栅极170相间隔。所述第一栅极120可以在形成源极130的制程中形成，无需额外的工序，节省时间和成本。
步骤S103、请参阅图6，在所述基板110上沉积覆盖所述第一栅极120的第一绝缘层140。
采用化学气相沉积(CVD)以及黄光蚀刻工艺，沉积单层的氧化硅(SiO2)膜层或氮化硅(SiNx)膜层，或者为氧化硅(SiO2)和氮化硅(SiNx)的叠层，以形成覆盖在基板110、第一栅极120和源极130上的第一绝缘层140。
步骤S104、请参阅图6及图7，在所述第一绝缘层140上形成有源区150。在垂直于所述基板100的方向上，所述有源区150正对所述第一栅极120，且所述第一栅极120的相对两端在所述第一绝缘层140上的投影位于所述有源区150的外部。
具体而言，所述有源区150正对所述第一栅极120，所述第一栅极120的中心区域可以与所述有源区150的中心区域相重合，所述第一栅极120和所述有源区150可以部分重叠。所述第一栅极120包括第一端121和第二端122，第一端121和第二端122在所述第一绝缘层140上的投影位于所述有源区150的外部。
在所述第一绝缘层140上沉积一层半导体材料，该半导体材料为氧化物半导体，例如，IZO、IGZO等。将半导体材料图形化，成型具有预定图案的有源区150。
一些可能的实施方式中，所述有源区150的延伸方向与所述第一栅极120的延伸方向相交。具体而言，所述第一栅极120的延伸方向与所述有源区150的延伸方向相垂直。
一些可能的实施方式中，请参阅图8及图9，所述有源区150包括正对所述第一栅极120的沟道区151，及位于所述沟道区151相对两端的第一区域152和第二区域153。第一区域152和第二区域153分别位于所述第一栅极120的两侧，所述第一区域152靠近所述源极130。
步骤S105、请参阅图8及图9，在所述有源区150上沉积第二绝缘层160。
采用化学气相沉积(CVD)以及黄光蚀刻工艺，沉积单层的氧化硅(SiO2)膜层或氮化硅(SiNx)膜层，或者为氧化硅(SiO2)和氮化硅(SiNx)的叠层，以形成覆盖在有源区150和第一绝缘层140上的第二绝缘层160。
步骤S106、请参阅图8及图9，蚀刻所述第二绝缘层160，在所述第二绝缘层160上开设第一接触孔161和第二接触孔162。所述第一接触孔161和所述第二接触孔162贯穿所述第一绝缘层140和第二绝缘层160，并连通所述第一栅极120的第一端121和第二端122。所述第一接触孔161和所述第二接触孔162位于所述沟道区151的相对两侧。
步骤S107、请参阅图10及图11，在所述第二绝缘层160上沉积金属材料，图形化该金属材料，以成型第二栅极170。所述第二栅极170与所述第一栅极120相对，且所述第二栅极170的两端通过所述第一接触孔161和所述第二接触孔162与所述第一栅极120的第一端121和第二端122电连接。
可选的，所述第二栅极170可以与所述第一栅极120的形状、尺寸和材质相同。
可选的，在所述第二绝缘层160上沉积金属材料，所述金属材料填充所述第一接触孔161和所述第二接触孔162。所述金属材料在所述第二绝缘层160上成型第二栅极170。
通过在有源区150的上下两侧(图中竖直方向上)形成第一栅极120和第二栅极170，并在所述有源区150的左右两侧(图中沿第一方向x1上)形成第一接触孔161和第二接触孔162，第一接触孔161和第二接触孔162电连接所述第一栅极120与所述第二栅极170，从而在所述有源层的周侧成型环栅极结构，使得栅极的有效面积增加，提高有源区150的导电沟道的导电能力。
一些可能的实施方式中，所述第二栅极170在所述基板110上的投影区域与所述第一栅极120在所述基板110上的投影区域相重合，以使所述环栅极结构不会对开口率造成影响。
一些可能的实施方式中，在x2方向上，沟道区151的宽度与所述第一栅极120、第二栅极170的宽度一致。
一些可能的实施方式中，请参阅图9及图11，在成型第二栅极170时，在基板110上成型扫描信号线163，所述第二接触孔162电连接至扫描信号线163，以使所述环栅极结构电连接至扫描信号线163。
本实施方式中，在所述第二绝缘层160上成型第二栅极170的步骤后，步骤S108、请参阅图12及图13，利用自对准方法，将所述第二栅极170对准所述有源区150，对所述第一区域152和所述第二区域153进行掺杂，以使所述第一区域152和所述第二区域153导体化。
在对所述非沟道区151进行导体化的步骤之后，包括：
步骤S109、请参阅图12及图13，在所述第二栅极170上沉积电介质层180。
具体为：采用化学气相沉积(CVD)以及黄光蚀刻工艺，沉积单层的氧化硅(SiO2)膜层或氮化硅(SiNx)膜层，或者为氧化硅(SiO2)和氮化硅(SiNx)的叠层，以形成电介质层180。
步骤S110、请参阅图12及图13，蚀刻所述电介质层180，在所述电介质层180上成型第一过孔181和第二过孔182。所述第一过孔181连通所述有源区150的第一区域152及所述源极130，所述第二过孔182连通所述有源区150的第二区域153。
步骤S111、请参阅图1及图14，在所述电介质层180上沉积像素电极层190，并图形化所述像素电极层190，在所述电介质层180上成型第一像素电极191和第二像素电极192。部分像素电极层填充于第一过孔181，成型第一像素电极191，以电连接所述第一区域152与所述源极130。部分像素电极层填充于第二过孔182，并在所述电介质层180上成型第二像素电极192，第二像素电极192通过所述第二过孔182电连接所述第二区域153。
对于本领域技术人员而言，显然本申请不限于上述示范性实施例的细节，而且在不背离本申请的精神或基本特征的情况下，能够以其他的具体形式实现本申请。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本申请的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化涵括在本申请内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。此外，显然“包括”一词不排除其他单元或步骤，单数不排除复数。
最后应说明的是，以上实施方式仅用以说明本申请的技术方案而非限制，尽管参照以上较佳实施方式对本申请进行了详细说明，本领域的普通技术人员应当理解，可以对本申请的技术方案进行修改或等同替换都不应脱离本申请技术方案的精神和范围。
Claims (10)
1.一种薄膜晶体管制作方法，其特征在于，包括：
在基板上依次形成第一栅极和覆盖所述第一栅极的第一绝缘层；
在所述第一绝缘层上形成有源区，在垂直于所述基板的方向上，所述有源区正对与所述第一栅极，且所述第一栅极的相对两端在所述第一绝缘层上的投影位于所述有源区的外部；
沉积覆盖所述有源区的第二绝缘层；
在所述第二绝缘层上开设第一接触孔和第二接触孔，所述第一接触孔和所述第二接触孔贯穿所述第一绝缘层；
在所述第二绝缘层上成型正对所述第一栅极的第二栅极，且所述第二栅极的两端通过所述第一接触孔和所述第二接触孔与所述第一栅极的相对两端电连接。
2.如权利要求1所述的薄膜晶体管制作方法，其特征在于，在所述第一绝缘层上成型有源区的步骤中，所述有源区的延伸方向与所述第一栅极的延伸方向相交，所述有源区包括正对所述第一栅极的沟道区，所述第一接触孔和所述第二接触孔位于所述沟道区的相对两侧。
3.如权利要求1所述的薄膜晶体管制作方法，其特征在于，在所述第二绝缘层上成型第二栅极的步骤中，所述第二栅极在所述基板上的投影区域与所述第一栅极在所述基板上的投影区域相重合。
4.如权利要求1所述的薄膜晶体管制作方法，其特征在于，在所述基板上成型第一栅极的步骤中，在所述基板上成型源极，所述源极与所述第二栅极相间隔。
5.如权利要求2所述的薄膜晶体管制作方法，其特征在于，在所述第一绝缘层上成型有源区的步骤中，所述有源区的材质为氧化物半导体，所述有源区还包括位于所述沟道区相对两端的第一区域和第二区域，所述第一区域靠近所述源极；
在所述第二绝缘层上成型第二栅极的步骤后，采用自对准的方法，将所述第二栅极对准所述有源区，并对所述第一区域和所述第二区域进行掺杂，以使所述第一区域和所述第二区域导体化。
6.如权利要求5所述的薄膜晶体管制作方法，其特征在于，在对所述非沟道区进行导体化的步骤之后，包括：
在所述第二栅极上沉积电介质层；
在所述电介质层上成型第一过孔和第二过孔；
在所述电介质层上成型第一像素电极和第二像素电极，所述第一像素电极通过所述第一过孔电连接所述第一区域与所述源极，且所述第二像素电极通过所述第二过孔电连接所述第二区域。
7.一种薄膜晶体管，其特征在于，包括基板、设于所述基板上的第一栅极、第一绝缘层、有源区、第二绝缘层和第二栅极，所述第一绝缘层覆盖所述第一栅极，所述有源区正对所述第一栅极，且所述第一栅极的相对两端在所述第一绝缘层上的投影位于所述有源区的外部，所述第二绝缘层覆盖所述有源区和所述第一绝缘层，所述第二绝缘层上设有第一接触孔和第二接触孔，所述第一接触孔和所述第二接触孔贯穿所述第一绝缘层，所述第二栅极正对所述第一栅极，且所述第二栅极的两端通过所述第一接触孔和所述第二接触孔与所述第一栅极的相对两端电连接。
8.如权利要求7所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括源极，所述源极位于所述第一栅极的同一层，所述有源区包括正对所述第一栅极的沟道区，以及连接所述沟道区两端的第一区域和第二区域，所述第一区域靠近所述源极。
9.如权利要求8所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括设于所述第二栅极上的电介质层，所述电介质层上设有第一过孔和第二过孔，所述薄膜晶体管还包括位于所述电介质层上的第一像素电极和第二像素电极，所述第一像素电极通过所述第一过孔电连接所述第一区域与所述源极，且所述第二像素电极通过所述第二过孔电连接所述第二区域。
10.一种TFT基板，其特征在于，包括权利要求7￣9任意一项所述的薄膜晶体管。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711161346.XA CN108010850B (zh) | 2017-11-20 | 2017-11-20 | 薄膜晶体管及其制作方法、tft基板 |
| PCT/CN2018/072645 WO2019095546A1 (zh) | 2017-11-20 | 2018-01-15 | 薄膜晶体管及其制作方法、tft基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711161346.XA CN108010850B (zh) | 2017-11-20 | 2017-11-20 | 薄膜晶体管及其制作方法、tft基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108010850A true CN108010850A (zh) | 2018-05-08 |
| CN108010850B CN108010850B (zh) | 2020-11-27 |
Family
ID=62052941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711161346.XA Active CN108010850B (zh) | 2017-11-20 | 2017-11-20 | 薄膜晶体管及其制作方法、tft基板 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN108010850B (zh) |
| WO (1) | WO2019095546A1 (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109300995A (zh) * | 2018-09-27 | 2019-02-01 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、阵列基板和显示面板 |
| WO2020140357A1 (en) * | 2019-01-02 | 2020-07-09 | Boe Technology Group Co., Ltd. | Thin film transistor, method of fabricating thin film transistor, and display apparatus having thin film transistor |
| CN111564458A (zh) * | 2020-07-16 | 2020-08-21 | 武汉华星光电半导体显示技术有限公司 | 显示面板 |
| WO2020259273A1 (zh) * | 2019-06-26 | 2020-12-30 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、显示基板、显示装置 |
| US11417689B2 (en) | 2020-07-16 | 2022-08-16 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Display panel |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104576652A (zh) * | 2013-10-23 | 2015-04-29 | 群创光电股份有限公司 | 薄膜晶体管基板、其制备方法、以及包含其的显示面板 |
| CN105140291A (zh) * | 2015-07-13 | 2015-12-09 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板以及显示装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020048487A (ko) * | 2000-12-18 | 2002-06-24 | 김순택 | 평판 표시장치 및 그 제조 방법 |
| CN106684155B (zh) * | 2017-01-05 | 2021-03-30 | 京东方科技集团股份有限公司 | 双栅薄膜晶体管及其制备方法、阵列基板及显示装置 |
| CN106910748A (zh) * | 2017-04-10 | 2017-06-30 | 深圳市华星光电技术有限公司 | 一种阵列基板、显示装置及其制作方法 |
| CN107134474B (zh) * | 2017-06-12 | 2020-07-24 | 武汉华星光电半导体显示技术有限公司 | 薄膜晶体管及其制作方法、有机电致发光显示器 |
-
2017
- 2017-11-20 CN CN201711161346.XA patent/CN108010850B/zh active Active
-
2018
- 2018-01-15 WO PCT/CN2018/072645 patent/WO2019095546A1/zh active Application Filing
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104576652A (zh) * | 2013-10-23 | 2015-04-29 | 群创光电股份有限公司 | 薄膜晶体管基板、其制备方法、以及包含其的显示面板 |
| CN105140291A (zh) * | 2015-07-13 | 2015-12-09 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板以及显示装置 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109300995A (zh) * | 2018-09-27 | 2019-02-01 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、阵列基板和显示面板 |
| CN109300995B (zh) * | 2018-09-27 | 2021-12-28 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、阵列基板和显示面板 |
| WO2020140357A1 (en) * | 2019-01-02 | 2020-07-09 | Boe Technology Group Co., Ltd. | Thin film transistor, method of fabricating thin film transistor, and display apparatus having thin film transistor |
| US11450773B2 (en) | 2019-01-02 | 2022-09-20 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Thin film transistor, method of fabricating thin film transistor, and display apparatus having thin film transistor |
| WO2020259273A1 (zh) * | 2019-06-26 | 2020-12-30 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、显示基板、显示装置 |
| CN111564458A (zh) * | 2020-07-16 | 2020-08-21 | 武汉华星光电半导体显示技术有限公司 | 显示面板 |
| CN111564458B (zh) * | 2020-07-16 | 2020-10-23 | 武汉华星光电半导体显示技术有限公司 | 显示面板 |
| US11417689B2 (en) | 2020-07-16 | 2022-08-16 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Display panel |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2019095546A1 (zh) | 2019-05-23 |
| CN108010850B (zh) | 2020-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108010850A (zh) | 薄膜晶体管及其制作方法、tft基板 | |
| US11817462B2 (en) | Thin film transistor, array substrate, and method for fabricating array substrate | |
| KR102543577B1 (ko) | 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는 표시 장치 | |
| US9960188B2 (en) | Thin film transistor, array substrate, and fabrication method there of, and display apparatus | |
| KR101540341B1 (ko) | 패널 구조체, 패널 구조체를 포함하는 표시장치 및 이들의 제조방법 | |
| CN105849878A (zh) | 具有未图案化的蚀刻停止的motft | |
| WO2016176881A1 (zh) | 双栅极tft基板的制作方法及其结构 | |
| US9214476B1 (en) | Pixel structure | |
| CN109713043A (zh) | 薄膜晶体管及其制造方法、阵列基板、电子装置 | |
| CN109427820A (zh) | 一种基板及其制备方法、显示面板 | |
| WO2018023955A1 (zh) | Oled显示装置的阵列基板及其制造方法 | |
| US9640554B2 (en) | Pixel structure | |
| TWI549265B (zh) | 畫素結構及其製造方法 | |
| CN106298815A (zh) | 薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| TWI546954B (zh) | 電激發光顯示面板之畫素結構及其製作方法 | |
| CN106024637A (zh) | 薄膜晶体管及其制作方法 | |
| KR101604480B1 (ko) | 산화물 반도체를 이용한 박막트랜지스터 어레이 기판의 제조방법 | |
| JP2015517206A (ja) | トランジスタの製造方法、トランジスタ、アレイ基板及び表示装置 | |
| CN102664187A (zh) | 有机发光二极管显示器及其制造方法 | |
| CN112397527B (zh) | 阵列基板及其制作方法 | |
| CN104681564A (zh) | 显示面板及应用其的显示装置 | |
| CN116207132B (zh) | 薄膜晶体管及其制备方法 | |
| US20240047538A1 (en) | Thin film transistor and manufacturing method thereof | |
| CN114203726B (zh) | 显示面板及其制备方法 | |
| CN109216404B (zh) | 内嵌式触控有机发光二极管面板及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Patentee after: TCL Huaxing Photoelectric Technology Co.,Ltd. Address before: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Patentee before: Shenzhen China Star Optoelectronics Technology Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder |