CN114203726B - 显示面板及其制备方法 - Google Patents
显示面板及其制备方法 Download PDFInfo
- Publication number
- CN114203726B CN114203726B CN202111367137.7A CN202111367137A CN114203726B CN 114203726 B CN114203726 B CN 114203726B CN 202111367137 A CN202111367137 A CN 202111367137A CN 114203726 B CN114203726 B CN 114203726B
- Authority
- CN
- China
- Prior art keywords
- region
- layer
- insulating layer
- drain
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 7
- 238000009792 diffusion process Methods 0.000 claims abstract description 105
- 239000010410 layer Substances 0.000 claims description 300
- 239000000758 substrate Substances 0.000 claims description 42
- 229920002120 photoresistant polymer Polymers 0.000 claims description 37
- 239000002245 particle Substances 0.000 claims description 31
- 239000011229 interlayer Substances 0.000 claims description 23
- -1 boron ions Chemical class 0.000 claims description 18
- 229910044991 metal oxide Inorganic materials 0.000 claims description 15
- 150000004706 metal oxides Chemical group 0.000 claims description 15
- 230000000903 blocking effect Effects 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 12
- 229910052796 boron Inorganic materials 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 5
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 239000011574 phosphorus Substances 0.000 claims description 5
- 150000002500 ions Chemical class 0.000 abstract description 11
- 239000010409 thin film Substances 0.000 description 36
- 229910052581 Si3N4 Inorganic materials 0.000 description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 229920001721 polyimide Polymers 0.000 description 9
- 239000004642 Polyimide Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000010408 film Substances 0.000 description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 239000011787 zinc oxide Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Theoretical Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种显示面板及其制备方法，本发明的显示面板内的第一有源层包括：第一源极掺杂区、第一沟道区、第一漏极掺杂区、位于第一源极掺杂区和第一沟道区之间的第一扩散区、以及位于第一漏极掺杂区和第一沟道区之间的第二扩散区；第一栅极绝缘层对应第一源极掺杂区、第一漏极掺杂区、第一扩散区、第二扩散区的厚度，均小于其对应第一沟道区的厚度；第一栅极绝缘层对应第一扩散区、第二扩散区的厚度均与其对应第一源极掺杂区、第一漏极掺杂区的厚度不同，第一栅极绝缘层有效对第一沟道区起到侧向遮挡作用，预留导电离子延沟道区横向扩散的距离，可以有效防止沟道区缩短，保证有效沟道区长度，防止阈值电压漂移。
Description
技术领域
本申请涉及显示技术领域，具体地，涉及一种显示面板及其制备方法。
背景技术
薄膜晶体管(Thin Film Transistor，TFT)是平板显示装置的重要组成部分，可形成在玻璃基板或塑料基板上，通常作为开关装置和驱动装置用在显示面板的驱动电路中。为了提升产品画质、降低产品功耗，设计者将低温多晶硅(LTPS)薄膜晶体管和金属氧化物(Metal Oxide)薄膜晶体管集成在同一驱动电路层上，这样可以结合低温多晶硅薄膜晶体管的高迁移率、对像素电容的充电速度快的优点，金属氧化物薄膜晶体管漏电低的优势。
没有特殊处理过金属氧化物半导体层的方块电阻很大，这会影响源漏极区的阻值，从而影响迁移率的大小。为了降低金属氧化物的方块电阻通常会对源/漏极区进行处理，例如采用硼离子掺杂的方式降低源/漏极区的方块电阻从而使其导体化，硼离子会由源漏区向沟道区扩散，造成实际沟道区长度缩短，这会严重影响器件的阈值电压，从而影响制备工艺。如图1和图2所示，金属氧化物薄膜晶体管10包括第二栅极11、第一子缓冲层12-1、第二子缓冲层12-2、金属氧化物半导体层、栅绝缘层14、第一栅极15、第一子层间绝缘层16-1、第一子层间绝缘层16-2、源极17和漏极18，金属氧化物半导体层包括源极掺杂区13-1、漏极掺杂区13-3、沟道区13-2，在图2中沟道区13-2俯视结构中第一栅极15位于第二栅极11的中间位置，由于硼离子会在源极掺杂区13-1和漏极掺杂区13-3向沟道区13-2扩散，导致源极掺杂区13-1和沟道区13-2之间产生第一扩散区13-4，漏极掺杂区13-3和沟道区13-2之间产生第二扩散区13-5，假定原设计沟道区13-2长度为L，其扩散长度为ΔL，那么剩余的实际沟道区13-2长度就变成(L-2ΔL)。
因此，需要设计出一种新的显示面板及其制备方法，以解决上述技术问题中利用栅极自对准的方式使栅极绝缘层图案化，然后源/漏极区掺杂导电离子，降低其方块电阻从而使其导体化，掺杂导电离子会沿着源/漏区向沟道区扩散，造成实际沟道区长度缩短，这会严重影响器件的阈值电压，影响的驱动电路层的电信号稳定性的问题。
发明内容
本发明实施例提供一种显示面板及其制备方法，能够解决现有的驱动电路层中的金属氧化物(Metal Oxide)薄膜晶体管中的源/漏极区掺杂导电离子会沿着源/漏区向沟道区扩散，造成实际沟道区长度缩短，严重影响器件的阈值电压的问题。
为解决上述技术问题，本发明提供如下技术方案：
本发明实施例提供一种显示面板，该显示面板包括：
衬底；
驱动电路层，设置在所述衬底的一侧，所述驱动电路层包括：第一有源层、设置在所述第一有源层远离所述衬底一侧的第一栅极绝缘层、设置在所述第一栅极绝缘层远离所述衬底一侧的第一栅极、设置在所述第一栅极远离所述衬底一侧的第一层间绝缘层、以及设置在所述第一层间绝缘层远离所述衬底一侧的源漏极层，所述源漏极层包括第一源极和第一漏极；
其中，所述第一有源层包括：第一源极掺杂区、第一沟道区、第一漏极掺杂区、位于所述第一源极掺杂区和所述第一沟道区之间的第一扩散区、以及位于所述第一漏极掺杂区和所述第一沟道区之间的第二扩散区，所述第一源极与所述第一源极掺杂区电连接，所述第一漏极与所述第一漏极掺杂区电连接；
所述第一栅极绝缘层对应所述第一源极掺杂区、所述第一漏极掺杂区、所述第一扩散区、所述第二扩散区的厚度，均小于其对应所述第一沟道区的厚度；
所述第一栅极绝缘层对应所述第一扩散区、所述第二扩散区的厚度均与其对应所述第一源极掺杂区、所述第一漏极掺杂区的厚度不同。
根据本发明一优选实施例，所述第一栅极绝缘层对应所述第一扩散区、所述第二扩散区的厚度，均高于与其对应所述第一源极掺杂区、所述第一漏极掺杂区的厚度。
根据本发明一优选实施例，所述第一有源层掺杂有导电粒子；
所述导电粒子在所述第一源极掺杂区、所述第一漏极掺杂区的掺杂浓度，均大于其在所述第一扩散区、所述第二扩散区的掺杂浓度；
所述导电粒子在所述第一扩散区、所述第二扩散区的掺杂浓度，均大于其在所述第一沟道区的掺杂浓度。
根据本发明一优选实施例，所述第一栅极绝缘层对应所述第一源极掺杂区和所述第一漏极掺杂区形成有第一台阶，所述第一栅极绝缘层对应所述第一扩散区和所述第二扩散区形成有第二台阶，所述第二台阶靠近所述第一沟道区一侧与所述第一栅极的侧面齐平。
根据本发明一优选实施例，所述驱动电路层包括位于所述衬底与所述第一有源层之间的第二栅极。
根据本发明一优选实施例，所述驱动电路层还至少包括设置在所述衬底上方的第二有源层、第三栅极、第四栅极、第二源极和第二漏极，所述第二栅极与所述第四栅极同层设置，所述第一源极、第一漏极、所述第二源极和所述第二漏极同层设置。
根据本发明一优选实施例，所述第一有源层为金属氧化物半导体层，所述第二有源层为低温多晶硅半导体层。
根据本发明一优选实施例，所述驱动电路层还设置有遮光电极层，所述遮光电极层覆盖所述第一有源层，所述遮光电极层与所述第二源极电性连接。
根据本发明一优选实施例，所述导电粒子为硼离子、氮离子和磷离子中的一种或一种以上的材料。
依据上述实施例的显示面板，本发明还提供一种显示面板的制备方法，所述方法包括：
步骤S1、提供一衬底、在所述衬底之上至少形成第一有源层、第一栅极绝缘层、第一栅极层以及光阻层；所述第一有源层包括第一源极掺杂区、第一沟道区、第一漏极掺杂区、位于所述第一源极掺杂区和所述第一沟道区之间的第一扩散区、以及位于所述第一漏极掺杂区和所述第一沟道区之间的第二扩散区；
步骤S2、图案化所述光阻层以形成第一光阻图案，所述第一光阻图案未遮挡所述第一有源层的第一源极掺杂区和第一漏极掺杂区；
步骤S3、以所述第一光阻图案为阻挡层，对所述第一栅极层和所述第一栅极绝缘层进行刻蚀，以使所述第一栅极绝缘层对应所述第一源极掺杂区、所述第一漏极掺杂区的厚度均小于其对应所述第一扩散区、所述第二扩散区和所述第一沟道区的厚度；从所述第一栅极绝缘层上方向所述第一源极掺杂区和所述第一漏极掺杂区同时掺杂导电粒子；
步骤S4、图案化所述第一光阻图案以形成第二光阻图案，以所述第二光阻图案为阻挡层，对所述第一栅极和所述第一栅极绝缘层再次进行刻蚀，以形成所述第一栅极绝缘层对应所述第一扩散区、所述第二扩散区的厚度，均小于其对应所述第一沟道区的厚度，并剥离所述第二光阻图案；
步骤S5、在所述第一栅极绝缘层上形成层间绝缘层，在所述层间绝缘层上形成第一源极和第一漏极，所述第一源极和所述第一漏极分别通过源极接触孔和漏极接触孔与所述第一源极掺杂区和所述第一漏极掺杂区电性连接。
本发明的有益效果在于：本发明实施例提供一种显示面板及其制备方法，本发明的显示面板内的第一有源层包括：第一源极掺杂区、第一沟道区、第一漏极掺杂区、位于第一源极掺杂区和第一沟道区之间的第一扩散区、以及位于第一漏极掺杂区和第一沟道区之间的第二扩散区；第一栅极绝缘层对应第一源极掺杂区、第一漏极掺杂区、第一扩散区、第二扩散区的厚度，均小于其对应第一沟道区的厚度；第一栅极绝缘层对应第一扩散区、第二扩散区的厚度均与其对应第一源极掺杂区、第一漏极掺杂区的厚度不同，第一栅极绝缘层有效对第一沟道区起到侧向遮挡作用，预留导电离子延沟道区横向扩散的距离，可以有效防止沟道区缩短，保证有效沟道区长度，防止阈值电压漂移。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术的氧化物薄膜晶体管的结构示意图。
图2为现有技术的氧化物薄膜晶体管的沟道区的俯视结构示意图。
图3为本发明的实施例提供一种氧化物薄膜晶体管的结构示意图。
图4为本发明的实施例提供一种氧化物薄膜晶体管的沟道区的俯视结构示意图。
图5为本发明的实施例提供一种显示面板的结构示意图。
图6-13为本发明的实施例提供一种显示面板的制备流程中局部结构示意图。
具体实施方式
以下各实施例的说明是参考附加的图示，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相似的单元是用以相同标号表示，图中虚线表示在结构中并不存在的，仅仅说明结构的形状和位置。
铟镓锌氧化物(IGZO)、铟锡锌氧化物(ITZO)等均可作为薄膜晶体管的有源层材料，与非晶硅薄膜晶体管相比，氧化物薄膜晶体管的载流子浓度是非晶硅薄膜晶体管的十倍左右，载流子迁移率是非晶硅薄膜晶体管的20-30倍，因此，氧化物薄膜晶体管可以大大地提高薄膜晶体管对于像素电极的充放电速率，提高像素的响应速度，进而实现更快的刷新率，氧化物薄膜晶体管能够满足需要快速响应和较大电流的应用场合，如高频、高分辨率、大尺寸的显示器以及有机发光显示器等，但是现有工艺制备的金属氧化物(MetalOxide)薄膜晶体管中的掺杂区掺杂导电粒子后，导电粒子会沿着源/漏掺杂区向沟道区扩散，造成实际沟道区长度缩短，这会严重影响器件的阈值电压的问题，本实施例能够解决该缺陷。
如图3所示，本发明实施例提供一种氧化物薄膜晶体管100的结构示意图，该氧化物薄膜晶体管100包括衬底101、位于衬底101之上的第二栅极102、位于第二栅极102之上的缓冲层103、位于缓冲层103之上的第一有源层104、位于缓冲层103之上且覆盖第一有源层104的第一栅极绝缘层105、位于第一栅极绝缘层105之上的第一栅极108、位于第一栅极绝缘层105之上且覆盖第一栅极108的层间绝缘层109、位于层间绝缘层109之上的第一源极111和第一漏极112；其中，第一有源层104包括第一源极掺杂区1041、第一沟道区1042、第一漏极掺杂区1043、位于第一源极掺杂区1041和第一沟道区1042之间的第一扩散区1044、以及位于第一漏极掺杂区1043和第一沟道区1042之间的第二扩散区1045；第一源极111与第一源极掺杂区1041电连接，第一漏极112与第一漏极掺杂区1043电连接。
第一有源层104的材料优选为氧化铟镓锌、氧化铟锌和氧化镓锌一种金属氧化物材料或一种以上组合金属氧化物材料。衬底101包括叠层设置的第一透明聚酰亚胺薄膜、第一阻水层、第二透明聚酰亚胺薄膜和第二阻水层，缓冲层103包括叠层设置的第一氮化硅层1031和第二氧化硅层1032，层间绝缘层109包括氧化硅层1091和氮化硅层1092。
第一栅极绝缘层105对应第一源极掺杂区1041、第一漏极掺杂区1043、第一扩散区1044、第二扩散区1045的厚度，均小于其对应第一沟道区1042的厚度；第一栅极绝缘层105对应第一扩散区1044、第二扩散区1045的厚度均与其对应第一源极掺杂区1041、第一漏极掺杂区1043的厚度不同。具体地，第一栅极绝缘层105对应第一扩散区1044、第二扩散区1045的厚度，均高于与其对应第一源极掺杂区1041、第一漏极掺杂区1043的厚度。本实施例通过改变第一有源层104上方第一栅极绝缘层105膜层的厚度，可以有效对第一沟道区1042起到侧向遮挡作用，预留导电离子延沟道区横向扩散的距离，可以有效防止沟道区缩短，保证有效沟道区长度，防止阈值电压漂移。
第一有源层104掺杂有导电粒子；导电粒子在第一源极掺杂区1041、第一漏极掺杂区1043的掺杂浓度，均大于其在第一扩散区1044、第二扩散区1045的掺杂浓度；导电粒子在第一扩散区1044、第二扩散区1045的掺杂浓度，均大于其在第一沟道区1042的掺杂浓度。导电粒子为硼离子、氮离子和磷离子中的一种或一种以上的离子材料。
第一栅极绝缘层105对应第一源极掺杂区1041和第一漏极掺杂区1043形成有第一台阶106，第一栅极绝缘层105对应第一扩散区1044和第二扩散区1045形成有第二台阶107，第二台阶107靠近第一沟道区1042一侧与第一栅极108的侧面齐平。第二台阶107的高度H2大于第一台阶106的高度H1，详细地，第一栅极绝缘层105对应第一源极掺杂区1041形成有左侧第一台阶1061，第一栅极绝缘层105对应第一漏极掺杂区1043形成有右侧第一台阶1062，左侧第一台阶1061和右侧第一台阶1062形成第一台阶106；第一栅极绝缘层105对应第一扩散区1044形成有左侧第二台阶1071，第一栅极绝缘层105对应第二扩散区1045形成有右侧第二台阶1072，右侧第二台阶1072和左侧第二台阶1071相对的一侧均与第一栅极108的侧面齐平。左侧第二台阶1071的长度大于或等于第一扩散区1044的长度，右侧第二台阶1072的长度大于或等于第二扩散区1045的长度，左侧第二台阶1071和右侧第二台阶1072形成第二台阶107。
如图4所示，本发明实施例提供一种氧化物薄膜晶体管100的沟道区的俯视结构示意图，在沟道区的俯视结构示意图中：第一栅极108位于第一有源层104正上方，同时第一栅极108位于第二栅极102中间位置，第一栅极108与第一沟道区1042有重叠的位置，第一源极111通过源极接触孔与第一源极掺杂区1041电性连接，第一漏极112通过漏极接触孔与第一漏极掺杂区1043电性连接。
如图5所示，依据上述实施例中的氧化物薄膜晶体管100，本发明还提供一种显示面板300，发明人将氧化物薄膜晶体管100和低温多晶硅薄膜晶体管200同时制备在该显示面板300的同一驱动电路层上，特别注明一下：氧化物薄膜晶体管100结构跟图3一样，氧化物薄膜晶体管100和低温多晶硅薄膜晶体管200有多个膜层同层设置，此处标号存在重叠，本实施例以图5中标号为准。该显示面板300包括衬底101和位于衬底101一侧的驱动电路层。
图5结合图3，驱动电路层包括：第一有源层104、设置在第一有源层104远离衬底101一侧的第一栅极绝缘层105、设置在第一栅极绝缘层105远离衬底101一侧的第一栅极108、设置在第一栅极108远离衬底301一侧的第一层间绝缘层、以及设置在第一层间绝缘层远离衬底一侧的源漏极层，源漏极层包括第一源极111和第一漏极112；其中，第一有源层104包括：第一源极掺杂区1041、第一沟道1042、第一漏极掺杂区1043、位于第一源极掺杂区1041和第一沟道区1042之间的第一扩散区1044、以及位于第一漏极掺杂区1043和第一沟道区1042之间的第二扩散区1045，第一源极111与第一源极掺杂区1041电连接，第一漏极112与第一漏极掺杂区1043电连接；第一栅极绝缘层105对应第一源极掺杂区1041、第一漏极掺杂区1043、第一扩散区1044、第二扩散区的厚度1045，均小于其对应第一沟道区1042的厚度；第一栅极绝缘层105对应第一扩散区1044、第二扩散区1045的厚度均与其对应第一源极掺杂区1041、第一漏极掺杂区1043的厚度不同。第一栅极绝缘层105对应第一扩散区1044、第二扩散区1045的厚度，均高于与其对应第一源极掺杂区1041、第一漏极掺杂区1043的厚度，位于第一栅极108与第一有源层104之间的第一栅极绝缘层105包括第一台阶106和位于第一台阶106之上的第二台阶107，此处不再赘述第一台阶106和第二台阶107的具体结构。本实施例通过改变第一有源层104上方第一栅极绝缘层105膜层的厚度，可以有效对第一沟道区1042起到侧向遮挡作用，预留导电离子延沟道区横向扩散的距离，可以有效防止沟道区缩短，保证有效沟道区长度，防止阈值电压漂移。
第一有源层104掺杂有导电粒子；导电粒子在第一源极掺杂区1041、第一漏极掺杂区1043的掺杂浓度，均大于其在第一扩散区1044、第二扩散区1045的掺杂浓度；导电粒子在第一扩散区1044、第二扩散区1045的掺杂浓度，均大于其在第一沟道区1042的掺杂浓度，导电粒子为硼离子、氮离子和磷离子中的一种或一种以上的材料。
驱动电路层包括位于衬底101与第一有源层104之间的第二栅极102。驱动电路层还至少包括设置在衬底101上方的第二有源层201、第三栅极203、第四栅极205、第二源极206和第二漏极207，第二栅极102与第四栅极205同层设置，第一源极111、第一漏极112、第二源极206和第二漏极207同层设置。第一有源层104为金属氧化物半导体层，第二有源层201为低温多晶硅半导体层。驱动电路层还设置有遮光电极层302，遮光电极层302覆盖第一有源层102，遮光电极层102与第二源极206电性连接，遮光电极层302对位材料为为钼、铜、铬、钨、钽以及钛中的一种或多种组合材料。
具体地，本实施例的衬底101包括第一聚酰亚胺(PI)层1011、位于第一PI层1011上的第一阻水层1012、位于第一阻水层1012上的第二聚酰亚胺(PI)层1013、位于第二聚酰亚胺(PI)层1013上的第二阻水层1014、位于第二阻水层1014上的氮化硅层1015、位于氮化硅层1015上的氧化硅层1016。氧化硅层1016上设置有覆盖第二有源层201的第三栅绝缘层202，第三栅绝缘层202上设置有覆盖第三栅极203的第四栅绝缘层204，第三栅绝缘层202为氧化硅层，第四栅绝缘层204为氮化硅层，层间绝缘层205包括氮化硅层2051、氧化硅层2052、第一栅极绝缘层105、氧化硅层2053和氮化硅层2054。层间绝缘层205上设置有第一源极111、第一漏极112、第二源极206和第二漏极207的第一平坦化层301，第一平坦化层301上设置遮光电极层302和辅助电极303。遮光电极层302和辅助电极303上方还设置有第二平坦化层304，第二平坦化层304上设置有阳极305和像素定义层306，像素定义层306对应阳极305的位置设置有像素开口308，像素开口308上设置有发光器件(图中未画出)，像素定义层306对应像素开口308两侧设置隔垫物307。本实施例中显示面板300还包括覆盖发光器件的封装层和位于封装层表面的偏光层。
依据上述实施例中的显示面板300，本发明还提供一种显示面板的制备方法，所述显示面板包括衬底和位于所述衬底的一侧的驱动电路层，其特征在于，所述方法包括：
步骤S1、提供一衬底、在所述衬底之上至少形成第一有源层、第一栅极绝缘层、第一栅极层以及光阻层；所述第一有源层包括第一源极掺杂区、第一沟道区、第一漏极掺杂区、位于所述第一源极掺杂区和所述第一沟道区之间的第一扩散区、以及位于所述第一漏极掺杂区和所述第一沟道区之间的第二扩散区。
步骤S2、图案化所述光阻层以形成第一光阻图案，所述第一光阻图案未遮挡所述第一有源层的第一源极掺杂区和第一漏极掺杂区。
步骤S3、以所述第一光阻图案为阻挡层，对所述第一栅极层和所述第一栅极绝缘层进行刻蚀，以使所述第一栅极绝缘层对应所述第一源极掺杂区、所述第一漏极掺杂区的厚度均小于其对应所述第一扩散区、所述第二扩散区和所述第一沟道区的厚度；从所述第一栅极绝缘层上方向所述第一源极掺杂区和所述第一漏极掺杂区同时掺杂导电粒子。
步骤S4、图案化所述第一光阻图案以形成第二光阻图案，以所述第二光阻图案为阻挡层，对所述第一栅极和所述第一栅极绝缘层再次进行刻蚀，以形成所述第一栅极绝缘层对应所述第一扩散区、所述第二扩散区的厚度，均小于其对应所述第一沟道区的厚度，并剥离所述第二光阻图案。
步骤S5、在所述第一栅极绝缘层上形成层间绝缘层，在所述层间绝缘层上形成第一源极和第一漏极，所述第一源极和所述第一漏极分别通过源极接触孔和漏极接触孔与所述第一源极掺杂区和所述第一漏极掺杂区电性连接。
图6至图13为本发明实施例提供一种显示面板中的氧化物薄膜晶体管的膜层制备流程中结构示意图，特别注明一下：氧化物薄膜晶体管100结构跟图5一样，氧化物薄膜晶体管100和低温多晶硅薄膜晶体管200有多个膜层同层设置，此处标号存在重叠，本实施例以图6至图13中标号为准。
如图6所示，提供一衬底101，在所述衬底101上制备第二栅极102和覆盖第二栅极102的氮化硅层1031，氮化硅层1031上制备氧化硅层1032，氮化硅层1031和氧化硅层1032形成缓冲层103，在缓冲层103上制备第一有源层104和覆盖第一有源层104的第一栅极绝缘层105，在第一栅极绝缘层105上制备第二栅极层1080，在第二栅极层1080上制备光阻层113。
如图7和8所示，所述第一有源层104包括第一源极掺杂区1041、第一沟道区1042、第一漏极掺杂区1043、位于所述第一源极掺杂区1041和所述第一沟道区1042之间的第一扩散区1044、以及位于所述第一漏极掺杂区1043和所述第一沟道区1042之间的第二扩散区1045。图案化所述光阻层113以形成第一光阻图案1131，所述第一光阻图案1131未遮挡所述第一有源层104的第一源极掺杂区1041和第一漏极掺杂区1042。以所述第一光阻图案1131为阻挡层，对所述第二栅极层1080和所述第一栅极绝缘层105进行刻蚀，以形成第二准栅极1081、位于所述第一源极掺杂区1041上方的左侧第一台阶1061和位于所述第一漏极掺杂区1043之上的右侧第一台阶1062，左侧第一台阶1061和右侧第一台阶1062形成台阶106，然后以所述第一光阻图案1131、所述第二准栅极1081和第一台阶106为遮蔽层，从第一台阶106上方向所述第一源极掺杂区1041和所述第一漏极掺杂区1043同时掺杂导电离子，其中，所述导电离子浓度优选为1x1012至1x1013ions/cm2范围内。导电粒子为硼离子、氮离子和磷离子中的一种或一种以上的材料。所述导电粒子在所述第一源极掺杂区1041、所述第一漏极掺杂区1043的掺杂浓度，均大于其在所述第一扩散区1044、所述第二扩散区1045的掺杂浓度；所述导电粒子在所述第一扩散区1044、所述第二扩散区1045的掺杂浓度，均大于其在所述第一沟道区1042的掺杂浓度。
如图9、图10和图11所示，图案化所述第一光阻图案1131以形成第二光阻图案1132，以所述第二光阻图案1132为阻挡层，对所述第二准栅极1081和所述第一栅极绝缘层105再次进行刻蚀，以形成所需要的所述第一栅极108和位于所述第一扩散区1044和所述第二扩散区1045之上的第二台阶107，第二台阶107包括左侧第二台阶1071和右侧第二台阶1072，剥离所述第二光阻图案1132。
如图12和图13所示，在所述第一栅极绝缘层105上形成层间绝缘层109，层间绝缘层109包括氧化硅层1091和氮化硅层1092，在层间绝缘层109上刻蚀源极接触孔1110和漏极接触孔1120，在所述层间绝缘层109上形成第一源极111和第一漏极112，所述第一源极111和所述第一漏极112分别通过源极接触孔1110和漏极接触孔1120与所述第一源极掺杂区1141和所述第一漏极掺杂区1143电性连接，以此完成驱动电路层中的对应氧化物薄膜晶体管100的膜层制备。
综上，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。
Claims (9)
1.一种显示面板，其特征在于，包括：
衬底；
驱动电路层，设置在所述衬底的一侧，所述驱动电路层包括：第一有源层、设置在所述第一有源层远离所述衬底一侧的第一栅极绝缘层、设置在所述第一栅极绝缘层远离所述衬底一侧的第一栅极、设置在所述第一栅极远离所述衬底一侧的第一层间绝缘层、以及设置在所述第一层间绝缘层远离所述衬底一侧的源漏极层，所述源漏极层包括第一源极和第一漏极；
其中，所述第一有源层包括：第一源极掺杂区、第一沟道区、第一漏极掺杂区、位于所述第一源极掺杂区和所述第一沟道区之间的第一扩散区、以及位于所述第一漏极掺杂区和所述第一沟道区之间的第二扩散区，所述第一源极与所述第一源极掺杂区电连接，所述第一漏极与所述第一漏极掺杂区电连接；
所述第一栅极绝缘层对应所述第一源极掺杂区、所述第一漏极掺杂区、所述第一扩散区、所述第二扩散区的厚度，均小于其对应所述第一沟道区的厚度；
所述第一栅极绝缘层对应所述第一扩散区、所述第二扩散区的厚度均与其对应所述第一源极掺杂区、所述第一漏极掺杂区的厚度不同，所述第一栅极绝缘层对应所述第一扩散区形成有左侧第二台阶，所述第一栅极绝缘层对应所述第二扩散区形成有右侧第二台阶，所述右侧第二台阶和所述左侧第二台阶相对的一侧均与所述第一栅极的侧面齐平，所述左侧第二台阶的长度大于所述第一扩散区的长度，所述右侧第二台阶的长度大于所述第二扩散区的长度。
2.根据权利要求1所述的显示面板，其特征在于，所述第一栅极绝缘层对应所述第一扩散区、所述第二扩散区的厚度，均高于与其对应所述第一源极掺杂区、所述第一漏极掺杂区的厚度。
3.根据权利要求1所述的显示面板，其特征在于，所述第一有源层掺杂有导电粒子；
所述导电粒子在所述第一源极掺杂区、所述第一漏极掺杂区的掺杂浓度，均大于其在所述第一扩散区、所述第二扩散区的掺杂浓度；
所述导电粒子在所述第一扩散区、所述第二扩散区的掺杂浓度，均大于其在所述第一沟道区的掺杂浓度。
4.根据权利要求1所述的显示面板，其特征在于，所述驱动电路层包括位于所述衬底与所述第一有源层之间的第二栅极。
5.根据权利要求4所述的显示面板，其特征在于，所述驱动电路层还至少包括设置在所述衬底上方的第二有源层、第三栅极、第四栅极、第二源极和第二漏极，所述第二栅极与所述第四栅极同层设置，所述第一源极、第一漏极、所述第二源极和所述第二漏极同层设置。
6.根据权利要求5所述的显示面板，其特征在于，所述第一有源层为金属氧化物半导体层，所述第二有源层为低温多晶硅半导体层。
7.根据权利要求5所述的显示面板，其特征在于，所述驱动电路层还设置有遮光电极层，所述遮光电极层覆盖所述第一有源层，所述遮光电极层与所述第二源极电性连接。
8.根据权利要求3所述的显示面板，其特征在于，所述导电粒子为硼离子、氮离子和磷离子中的一种或一种以上的材料。
9.一种显示面板的制备方法，所述显示面板包括衬底和位于所述衬底的一侧的驱动电路层，其特征在于，所述方法包括：
步骤S1、提供一衬底、在所述衬底之上至少形成第一有源层、第一栅极绝缘层、第一栅极层以及光阻层；所述第一有源层包括第一源极掺杂区、第一沟道区、第一漏极掺杂区、位于所述第一源极掺杂区和所述第一沟道区之间的第一扩散区、以及位于所述第一漏极掺杂区和所述第一沟道区之间的第二扩散区；
步骤S2、图案化所述光阻层以形成第一光阻图案，所述第一光阻图案未遮挡所述第一有源层的第一源极掺杂区和第一漏极掺杂区；
步骤S3、以所述第一光阻图案为阻挡层，对所述第一栅极层和所述第一栅极绝缘层进行刻蚀，以使所述第一栅极绝缘层对应所述第一源极掺杂区、所述第一漏极掺杂区的厚度均小于其对应所述第一扩散区、所述第二扩散区和所述第一沟道区的厚度；从所述第一栅极绝缘层上方向所述第一源极掺杂区和所述第一漏极掺杂区同时掺杂导电粒子，所述第一栅极绝缘层对应所述第一扩散区形成有左侧第二台阶，所述第一栅极绝缘层对应所述第二扩散区形成有右侧第二台阶，所述右侧第二台阶和所述左侧第二台阶相对的一侧均与所述第一栅极的侧面齐平，所述左侧第二台阶的长度大于所述第一扩散区的长度，所述右侧第二台阶的长度大于所述第二扩散区的长度；
步骤S4、图案化所述第一光阻图案以形成第二光阻图案，以所述第二光阻图案为阻挡层，对所述第一栅极和所述第一栅极绝缘层再次进行刻蚀，以形成所述第一栅极绝缘层对应所述第一扩散区、所述第二扩散区的厚度，均小于其对应所述第一沟道区的厚度，并剥离所述第二光阻图案；
步骤S5、在所述第一栅极绝缘层上形成层间绝缘层，在所述层间绝缘层上形成第一源极和第一漏极，所述第一源极和所述第一漏极分别通过源极接触孔和漏极接触孔与所述第一源极掺杂区和所述第一漏极掺杂区电性连接。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111367137.7A CN114203726B (zh) | 2021-11-18 | 2021-11-18 | 显示面板及其制备方法 |
| US17/597,027 US20230155031A1 (en) | 2021-11-18 | 2021-12-06 | Oxide thin film transistor, display panel and preparation method thereof |
| PCT/CN2021/135599 WO2023087419A1 (zh) | 2021-11-18 | 2021-12-06 | 氧化物薄膜晶体管、显示面板及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111367137.7A CN114203726B (zh) | 2021-11-18 | 2021-11-18 | 显示面板及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114203726A CN114203726A (zh) | 2022-03-18 |
| CN114203726B true CN114203726B (zh) | 2023-08-22 |
Family
ID=80648031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111367137.7A Active CN114203726B (zh) | 2021-11-18 | 2021-11-18 | 显示面板及其制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN114203726B (zh) |
| WO (1) | WO2023087419A1 (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106711087A (zh) * | 2016-12-26 | 2017-05-24 | 武汉华星光电技术有限公司 | 薄膜晶体管的制作方法 |
| CN109300915A (zh) * | 2018-09-30 | 2019-02-01 | 厦门天马微电子有限公司 | 一种阵列基板、显示面板和显示装置 |
| CN109616415A (zh) * | 2018-11-14 | 2019-04-12 | 武汉华星光电半导体显示技术有限公司 | 低温多晶硅薄膜晶体管的制作方法 |
| CN113097295A (zh) * | 2021-03-30 | 2021-07-09 | 合肥维信诺科技有限公司 | 薄膜晶体管及其制备方法、显示面板 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990039940A (ko) * | 1997-11-15 | 1999-06-05 | 구자홍 | 박막트랜지스터 제조방법 |
| JP4731715B2 (ja) * | 2000-04-19 | 2011-07-27 | 株式会社半導体エネルギー研究所 | 発光装置の作製方法 |
| JP5046451B2 (ja) * | 2000-09-22 | 2012-10-10 | 株式会社半導体エネルギー研究所 | 半導体表示装置の作製方法 |
| US20070296003A1 (en) * | 2006-06-08 | 2007-12-27 | Samsung Electronics Co., Ltd. | Thin Film Transistor Substrate and Method for Manufacturing the Same |
| CN107623040A (zh) * | 2017-09-05 | 2018-01-23 | 华南理工大学 | 一种铟镓锌氧化物薄膜晶体管及其制造方法 |
| CN207925481U (zh) * | 2018-02-07 | 2018-09-28 | 信利（惠州）智能显示有限公司 | 一种金属氧化物半导体薄膜晶体管及阵列基板 |
-
2021
- 2021-11-18 CN CN202111367137.7A patent/CN114203726B/zh active Active
- 2021-12-06 WO PCT/CN2021/135599 patent/WO2023087419A1/zh unknown
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106711087A (zh) * | 2016-12-26 | 2017-05-24 | 武汉华星光电技术有限公司 | 薄膜晶体管的制作方法 |
| CN109300915A (zh) * | 2018-09-30 | 2019-02-01 | 厦门天马微电子有限公司 | 一种阵列基板、显示面板和显示装置 |
| CN109616415A (zh) * | 2018-11-14 | 2019-04-12 | 武汉华星光电半导体显示技术有限公司 | 低温多晶硅薄膜晶体管的制作方法 |
| CN113097295A (zh) * | 2021-03-30 | 2021-07-09 | 合肥维信诺科技有限公司 | 薄膜晶体管及其制备方法、显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023087419A1 (zh) | 2023-05-25 |
| CN114203726A (zh) | 2022-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107507841B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN107331669B (zh) | Tft驱动背板的制作方法 | |
| KR100491141B1 (ko) | 박막 트랜지스터 및 그의 제조방법과 이를 이용한 액티브매트릭스형 표시소자 및 그의 제조방법 | |
| CN106531692A (zh) | 阵列基板的制备方法、阵列基板及显示装置 | |
| CN109037150B (zh) | 金属氧化物半导体薄膜晶体管阵列基板及其制作方法 | |
| EP2953165B1 (en) | Oxide thin film transistor array substrate, manufacturing method thereof, and display panel | |
| WO2020215603A1 (zh) | Oled显示面板及其制备方法 | |
| CN109817645B (zh) | 阵列基板及其制作方法、显示面板、电子设备 | |
| WO2021073253A1 (zh) | 薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| WO2017161626A1 (zh) | Tft基板的制作方法及制得的tft基板 | |
| US11895870B2 (en) | Display panel and display device | |
| CN107316874B (zh) | 阵列基板及其制作方法、显示装置 | |
| WO2020215602A1 (zh) | Oled显示面板的制备方法及oled显示面板 | |
| CN109037343B (zh) | 一种双层沟道薄膜晶体管及其制备方法、显示面板 | |
| CN109920856A (zh) | 薄膜晶体管及其制造方法、阵列基板和显示装置 | |
| CN111415995B (zh) | 一种显示面板、其制作方法及显示装置 | |
| US9570482B2 (en) | Manufacturing method and manufacturing equipment of thin film transistor substrate | |
| KR20120043404A (ko) | 표시장치 및 이의 제조방법 | |
| US10957713B2 (en) | LTPS TFT substrate and manufacturing method thereof | |
| CN114242736A (zh) | 一种显示面板及显示装置 | |
| KR20040092916A (ko) | 박막 트랜지스터 및 이를 이용한 표시장치 | |
| KR102449066B1 (ko) | 표시장치용 어레이기판 및 그 제조방법 | |
| US20240222379A1 (en) | Array substrate and display panel | |
| CN114203726B (zh) | 显示面板及其制备方法 | |
| WO2022001468A1 (zh) | 薄膜晶体管、显示基板及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |