CN207925481U - 一种金属氧化物半导体薄膜晶体管及阵列基板 - Google Patents

Abstract

本实用新型涉及显示技术领域，公开了一种金属氧化物半导体薄膜晶体管，包括基板及在所述基板上形成的金属氧化物半导体薄膜晶体管，所述金属氧化物半导体薄膜晶体管包括栅电极、栅极扩散阻挡粘附层、栅极绝缘层、金属氧化物有源层、源漏扩散阻挡粘附层、源漏电极；其中所述栅极扩散阻挡粘附层和源漏扩散阻挡粘附层分别与栅极或源漏电极相邻，所述栅极扩散阻挡粘附层位于栅极与氧化物有源层之间，所述源漏扩散阻挡粘附层位于源漏电极与氧化物有源层之间。采用该技术方案可以有效抑制铜离子的扩散，并增加铜金属与其他层之间的粘附力，避免器件性能的下降。

Description

一种金属氧化物半导体薄膜晶体管及阵列基板

技术领域

本实用新型涉及显示技术领域，特别涉及一种金属氧化物半导体薄膜晶体管及阵列基板。

背景技术

随着信息时代的到来，显示器正在加速向平板化、节能化的方向发展。平板显示器(Flat Panel Display，FPD)是目前最为流行的一类显示设备。平板显示领域中应用最广泛的技术就是薄膜晶体管技术(Thin Film Transistor，TFT)。

当前主流的薄膜晶体管技术的有源层材料为Si材料，包括非晶硅、多晶硅等。然而非晶硅薄膜晶体管稳定性较差且迁移率较低，而多晶硅薄膜晶体管由于晶界的存在，其制备均一性较差且成本偏高。这些技术无法同时满足现在以及将来超高分辨率、超大尺寸、柔性显示的要求。

相比较而言，氧化物薄膜晶体管具有迁移率相对较高、均匀性良好、制程温度较低且与目前的非晶硅产线兼容等优点被认为是下一代最有前景的TFT技术之一，目前受到国内外学术界和产业界的广泛关注。

近年来，显示面板的分辨率迅速增加，导致薄膜晶体管开关选择时间以及像素充电时间的设定值越来越短，RC延迟的存在使得这一问题更加雪上加霜。一种解决办法是使用高电导率的铜作为电极。但是铜具有一定的扩散性，在高温制程中，铜离子会扩散进入氧化物薄膜晶体管有源层内，造成器件性能的下降，另外由于铜金属与其他层之间的粘附力不好，容易发生膜脱落或者膜起泡的问题。目前为了阻挡铜离子扩散进入氧化物半导体层，主要采用氮化物(CN 105161523A、CN103765597B、CN104600123A)或者掺杂有其他杂质离子(CN105789320A)，但是由于氮化物中的氮元素与氧化物半导体层中的氧元素性质很相近，氮化物中的氮元素可能会取代氧化物半导体中的氧元素，造成氧化物半导体层中的氧空位及载流子浓度不稳定，从而导致器件性能不稳定。而掺杂其他的杂质离子，如硼或磷，这些杂质离子同样会扩散进入半导体层中形成缺陷态，造成器件性能的下降。

实用新型内容

鉴于上述问题，本实用新型实施例的目的在于提供一种金属氧化物半导体薄膜晶体管，可以有效抑制铜离子的扩散，并增加铜金属与其他层之间的粘附力，避免器件性能的下降。

本实用新型实施例提供的一种金属氧化物半导体薄膜晶体管，包括基板及在所述基板上形成的金属氧化物半导体薄膜晶体管，所述金属氧化物半导体薄膜晶体管包括栅电极、栅极扩散阻挡粘附层、栅极绝缘层、金属氧化物有源层、源漏扩散阻挡粘附层、源漏电极；其中所述栅极扩散阻挡粘附层和源漏扩散阻挡粘附层分别与栅极或源漏电极相邻，所述栅极扩散阻挡粘附层位于栅极与氧化物有源层之间，所述源漏扩散阻挡粘附层位于源漏电极与氧化物有源层之间。

可选地，所述栅极扩散阻挡粘附层和源漏扩散阻挡粘附层至少一层的材料包括金属合金A_xB_y。

可选地，所述的金属合金A_xB_y中A为W、Ta、Au、Ag、Hf的一种或多种，B为Ti、Ni、Mo、Nb的一种或多种。

可选地，所述的金属合金A_xB_y中0.5≤x≤0.9，0.1≤y≤0.5。

可选地，所述栅极扩散阻挡粘附层或源漏扩散阻挡粘附层的厚度为5nm-100nm。

可选地，所述的薄膜晶体管可以为底栅底接触、底栅顶接触、顶栅底接触、顶栅顶接触的任意一种。

另外，本实用新型实施例还提供了一种阵列基板，包括如上任一项所述的金属氧化物半导体薄膜晶体管。

由上可见，应用本实施例技术方案，由于在栅电极及源漏电极与金属氧化物有源层相近的一侧添加一层金属合金的扩散阻挡粘附层，可以有效抑制铜离子的扩散，并增加铜金属与其他层之间的粘附力，避免膜脱落或者膜起泡的问题，同时也避免了因为铜离子扩散进半导体层造成器件性能的下降。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型提供的一种底栅顶接触的薄膜晶体管结构示意图；

图2为本实用新型提供的一种底栅底接触的薄膜晶体管结构示意图；

图3为本实用新型提供的一种顶栅顶接触的薄膜晶体管结构示意图；

图4为本实用新型提供的一种底栅底接触的薄膜晶体管结构示意图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

实施例：

本实施例提供一种金属氧化物半导体薄膜晶体管，包括基板及在所述基板上形成的金属氧化物半导体薄膜晶体管，所述金属氧化物半导体薄膜晶体管包括栅电极、栅极扩散阻挡粘附层、栅极绝缘层、金属氧化物有源层、源漏扩散阻挡粘附层、源漏电极；其中所述栅极扩散阻挡粘附层和源漏扩散阻挡粘附层分别与栅极或源漏电极相邻，所述栅极扩散阻挡粘附层位于栅极与氧化物有源层之间，所述源漏扩散阻挡粘附层位于源漏电极与氧化物有源层之间。可以但不限于，所述栅极扩散阻挡粘附层和源漏扩散阻挡粘附层至少一层的材料包括金属合金A_xB_y。所述的金属合金A_xB_y中A为W、Ta、Au、Ag、Hf的一种或多种，B为Ti、Ni、Mo、Nb的一种或多种。所述的金属合金A_xB_y中0.5≤x≤0.9，0.1≤y≤0.5。所述栅极扩散阻挡粘附层或源漏扩散阻挡粘附层的厚度为5nm-100nm。所述的薄膜晶体管可以为底栅底接触、底栅顶接触、顶栅底接触、顶栅顶接触的任意一种。

由于金属合金A_xB_y中A元素具有较高的原子量及密度，因而可以具有较高的铜离子扩散阻挡能力，不容易发生铜离子扩散进入氧化物半导体的问题，B元素具有极好的不同表面粘附力，因而可以使铜金属与其他层间具有较强的粘附能力，不容易产生膜脱落或膜气泡等问题。可见，通过在栅电极及源漏电极与金属氧化物有源层相近的一侧添加扩散阻挡粘附层，可以有效抑制铜离子的扩散以及增加膜层间的粘附力，避免器件性能的下降。

如图1所示，该金属氧化物半导体薄膜晶体管包括基板01、栅电极02、栅极扩散阻挡粘附层03、栅极绝缘层04、金属氧化物半导体有源层05、源漏扩散阻挡粘附层06、源漏电极07。可以但不限于，图1中提供的金属氧化物薄膜晶体管的制备方法主要包括以下步骤：

步骤S201：在基板01上制备并图案化导电层作为氧化物薄膜晶体管的栅电极02。具体实施时，使用光刻工艺将在基板01上沉积的金属导电层(简称导电层)，进行图案化可获得栅电极02；其中，金属导电层所使用的金属可为铝、铜、钼、钛、银、金的任一单质或合金。需要说明的是，金属导电层的厚度范围优选在100nm-3000nm范围内，但其具体厚度以及构成材料不限于实施例中的情况。

步骤S202：在所述的栅电极02上制备并图案化栅极扩散阻挡粘附层03，具体的，所述栅极扩散阻挡粘附层03为W_0.9Ti_0.1，所述栅极扩散阻挡粘附层03的厚度范围在5nm-100nm范围内。

步骤S203：在所述的栅极扩散阻挡粘附层03上沉积绝缘层薄膜作为氧化物薄膜晶体管的栅极绝缘层04。具体的，所述栅极绝缘层04为氧化硅、氮化硅、氧化锆、氧化铝、氧化钽薄膜中的一种或多种组合。所述栅极绝缘层04的厚度范围在100nm-1000nm范围内，但其具体厚度以及构成材料不限于实施例中的情况。

步骤S204：在所述栅极绝缘层04上沉积金属氧化物半导体有源层05。具体的，所述金属氧化物半导体有源层05为铟镓锌氧、铟锌氧、铟镓氧、中的一种或多种组合。所述金属氧化物半导体有源层05厚度范围在10nm-100nm范围内，但其具体厚度以及构成材料不限于实施例中的情况。

步骤S205：在金属氧化物半导体有源层05上沉积源漏扩散阻挡粘附层06。具体地，所述源漏扩散阻挡粘附层06为W_0.9Ti_0.1，所述源漏扩散阻挡粘附层06的厚度范围在5nm-100nm范围内。

步骤S206：在所述源漏扩散阻挡粘附层06上沉积源漏电极07，其所使用的材料可采用铝、铜、钼、钛、银等单质或合金。所述源漏电极07的厚度范围优选在100nm-3000nm范围内，但其具体厚度以及构成材料不限于实施例中的情况。并将所述源漏扩散阻挡粘附层06及源漏电极07一同进行图案化作为金属氧化物薄膜晶体管的源漏电极。

需要说明的是，制作的金属氧化物薄膜晶体管的具体结构还可以包含刻蚀阻挡层型的薄膜晶体管。只要其栅极扩散阻挡粘附层及源漏扩散阻挡粘附层中的至少一层是采用实施例所提供的扩散阻挡粘附层，均属于本申请的提供的技术方案的保护范围。

如图2所示，该金属氧化物半导体薄膜晶体管包括基板11、栅电极12、栅极扩散阻挡粘附层13、栅极绝缘层14、源漏电极15、源漏扩散阻挡粘附层16、金属氧化物半导体有源层17。其中，所述栅极扩散阻挡粘附层13及源漏扩散阻挡粘附层16，所述金属氧化物薄膜晶体管的制备方法主要包括以下步骤：

步骤S301：在基板11上制备并图案化导电层作为氧化物薄膜晶体管的栅电极12。具体实施时，使用光刻工艺将在基板11上沉积的金属导电层(简称导电层)，进行图案化可获得栅电极12；其中，金属导电层所使用的金属可为铝、铜、钼、钛、银、金的任一单质或合金。需要说明的是，金属导电层的厚度范围优选在100nm-3000nm范围内，但其具体厚度以及构成材料不限于实施例中的情况。

步骤S302：在所述的栅电极12上制备并图案化栅极扩散阻挡粘附层13.具体的，所述栅极扩散阻挡粘附层13为W_0.9Mo_0.1。在本实施例中，栅极扩散阻挡粘附层13的厚度范围在5nm-100nm范围内。

步骤S303：在所述栅极扩散阻挡粘附层13上沉积绝缘层薄膜作为氧化物薄膜晶体管的栅极绝缘层14。具体的，所述栅极绝缘层14为氧化硅、氮化硅、氧化锆、氧化铝、氧化钽薄膜中的一种或多种组合。在本实施例中，栅极绝缘层14的厚度范围在100nm-1000nm范围内，但其具体厚度以及构成材料不限于实施例中的情况。

步骤S304：在所述栅极绝缘层14上沉积源漏电极15。其所使用的材料可采用铝、铜、钼、钛、银等单质或合金。本实施例提供的源漏电极15的厚度范围优选在100nm-3000nm范围内，但其具体厚度以及构成材料不限于实施例中的情况。

步骤S305：在所述源漏电极15上沉积源漏扩散阻挡粘附层16。具体地，源漏扩散阻挡粘附层16为W_0.9Mo_0.1。在本实施例中，源漏扩散阻挡粘附层16的厚度范围在5nm-100nm范围内。并将源漏扩散阻挡粘附层16及源漏电极15一同进行图案化作为氧化物薄膜晶体管的源漏电极。

步骤S306：在所述的源漏扩散阻挡粘附层16上沉积氧化物半导体层17。具体的，氧化物半导体薄膜为铟镓锌氧、铟锌氧、铟镓氧、中的一种或多种组合。在本实施例中，氧化物半导体层05的厚度范围在10nm-100nm范围内，但其具体厚度以及构成材料不限于实施例中的情况。

制作的金属氧化物薄膜晶体管的具体结构还可以包含刻蚀阻挡层型的薄膜晶体管。只要其栅极扩散阻挡粘附层及源漏扩散阻挡粘附层中的至少一层是采用实施例所提供的扩散阻挡粘附层，均属于本申请的提供的技术方案的保护范围。

如图3所示，该金属氧化物半导体薄膜晶体管包括基板21、金属氧化物半导体有源层22、源漏扩散阻挡粘附层23、源漏电极24、栅极绝缘层25、栅极扩散阻挡粘附层26、栅电极27。其中，所述栅极扩散阻挡粘附层26及源漏扩散阻挡粘附层23，所述金属氧化物薄膜晶体管的制备方法主要包括以下步骤：

步骤S401：在基板21上制备金属氧化物半导体有源层22并进行图案化；具体的，金属氧化物半导体有源层22为铟镓锌氧、铟锌氧、铟镓氧、中的一种或多种组合。在本实施例中，金属氧化物半导体有源层22的厚度范围在10nm-100nm范围内，但其具体厚度以及构成材料不限于实施例中的情况。

步骤S402：在金属氧化物半导体有源层22上沉积源漏扩散阻挡粘附层23。具体地，源漏扩散阻挡粘附层23为Ta_0.9Mo_0.1。在本实施例中，源漏扩散阻挡粘附层23的厚度范围在5nm-100nm范围内。

步骤S403：在源漏扩散阻挡粘附层23上沉积源漏电极24。其所使用的材料可采用铝、铜、钼、钛、银等单质或合金。源漏电极24的厚度范围优选在100nm-3000nm范围内，但其具体厚度以及构成材料不限于实施例中的情况。并将源漏扩散阻挡粘附层23及源漏电极24一同进行图案化作为氧化物薄膜晶体管的源漏电极。

步骤404：在所述源漏电极24上沉积绝缘层薄膜作为氧化物薄膜晶体管的栅极绝缘层25。具体的，栅极绝缘层25为氧化硅、氮化硅、氧化锆、氧化铝、氧化钽薄膜中的一种或多种组合。在本实施例中，所述栅极绝缘层25的厚度范围在100nm-1000nm范围内，但其具体厚度以及构成材料不限于实施例中的情况。

步骤405：在所述栅极绝缘层25上制备并图案化栅极扩散阻挡粘附层26.具体的，栅极扩散阻挡粘附层26为Ta_0.9Mo_0.1。在本实施例中，栅极扩散阻挡粘附层26的厚度范围在5nm-100nm范围内。

步骤406：在所述栅极扩散阻挡粘附层26上沉积导电层并图案化作为氧化物薄膜晶体管的栅电极27。其中，金属导电层所使用的金属可为铝、铜、钼、钛、银、金的任一单质或合金。需要说明的是，金属导电层的厚度范围优选在100nm-3000nm范围内，但其具体厚度以及构成材料不限于实施例中的情况。

需要说明的是，制作的金属氧化物薄膜晶体管的具体结构还可以包含刻蚀阻挡层型的薄膜晶体管。只要其栅极扩散阻挡粘附层及源漏扩散阻挡粘附层中的至少一层是采用实施例所提供的扩散阻挡粘附层，均属于本申请的提供的技术方案的保护范围。

如图4所示，该金属氧化物半导体薄膜晶体管包括基板31、源漏电极32、源漏扩散阻挡粘附层33、金属氧化物半导体有源层34、栅极绝缘层35、栅极扩散阻挡粘附层36、栅电极37。其中，所述栅极扩散阻挡粘附层36及源漏扩散阻挡粘附层33，所述金属氧化物薄膜晶体管的制备方法主要包括以下步骤：

步骤S501：在基板31上沉积导电层作为源漏电级32。其中，金属导电层所使用的金属可为铝、铜、钼、钛、银、金的任一单质或合金。需要说明的是，金属导电层的厚度范围优选在100nm-3000nm范围内，但其具体厚度以及构成材料不限于实施例中的情况。

步骤S502：在所述源漏电级32上沉积源漏扩散阻挡粘附层33。具体地，所述源漏扩散阻挡粘附层33为Ta_0.9Ti_0.1。在本实施例中，所述源漏扩散阻挡粘附层33的厚度范围在5nm-100nm范围内。并将所述源漏扩散阻挡粘附层33及源漏电极32一同进行图案化作为氧化物薄膜晶体管的源漏电极。

步骤S503：在所述源漏扩散阻挡粘附层33上沉积金属氧化物半导体有源层34并进行图案化；具体的，金属氧化物半导体有源层34为铟镓锌氧、铟锌氧、铟镓氧、中的一种或多种组合。在本实施例中，金属氧化物半导体有源层34的厚度范围在10nm-100nm范围内，但其具体厚度以及构成材料不限于实施例中的情况。

步骤504：在所述金属氧化物半导体有源层34上沉积绝缘层薄膜作为氧化物薄膜晶体管的栅极绝缘层35。具体的，栅极绝缘层35为氧化硅、氮化硅、氧化锆、氧化铝、氧化钽薄膜中的一种或多种组合。在本实施例中，栅极绝缘层35的厚度范围在100nm-1000nm范围内，但其具体厚度以及构成材料不限于实施例中的情况。

步骤505：在所述栅极绝缘层35上制备并图案化栅极扩散阻挡粘附层36，具体的，所述栅极扩散阻挡粘附层36为Ta_0.9Ti_0.1。在本实施例中，所述栅极扩散阻挡粘附层36的厚度范围在5nm-100nm范围内。

步骤506：在所述栅极扩散阻挡粘附层36上沉积导电层作为氧化物薄膜晶体管的栅电极37。其中，金属导电层所使用的金属可为铝、铜、钼、钛、银、金的任一单质或合金。需要说明的是，金属导电层的厚度范围优选在100nm-3000nm范围内，但其具体厚度以及构成材料不限于实施例中的情况。

需要说明的是，制作的金属氧化物薄膜晶体管的具体结构还可以包含刻蚀阻挡层型的薄膜晶体管。只要其栅极扩散阻挡粘附层及源漏扩散阻挡粘附层中的至少一层是采用实施例所提供的扩散阻挡粘附层，均属于本申请的提供的技术方案的保护范围。

本实用新型实施例还提供了一种阵列基板，包括如上任一项所述的金属氧化物半导体薄膜晶体管。

由于金属合金A_xB_y中A元素具有较高的原子量及密度，因而可以具有较高的铜离子扩散阻挡能力，不容易发生铜离子扩散进入氧化物半导体的问题，B元素具有极好的不同表面粘附力，因而可以使铜金属与其他层间具有较强的粘附能力，不容易产生膜脱落或膜气泡等问题。可见，通过在栅电极及源漏电极与金属氧化物有源层相近的一侧添加扩散阻挡粘附层，可以有效抑制铜离子的扩散以及增加膜层间的粘附力，避免器件性能的下降。

综上，本申请技术方案，提供了扩散阻挡粘附层对栅极及源漏电极的铜离子扩散的阻挡能力，避免了高温过程中栅极及源漏电极的铜离子扩散进入到金属氧化物半导体层内，造成金属氧化物薄膜晶体管器件性能的下降；另外还提高了铜金属与其他膜层之间的粘附力，避免了膜脱落或者膜起泡的问题。

以上所述的实施方式，并不构成对该技术方案保护范围的限定。任何在上述实施方式的精神和原则之内所作的修改、等同替换和改进等，均应包含在该技术方案的保护范围之内。

Claims (7)

1.一种金属氧化物半导体薄膜晶体管，其特征在于，包括基板及在所述基板上形成的金属氧化物半导体薄膜晶体管，所述金属氧化物半导体薄膜晶体管包括栅电极、栅极扩散阻挡粘附层、栅极绝缘层、金属氧化物有源层、源漏扩散阻挡粘附层、源漏电极；其中所述栅极扩散阻挡粘附层和源漏扩散阻挡粘附层分别与栅极或源漏电极相邻，所述栅极扩散阻挡粘附层位于栅极与氧化物有源层之间，所述源漏扩散阻挡粘附层位于源漏电极与氧化物有源层之间。

2.如权利要求1所述的一种金属氧化物半导体薄膜晶体管，其特征在于，所述栅极扩散阻挡粘附层和源漏扩散阻挡粘附层至少一层的材料包括金属合金A_xB_y。

3.如权利要求2所述的一种金属氧化物半导体薄膜晶体管，其特征在于，所述的金属合金A_xB_y中A为W、Ta、Au、Ag、Hf的一种或多种，B为Ti、Ni、Mo、Nb的一种或多种。

4.如权利要求3所述的一种金属氧化物半导体薄膜晶体管，其特征在于，所述的金属合金A_xB_y中0.5≤x≤0.9，0.1≤y≤0.5。

5.如权利要求4所述的一种金属氧化物半导体薄膜晶体管，其特征在于，所述栅极扩散阻挡粘附层或源漏扩散阻挡粘附层的厚度为5nm-100nm。

6.如权利要求5所述的一种金属氧化物半导体薄膜晶体管，其特征在于，所述的薄膜晶体管可以为底栅底接触、底栅顶接触、顶栅底接触、顶栅顶接触的任意一种。

7.一种阵列基板，其特征在于，包括权利要求1～6任一项所述的金属氧化物半导体薄膜晶体管。