CN112490254A - 一种阵列基板、显示面板及其制备方法 - Google Patents

一种阵列基板、显示面板及其制备方法 Download PDF

Info

Publication number
CN112490254A
CN112490254A CN202011411272.2A CN202011411272A CN112490254A CN 112490254 A CN112490254 A CN 112490254A CN 202011411272 A CN202011411272 A CN 202011411272A CN 112490254 A CN112490254 A CN 112490254A
Authority
CN
China
Prior art keywords
contact end
layer
active layer
electrode
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011411272.2A
Other languages
English (en)
Other versions
CN112490254B (zh
Inventor
阳宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL Huaxing Photoelectric Technology Co Ltd
Original Assignee
TCL Huaxing Photoelectric Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL Huaxing Photoelectric Technology Co Ltd filed Critical TCL Huaxing Photoelectric Technology Co Ltd
Priority to CN202011411272.2A priority Critical patent/CN112490254B/zh
Priority to PCT/CN2020/138526 priority patent/WO2022116313A1/zh
Publication of CN112490254A publication Critical patent/CN112490254A/zh
Application granted granted Critical
Publication of CN112490254B publication Critical patent/CN112490254B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种阵列基板、显示面板及其制备方法。所述阵列基板包括层叠设置的衬底、第一有源层、第一栅极绝缘层、栅极层、第二栅极绝缘层、源漏极金属层以及第二有源层；其中，第一有源层图案化形成第一接触端、第二接触端以及设于第一接触端和第二接触端之间的第一沟道，第二有源层图案化形成第三接触端、第四接触端以及设于第三接触端和第四接触端之间的第二沟道，第一电极同时与第一接触端和第三接触端电连接，第二电极同时与第二接触端和第四接触端电连接。本发明通过形成第一有源层和第二有源层，增加第一电极和第二电极之间的沟道，从而在不增加显示面板的面积的情况下，提升薄膜晶体管的电子迁移率。

Description

一种阵列基板、显示面板及其制备方法
技术领域
本申请涉及显示领域，具体涉及一种阵列基板、显示面板及其制备方法。
背景技术
目前，采用氧化铟镓锌为代表的非晶金属氧化物的薄膜晶体管，因超高分辨率、大尺寸、高帧率处理和可见光范围内穿透率高等显著优点在有源矩阵液晶显示(AMLCD)和有源矩阵有机电致发光二极管(AMOLED)等领域具有广阔的应用前景。但相对于传统的低温多晶硅技术来说，金属氧化物也存在一定的不足，尤其是目前金属氧化物的迁移率要低于低温多晶硅，所以要达到显示面板驱动需要的电流，往往需要设计较大的薄膜晶体管结构。
因此，现有技术采用金属氧化物半导体材料的阵列基板，存在有源层电子迁移率较低，显示面板体积增大的问题。
发明内容
本申请实施例提供一种阵列基板、显示面板及其制备方法，用于解决现有技术的阵列基板，其有源层的电子迁移率较低以及显示面板体积增大的技术问题。
为解决以上技术问题，本申请提供的技术方案如下：
本发明提供一种阵列基板，包括：
衬底；
第一有源层，形成在所述衬底的一侧，图案化形成第一接触端、第二接触端以及设于所述第一接触端和所述第二接触端之间的第一沟道；
第一栅极绝缘层，形成在所述第一有源层远离所述衬底的一侧；
栅极层，形成在所述第一栅极绝缘层远离所述第一有源层的一侧；
第二栅极绝缘层，形成在所述栅极层远离所述第一栅极绝缘层的一侧；
源漏极金属层，形成在所述第二栅极绝缘层远离所述栅极层的一侧，图案化形成第一电极、第二电极以及第一金属走线；
第二有源层，所述第二有源层图案化形成第三接触端、第四接触端以及设于所述第三接触端与所述第四接触端之间的第二沟道；
其中，所述第一电极同时与所述第一有源层的所述第一接触端和所述第二有源层的所述第三接触端电连接，所述第二电极同时与所述第一有源层的所述第二接触端和所述第二有源层的所述第四接触端电连接。
在一些实施例中，所述第二有源层形成在所述第二栅极绝缘层远离所述栅极层的一侧。
在一些实施例中，所述阵列基板还包括第一过孔和第二过孔，所述第一过孔、所述第二过孔均贯穿所述第二有源层以及所述第二栅极绝缘层，其中，所述第一电极通过所述第一过孔与所述第一接触端以及所述第三接触端电连接，所述第二电极通过所述第二过孔与所述第二接触端以及所述第四接触端电连接。
在一些实施例中，所述第二有源层形成在所述源漏极金属层远离所述第二栅极绝缘层的一侧，其中，所述第三接触端与所述第四接触端分别搭接在所述第一电极与所述第二电极的一端。
在一些实施例中，所述第一有源层的所述第一接触端和所述第二接触端为导体化的第一导体区和第二导体区，所述第一沟道为第一金属氧化物半导体区，所述第一导体区和所述第二导体区通过所述第一金属氧化物半导体区连接。
在一些实施例中，所述第二有源层的所述第三接触端和所述第四接触端为导体化的第三导体区和第四导体区，所述第二沟道为第二金属氧化物半导体区，所述第三导体区和所述第四导体区通过所述第二金属氧化物半导体区连接。
在一些实施例中，所述阵列基板还包括蚀刻阻挡层，所述蚀刻阻挡层设置在所述第二有源层远离所述第二栅极绝缘层的一侧。
在一些实施例中，所述阵列基板还包括遮光金属层，所述遮光金属层与所述第一金属走线电连接。
本发明还提供一种显示面板，包括上述的阵列基板。
本发明还提供一种显示面板的制备方法，用于制备上述的显示面板，包括步骤：
提供衬底，在所述衬底上依次形成缓冲层、第一有源层；
对所述第一有源层图案化处理，形成第一接触端、第二接触端以及设置在所述第一接触端和所述第二接触端之间的第一沟道；
在所述第一有源层上沉积第一栅极绝缘层、栅极层、第二栅极绝缘层；
在所述第二栅极绝缘层上进行刻蚀形成第一通孔和第二通孔，在所述第一通孔和所述第二通孔内沉积源漏极金属层，形成第一电极、第二电极以及第一金属走线；
在所述第二栅极绝缘层上沉积金属氧化物半导体层；
对所述金属氧化物半导体层进行导体化处理，得到第二有源层；以及
对所述第二有源层图案化处理，形成第三接触端、第四接触端以及设于所述第三接触端与所述第四接触端之间的第二沟道，所述第一电极同时与所述第一接触端和所述第三接触端电连接，所述第二电极同时与所述第二接触端和所述第四接触端电连接。
本申请提供一种阵列基板、显示面板及其制备方法，所述阵列基板包括层叠设置的衬底、第一有源层、第一栅极绝缘层、栅极层、第二栅极绝缘层、源漏极金属层，第二有源层；其中，第一有源层图案化形成第一接触端、第二接触端以及设于第一接触端和第二接触端之间的第一沟道，第二有源层图案化形成第三接触端、第四接触端以及设于第三接触端和第四接触端之间的第二沟道，第一电极同时与第一接触端和第三接触端电连接，第二电极同时与第二接触端和第四接触端电连接。本申请通过形成第一有源层和第二有源层，增加第一电极和第二电极之间的沟道，从而在不增加显示面板的面积的情况下，提升薄膜晶体管的电子迁移率。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为本申请实施例提供的第一种阵列基板的剖面结构示意图。
图2为本申请实施例提供的第二种阵列基板的剖面结构示意图。
图3为本申请实施例提供的显示面板的制备方法流程图。
图4至图8为本申请实施例提供的第一种阵列基板制备方法的结构示意图。
图9至图10为本申请实施例提供的第二种阵列基板制备方法的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度低于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
具体的，请参阅图1至图10，本申请实施例提供的一种阵列基板、显示面板及其制备方法，所述阵列基板包括层叠设置的衬底、缓冲层、第一有源层、第一栅极绝缘层、栅极层、第二栅极绝缘层、源漏极金属层、第二有源层，其中，第一有源层图案化形成第一接触端、第二接触端以及设于所述第一接触端和所述第二接触端之间的第一沟道，第二有源层图案化形成第三接触端、第四接触端以及设于所述第三接触端与所述第四接触端之间的第二沟道，其中，所述第一电极同时与所述第一有源层的第一接触端和所述第二有源层的第三接触端电连接，所述第二电极同时与所述第一有源层的第二接触端和所述第二有源层的第四接触端电连接。本申请通过形成第一有源层和第二有源层，增加第一电极和第二电极之间的沟道，从而在不增加显示面板的面积的情况下，提升薄膜晶体管的电子迁移率。
如图1所示，为本申请实施例提供的第一种阵列基板的剖面结构示意图，所述阵列基板包括衬底110；遮光金属层120，设置在所述衬底110的一侧；缓冲层130，设置在所述遮光金属层120远离所述衬底110的一侧；第一有源层140，设置在所述缓冲层130远离所述遮光金属层120的一侧；第一栅极绝缘层150，设置在所述第一有源层140远离所述缓冲层130的一侧；栅极层160，设置在所述第一栅极绝缘层150远离所述第一有源层140的一侧；第二栅极绝缘层170，设置在所述栅极层160远离所述第一栅极绝缘层150的一侧；源漏极金属层180，设置在所述第二栅极绝缘层170远离所述栅极层160的一侧；第二有源层190，设置在所述源漏极金属层180远离所述第二栅极绝缘层170的一侧；钝化层200，设置在所述源漏极金属层180远离所述第二栅极绝缘层170的一侧；电极层210，设置在所述钝化层200远离所述第二栅极绝缘层170的一侧；其中，第一有源层140图案化形成第一接触端141、第二接触端143以及设置在第一接触端141和第二接触端143之间的第一沟道142，第二有源层190图案化形成第三接触端191、第四接触端193以及设置在第三接触端191和第四接触端193之间的第二沟道192。
在一些实施例中，衬底110的材料一般为玻璃；遮光金属层120的材料可以是钼、铝、铜，但不以此为限，还可以是铬、钨、钛、钽以及包含它们的合金等材料；缓冲层130的材料包括有机层(未图示)和无机层(未图示)，所述无机层包括第一无机层和第二无机层，所述有机层设置在所述第一无机层和所述第二无机层之间，所述无机层的材料可为氧化硅、氮化硅等；第一有源层140和第二有源层190的材料通常为金属氧化物，例如铟镓锌氧化物(IGZO)，但不以此为限，还可以是铝锌氧化物(AZO)、铟锌氧化物(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、硼掺杂氧化锌(BZO)、镁掺杂氧化锌(MZO)中的一种或多种；第一栅极绝缘层150和第二栅极绝缘层170的材料可为氧化硅、氮化硅等无机材料；栅极层160的材料可以为钼、铝、铜，但不以此为限；第二栅极绝缘层170形成有第一通孔和第二通孔，所述第一通孔贯穿至第一有源层140表面，所述第二通孔贯穿至遮光金属层120表面，源漏极金属层180填充所述第一通孔形成第一电极181和第二电极182，其中，所述第三接触端191与所述第四接触端193分别搭接在所述第一电极181与所述第二电极182的一端，源漏极金属层180填充所述第二通孔形成第一金属走线183。所述第一金属走线183能够将遮光金属层120产生的电荷导出去，避免浮栅效应；钝化层200可以是氧化硅或氮化硅等无机材料；钝化层200上形成有通孔，电极层210通过所述通孔与所述源漏极金属层180相连。
在一些实施例中，如图1所示，所述第一有源层140的第一接触端141和第二接触端143为导体化的第一导体区和第二导体区，所述第一沟道142为第一金属氧化物半导体区，所述第一导体区和所述第二导体区通过所述第一金属氧化物半导体区连接，所述第二有源层190的第三接触端191和第四接触端193为导体化的第三导体区和第四导体区，所述第二沟道192为第二金属氧化物半导体区，所述第三导体区和所述第四导体区通过所述第二金属氧化物半导体区连接。由于金属氧化物的迁移率要低于多晶硅，本申请通过形成两个有源层沟道，第一电极181和第二电极182分别同时连接两个有源层的导体区，提升薄膜晶体管的电子迁移率。
在一些实施中，如图1所示，所述源漏极金属层180形成的第一金属走线183与所述第二电极182相连，由于所述第一金属走线183连接所述第二有源层190和所述遮光金属层120，所述第二有源层190和缓冲层130还有遮光金属层120之间形成存储电容，能够将薄膜晶体管的电荷导出去。
在一些实施例中，当所述所述第二有源层190的材料为铟镓锌氧化物时，先在所述源漏极金属层180上平铺半导体层，对所述半导体层进行刻蚀，形成第二有源层190，对所述第二有源层190与所述第一电极181和所述第二电极182接触的区域导体化处理，形成导体区，未被导体化处理的区域形成第二有源层190的半导体区，对所述半导体区进行沟道处理，形成第二沟道192。所述第二有源层190的导体区中的铟镓锌氧的摩尔比为In：Ga：Zn：O＝1：1：1：X2，其中X2小于1；所述第二有源层190的半导体区中的铟镓锌氧化物中铟镓锌氧的摩尔比为In：Ga：Zn：O＝1：1：1：X1，其中X1介于1和10之间。
如图2所示，为本申请实施例提供的第二种阵列基板的剖面结构示意图，与图1不同之处在于所述第二有源层190形成在所述第二栅极绝缘层170远离所述栅极层160的一侧。其中，所述阵列基板还包括第一过孔和第二过孔，所述第一过孔、所述第二过孔均贯穿所述第二有源层190以及所述第二栅极绝缘层170，其中，所述第一电极181通过所述第一过孔与所述第一接触端141以及第三接触端191电连接，所述第二电极182通过所述第二过孔与所述第二接触端143以及所述第四接触端193电连接。本申请实施例提供的阵列基板还包括蚀刻阻挡层220，所述蚀刻阻挡层220设置在所述第二有源层190远离所述第二栅极绝缘层170的一侧，防止所述第二有源层190被击穿。所述蚀刻阻挡层220的材料可以是氮化硅，由于氮化硅在高温下烧结成材，致密性好，与碳化硅相比，具有更好的机械强度和抗热震性，绝缘性、耐磨性、耐腐蚀性及致密性好，故选用氮化硅作为蚀刻阻挡层220的材料。其中，所述第一金属走线183与所述第二电极182分离设置。
本发明实施例还提供一种显示面板，包括如图1或图2所述的阵列基板以及设于所述阵列基板之上的盖板(未图示)，所述阵列基板的具体结构请参阅图1和图2及相关描述，在此不再赘述。
如图3所示，为本申请实施例提供的显示面板的制备方法流程图，用于制备上述的显示面板，包括步骤：
S1：提供衬底，在所述衬底上依次形成缓冲层、第一有源层；
S2：对所述第一有源层图案化处理，形成第一接触端、第二接触端以及设置在所述第一接触端和所述第二接触端之间的第一沟道；
S3：在所述第一有源层上沉积第一栅极绝缘层、栅极层、第二栅极绝缘层；
S4：在所述第二栅极绝缘层上进行刻蚀形成第一通孔和第二通孔，在所述第一通孔和第二通孔内沉积源漏极金属层，形成第一电极、第二电极以及第一金属走线；
S5：在所述第二栅极绝缘层上沉积金属氧化物半导体层；
S6：对所述金属氧化物半导体层进行导体化处理，得到第二有源层；以及
S7：对所述第二有源层图案化处理，形成第三接触端、第四接触端以及设于所述第三接触端与所述第四接触端之间的第二沟道，所述第一电极同时与所述第一接触端和所述第三接触端电连接，所述第二电极同时与所述第二接触端和所述第四接触端电连接。
现结合图4至图10对本申请实施例提供的第一种阵列基板制备方法的结构示意图和本申请实施例提供的第二种阵列基板制备方法的结构示意图进行详细说明。
如图4所示，遮光金属层120设置在衬底110的一侧；缓冲层130设置在所述遮光金属层120远离所述衬底110的一侧；第一有源层140设置在所述缓冲层130远离所述遮光金属层120的一侧。衬底110的材料一般为玻璃；遮光金属层120的材料可以是钼、铝、铜，还可以是铬、钨、钛、钽以及包含它们的合金等材料；缓冲层130的材料包括有机层(未图示)和无机层(未图示)，所述无机层包括第一无机层和第二无机层，所述有机层设置在所述第一无机层和所述第二无机层之间；第一有源层140的材料通常为金属氧化物，例如铟镓锌氧化物(IGZO)，但不以此为限，还可以是铝锌氧化物(AZO)、铟锌氧化物(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、硼掺杂氧化锌(BZO)、镁掺杂氧化锌(MZO)中的一种或多种。
对所述第一有源层140进行刻蚀形成第一接触端141、第二接触端143以及设置在所述第一接触端141和所述第二接触端143之间的第一沟道142，所述刻蚀方法为湿刻蚀，所述湿刻蚀采用的刻蚀剂为草酸系药液。具体地，在所述第一有源层140上涂布光阻，经一道光罩后形成沟道图案，经过曝光显影后，采用刻蚀液进行刻蚀，刻蚀完成后，剥离剩余光阻。
如图5所示，在所述第一有源层140上沉积第一栅极绝缘层150，利用物理气相法在所述第一栅极绝缘层150上沉积栅极金属层，所述栅极金属层经过刻蚀后形成栅极层160，所述栅极层160的材料可以为钼(Mo)、铝(Al)、铜(Cu)及钛(Ti)中的一种。
如图6所示，在所述栅极层160上沉积第二栅极绝缘层170，在所述第二栅极绝缘层170上进行刻蚀形成第一通孔和第二通孔，在所述第二栅极绝缘层170上涂布一层光阻，对所述光阻进行曝光、显影以及刻蚀处理，并在刻蚀完成后剥离剩余光阻，形成第一通孔和第二通孔，所述第一通孔贯穿所述第二栅极绝缘层170至所述第一有源层140表面，所述第二通孔贯穿所述第二栅极绝缘层170和缓冲层130至所述遮光金属层120表面。
如图7所示，所述源漏极金属层180在第一通孔内形成第一电极181和第二电极182，所述源漏极金属层180在第二通孔内形成第一金属走线183，所述第一金属走线183用于将遮光金属层120的电荷导出。
在所述第二栅极绝缘层170上利用气相沉积法沉积金属氧化物半导体层，所述金属氧化物半导体层的材料可以为铟镓锌氧化物(IGZO)，但不以此为限，还可以是铝锌氧化物(AZO)、铟锌氧化物(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、硼掺杂氧化锌(BZO)、镁掺杂氧化锌(MZO)中的一种或多种，所述金属氧化物半导体层经过刻蚀后形成第三接触端191和第四接触端193。
如图8所示，在所述第二栅极绝缘层170上沉积第一半导体层，所述第一半导体层经过刻蚀后形成第二沟道192，所述第三接触端193和所述第四接触端194分布在所述第二沟道192两侧，通过第二沟道192相连。
如图9所示，在所述第二栅极绝缘层170上沉积一层金属氧化物半导体层190，然后在所述金属氧化物半导体层190上沉积蚀刻阻挡层220，对未被所述蚀刻阻挡层220覆盖的所述金属氧化物半导体层进行导体化处理，得到导体化的第三接触端191和第四接触端193，被所述蚀刻阻挡层220覆盖的所述金属氧化物半导体层为第二沟道192。
具体的，向所述第二有源层190通入氨气等离子和氢气等离子，进行等离子刻蚀，减少第二有源层190的氧元素含量，使未被所述蚀刻阻挡层220覆盖的所述金属氧化物半导体层变为导体化材料。
如图10所示，在所述第二栅极绝缘层170上沉积源漏极金属层180，图案化后形成第一电极181、第二电极182及第一金属走线183，所述第一电极181通过第一过孔同时与第一接触端141、第三接触端191电连接，所述第二电极182通过第二过孔同时与第二接触端143、第四接触端193电连接，即在同一个薄膜晶体管中，所述第一电极181和第二电极182均同时与第一有源层140和第二有源层190相连。由于在同一个薄膜晶体管中，所述第一电极181和所述第二电极182之间形成了两个沟道，所述第一电极181和所述第二电极182与所述第一有源层140和所述第二有源层190之间的接触阻抗可大大降低，从而增强了薄膜晶体管的电性能；同时，增加了遮光金属层120的导电金属，进而减小了寄生电容，稳定了电压，提高了显示效果。
综上所述，本申请提供的一种阵列基板、显示面板及其制备方法，所述阵列基板包括层叠设置的衬底、第一有源层、第一栅极绝缘层、栅极层、第二栅极绝缘层、源漏极金属层，第二有源层；其中，第一有源层图案化形成第一接触端、第二接触端以及设于第一接触端和第二接触端之间的第一沟道，第二有源层图案化形成第三接触端、第四接触端以及设于第三接触端和第四接触端之间的第二沟道，第一电极同时与第一接触端和第三接触端相连，第二电极同时与第二接触端和第四接触端相连。本申请通过形成第一有源层和第二有源层，增加第一电极和第二电极之间的沟道，从而在不增加显示面板的面积的情况下，提升薄膜晶体管的电子迁移率。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例所提供的一种阵列基板、显示面板及其制备方法进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (10)

1.一种阵列基板，其特征在于，包括：
衬底；
第一有源层，形成在所述衬底的一侧，图案化形成第一接触端、第二接触端以及设于所述第一接触端和所述第二接触端之间的第一沟道；
第一栅极绝缘层，形成在所述第一有源层远离所述衬底的一侧；
栅极层，形成在所述第一栅极绝缘层远离所述第一有源层的一侧；
第二栅极绝缘层，形成在所述栅极层远离所述第一栅极绝缘层的一侧；
源漏极金属层，形成在所述第二栅极绝缘层远离所述栅极层的一侧，图案化形成第一电极、第二电极以及第一金属走线；
第二有源层，所述第二有源层图案化形成第三接触端、第四接触端以及设于所述第三接触端与所述第四接触端之间的第二沟道；
其中，所述第一电极同时与所述第一有源层的所述第一接触端和所述第二有源层的所述第三接触端电连接，所述第二电极同时与所述第一有源层的所述第二接触端和所述第二有源层的所述第四接触端电连接。
2.如权利要求1所述的阵列基板，其特征在于，所述第二有源层形成在所述第二栅极绝缘层远离所述栅极层的一侧。
3.如权利要求2所述的阵列基板，其特征在于，所述阵列基板还包括第一过孔和第二过孔，所述第一过孔、所述第二过孔均贯穿所述第二有源层以及所述第二栅极绝缘层，其中，所述第一电极通过所述第一过孔与所述第一接触端以及所述第三接触端电连接，所述第二电极通过所述第二过孔与所述第二接触端以及所述第四接触端电连接。
4.如权利要求1所述的阵列基板，其特征在于，所述第二有源层形成在所述源漏极金属层远离所述第二栅极绝缘层的一侧，其中，所述第三接触端与所述第四接触端分别搭接在所述第一电极与所述第二电极的一端。
5.如权利要求1所述的阵列基板，其特征在于，所述第一有源层的所述第一接触端和所述第二接触端为导体化的第一导体区和第二导体区，所述第一沟道为第一金属氧化物半导体区，所述第一导体区和所述第二导体区通过所述第一金属氧化物半导体区连接。
6.如权利要求1所述的阵列基板，其特征在于，所述第二有源层的所述第三接触端和所述第四接触端为导体化的第三导体区和第四导体区，所述第二沟道为第二金属氧化物半导体区，所述第三导体区和所述第四导体区通过所述第二金属氧化物半导体区连接。
7.如权利要求2所述的阵列基板，其特征在于，所述阵列基板还包括蚀刻阻挡层，所述蚀刻阻挡层设置在所述第二有源层远离所述第二栅极绝缘层的一侧。
8.如权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括遮光金属层，所述遮光金属层与所述第一金属走线电连接。
9.一种显示面板，其特征在于，包括如权利要求1至8任一项所述的阵列基板。
10.一种显示面板的制备方法，用于制备如权利要求9所述的显示面板，其特征在于，包括步骤：
提供衬底，在所述衬底上依次形成缓冲层、第一有源层；
对所述第一有源层图案化处理，形成第一接触端、第二接触端以及设置在所述第一接触端和所述第二接触端之间的第一沟道；
在所述第一有源层上沉积第一栅极绝缘层、栅极层、第二栅极绝缘层；
在所述第二栅极绝缘层上进行刻蚀形成第一通孔和第二通孔，在所述第一通孔和所述第二通孔内沉积源漏极金属层，形成第一电极、第二电极以及第一金属走线；
在所述第二栅极绝缘层上沉积金属氧化物半导体层；
对所述金属氧化物半导体层进行导体化处理，得到第二有源层；以及
对所述第二有源层图案化处理，形成第三接触端、第四接触端以及设于所述第三接触端与所述第四接触端之间的第二沟道，所述第一电极同时与所述第一接触端和所述第三接触端电连接，所述第二电极同时与所述第二接触端和所述第四接触端电连接。
CN202011411272.2A 2020-12-03 2020-12-03 一种阵列基板、显示面板及其制备方法 Active CN112490254B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202011411272.2A CN112490254B (zh) 2020-12-03 2020-12-03 一种阵列基板、显示面板及其制备方法
PCT/CN2020/138526 WO2022116313A1 (zh) 2020-12-03 2020-12-23 一种阵列基板、显示面板及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011411272.2A CN112490254B (zh) 2020-12-03 2020-12-03 一种阵列基板、显示面板及其制备方法

Publications (2)

Publication Number Publication Date
CN112490254A true CN112490254A (zh) 2021-03-12
CN112490254B CN112490254B (zh) 2022-10-04

Family

ID=74939519

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011411272.2A Active CN112490254B (zh) 2020-12-03 2020-12-03 一种阵列基板、显示面板及其制备方法

Country Status (2)

Country Link
CN (1) CN112490254B (zh)
WO (1) WO2022116313A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022236856A1 (zh) * 2021-05-12 2022-11-17 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示面板
WO2023044950A1 (zh) * 2021-09-24 2023-03-30 Tcl华星光电技术有限公司 薄膜晶体管、显示面板及其制备方法
CN116581132A (zh) * 2023-07-12 2023-08-11 深圳市华星光电半导体显示技术有限公司 驱动基板及其制备方法以及显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1832194A (zh) * 2006-02-28 2006-09-13 友达光电股份有限公司 有机电致发光显示单元
US20090014799A1 (en) * 2007-07-11 2009-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN109326609A (zh) * 2018-09-12 2019-02-12 深圳市华星光电技术有限公司 一种阵列基板及其制作方法
CN210443565U (zh) * 2019-11-22 2020-05-01 京东方科技集团股份有限公司 薄膜晶体管、阵列基板、显示面板和显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106972034B (zh) * 2017-05-27 2018-12-14 福州京东方光电科技有限公司 一种薄膜晶体管及其制作方法、阵列基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1832194A (zh) * 2006-02-28 2006-09-13 友达光电股份有限公司 有机电致发光显示单元
US20090014799A1 (en) * 2007-07-11 2009-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN109326609A (zh) * 2018-09-12 2019-02-12 深圳市华星光电技术有限公司 一种阵列基板及其制作方法
CN210443565U (zh) * 2019-11-22 2020-05-01 京东方科技集团股份有限公司 薄膜晶体管、阵列基板、显示面板和显示装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
王鸣昕 等: "基于IGZO的5.5 in FHD In-cell触控FFS面板设计", 《液晶与显示》 *
陈振标: "《文献信息检索分析与应用》", 30 June 2016 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022236856A1 (zh) * 2021-05-12 2022-11-17 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示面板
WO2023044950A1 (zh) * 2021-09-24 2023-03-30 Tcl华星光电技术有限公司 薄膜晶体管、显示面板及其制备方法
CN116581132A (zh) * 2023-07-12 2023-08-11 深圳市华星光电半导体显示技术有限公司 驱动基板及其制备方法以及显示面板
CN116581132B (zh) * 2023-07-12 2023-12-15 深圳市华星光电半导体显示技术有限公司 驱动基板及其制备方法以及显示面板

Also Published As

Publication number Publication date
CN112490254B (zh) 2022-10-04
WO2022116313A1 (zh) 2022-06-09

Similar Documents

Publication Publication Date Title
US10446711B2 (en) Thin film transistor array substrate and method for manufacturing the same
CN112490254B (zh) 一种阵列基板、显示面板及其制备方法
CN102456696B (zh) 显示装置及其制造方法
CN107331669B (zh) Tft驱动背板的制作方法
EP3101693B1 (en) Methods for thin-film transistor, pixel structure, manufacturing , array substrate and display device
CN106935658B (zh) 一种薄膜晶体管及其制备方法、阵列基板
WO2011151970A1 (ja) 薄膜トランジスタ、コンタクト構造、基板、表示装置及びこれらの製造方法
CN111668242A (zh) Oled显示面板及其制备方法
KR20080109998A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
CN108428730B (zh) Oled显示基板及其制作方法、显示装置
CN110289270B (zh) 阵列基板及其制造方法、显示装置
CN111446295A (zh) 薄膜晶体管、阵列基板及显示面板
CN109686794B (zh) 薄膜晶体管及其制造方法、显示装置
CN104183601A (zh) 具有氧化物薄膜晶体管的平板显示装置及其制造方法
CN112002823A (zh) Oled显示面板及其制备方法
KR20130098709A (ko) 박막트랜지스터 기판 및 이의 제조 방법
US20080048191A1 (en) Organic light emitting display device and method of fabricating the same
CN109742153B (zh) 阵列基板、薄膜晶体管及其制造方法
CN111276527A (zh) 一种显示面板及其制作方法
CN112635534A (zh) 显示面板、显示装置和显示面板的制作方法
CN111584423B (zh) 阵列基板及其制备方法和显示装置
CN110504164B (zh) 薄膜晶体管及其制造方法和显示装置
KR20110058356A (ko) 어레이 기판 및 이의 제조방법
CN108039352B (zh) 阵列基板及其制造方法
KR102043082B1 (ko) 어레이 기판, 디스플레이 패널 및 이를 갖는 디스플레이 장치, 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant