CN106972034B - 一种薄膜晶体管及其制作方法、阵列基板 - Google Patents

一种薄膜晶体管及其制作方法、阵列基板 Download PDF

Info

Publication number
CN106972034B
CN106972034B CN201710392164.7A CN201710392164A CN106972034B CN 106972034 B CN106972034 B CN 106972034B CN 201710392164 A CN201710392164 A CN 201710392164A CN 106972034 B CN106972034 B CN 106972034B
Authority
CN
China
Prior art keywords
metal layer
signal metal
layer
film transistor
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710392164.7A
Other languages
English (en)
Other versions
CN106972034A (zh
Inventor
刘晓伟
刘勃
黄中浩
樊超
王洋
安亚斌
刘正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Fuzhou BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Fuzhou BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Fuzhou BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710392164.7A priority Critical patent/CN106972034B/zh
Publication of CN106972034A publication Critical patent/CN106972034A/zh
Priority to PCT/CN2018/084847 priority patent/WO2018219084A1/zh
Priority to US16/333,032 priority patent/US11177287B2/en
Application granted granted Critical
Publication of CN106972034B publication Critical patent/CN106972034B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开一种薄膜晶体管及其制作方法、阵列基板，涉及显示技术领域，用于在减小薄膜晶体管尺寸的前提下，提高薄膜晶体管的良品率。所述薄膜晶体管形成在衬底基板，所述薄膜晶体管包括栅极和有源层；所述有源层面向所述衬底基板的表面设置第一信号金属层，所述有源层背离所述第一信号金属层的表面设置第二信号金属层；所述有源层包括导电沟道形成区，所述第二信号金属层不覆盖所述有源层的导电沟道形成区。本发明提供的薄膜晶体管及其制作方法、阵列基板用于薄膜晶体管的小型化。

Description

一种薄膜晶体管及其制作方法、阵列基板
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管及其制作方法、阵列基板。
背景技术
近年来，随着大尺寸液晶显示器和有源有机发光二极管的发展，传统的非晶硅薄膜晶体管和有机薄膜晶体管已经很难满足用户需求，而以铟镓锌氧化物(Indium GalliumZinc Oxide，简称为IGZO)为代表的透明非晶氧化物半导体因具有迁移率高、均一性好、透明等优点，被广泛用于氧化物薄膜晶体管的有源层，以使得该氧化物薄膜晶体管能够满足新一代显示的用户需求。
目前，常见的氧化物薄膜晶体管主要有以下两种类型，一种为刻蚀阻挡型(Etching stop layer，以下简称ESL)薄膜晶体管，另一种为背沟道刻蚀型(Back ChannelEtched，以下简称BCE)薄膜晶体管。
其中，ESL薄膜晶体管的结构如图1所示，其制作通常需要在有源层4上形成刻蚀阻挡层5，并在刻蚀阻挡层5上利用光罩工艺形成用于与源极6和漏极7分别对应的两个过孔，然后在刻蚀阻挡层5上形成源极6和漏极7，使得源极6和漏极7通过刻蚀阻挡层5上对应的过孔分别与有源层4连接。而在刻蚀阻挡层5上形成两个过孔的时候，应尽量增大过孔的孔径，以使得源极6和漏极7与有源层4的连接良好，但这也要求这两个过孔与有源层4具有准确的对位，才能保证源极6和漏极7通过对应的过孔与有源层4连接。但是，过孔的孔径较大，且两个过孔之间留有间隔，为确保过孔与有源层4的准确对位，有源层4需具备足够的尺寸，这样也就导致ESL薄膜晶体管中有源层4的尺寸无法减小，不利于实现薄膜晶体管的小型化。
而BCE薄膜晶体管的结构如图2所示，由于源极6、漏极7和有源层4同层设置，使得源极6和漏极7可以直接与有源层4连接，而无需形成过孔，以利用过孔实现源极6和漏极7与有源层4的连接。因此，与ESL薄膜晶体管相比，BCE薄膜晶体管的制作工艺略为简单，且其有源层4不存在尺寸限制要求，致使BCE薄膜晶体管能够克服上述ESL薄膜晶体管无法小型化的问题。但是，也正由于BCE薄膜晶体管的源极6、漏极7和有源层4同层设置，在刻蚀形成源极6和漏极7的过程中，源极6和漏极7的刻蚀液容易腐蚀损伤之前形成的有源层4的导电沟道；而当源极6和漏极7刻蚀完成后，在对有源层4的导电沟道进行等离子氧化处理时，源极6和漏极7刻蚀好的金属表面也容易受到等离子氧化处理的影响而被氧化。因此，在BCE薄膜晶体管的制作过程中，容易出现有源层4的导电沟道被腐蚀损伤，或源极6和漏极7被氧化，或有源层4的导电沟道被腐蚀损伤且源极6和漏极7被氧化的情形，从而减弱或损坏BCE薄膜晶体管的导电性能，降低BCE薄膜晶体管的良品率。
发明内容
本发明的目的在于提供一种薄膜晶体管及其制作方法、阵列基板，用于在减小薄膜晶体管尺寸的前提下，提高薄膜晶体管的良品率。
为了实现上述目的，本发明提供如下技术方案：
本发明的第一方面提供一种形成在衬底基板的薄膜晶体管，所述薄膜晶体管包括栅极和有源层；有源层面向衬底基板的表面设置第一信号金属层，有源层背离第一信号金属层的表面设置第二信号金属层；有源层包括导电沟道形成区，第二信号金属层不覆盖有源层的导电沟道形成区。
与现有技术相比，本发明提供的薄膜晶体管具有如下有益效果：
本发明提供的薄膜晶体管，在有源层面向衬底基板的表面设置第一信号金属层，而在有源层背离第一信号金属层的表面设置第二信号金属层，即将第二信号金属层和第一信号金属层分别叠置在有源层的上下两表面，第二信号金属层和第一信号金属层分别与有源层直接连接，使得在没有过孔的情况下实现第二信号金属层和第一信号金属层与有源层的连接，因此，在本发明提供的薄膜晶体管中，有源层在没有过孔的尺寸限制下，可以尽可能的缩小尺寸，以实现薄膜晶体管的小型化。
而且，在本发明提供的薄膜晶体管中，虽然第二信号金属层位于有源层的上表面，但是第二信号金属层并不覆盖有源层的导电沟道形成区，使得第二信号金属层与有源层的导电沟道形成区分层错落设置，当在形成第二信号金属层时，利用第二信号金属层与有源层导电沟道形成区之间的分层错落间距，能够防止刻蚀第二信号金属层的刻蚀液溅到有源层的导电沟道形成区上，从而避免对有源层的导电沟道形成区造成腐蚀损伤；且当第二信号金属层形成后，在对有源层的导电沟道形成区进行等离子氧化处理时，利用第二信号金属层与有源层的导电沟道形成区之间的分层错落间距，可使得等离子氧化处理的覆盖范围不涉及或极少涉及到第二信号金属层，确保第二信号金属层的表面不被氧化或仅有极少部分被氧化。因此，在本发明提供的薄膜晶体管中，利用第二信号金属层与有源层的导电沟道形成区之间的分层错落间距，能够有效避免出现有源层导电沟道形成区被腐蚀损伤，以及第二信号金属层表面被氧化的情形，防止薄膜晶体管的导电性能受到影响，有利于提高薄膜晶体管的良品率。
基于上述薄膜晶体管的技术方案，本发明的第二方面提供一种薄膜晶体管的制作方法，所述制作方法包括：
提供一衬底基板，在衬底基板上形成第一信号金属层；
在第一信号金属层上形成有源层；
在有源层背离第一信号金属层的表面形成第二信号金属层，使得第二信号金属层不覆盖有源层的导电沟道形成区。
与现有技术相比，本发明提供的薄膜晶体管的制作方法所能实现的有益效果，与上述技术方案提供的薄膜晶体管所能达到的有益效果相同，在此不做赘述。
基于上述薄膜晶体管的技术方案，本发明的第三方面提供一种阵列基板，所述阵列基板包括上述技术方案所提供的薄膜晶体管。
与现有技术相比，本发明提供的阵列基板所能实现的有益效果，与上述技术方案提供的薄膜晶体管所能达到的有益效果相同，在此不做赘述。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为现有ESL薄膜晶体管的结构示意图；
图2为现有BCE薄膜晶体管的结构示意图；
图3为本发明实施例提供的薄膜晶体管的结构示意图；
图4为本发明实施例提供的有源层的A向俯视示意图；
图5为本发明实施例提供的薄膜晶体管的制作方法流程图一；
图6为本发明实施例提供的薄膜晶体管的制作方法流程图二；
图7为本发明实施例提供的薄膜晶体管的制作方法流程图三；
图8为本发明实施例提供的薄膜晶体管的制作方法示意图四；
图9为本发明实施例提供的薄膜晶体管的制作方法示意图五。
附图标记：
1-衬底基板， 2-栅极，
3-第一绝缘层， 4-有源层，
41-第一基区， 42-导电沟道形成区，
43-第二基区， 5-刻蚀阻挡层，
6-源极， 7-漏极，
8-第二绝缘层， 9-像素电极，
10-第一信号金属层， 11-第二信号金属层。
具体实施方式
为了进一步说明本发明实施例提供的薄膜晶体管及其制作方法、阵列基板，下面结合说明书附图进行详细描述。
参阅图3和图4，本发明实施例提供的薄膜晶体管形成在衬底基板1，所述薄膜晶体管包括栅极2和有源层4；有源层4面向衬底基板1的表面设置第一信号金属层10，有源层4背离第一信号金属层10的表面设置第二信号金属层11；有源层4包括导电沟道形成区42，第二信号金属层11不覆盖有源层4的导电沟道形成区42。
具体实施时，第二信号金属层11和第一信号金属层10分别叠置在有源层4的上下两表面，使得第二信号金属层11和第一信号金属层10分别与有源层4直接连接。通常，该薄膜晶体管在制作时，需预先在衬底基板1形成第一信号金属层10，并在第一信号金属层10上形成有源层4，然后在有源层4背离第一信号金属层10的上表面形成第二信号金属层11，使得第二信号金属层11不覆盖有源层4的导电沟道形成区42，即使得第二信号金属层11与有源层4的导电沟道形成区42分层错落设置；而当第二信号金属层11形成之后，还需要对有源层4的导电沟道形成区42进行等离子氧化处理，以便增强薄膜晶体管的使用稳定性。
通过上述具体实施过程可知，本发明实施例提供的薄膜晶体管，将第二信号金属层11和第一信号金属层10分别叠置在有源层4的上下两表面，第二信号金属层11和第一信号金属层10分别与有源层4直接连接，使得在没有过孔的情况下实现第二信号金属层11和第一信号金属层10与有源层4的连接，因此，本发明实施例提供的薄膜晶体管中，有源层4在没有过孔的尺寸限制下，可以尽可能的缩小尺寸，使得薄膜晶体管小型化。
而且，在本发明实施例提供的薄膜晶体管中，第二信号金属层11与有源层4的导电沟道形成区42分层错落设置，当在形成第二信号金属层11时，利用第二信号金属层11与有源层4的导电沟道形成区42之间的分层错落间距，能够防止刻蚀第二信号金属层11的刻蚀液溅到有源层4的导电沟道形成区42上，从而避免对有源层4的导电沟道形成区42造成腐蚀损伤；且当第二信号金属层11形成后，在对有源层4的导电沟道形成区42进行等离子氧化处理时，利用第二信号金属层11与有源层4的导电沟道形成区42之间的分层错落间距，可使得等离子氧化处理的覆盖范围不涉及或极少涉及到第二信号金属层11，确保第二信号金属层11的表面不被氧化或仅有极少部分被氧化。因此，在本发明实施例提供的薄膜晶体管中，利用第二信号金属层11与有源层4的导电沟道形成区42之间的分层错落间距，能够有效避免出现有源层4的导电沟道形成区42被腐蚀损伤，以及第二信号金属层11表面被氧化的情形，防止薄膜晶体管的导电性能受到影响，有利于提高薄膜晶体管的良品率。
另外，可以理解的是，上述实施例将与有源层4的导电沟道42位于同一侧的信号金属层限定为第二信号金属层11，而位于有源层4的另外一侧的信号金属层限定为第一信号金属层10，是为了更清楚的说明薄膜晶体管中各组成结构的连接关系，并无其他实质限定。其中，第一信号金属层10可以作为薄膜晶体管的源极，也可以作为薄膜晶体管的漏极；而当第一信号金属层10作为源极时，第二信号金属层11则对应作为漏极，而当第一信号金属层10作为漏极时，第二信号金属层11则对应作为源极。
需要说明的是，薄膜晶体管一般按照其导电沟道的类型可以划分为P沟道薄膜晶体管或N沟道薄膜晶体管。示例性的，参阅图4，有源层4包括第一基区41、第二基区43以及位于第一基区41和第二基区43之间的导电沟道形成区42，其中，有源层4的第一基区41用于与第一信号金属层10连接，有源层4的第二基区43用于与第二信号金属层11连接。当薄膜晶体管为P沟道薄膜晶体管时，第一基区41和第二基区43分别为P区，在薄膜晶体管栅极的电压作用下，有源层4的导电沟道形成区42可以将第一基区41和第二基区43导通，形成P沟道。而当薄膜晶体管为N沟道薄膜晶体管时，第一基区41和第二基区43分别为N区，在薄膜晶体管栅极的电压作用下，有源层4的导电沟道形成区42可以将第一基区41和第二基区43导通，形成N沟道。
值得一提的是，上述实施例中，第一信号金属层10在衬底基板1的正投影与第二信号金属层11在衬底基板1的正投影错开或部分重合，其具体表现为：有源层4覆盖第一信号金属层10；在有源层4背离第一信号金属层10的一侧，第二信号金属层11形成在有源层4未与第一信号金属层10正对的表面上；这样，在有源层4背离第一信号金属层10的表面，便会存在有可用于形成有源层4导电沟道的导电沟道形成区42，使得第二信号金属层11不覆盖有源层4的导电沟道形成区42，且第二信号金属层11与有源层4的导电沟道形成区42之间存在分层错落间距。
与现有ESL薄膜晶体管或BCE薄膜晶体管中源极6和漏极7位于同一层相比，本实施例将第二信号金属层11和第一信号金属层10分别形成在不同的层结构中，当第二信号金属层11在衬底基板1的正投影与第一信号金属层10在衬底基板1的正投影部分重合时，第一信号金属层10和第二信号金属层11能够用于遮光的面积相应被减少，从而能够提高薄膜晶体管的开口率。此外，第二信号金属层11在衬底基板1的正投影与第一信号金属层10在衬底基板1的正投影错开或者部分重合，还能够适当减小两信号金属层因对置而形成的电容，改善薄膜晶体管的电学性能，以提高薄膜晶体管所在显示面板的显示品质。
值得一提的是，上述实施例中，有源层4与衬底基板1之间设有第一绝缘层3，第一绝缘层3与第一信号金属层10同层设置，以使得第一绝缘层3和第一信号金属层10共同支撑有源层4。而且，第一绝缘层3的成型结构，能够对有源层4以及第二信号金属层11的成型结构作辅助限定，因此，将第一绝缘层3的部分与第一信号金属层10叠置，使得第一绝缘层3的部分呈梯形凸起，对有源层4和第二信号金属层11的成型结构进行辅助限定，以确保有源层4和第二信号金属层11能够在一次构图工艺中实现分层错落，从而简化薄膜晶体管的制作工艺。
需要补充的是，在上述实施例提供的薄膜晶体管中，有源层4与栅极2之间，第一信号金属层10与栅极2之间，以及第二信号金属层11与栅极2之间，均设置第二绝缘层8，使得栅极2与有源层4绝缘、栅极2与第一信号金属层10绝缘以及栅极2与第二信号金属层11绝缘，以确保薄膜晶体管的使用稳定。
为了进一步简化薄膜晶体管的制作工艺，上述实施例中，第二绝缘层8对应第二信号金属层11的区域设有过孔，且第二绝缘层8上还设有像素电极9；像素电极9与栅极2同层设置，且像素电极9通过过孔与第二信号金属层11连接。由于像素电极9与栅极2同层设置，使得在制作像素电极9和栅极2时，可以在一次构图工艺中形成，能够进一步减少薄膜晶体管制作过程中构图工艺的总使用次数，从而进一步简化薄膜晶体管的制作工艺，提高薄膜晶体管的制作效率。需要说明的是，虽然像素电极9和栅极2同层设置，但是像素电极9和栅极2相互独立，即像素电极9与栅极2之间不存在连接。
为了提高薄膜晶体管的器件性能，上述实施例中，栅极2位于第二绝缘层8背离有源层4的一侧，且栅极2在衬底基板1的正投影，覆盖有源层4的导电沟道形成区42在衬底基板1的正投影。这样栅极2能够对有源层4的导电沟道形成区42进行光线遮挡，防止光线从有源层4背离衬底基板1的一侧入射至有源层4的导电沟道形成区42中，避免有源层4的导电沟道形成区42的电学性能因光照而受到影响，比如造成薄膜晶体管阈值电压的偏移等，从而改善薄膜晶体管的电学性能，增强薄膜晶体管的控制稳定性。
本发明实施例还提供了一种薄膜晶体管的制作方法，用于制作上述实施例所述的薄膜晶体管，参阅图3-5，以及图9，该薄膜晶体管的制作方法包括：
S10，提供一衬底基板1，在衬底基板1上形成第一信号金属层10；
S20，在第一信号金属层10上形成有源层4；在有源层4背离第一信号金属层10的表面形成第二信号金属层11，使得第二信号金属层11不覆盖有源层4的导电沟道形成区42。
与现有技术相比，本发明实施例提供的薄膜晶体管的制作方法所能实现的有益效果，与上述技术方案提供的薄膜晶体管所能达到的有益效果相同，在此不做赘述。
需要说明的是，本实施例中，在有源层4背离第一信号金属层10的表面形成第二信号金属层11时，为了确保第二信号金属层11与有源层4的导电沟道形成区42分层错落设置，通常在有源层4背离第一信号金属层10的一侧，将第二信号金属层11形成在有源层4未与第一信号金属层10正对的表面上，以使得第二信号金属层11在衬底基板1的正投影与第一信号金属层10在衬底基板1的正投影错开，或者部分重合。这样，在有源层4背离第一信号金属层10的表面，便会存在有可用于形成有源层4导电沟道的导电沟道形成区42，使得第二信号金属层11不覆盖有源层4的导电沟道形成区42，且第二信号金属层11与有源层4的导电沟道形成区42之间存在分层错落间距。
而且，与现有ESL薄膜晶体管或BCE薄膜晶体管中源极6和漏极7位于同一层相比，本实施例将第二信号金属层11和第一信号金属层分别形成在不同的层结构中，当第二信号金属层11在衬底基板1的正投影与第一信号金属层10在衬底基板1的正投影部分重合时，第一信号金属层10和第二信号金属层11能够用于遮光的面积相应被减少，从而能够提高薄膜晶体管的开口率。此外，第二信号金属层11在衬底基板1的正投影与第一信号金属层10在衬底基板1的正投影错开或者部分重合，还能够适当减小两信号金属层因对置而形成的电容，改善薄膜晶体管的电学性能，以提高薄膜晶体管所在显示面板的显示品质。
为了简化薄膜晶体管的制作工艺，在上述实施例提供的薄膜晶体管的制作方法中，有源层4和第二信号金属层11在一次构图工艺中形成。将有源层4和第二信号金属层11通过一次构图工艺形成，能够减少薄膜晶体管在制作过程中构图工艺的总使用次数，简化薄膜晶体管的制作工艺，提高薄膜晶体管的制作效率。
需要说明的是，有源层4和第二信号金属层11在一次构图工艺中形成时，优选使用半曝光工艺形成，其中，半曝光工艺包括使用灰阶光罩(Gray Tone Mask)或半色调光罩(Half Tone Mask)。通过半曝光工艺能够对不同区域膜层的曝光量进行不同调整，以使得不同区域的膜层具有不同形状和不同厚度。示例性的，在第一信号金属层10上层叠沉积有源层4和第二信号金属层11后，利用灰阶光罩或半色调光罩对有源层4和第二信号金属层11进行刻蚀，得到分层错落的有源层4和第二信号金属层11。
上述实施例中，参阅图6和图9，S1中在衬底基板1上形成第一信号金属层10，以及S2中在第一信号金属层10上形成有源层4包括：
S10，在衬底基板1上形成第一信号金属层10；
S15，在衬底基板1和第一信号金属层10上形成第一绝缘层3，使得第一绝缘层3在衬底基板1的正投影与第一信号金属层10在衬底基板1的正投影存在部分重合；
S20，在第一信号金属层10和第一绝缘层3上形成有源层4。
这样在衬底基板1和第一信号金属层10上形成第一绝缘层3，且使得第一绝缘层3在衬底基板1的正投影与第一信号金属层10在衬底基板1的正投影部分重合，便可利用第一绝缘层3的成型结构，比如第一绝缘层3呈梯形凸起的部分，对有源层4和第二信号金属层11的形成进行支撑以及辅助限定，确保有源层4和第二信号金属层11利用半曝光工艺能够在一次构图工艺中实现分层错落。
为了进一步简化薄膜晶体管的制作工艺，参阅图7和图9，上述实施例提供的薄膜晶体管的制作方法还包括：
S30，在有源层4和第二信号金属层11上形成第二绝缘层8，在第二绝缘层8对应第二信号金属层11的区域形成过孔；
S40，在第二绝缘层8上通过一次构图工艺形成像素电极9和栅极2，使得像素电极9通过过孔与第二信号金属层11连接。
通过在有源层4和第二信号金属层11上形成第二绝缘层8，能够实现栅极2与有源层4的绝缘以及栅极2与第二信号金属层11的绝缘。而在一次构图工艺中形成像素电极9和栅极2，能够进一步减少薄膜晶体管制作过程中构图工艺的总使用次数，进一步简化薄膜晶体管的制作工艺，从而提高薄膜晶体管的制作效率。
需要说明的是，像素电极9和栅极2在一次构图工艺中形成时，优选使用半曝光工艺形成。示例性的，在第二绝缘层8上层叠沉积像素电极层和栅极金属层后，利用灰阶光罩或半色调光罩对像素电极层和栅极金属层进行刻蚀，得到相互独立的像素电极9和栅极2。
需要补充的是，在形成第一绝缘层3或形成第二绝缘层8时，考虑到绝缘材料的物理特性，通常采用干法刻蚀形成。
值得一提的是，在第二绝缘层8上通过一次构图工艺形成像素电极9和栅极2时，将栅极2形成在第二绝缘层8对应有源层4导电沟道形成区42的区域上，使得栅极2在衬底基板1的正投影，能够覆盖有源层4的导电沟道形成区42在衬底基板1的正投影。这样栅极2位于第二绝缘层8背离有源层4的一侧，栅极2能够对有源层4的导电沟道形成区42进行光线遮挡，防止光线从有源层4背离衬底基板1的一侧入射至有源层4的导电沟道形成区42中，避免有源层4的导电沟道形成区42的电学性能因光照而受到影响，比如造成薄膜晶体管阈值电压的偏移等，以改善薄膜晶体管的电学性能，增强薄膜晶体管的控制稳定性。
为了进一步提高薄膜晶体管的良品率，参阅图8和图9，上述薄膜晶体管的制作方法还包括：
S20之后，S25，对有源层4的导电沟道形成区42进行等离子氧化处理；
S30之后，S35，检测第二信号金属层11裸露在过孔中的表面是否氧化；如果氧化，则对第二信号金属层11裸露在过孔中的表面进行还原处理，再执行S40；如果未氧化，则执行S40。
通常为了增强薄膜晶体管的使用稳定性，有源层4的导电沟道形成区42需进行等离子氧化处理；其中，最为常见的等离子氧化方式为等离子体(Plasma)沉积方式。但由于第二信号金属层11形成在有源层4上，当对有源层4的导电沟道形成区42进行等离子氧化处理时，第二信号金属层11也存在被氧化的风险，因此，在第二绝缘层8对应第二信号金属层11的区域形成过孔后，检测第二信号金属层11裸露在过孔中的表面是否氧化，即检测第二信号金属层11用于与像素电极9连接的表面是否氧化；然后在其氧化时对其进行还原处理，能够确保后续在第二绝缘层8上形成像素电极9之后，像素电极9与第二信号金属层11之间保持良好的连接，有助于进一步提高薄膜晶体管的良品率。
可以理解的是，上述实施例中，对第二信号金属层11裸露在过孔中的表面进行还原处理的方式可以有多种，比如采用还原剂进行还原反应，所述还原剂包括氢气、一氧化碳、木炭等，本领域技术人员根据实际需要自行设定即可。在本实施例中，优选用氢气等离子还原处理。
本发明实施例还提供了一种阵列基板，所述阵列基板包括上述实施例提供的薄膜晶体管。所述阵列基板中的薄膜晶体管与上述实施例中的薄膜晶体管具有的优势相同，此处不再赘述。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (15)

1.一种薄膜晶体管，所述薄膜晶体管形成在衬底基板，所述薄膜晶体管包括有源层以及设在所述有源层背离所述衬底基板一侧的栅极；其特征在于，所述有源层面向所述衬底基板的表面设置第一信号金属层，所述有源层背离所述第一信号金属层的表面设置第二信号金属层；
所述有源层包括导电沟道形成区，所述第二信号金属层不覆盖所述有源层的导电沟道形成区；
所述有源层面向所述栅极的表面设有第一基区和第二基区；所述第一基区和所述第二基区分别位于所述导电沟道形成区的两侧，且所述第一基区与所述第一信号金属层面向所述栅极的表面相接，所述第二基区与所述第二信号金属层面向所述栅极的表面相接。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述第一信号金属层在所述衬底基板的正投影与所述第二信号金属层在所述衬底基板的正投影错开或部分重合。
3.根据权利要求1所述的薄膜晶体管，其特征在于，所述有源层与所述衬底基板之间设有第一绝缘层，所述第一绝缘层与所述第一信号金属层同层设置。
4.根据权利要求1所述的薄膜晶体管，其特征在于，所述有源层与所述栅极之间，所述第一信号金属层与所述栅极之间，以及所述第二信号金属层与所述栅极之间，均设置第二绝缘层。
5.根据权利要求4所述的薄膜晶体管，其特征在于，所述第二绝缘层对应所述第二信号金属层的区域设有过孔，且所述第二绝缘层上还设有像素电极；
所述像素电极与所述栅极同层设置，且所述像素电极通过所述过孔与所述第二信号金属层连接。
6.根据权利要求4所述的薄膜晶体管，其特征在于，所述栅极位于所述第二绝缘层背离所述有源层的一侧，且所述栅极在所述衬底基板的正投影，覆盖所述有源层的导电沟道形成区在所述衬底基板的正投影。
7.根据权利要求1～6任一项所述的薄膜晶体管，其特征在于，所述第一信号金属层为源极，所述第二信号金属层为漏极；或，所述第一信号金属层为漏极，所述第二信号金属层为源极。
8.一种薄膜晶体管的制作方法，其特征在于，包括：
提供一衬底基板，在所述衬底基板上形成第一信号金属层；
在所述第一信号金属层上形成有源层，所述有源层背离所述衬底基板的表面包括导电沟道形成区以及分别位于所述导电沟道形成区的两侧的第一基区和第二基区，所述第一基区与所述第一信号金属层背离所述衬底基板的表面相接；
在所述有源层背离所述第一信号金属层的表面形成第二信号金属层，使得所述第二信号金属层不覆盖所述有源层的导电沟道形成区，且所述第二信号金属层背离所述衬底基板的表面与所述第二基区相接。
9.根据权利要求8所述的薄膜晶体管的制作方法，其特征在于，在所述有源层背离所述第一信号金属层的表面形成第二信号金属层时，还使得所述第二信号金属层在所述衬底基板的正投影与所述第一信号金属层在所述衬底基板的正投影错开或部分重合。
10.根据权利要求8所述的薄膜晶体管的制作方法，其特征在于，所述有源层和所述第二信号金属层在一次构图工艺中形成。
11.根据权利要求8～10任一项所述的薄膜晶体管的制作方法，其特征在于，在所述衬底基板上形成第一信号金属层，在所述第一信号金属层上形成有源层包括：
在所述衬底基板上形成第一信号金属层；
在所述衬底基板和所述第一信号金属层上形成第一绝缘层，使得所述第一绝缘层在所述衬底基板的正投影与所述第一信号金属层在所述衬底基板的正投影存在部分重合；
在所述第一信号金属层和所述第一绝缘层上形成有源层。
12.根据权利要求8所述的薄膜晶体管的制作方法，其特征在于，所述薄膜晶体管的制作方法还包括：
在所述有源层和所述第二信号金属层上形成第二绝缘层，在所述第二绝缘层对应所述第二信号金属层的区域形成过孔；
在所述第二绝缘层上通过一次构图工艺形成像素电极和栅极，使得所述像素电极通过所述过孔与所述第二信号金属层连接。
13.根据权利要求12所述的薄膜晶体管的制作方法，其特征在于，在所述第二绝缘层上通过一次构图工艺形成像素电极和栅极时，将所述栅极形成在所述第二绝缘层对应所述导电沟道形成区的区域上，使得所述栅极在所述衬底基板的正投影，覆盖所述有源层的导电沟道形成区在所述衬底基板的正投影。
14.根据权利要求12或13所述的薄膜晶体管的制作方法，其特征在于，所述薄膜晶体管的制作方法还包括：
在所述第一信号金属层上形成有源层，在所述有源层背离所述第一信号金属层的表面形成第二信号金属层后，对所述有源层的导电沟道形成区进行等离子氧化处理；
在所述第二绝缘层对应所述第二信号金属层的区域形成过孔后，检测所述第二信号金属层裸露在所述过孔中的表面是否氧化，如果氧化，则在对所述第二信号金属层裸露在所述过孔中的表面进行还原处理后，在所述第二绝缘层上通过一次构图工艺形成所述像素电极和所述栅极；如果未氧化，则在所述第二绝缘层上通过一次构图工艺形成所述像素电极和所述栅极。
15.一种阵列基板，其特征在于，包括如权利要求1-7任一项所述的薄膜晶体管。
CN201710392164.7A 2017-05-27 2017-05-27 一种薄膜晶体管及其制作方法、阵列基板 Active CN106972034B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710392164.7A CN106972034B (zh) 2017-05-27 2017-05-27 一种薄膜晶体管及其制作方法、阵列基板
PCT/CN2018/084847 WO2018219084A1 (zh) 2017-05-27 2018-04-27 薄膜晶体管及其制作方法、阵列基板
US16/333,032 US11177287B2 (en) 2017-05-27 2018-04-27 Thin film transistor, fabrication method therefor, and array substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710392164.7A CN106972034B (zh) 2017-05-27 2017-05-27 一种薄膜晶体管及其制作方法、阵列基板

Publications (2)

Publication Number Publication Date
CN106972034A CN106972034A (zh) 2017-07-21
CN106972034B true CN106972034B (zh) 2018-12-14

Family

ID=59326847

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710392164.7A Active CN106972034B (zh) 2017-05-27 2017-05-27 一种薄膜晶体管及其制作方法、阵列基板

Country Status (3)

Country Link
US (1) US11177287B2 (zh)
CN (1) CN106972034B (zh)
WO (1) WO2018219084A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106972034B (zh) 2017-05-27 2018-12-14 福州京东方光电科技有限公司 一种薄膜晶体管及其制作方法、阵列基板
CN110277317A (zh) * 2019-06-04 2019-09-24 深圳市华星光电技术有限公司 底栅型薄膜晶体管的制备方法及底栅型薄膜晶体管
CN112490254B (zh) * 2020-12-03 2022-10-04 Tcl华星光电技术有限公司 一种阵列基板、显示面板及其制备方法
CN113053811A (zh) * 2021-03-11 2021-06-29 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7629633B2 (en) * 2004-05-20 2009-12-08 Isaac Wing Tak Chan Vertical thin film transistor with short-channel effect suppression
KR101579135B1 (ko) * 2008-12-03 2015-12-22 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
EP2449595B1 (en) * 2009-06-30 2017-07-26 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
US9401396B2 (en) * 2011-04-19 2016-07-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device and plasma oxidation treatment method
KR20130006999A (ko) * 2011-06-28 2013-01-18 삼성디스플레이 주식회사 박막 트랜지스터 및 이의 제조 방법
CN102315214A (zh) 2011-09-19 2012-01-11 深圳莱宝高科技股份有限公司 阵列基板及其制作方法、使用该阵列基板的显示面板
JP5957846B2 (ja) * 2011-10-13 2016-07-27 ソニー株式会社 駆動用回路基板およびその製造方法並びに表示装置および電子機器
CN104124277B (zh) * 2013-04-24 2018-02-09 北京京东方光电科技有限公司 一种薄膜晶体管及其制作方法和阵列基板
CN103311310A (zh) * 2013-05-13 2013-09-18 北京京东方光电科技有限公司 一种薄膜晶体管及其制备方法、阵列基板
JP2016167545A (ja) * 2015-03-10 2016-09-15 東京エレクトロン株式会社 ビアホール底のクリーニング方法および半導体装置の製造方法
CN104681629B (zh) * 2015-03-18 2017-12-08 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其各自的制备方法、显示装置
CN104779272B (zh) 2015-04-10 2016-04-06 京东方科技集团股份有限公司 薄膜晶体管和阵列基板及其制作方法、显示装置
CN106024906A (zh) * 2016-07-18 2016-10-12 京东方科技集团股份有限公司 一种薄膜晶体管、显示基板以及液晶显示装置
KR102558973B1 (ko) * 2017-01-18 2023-07-24 삼성디스플레이 주식회사 트랜지스터 표시판
CN106972034B (zh) 2017-05-27 2018-12-14 福州京东方光电科技有限公司 一种薄膜晶体管及其制作方法、阵列基板

Also Published As

Publication number Publication date
US20190267406A1 (en) 2019-08-29
US11177287B2 (en) 2021-11-16
CN106972034A (zh) 2017-07-21
WO2018219084A1 (zh) 2018-12-06

Similar Documents

Publication Publication Date Title
CN106972034B (zh) 一种薄膜晶体管及其制作方法、阵列基板
US9748280B2 (en) Thin film transistor and method of fabricating the same, array substrate and method of fabricating the same, and display device
CN104218041B (zh) 阵列基板及制备方法和显示装置
CN103489922B (zh) 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
CN103681659B (zh) 一种阵列基板、制备方法以及显示装置
CN104253159A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
CN102842601B (zh) 一种阵列基板及其制作方法
CN108695394A (zh) 薄膜晶体管、其制备方法、阵列基板及显示装置
CN103489826A (zh) 阵列基板、制备方法以及显示装置
CN109326609A (zh) 一种阵列基板及其制作方法
CN102636927A (zh) 阵列基板及其制造方法
US9608118B2 (en) Array substrate, display device and manufacturing method of array substrate
EP2800142B1 (en) Thin film transistor substrate and organic light emitting device using the same
CN103928343B (zh) 薄膜晶体管及有机发光二极管显示器制备方法
CN103765597A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置和阻挡层
CN104867962A (zh) 一种oled阵列基板及其制作方法、oled显示装置
CN103681514B (zh) 阵列基板及其制作方法、显示装置
CN103579219B (zh) 一种平板阵列基板、传感器及平板阵列基板的制造方法
CN105702586B (zh) 一种薄膜晶体管、阵列基板、其制作方法及显示装置
US9893203B2 (en) Thin film transistor array panel and method for manufacturing the same
CN108062915B (zh) 阵列基板及其制造方法、触控显示面板、触控显示装置
CN103715135A (zh) 一种过孔及其制作方法、阵列基板
CN104362127A (zh) 薄膜晶体管基板的制作方法及制造设备
CN105826398A (zh) 一种薄膜晶体管、阵列基板及制作方法
CN203521430U (zh) 薄膜晶体管、阵列基板和显示装置

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant