CN113053811A - 阵列基板及其制备方法 - Google Patents
阵列基板及其制备方法 Download PDFInfo
- Publication number
- CN113053811A CN113053811A CN202110266452.4A CN202110266452A CN113053811A CN 113053811 A CN113053811 A CN 113053811A CN 202110266452 A CN202110266452 A CN 202110266452A CN 113053811 A CN113053811 A CN 113053811A
- Authority
- CN
- China
- Prior art keywords
- insulating layer
- metal layer
- layer
- metal
- via hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 88
- 238000002360 preparation method Methods 0.000 title claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 197
- 239000002184 metal Substances 0.000 claims abstract description 197
- 238000000034 method Methods 0.000 claims abstract description 53
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 18
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 18
- 238000006722 reduction reaction Methods 0.000 claims description 38
- 229920002120 photoresistant polymer Polymers 0.000 claims description 33
- 239000007789 gas Substances 0.000 claims description 32
- 238000005530 etching Methods 0.000 claims description 19
- 238000004519 manufacturing process Methods 0.000 claims description 16
- 238000005286 illumination Methods 0.000 claims description 11
- 238000010926 purge Methods 0.000 claims description 8
- 206010037544 Purging Diseases 0.000 claims description 6
- 239000011261 inert gas Substances 0.000 claims description 6
- 239000001257 hydrogen Substances 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 2
- 230000008054 signal transmission Effects 0.000 abstract description 5
- 230000000694 effects Effects 0.000 abstract description 2
- 150000002739 metals Chemical class 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 350
- 125000004429 atom Chemical group 0.000 description 19
- 239000010408 film Substances 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 230000002829 reductive effect Effects 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 230000001590 oxidative effect Effects 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 3
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 3
- 229910002091 carbon monoxide Inorganic materials 0.000 description 3
- 238000005984 hydrogenation reaction Methods 0.000 description 3
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 3
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 2
- 239000005751 Copper oxide Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 229910002092 carbon dioxide Inorganic materials 0.000 description 2
- 229910000431 copper oxide Inorganic materials 0.000 description 2
- 238000004070 electrodeposition Methods 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- 238000001000 micrograph Methods 0.000 description 2
- GVGCUCJTUSOZKP-UHFFFAOYSA-N nitrogen trifluoride Chemical compound FN(F)F GVGCUCJTUSOZKP-UHFFFAOYSA-N 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910020776 SixNy Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000035484 reaction time Effects 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本申请公开了一种阵列基板及其制备方法。本申请所述的制备方法包括以下步骤：在基板上形成第一金属层。在第一金属层远离基板的一侧形成第一绝缘层。对第一绝缘层进行蚀刻以形成第一过孔，第一过孔暴露出第一金属层。对第一过孔内的第一金属层的表面进行还原处理以还原第一金属层的表面的金属氧化物和减少非稳定态金属原子。本申请提供的方法可以改善通过过孔连接的双层金属之间的信号传输效果。
Description
技术领域
本申请涉及显示技术领域，具体涉及一种阵列基板及其制备方法。
背景技术
目前，显示面板中的阵列基板通常在第一金属层和第二金属层之间设置双层绝缘层。与设置单层绝缘层相比，在第一金属和第二金属之间设置双层绝缘层降低了静电放电发生的概率，有利于提升产品的良率。第一金属和第二金属通过过孔进行接触，从而实现信号的传输。
在显示面板制备双层绝缘层的过程中，需要通过两次蚀刻工艺对第一绝缘层和第二绝缘层开孔，以便于不同层的金属线能够正常进行信号传输。在对第一绝缘层进行蚀刻时，位于第一绝缘层下方的第一金属层的表面容易形成氧化物和非稳定态金属原子，导致第二绝缘层成膜时与第一金属层之间的黏着力下降。第二绝缘层在蚀刻的过程中容易产生倒三角状的切口，使得第一金属层与第二金属层接触不良，从而影响第一金属层和第二金属层之间的信号的正常传输。
发明内容
本申请的目的在于提供一种阵列基板及其制备方法，以改善设置双层绝缘层的第一金属层和第二金属层之间的信号传输效果。
本申请实施例提供一种阵列基板的制备方法，包括：
在基板上形成第一金属层；
在所述第一金属层远离所述基板的一侧形成第一绝缘层；
对所述第一绝缘层进行蚀刻以形成第一过孔，所述第一过孔暴露出所述第一金属层；
对所述第一过孔内的第一金属层的表面进行还原处理以还原所述第一金属层的表面的金属氧化物和减少非稳定态金属原子。
在一些实施例中，在所述第一金属层远离所述基板的一侧形成第一绝缘层之前，还包括：
使用还原性气体或惰性气体对所述第一金属层的表面进行吹扫处理。
在一些实施例中，所述对所述第一绝缘层进行蚀刻以形成第一过孔的步骤包括：
在所述第一绝缘层远离所述第一金属层的一侧形成一光阻层，所述光阻层覆盖所述第一绝缘层；
结合一掩模板对覆盖所述光阻层的第一绝缘层进行局部光照处理；
对所述局部光照处理后的第一绝缘层置入显影液中进行显影处理，以形成图案化的光阻层；
对所述显影处理后的第一绝缘层进行蚀刻处理，以形成所述第一过孔；
去除所述图案化的光阻层。
在一些实施例中，所述对所述第一过孔内的第一金属层的表面进行还原处理的步骤包括：
将所述第一金属层置入一还原腔体内；
向所述还原腔体通入还原性气体的等离子体，所述等离子体与所述第一过孔内的第一金属层的表面发生还原反应以还原所述金属氧化物和减少所述非稳定态金属原子。
在一些实施例中，所述还原性气体为氢气。
在一些实施例中，所述等离子体与所述第一金属层的表面发生还原反应的时间为20秒至40秒。
在一些实施例中，所述还原腔体的温度为340摄氏度至360摄氏度。
在一些实施例中，所述对所述第一过孔内的第一金属层的表面进行还原处理的步骤之后，还包括：
在所述第一绝缘层远离所述基板的一侧形成第二绝缘层，所述第二绝缘层覆盖所述第一过孔；
对所述第二绝缘层对应所述第一过孔的位置进行蚀刻以形成第二过孔，所述第二过孔贯穿所述第一绝缘层，所述第二绝缘层覆盖所述第一绝缘层的孔壁，所述第二过孔暴露出所述第一金属层。
在一些实施例中，所述对所述第二绝缘层进行蚀刻以形成第二过孔的步骤之后，还包括：
在所述第二绝缘层远离所述基板的一侧形成第二金属层，所述第二金属层通过所述第二过孔与所述第一金属层接触。
本申请实施例还提供一种阵列基板，包括上所述的制备方法制备的阵列基板。
本申请实施例提供的阵列基板的制备方法，在对第一绝缘层进行蚀刻以形成第一过孔后，对第一过孔内暴露的第一金属层的表面进行还原处理。还原处理可以减少第一金属层的表面的金属氧化物和减少非稳定态金属原子。在后续形成第二绝缘层时，第二绝缘层与第一金属层之间的附着力得以提升。当第二绝缘层进行蚀刻时，覆盖第一绝缘层孔壁的第二绝缘层不产生倒三角状的切口。在第二绝缘层上形成第二金属层后，第一金属层和第二金属层之间接触良好，保证了第一金属层和第二金属层之间良好的导电性，第一金属层和第二金属层之间的信号可以正常传输，提高了阵列基板的性能。
附图说明
为了更清楚地说明本申请的实施例的技术方案，下面将对本申请的实施例描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅是申请的一些实施例和实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的阵列基板的制备方法的流程图。
图2为本申请实施例提供的形成第一过孔的流程图。
图3a为现有技术中形成第一过孔后的阵列基板的结构示意图。
图3b为现有技术中形成第二绝缘层后的阵列基板的结构示意图。
图3c为现有技术中形成第二过孔后的阵列基板的结构示意图。
图4为现有技术中形成第二过孔后的第二绝缘层的扫描电镜图。
图5a为本申请实施例中形成第一过孔及还原处理后的阵列基板的结构示意图。
图5b为本申请实施例中形成第二绝缘层后的阵列基板的结构示意图。
图5c为本申请实施例中形成第二过孔后的阵列基板的结构示意图。
图6为本申请实施例中形成第二过孔后的第二绝缘层的扫描电镜图。
图7为本申请实施例提供的阵列基板的制备方法的另一流程图。
图8为本申请实施例提供的阵列基板的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。需要说明的是，在本发明实施例中，应理解，诸如“包括”或“具有”等的术语旨在指示本说明书中所公开的特征、数字、步骤、行为、部件、部分或其组合的存在，并且不欲排除一个或多个其他特征、数字、步骤、行为、部件、部分或其组合存在或被添加的可能性。在本发明的各种实施例中，应理解，下述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本发明实施例的实施过程构成任何限定。
请参阅图1，图1为本申请实施例提供的阵列基板的制备方法的流程图。本申请实施例提供的阵列基板的制备方法包括以下步骤：
步骤B10：在基板上形成第一金属层。
具体的，在基板上形成第一金属层。基板可以是使用各种材料的基板，例如，基板可以是玻璃基板或柔性基板，基板的材料可以根据阵列基板的实际需要进行选择。在形成第一金属层之前，可以根据阵列基板的需求，在基板上形成其他的膜层，比如缓冲层、平坦层或导电层等。第一金属层的材料可以为铜(Cu)或铝(Al)中的至少一种。形成第一金属层的工艺可以是电化学沉积、化学气相沉积或金属层溅射工艺。上述形成第一金属层的方法可以根据实际阵列基板的需要进行选择，在此不作限定。在形成第一金属层后，可以依据实际需要，对第一金属层后进行图案化处理，以形成薄膜晶体管的栅极或者阵列基板中的信号线。在一些实施方式中，图案化后的第一金属层形成的导线可以传递VSS信号或VDD信号。
步骤B20：在第一金属层远离基板的一侧形成第一绝缘层。
在形成第一金属层后，可以通过化学气相沉积法在第一金属层远离基板的一侧形成第一绝缘层。化学气相沉积法是指利用含有薄膜元素的一种或几种气相化合物或单质、在基板表面上进行化学反应生成第一绝缘层的方法。在本申请实施例的一种实施方式中，第一绝缘层的材料为氮化硅(SixNy)。通过化学气相沉积法制备第一绝缘层所用的原料为甲硅烷(SiH4)和氨气(NH3)。SiH4和NH3在第一金属层的表面上发生反应，生成的SixNy固体在第一金属层的表面淀积从而形成第一绝缘层。第一绝缘层的成膜时间为60秒至90秒。具体的，第一绝缘层的成膜时间可以为60秒、65秒、70秒、75秒、80秒、85秒或90秒，第一绝缘层的成膜时间可以依据实际的生产需求进行设置，在此不作限定。制备第一绝缘层所用气体的压力为1300mTorr至1700mTorr(Torr指托，是一种压强单位，1Torr即1mmHg；本申请实施例中所用的压强单位为mTorr，即Torr的千分之一)，制备第一绝缘层所用气体的压力可以为1300mTorr、1400mTorr、1500mTorr、1600mTorr或1700mTorr，第一绝缘层所用气体的压力可以依据实际的生产需求进行设置，在此不作限定。
在一些实施方式中，在第一金属层远离基板的一侧形成第一绝缘层之前，还包括：使用还原性气体或惰性气体对第一金属层的表面进行吹扫处理。具体的，还原性气体可以为氢气(H2)，惰性气体可以为氮气(N2)、二氧化碳(CO2)、氦气(He)或氩气(Ar)等。吹扫所用气体依据实际的工艺流程进行选择，在此不作限定。在形成第一绝缘层之前对第一金属层的表面进行吹扫处理，可以去除第一金属层表面残留的杂质。上述杂质来自于生产车间或来自于第一金属层的生产工艺。去除第一金属层表面残留的杂质有利于提高第一绝缘层在第一金属层表面的附着力，提升产品的良率。
步骤B30:对第一绝缘层进行蚀刻以形成第一过孔，第一过孔暴露出第一金属层。
在形成第一绝缘层后，通过干法蚀刻工艺对第一绝缘层进行蚀刻，以形成第一过孔。干法蚀刻工艺是指利用等离子体进行薄膜蚀刻的技术。其中，通过干法蚀刻工艺对第一绝缘层进行蚀刻以形成第一过孔的步骤如图2所示，具体包括如下步骤：
步骤B31：在第一绝缘层远离第一金属层的一侧形成一光阻层，光阻层覆盖第一绝缘层。
具体在，在第一绝缘层远离第一金属层的一侧涂覆光刻胶以形成光阻层，光阻层覆盖第一绝缘层。
步骤B32：结合一掩模板对覆盖光阻层的第一绝缘层进行局部光照处理。
在第一绝缘层的表面形成一光阻层后，可以使用一曝光机结合一掩模板对光阻层进行局部光照处理。掩模板预先设置相应的图案。掩模板设置在光源与第一绝缘层之间。在进行光照处理时，掩模板上的图案对光线进行遮挡，使得光源中的部分光线照射至光阻层上。
步骤B33：对局部光照处理后的第一绝缘层置入显影液中进行显影处理，以形成图案化的光阻层。
将局部光照处理后的第一绝缘层放置进显影液中进行显影处理。在通过掩模板对光阻层进行局部光照处理的过程中，被光照射的光阻层的化学性质发生变化，从而显影液可以去除光刻胶中的一部分，实现光阻层的图案化。
步骤B34：对显影处理后的第一绝缘层进行蚀刻处理，以形成第一过孔。
显影处理后的第一绝缘层的表面覆盖有图案化的光阻层，未覆盖光阻层的第一绝缘层的表面裸露出来。反应腔内通入氧气(O2)和氟化氮(NF3)气体，在进行蚀刻时，O2和NF3形成的氧化性的等离子体对未覆盖光阻层的第一绝缘层的表面进行蚀刻。氧化性的等离子体与第一绝缘层的SixNy发生化学反应，形成第一过孔。其中，第一过孔暴露出第一金属层的表面。
步骤B35：去除图案化的光阻层。
在第一绝缘层形成第一过孔后，去除覆盖在第一绝缘层表面的光阻层，以留下图案化的第一绝缘层。
步骤B40：对第一过孔内的第一金属层的表面进行还原处理以还原第一金属层的表面的金属氧化物和减少非稳定态金属原子。
结合图3a、3b、3c和图4。请参阅图3a，在基板10的一侧形成第一金属层20，第一金属层20远离基板10的一层形成第一绝缘层30，在第一绝缘层30中形成第一过孔31。通过干法蚀刻形成第一过孔31的过程中，第一过孔31暴露出第一金属层20的表面。O2和NF3气体形成的氧化性的等离子体与第一金属层20表面的金属原子发生化学反应，生成对应的金属氧化物和非稳定态金属原子。非稳定态金属原子是指在第一金属层20形成表面缺陷的金属原子。例如，当第一金属层20所用材料为铜时，在第一绝缘层30进行干法蚀刻的过程中，第一金属层20表面的铜与氧化性的等离子体发生化学反应，生成氧化铜和非稳定态的铜原子。如图3b所示，在形成第一过孔31后，第一绝缘层30的表面形成第二绝缘层40。由于第一过孔31暴露的第一金属层20的表面形成有金属氧化物和非稳定态金属原子，导致第二绝缘层40与第一金属层20之间的黏着力下降。如图3c所示，由于第二绝缘层40与第一金属层20之间的黏着力下降，当第二绝缘层40进行蚀刻形成第二过孔41时，覆盖第一绝缘层30孔壁的第二绝缘层40容易产生倒三角状的切口(undercut)(相应的扫描电镜图如图4所示)。在第二绝缘层40以及第二过孔41上形成第二金属层(图中未显示)时，第二绝缘层40产生的倒三角状的切口使得第一金属层20和第二金属层接触不良，从而影响第一金属层20和第二金属层之间的信号传输。
结合图5a、5b、5c和图6。请参阅图5a。在第一绝缘层30形成第一过孔31后，对第一过孔31内的第一金属层20的表面进行还原处理以还原第一金属层20表面的金属氧化物和减少非稳定态金属原子。具体的，将第一金属层20置入一还原腔体内，第一金属层20上设置有第一绝缘层30和第一过孔31。向还原腔体通入还原性气体的等离子体，等离子体与第一过孔31内的第一金属层20的表面发生还原反应以还原金属氧化物和减少非稳定态金属原子。例如，当第一金属层20的材料为铜时，还原性气体的等离子体与第一过孔31内的第一金属层20的表面发生还原反应，氧化铜被还原为铜原子以及减少了非稳定态的铜原子。此外，还原性气体的等离子体可以整个阵列基板进行氢化处理，有利于后续膜层的形成。
还原性的气体通入至还原腔体内，部分电子被剥夺或者气体原子团被电离后，从而形成还原性气体的等离子体。还原性气体的等离子体为还原性的等离子体。上述还原性气体可以为H2。在一些实施方式中，上述的还原性气体可以为一氧化碳(CO)或甲烷(CH4)。还原性的等离子体与第一金属层20表面的金属氧化物，将金属氧化物还原为相应的金属。同时，还原性的等离子与非稳定态金属原子发生反应，减少非稳定态金属原子。
在一些实施方式中，等离子体与第一金属层20的表面发生还原反应的时间为20秒至40秒。具体的，发生还原反应的时间可以为20秒、22秒、24秒、26秒、28秒、30秒、32秒、34秒、36秒、38秒或40秒。反应的时间由阵列基板的具体制备需求确定。
在一些实施方式中，还原腔体的温度为340摄氏度至360摄氏度。具体的，还原腔体的温度可以为340摄氏度、342摄氏度、344摄氏度、346摄氏度、348摄氏度、350摄氏度、352摄氏度、354摄氏度、356摄氏度、358摄氏度或360摄氏度。还原腔体的温度由阵列基板的具体制备需求确定。
在一些实施方式中，通入还原腔体的气体流量为47000sccm至53000sccm(sccm指标准毫升/分钟)。具体的，还原腔体的气体流量可以为47000sccm、47880sccm、48000sccm、50000sccm、50400sccm、51000sccm、52000sccm、52920sccm或53000sccm，气体的流量由还原性气体的性质和阵列基板的具体制备需求确定。
如图5a所示，对第一过孔31内的第一金属层20的表面进行还原处理后，第一金属层20表面的金属氧化物和非稳定态金属原子得以减少或消除。如图5b所示，随后在第一绝缘层30的表面形成第二绝缘层40。由于减少或消除了第一过孔31暴露的第一金属层20的表面的金属氧化物和非稳定态金属原子，提高了第二绝缘层40与第一金属层20之间的附着力。如图5c所示，当第二绝缘层40进行蚀刻形成第二过孔41时，覆盖第一绝缘层30孔壁的第二绝缘层40不产生倒三角状的切口(相应的扫描电镜图如图6所示)。在第二绝缘层40以及第二过孔41上形成第二金属层(图中未显示)时，第一金属层20和第二金属层之间接触良好，保证了第一金属层20和第二金属层之间的信号可以正常传输，进而提高了阵列基板的良率。
本申请实施例提供的阵列基板的制备方法，在对第一绝缘层进行蚀刻以形成第一过孔后，对第一过孔内暴露的第一金属层的表面进行还原处理。还原处理可以减少第一金属层的表面的金属氧化物和减少非稳定态金属原子。同时，还原处理可以对阵列基板进行氢化处理，有利于后续膜层的形成。在形成第二绝缘层时，第二绝缘层与第一金属层之间的附着力得以提升。当第二绝缘层进行蚀刻时，覆盖第一绝缘层孔壁的第二绝缘层不产生倒三角状的切口。在第二绝缘层上形成第二金属层后，第一金属层和第二金属层之间接触良好，保证了第一金属层和第二金属层之间良好的导电性，第一金属层和第二金属层之间的信号可以正常传输，提高了阵列基板的性能。
请参考图7，图7为本申请实施例提供的阵列基板的制备方法的另一流程图。具体步骤包括：
步骤B10：在基板上形成第一金属层。
步骤B20：在第一金属层远离基板的一侧形成第一绝缘层。
步骤B30：对第一绝缘层进行蚀刻以形成第一过孔，第一过孔暴露出第一金属层。
步骤B40：对第一过孔内的第一金属层的表面进行还原处理以还原第一金属层的表面的金属氧化物和减少非稳定态金属原子。
步骤B50：在第一绝缘层远离基板的一侧形成第二绝缘层，第二绝缘层覆盖第一过孔。
对第一过孔内的第一金属层的表面进行还原处理后，在第一绝缘层远离基板的一侧形成第二绝缘层，第二绝缘层覆盖第一过孔。具体的，可以通过化学气相沉积法形成第二绝缘层。第二绝缘层的材料为SixNy。通过化学气相沉积法制备第二绝缘层所用的原料为SiH4和NH3。SiH4和NH3在第一绝缘层的表面以及第一过孔内的第一金属层的表面发生反应，生成的SixNy固体在第一绝缘层以及第一过孔的表面淀积，从而形成第二绝缘层。第二绝缘层的成膜时间为100秒至150秒。具体的，第二绝缘层的成膜时间可以为100秒、110秒、120秒、130秒、140秒或150秒，第二绝缘层的成膜时间可以依据实际的生产需求进行设置，在此不作限定。制备第二绝缘层所用气体的压力为800mTorr至1200mTorr。制备第二绝缘层所用气体的压力可以为800mTorr、900mTorr、1000mTorr、1100mTorr或1200mTorr，第二绝缘层所用气体的压力可以依据实际的生产需求进行设置，在此不作限定。与第一绝缘层的膜质相比，第二绝缘层的膜质更为致密。
在一些实施方式中，在形成第二绝缘层之前，还可以使用还原性气体或惰性气体对第一绝缘层的表面进行吹扫处理。具体的，还原性气体可以为H2，惰性气体可以为N2、CO2、He或Ar等。吹扫所用气体依据实际的工艺流程进行选择，在此不作限定。在形成第二绝缘层之前对第一绝缘层的表面进行吹扫处理，可以去除第一绝缘层表面残留的杂质。上述杂质来自于生产车间或来自于第一绝缘层的生产工艺或形成第一过孔的工艺。去除第一绝缘层表面残留的杂质有利于提高第二绝缘层在第一绝缘层表面的附着力，提升产品的良率。
步骤B60：对第二绝缘层对应第一过孔的位置进行蚀刻以形成第二过孔，第二过孔贯穿第一绝缘层，第二绝缘层覆盖第一绝缘层的孔壁，第二过孔暴露出第一金属层。
在形成第二绝缘层后，通过干法蚀刻工艺对第二绝缘层对应第一过孔的位置进行蚀刻，以形成第二过孔。形成第一过孔的工艺与形成第一过孔的工艺相同，具体包括以下步骤：
在第二绝缘层远离第一绝缘层的一侧形成一光阻层，光阻层覆盖第二绝缘层。
结合一掩模板对覆盖光阻层的第二绝缘层进行局部光照处理。
对局部光照处理后的第二绝缘层置入显影液中进行显影处理，以形成图案化的光阻层。
对显影处理后的第二绝缘层进行蚀刻处理，以形成第二过孔。其中，第二过孔贯穿第一绝缘层，第二绝缘层覆盖第一绝缘层的孔壁，第二过孔暴露出第一金属层。
去除图案化的光阻层。
步骤B70：在第二绝缘层远离基板的一侧形成第二金属层，第二金属层通过第二过孔与第一金属层接触。
第二金属层的材料可以为铜或铝中的至少一种。形成第二金属层的工艺可以是电化学沉积、化学气相沉积或金属层溅射工艺。上述形成第二金属层的方法可以根据实际阵列基板的需要进行选择，在此不作限定。在形成第二金属层后，可以依据实际需要，对第二金属层后进行图案化处理，以形成薄膜晶体管的源漏极或者阵列基板中的信号线。在一些实施方式中，图案化后的第二金属层形成的导线可以传递VSS信号或VDD信号。
本申请实施例提供的阵列基板的制备方法，在对第一绝缘层进行蚀刻以形成第一过孔后，对第一过孔内暴露的第一金属层的表面进行还原处理。还原处理可以减少第一金属层的表面的金属氧化物和减少非稳定态金属原子。同时，还原处理可以对阵列基板进行氢化处理，有利于后续膜层的形成。在形成第二绝缘层时，第二绝缘层与第一金属层之间的附着力得以提升。当第二绝缘层进行蚀刻时，覆盖第一绝缘层孔壁的第二绝缘层不产生倒三角状的切口。在第二绝缘层上形成第二金属层后，第一金属层和第二金属层之间接触良好，保证了第一金属层和第二金属层之间良好的导电性，第一金属层和第二金属层之间的信号可以正常传输，提高了阵列基板的性能。
相应的，本申请还提供一种阵列基板，其包括如前所述的阵列基板的制备方法制备的阵列基板。请参考图8。阵列基板100可以为智能手机、电视机、显示器、笔记本电脑、电子书阅读器、便携式媒体播放器、照相机、移动医疗机器、电子广告牌、自动取款机、可穿戴设备、数码相框和导航仪等电子设备的阵列基板。
本申请实施例提供的阵列基板，在对第一绝缘层进行蚀刻以形成第一过孔后，对第一过孔内暴露的第一金属层的表面进行还原处理。使得后续形成的第二绝缘层与第一金属层的附着力得以提升，覆盖第一绝缘层孔壁的第二绝缘层不产生倒三角状的切口。在第二绝缘层上形成第二金属层后，第一金属层和第二金属层之间接触良好，保证了第一金属层和第二金属层之间良好的导电性，第一金属层和第二金属层之间的信号可以正常传输，提高了阵列基板的性能。
综上所述，虽然本申请实施例的详细介绍如上，但上述实施例并非用以限制本申请，本领域的普通技术人员应当理解：其依然可以对前述实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请实施例的技术方案的范围。
Claims (10)
1.一种阵列基板的制备方法，其特征在于，包括：
在基板上形成第一金属层；
在所述第一金属层远离所述基板的一侧形成第一绝缘层；
对所述第一绝缘层进行蚀刻以形成第一过孔，所述第一过孔暴露出所述第一金属层；
对所述第一过孔内的第一金属层的表面进行还原处理以还原所述第一金属层的表面的金属氧化物和减少非稳定态金属原子。
2.根据权利要求1所述的阵列基板的制备方法，其特征在于，在所述第一金属层远离所述基板的一侧形成第一绝缘层之前，还包括：
使用还原性气体或惰性气体对所述第一金属层的表面进行吹扫处理。
3.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述对所述第一绝缘层进行蚀刻以形成第一过孔的步骤包括：
在所述第一绝缘层远离所述第一金属层的一侧形成一光阻层，所述光阻层覆盖所述第一绝缘层；
结合一掩模板对覆盖所述光阻层的第一绝缘层进行局部光照处理；
对所述局部光照处理后的第一绝缘层置入显影液中进行显影处理，以形成图案化的光阻层；
对所述显影处理后的第一绝缘层进行蚀刻处理，以形成所述第一过孔；
去除所述图案化的光阻层。
4.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述对所述第一过孔内的第一金属层的表面进行还原处理的步骤包括：
将所述第一金属层置入一还原腔体内；
向所述还原腔体通入还原性气体的等离子体，所述等离子体与所述第一过孔内的第一金属层的表面发生还原反应以还原所述金属氧化物和减少所述非稳定态金属原子。
5.根据权利要求4所述的阵列基板的制备方法，其特征在于，所述还原性气体为氢气。
6.根据权利要求4所述的阵列基板的制备方法，其特征在于，所述等离子体与所述第一金属层的表面发生还原反应的时间为20秒至40秒。
7.根据权利要求4所述的阵列基板的制备方法，其特征在于，所述还原腔体的温度为340摄氏度至360摄氏度。
8.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述对所述第一过孔内的第一金属层的表面进行还原处理的步骤之后，还包括：
在所述第一绝缘层远离所述基板的一侧形成第二绝缘层，所述第二绝缘层覆盖所述第一过孔；
对所述第二绝缘层对应所述第一过孔的位置进行蚀刻以形成第二过孔，所述第二过孔贯穿所述第一绝缘层，所述第二绝缘层覆盖所述第一绝缘层的孔壁，所述第二过孔暴露出所述第一金属层。
9.根据权利要求8所述的阵列基板的制备方法，其特征在于，所述对所述第二绝缘层进行蚀刻以形成第二过孔的步骤之后，还包括：
在所述第二绝缘层远离所述基板的一侧形成第二金属层，所述第二金属层通过所述第二过孔与所述第一金属层接触。
10.一种阵列基板，其特征在于，包括如权利要求1至9任一项所述的制备方法制备的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110266452.4A CN113053811A (zh) | 2021-03-11 | 2021-03-11 | 阵列基板及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110266452.4A CN113053811A (zh) | 2021-03-11 | 2021-03-11 | 阵列基板及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113053811A true CN113053811A (zh) | 2021-06-29 |
Family
ID=76511669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110266452.4A Pending CN113053811A (zh) | 2021-03-11 | 2021-03-11 | 阵列基板及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113053811A (zh) |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050215017A1 (en) * | 2004-03-23 | 2005-09-29 | Taiwan Semiconductor Manufacturing Co. | Method for reducing a short channel effect for NMOS devices in SOI circuits |
| CN1848391A (zh) * | 2004-11-03 | 2006-10-18 | 三星Sdi株式会社 | 薄膜晶体管及其制造方法，平板显示器及其制造方法 |
| WO2008099697A1 (ja) * | 2007-02-13 | 2008-08-21 | Mitsubishi Electric Corporation | 表示装置およびその製造方法 |
| CN103165648A (zh) * | 2011-12-14 | 2013-06-19 | 三星显示有限公司 | 有机发光显示装置及其制造方法 |
| CN103579286A (zh) * | 2012-08-09 | 2014-02-12 | 三星显示有限公司 | 有机发光显示设备和制造有机发光显示设备的方法 |
| CN104103234A (zh) * | 2013-04-01 | 2014-10-15 | 三星显示有限公司 | 有机发光显示装置及其修复和驱动方法 |
| US20160057866A1 (en) * | 2014-08-19 | 2016-02-25 | Jsr Corporation | Metal film forming method and conductive ink used in said method |
| US20160054625A1 (en) * | 2014-08-20 | 2016-02-25 | Au Optronics Corporation | Liquid crystal display panel |
| CN106972034A (zh) * | 2017-05-27 | 2017-07-21 | 福州京东方光电科技有限公司 | 一种薄膜晶体管及其制作方法、阵列基板 |
| US20170278867A1 (en) * | 2016-03-22 | 2017-09-28 | Samsung Display Co. Ltd. | Display device and manufacturing method thereof |
| CN109830461A (zh) * | 2019-03-01 | 2019-05-31 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制作方法、蚀刻系统 |
| US20200168643A1 (en) * | 2018-04-24 | 2020-05-28 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Manufacturing method of array substrate |
-
2021
- 2021-03-11 CN CN202110266452.4A patent/CN113053811A/zh active Pending
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050215017A1 (en) * | 2004-03-23 | 2005-09-29 | Taiwan Semiconductor Manufacturing Co. | Method for reducing a short channel effect for NMOS devices in SOI circuits |
| CN1848391A (zh) * | 2004-11-03 | 2006-10-18 | 三星Sdi株式会社 | 薄膜晶体管及其制造方法，平板显示器及其制造方法 |
| WO2008099697A1 (ja) * | 2007-02-13 | 2008-08-21 | Mitsubishi Electric Corporation | 表示装置およびその製造方法 |
| CN103165648A (zh) * | 2011-12-14 | 2013-06-19 | 三星显示有限公司 | 有机发光显示装置及其制造方法 |
| CN103579286A (zh) * | 2012-08-09 | 2014-02-12 | 三星显示有限公司 | 有机发光显示设备和制造有机发光显示设备的方法 |
| CN104103234A (zh) * | 2013-04-01 | 2014-10-15 | 三星显示有限公司 | 有机发光显示装置及其修复和驱动方法 |
| US20160057866A1 (en) * | 2014-08-19 | 2016-02-25 | Jsr Corporation | Metal film forming method and conductive ink used in said method |
| US20160054625A1 (en) * | 2014-08-20 | 2016-02-25 | Au Optronics Corporation | Liquid crystal display panel |
| US20170278867A1 (en) * | 2016-03-22 | 2017-09-28 | Samsung Display Co. Ltd. | Display device and manufacturing method thereof |
| CN106972034A (zh) * | 2017-05-27 | 2017-07-21 | 福州京东方光电科技有限公司 | 一种薄膜晶体管及其制作方法、阵列基板 |
| US20200168643A1 (en) * | 2018-04-24 | 2020-05-28 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Manufacturing method of array substrate |
| CN109830461A (zh) * | 2019-03-01 | 2019-05-31 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制作方法、蚀刻系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7229863B2 (en) | Method for fabricating thin film transistors | |
| US9666727B2 (en) | Display device | |
| JP2009094279A (ja) | ホールパターンの形成方法および半導体装置の製造方法 | |
| CN109742029A (zh) | 薄膜晶体管及制备方法、阵列基板的制备方法及显示装置 | |
| CN109036134A (zh) | 柔性显示基板及其制作方法、显示装置 | |
| KR20100112070A (ko) | 비정질 탄소막 형성 방법 및 이를 이용한 패턴 형성 방법 | |
| CN101937863A (zh) | 金属布线的制作方法 | |
| CN107564803A (zh) | 刻蚀方法、工艺设备、薄膜晶体管器件及其制造方法 | |
| CN113053811A (zh) | 阵列基板及其制备方法 | |
| JP2004349676A (ja) | 半導体素子の製造方法 | |
| KR100464579B1 (ko) | 반도체 장치 제조 방법 | |
| JPH05144779A (ja) | シリコン酸化膜のドライエツチング方法 | |
| JPH05109702A (ja) | 半導体装置の製造方法 | |
| US20070218697A1 (en) | Method for removing polymer from wafer and method for removing polymer in interconnect process | |
| JP4517791B2 (ja) | 窒化シリコン膜を用いたパターン形成方法 | |
| US11430818B2 (en) | Method of manufacturing light emitting panel, light emitting panel, and display device | |
| JPH06244184A (ja) | 配線の形成方法 | |
| KR20000071322A (ko) | 반도체 장치 제조 방법 | |
| US6376156B1 (en) | Prevent defocus issue on wafer with tungsten coating on back-side | |
| JP2001332510A (ja) | 半導体装置およびその製造方法 | |
| JPH06291201A (ja) | 半導体装置の製造方法 | |
| JPH0722417A (ja) | アルミニウム配線の形成方法 | |
| US6183819B1 (en) | Method for processing a poly defect | |
| JPH08288255A (ja) | 半導体装置の製造方法 | |
| JP2003273068A (ja) | 基板処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |