JP2016167545A - ビアホール底のクリーニング方法および半導体装置の製造方法 - Google Patents

ビアホール底のクリーニング方法および半導体装置の製造方法 Download PDF

Info

Publication number
JP2016167545A
JP2016167545A JP2015047015A JP2015047015A JP2016167545A JP 2016167545 A JP2016167545 A JP 2016167545A JP 2015047015 A JP2015047015 A JP 2015047015A JP 2015047015 A JP2015047015 A JP 2015047015A JP 2016167545 A JP2016167545 A JP 2016167545A
Authority
JP
Japan
Prior art keywords
via hole
metal
copper
film
manganese
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015047015A
Other languages
English (en)
Inventor
松本　賢治
Kenji Matsumoto
賢治 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2015047015A priority Critical patent/JP2016167545A/ja
Priority to US15/065,667 priority patent/US20170025308A1/en
Publication of JP2016167545A publication Critical patent/JP2016167545A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/021—Cleaning or etching treatments
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/046—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners

Abstract

【課題】下地絶縁膜に悪影響を与えることなく、銅の飛散を発生させることなく、狭小パターンにおいてもビアホール底のＣｕ配線の表面に形成された酸化銅を効果的に除去して低抵抗化を実現すること。【解決手段】表面に所定パターンのトレンチおよび前記トレンチから下層銅配線に接続されるビアホールが形成された層間絶縁膜を有する基板において、前記トレンチおよびビアホールに銅配線を形成するに先立って、ビアホール底に露出した下層銅配線表面の酸化銅を還元除去するにあたり、銅よりも酸化傾向が高い金属であって、その酸化物が酸化銅よりも低い電気抵抗を有する金属を、酸化銅に対する還元能を有する状態で含む還元種をビアホール底に供給し、還元種中の金属と下層銅配線表面の酸化銅とを反応させることにより酸化銅を還元除去するとともに、還元種に含有される金属の酸化物を形成する。【選択図】 図１

Description

本発明は、ビアホール底のＣｕ配線の表面に形成された酸化銅を還元除去するビアホール底のクリーニング方法および半導体装置の製造方法に関する。
半導体装置の集積密度の増加に伴って、半導体素子や内部配線の幾何学的寸法は微細化の一途を辿っており、半導体装置（デバイス）の高速化、微細化、高集積化のため、金属配線の材料として、エレクトロマイグレーションが小さく、抵抗の低い銅（Ｃｕ）を用いて、層間絶縁膜中にＣｕ配線を多層に埋め込んだ構造の多層配線構造が採用されている。このような多層配線は、デュアルダマシン法により形成される。すなわち、層間絶縁膜に配線溝であるトレンチを形成し、さらにトレンチの底部に下層のＣｕ配線への接続孔であるビアホールを形成した後に、トレンチおよびビアホールにＣｕを埋め込む。Ｃｕの埋め込みに先立って、トレンチおよびビアホールの内壁には、Ｃｕの拡散を防止するためのバリア膜が形成される。
ところで、Ｃｕは大気中ではその表面が酸化されやすい金属であるため、トレンチおよびビアホールにＣｕを埋め込む前には、ビアホール底に露出している下層Ｃｕ配線の表面には酸化銅が形成される。酸化銅は絶縁物であり、抵抗を増大させるため、バリア膜の形成に先立って、ビアホール底の酸化銅を還元・除去するためのクリーニング処理が行われている。
酸化銅のような酸化物を除去する技術としては、Ｈ２アニール処理、Ｈ２ラジカル処理、Ｈ２プラズマ処理等、Ｈ２を用いた還元処理が知られている。また、ギ酸のような有機酸を用いたドライクリーニングも提案されている（例えば特許文献１）。さらに、アルゴンスパッタエッチングにより除去する方法も提案されている（例えば特許文献２）。
特開２００９−４３９７６号公報 特開２０１０−１９２４６７号公報
しかしながら、Ｈ２アニール処理、Ｈ２ラジカル処理、Ｈ２プラズマ処理等、Ｈ２を用いた還元処理の場合には、処理温度が高くデバイスに悪影響を与えるおそれがある。また、Ｈ２アニール処理では、酸化銅を十分に還元することができず、Ｈ２ラジカル処理およびＨ２プラズマ処理では、狭小パターン内部での還元効果が不十分であるという問題もあり、Ｈ２プラズマ処理ではさらに下地絶縁膜へダメージを与える懸念がある。
有機酸ドライクリーニングでは、酸化銅の還元が必ずしも十分ではなく、銅の飛散が発生するという不都合がある。
アルゴンスパッタエッチングにより除去する方法では、狭小パターン内部での除去効果が不十分であり、下地絶縁膜へのダメージや銅の飛散の発生も懸念される。
したがって、本発明が解決しようとする課題は、下地絶縁膜に悪影響を与えることなく、銅の飛散を発生させることなく、狭小パターンにおいてもビアホール底のＣｕ配線の表面に形成された酸化銅を効果的に除去して低抵抗化を実現することができるビアホール底のクリーニング方法および半導体装置の製造方法を提供することにある。
本発明の第１の観点は、表面に所定パターンのトレンチおよび前記トレンチから下層銅配線に接続されるビアホールが形成された層間絶縁膜を有する基板において、前記トレンチおよびビアホールに銅配線を形成するに先立って、ビアホール底に露出した前記下層銅配線表面の酸化銅を還元除去するビアホール底のクリーニング方法であって、銅よりも酸化傾向が高い金属であって、その酸化物が酸化銅よりも低い電気抵抗を有する金属を、酸化銅に対する還元能を有する状態で含む還元種を前記ビアホール底に供給し、前記還元種中の前記金属と前記下層銅配線表面の前記酸化銅とを反応させることにより前記酸化銅を還元除去するとともに、前記還元種に含有される金属の酸化物を形成することを特徴とするビアホール底のクリーニング方法を提供する。
上記第１の観点において、前記金属として、Ｍｎ、Ｚｎ、Ｓｎ、Ｉｎのいずれかを用いることができる。また、前記還元種として前記金属をＰＶＤにより前記ビアホール底を含む前記基板表面に成膜し、加熱して前記金属と前記下層銅配線表面の前記酸化銅とを反応させることができる。また、前記還元種として前記金属を含有する化合物ガスを用い、ＣＶＤにより前記ビアホール底を含む前記基板表面に前記金属を含む膜を形成することにより前記還元種中の前記金属と前記下層銅配線表面の前記酸化銅とを反応させることもできる。この場合に、前記ビアホール底のクリーニングに先立って、基板をデガス処理して水分を除去することが好ましい。
本発明の第２の観点は、表面に所定パターンのトレンチおよび前記トレンチから下層銅配線に接続されるビアホールが形成された層間絶縁膜を有する基板において、前記トレンチおよびビアホールに銅配線を形成するに先立って、ビアホール底に露出した前記下層銅配線表面の酸化銅を還元除去するビアホール底のクリーニング方法であって、マンガンを酸化銅に対する還元能を有する状態で含むマンガン含有物質を還元種として前記ビアホール底に供給し、前記マンガン含有物質と前記下層銅配線表面の前記酸化銅とを反応させて前記酸化銅を還元除去するとともに、マンガン酸化物を形成することを特徴とするビアホール底のクリーニング方法を提供する。
上記第２の観点において、前記マンガン含有物質として金属マンガンをＰＶＤにより前記ビアホール底を含む前記基板表面に成膜し、加熱して前記金属マンガンと前記下層銅配線表面の前記酸化銅とを反応させることができる。また、前記マンガン含有物質として有機マンガン化合物ガスを用い、ＣＶＤにより前記ビアホール底を含む前記基板表面にマンガン膜を形成することにより、前記マンガン膜と前記下層銅配線表面の前記酸化銅とを反応させることもできる。この場合に、前記ビアホール底のクリーニングに先立って、基板をデガス処理して水分を除去することが好ましい。
本発明の第３の観点は、表面に所定パターンのトレンチおよび前記トレンチから下層銅配線に接続されるビアホールが形成された層間絶縁膜を有する基板に対し、前記トレンチおよびビアホールにＣｕ系膜を埋め込んで前記下層銅配線に接続される銅配線を形成する半導体装置の製造方法であって、銅よりも酸化傾向が高い金属であって、その酸化物が酸化銅よりも低い電気抵抗を有する金属を、酸化銅に対する還元能を有する状態で含む還元種をビアホール底に供給し、前記還元種中の前記金属と前記下層銅配線表面に形成されている酸化銅とを反応させることにより前記酸化銅を還元除去するとともに、前記還元種に含有される金属の酸化物を形成してビアホール底をクリーニングする工程と、次いで、前記層間絶縁膜の表面にバリア膜を形成する工程と、次いで、前記トレンチおよび前記ビアホールにＣｕ系膜を埋め込む工程と、次いで、全面を研磨して銅配線を形成する工程とを有することを特徴とする半導体装置の製造方法を提供する。
本発明の第４の観点は、表面に所定パターンのトレンチおよび前記トレンチから下層銅配線に接続されるビアホールが形成された層間絶縁膜を有する基板に対し、前記トレンチおよびビアホールにＣｕ系膜を埋め込んで前記下層銅配線に接続される銅配線を形成する半導体装置の製造方法であって、マンガンを酸化銅に対する還元能を有する状態で含むマンガン含有物質を還元種としてビアホール底に供給し、前記マンガン含有物質と前記下層銅配線表面に形成されている酸化銅とを反応させて前記酸化銅を還元除去するとともに、マンガン酸化物を形成してビアホール底をクリーニングする工程と、次いで、前記層間絶縁膜の表面にバリア膜を形成する工程と、次いで、前記トレンチおよび前記ビアホールにＣｕ系膜を埋め込む工程と、次いで、全面を研磨して銅配線を形成する工程とを有することを特徴とする半導体装置の製造方法を提供する。
上記第３および第４の観点において、前記トレンチおよび前記ビアホールにＣｕ系膜を埋め込む工程は、Ｃｕめっきにより行うことができる。
また、前記トレンチおよび前記ビアホールにＣｕ系膜を埋め込む工程は、ＰＶＤにより行うこともできる。この場合に、前記トレンチおよび前記ビアホールにＣｕ系膜を埋め込む工程に先立って行われる、前記バリア膜表面にＣｕまたはＣｕ合金が濡れる金属材料からなる被濡れ層を形成する工程をさらに有し、前記トレンチおよび前記ビアホールにＣｕ系膜を埋め込む工程は、前記Ｃｕ系膜を被濡れ層上で流動可能な条件のＰＶＤにより形成することにより埋め込むことが好ましい。前記被濡れ層は、ＲｕまたはＣｏで構成されていることが好ましく、前記被濡れ層は、ＣＶＤにより形成されることが好ましい。
本発明によれば、銅よりも酸化傾向が高い金属であって、その酸化物が酸化銅よりも低い電気抵抗を有する金属を、酸化銅に対する還元能を有する状態で含む還元種をビアホール底に供給して、下層Ｃｕ配線表面の酸化銅を還元するとともに酸化銅よりも電気抵抗の低い酸化物を形成するので、狭小パターン内部でも酸化銅を確実に還元して低抵抗化を実現することができ、下地絶縁膜へのダメージや銅の飛散等を発生させることもない。
本発明の一実施形態に係るビアホール底のクリーニング方法の概念を模式的に示す図である。 金属の酸化傾向を示す酸化物生成の標準自由エネルギー−温度線図（エリンガム図）である。 還元種として金属Ｍｎをビアホール底に供給してクリーニングを行うためのＰＶＤ装置の一例としてのＩＣＰ型プラズマスパッタ装置を示す断面図である。 図３の装置でビアホール底クリーニングを行う際のウエハＷのビアホール底の状態を示す図である。 還元種としての有機Ｍｎ化合物をビアホール底に供給してクリーニングを行うためのＣＶＤ装置の一例を示す断面図である。 図５の装置でビアホール底クリーニングを行う際のウエハＷのビアホール底の状態を示す図である。 表面に酸化銅が形成されたブランケットＣｕ膜上に有機Ｍｎ化合物ガスを用いてＣＶＤ処理を行い、さらにその上にＣｕ膜を形成したサンプルの断面のＴＥＭ写真である。 表面に酸化銅が形成されたブランケットＣｕ膜上に有機Ｍｎ化合物ガスを用いてＣＶＤ処理を行い、さらにその上にＣｕ膜を形成したサンプルのバックサイドＳＩＭＳによる分析結果を示す図である。 層間絶縁膜にトレンチおよびビアホールを形成してデュアルダマシンパターンとした後、大気暴露によりビアホール底の下層Ｃｕ配線表面に酸化銅を形成させ、有機Ｍｎ化合物ガスによりＣＶＤ処理を行い、その後ビアホールおよびトレンチにＣｕを埋め込んだサンプルの断面のＴＥＭ写真である。 半導体装置の製造方法の第１の例を示すフローチャートである。 半導体装置の製造方法の第１の例を説明するための工程断面図である。 半導体装置の製造方法の第２の例を示すフローチャートである。 半導体装置の製造方法の第２の例を説明するための工程断面図である。 半導体装置の製造方法の第１の例に用いられる成膜システムを示す概略図である。 半導体装置の製造方法の第２の例に用いられる成膜システムを示す概略図である。
以下、添付図面を参照して本発明の実施形態について具体的に説明する。
＜ビアホール底のクリーニング方法＞
最初に、本発明の一実施形態に係るビアホール底のクリーニング方法について説明する。図１は、本発明の一実施形態に係るビアホール底のクリーニング方法の概念を模式的に示す図である。
ここでは、図１（ａ）に示すような、下層のＣｕ配線２１１を含む下部構造２０１（詳細は省略）の上にＳｉＯ２膜、低誘電率（Ｌｏｗ−ｋ）膜（ＳｉＣＯ、ＳｉＣＯＨ等）等のＳｉ含有膜からなる層間絶縁膜２０２を有し、そこにトレンチ２０３およびトレンチ２０３の底部から下層Ｃｕ配線２１１へ至る接続孔であるビアホール２０４が所定パターンで形成された半導体ウエハ（以下、単にウエハと記す）Ｗに対してビアホール底のクリーニングを行う。具体的には、ビアホール底、すなわちビアホール２０４の底部に露出した下層Ｃｕ配線２１１の表面には酸化銅２１２が形成されており、この酸化銅を還元除去する。酸化銅はＣｕ２ＯまたはＣｕＯであり、以下Ｃｕ２ＯまたはＣｕＯを総称してＣｕＯｘと表記する。
このビアホール底のクリーニングにおいては、銅（Ｃｕ）よりも酸化傾向が高い金属であって、その酸化物が酸化銅（ＣｕＯｘ）よりも低い電気抵抗を有する金属を、酸化銅に対する還元能を有する状態で含む還元種をビアホール底に供給する。このような金属としては、例えばマンガン（Ｍｎ）を挙げることができ、図１（ｂ）に示すように、上記構造のウエハＷに還元種として酸化銅に対する還元能を有する状態のＭｎ含有物質２２０を供給する。そして、所定の熱エネルギーを与えることにより、図１（ｃ）に示すように、Ｍｎ含有物質中のＭｎは周囲の酸素を引き寄せて酸化マンガン２１３となり、ビアホール底に存在する酸化銅２１２は還元種中のＭｎにより還元されて金属Ｃｕとなる。
なお、酸化マンガンは、ＭｎＯ、Ｍｎ３Ｏ４、Ｍｎ２Ｏ３、ＭｎＯ２等複数の形態をとり得るため、図１および以降の説明において、上記複数の酸化物を総称してＭｎＯｘと表記する。
金属の酸化傾向は、図２に示す酸化物生成の標準自由エネルギー−温度線図（エリンガム図）（鉄鋼便覧Ｉ 基礎 日本鉄鋼協会編）により把握することができる。この図の４Ｃｕ＋Ｏ２＝２Ｃｕ２Ｏのラインより下に存在する酸化物生成ラインでは、酸化物生成の自由エネルギーがＣｕよりも低く（負側に大きく）、酸化傾向が大きいこととなる。酸化傾向の強さは酸化物生成の自由エネルギーを比較することで判別することができる。
Ｍｎ含有物質を還元種として用いた場合は、エリンガム図より、例えば、３００Ｋにおける酸素１ｍｏｌ当たりのＣｕ２Ｏの標準生成自由エネルギーは−２９５ｋＪであるのに対し、ＭｎＯの標準生成自由エネルギーは−７２５ｋＪと負に大きく、Ｍｎの酸化傾向がＣｕよりも大きいことがわかる。また、酸化銅（ＣｕＯｘ）は一つのＣｕ原子に対して結合し得る酸素原子（Ｏ）は０．５〜１個であるが、酸化マンガン（ＭｎＯｘ）は１つのＭｎ原子に対して結合し得るＯは１〜２個であり、ＭｎはＣｕに比べてより多くのＯを引き付ける作用を有する。したがって、図１に示すように、Ｍｎ含有物質をビアホール底に供給することにより、Ｍｎが酸化銅を還元し、酸化マンガンが生成される。一部の形態の酸化マンガン（例えばＭｎＯ２）は絶縁体である酸化銅よりも電気抵抗が低いため、ビアホール底に酸化銅が形成されている場合よりも、酸化銅が還元されて酸化マンガンが存在するほうが、トータルでみると低抵抗になることが期待される。
酸化銅よりも酸化傾向が高く、かつその酸化物が酸化銅よりも低い電気抵抗を有する金属としては、マンガン（Ｍｎ）の他に、亜鉛（Ｚｎ）、スズ（Ｓｎ）、インジウム（Ｉｎ）等を挙げることができる。Ｚｎ、Ｓｎ、Ｉｎは、酸化物としてＺｎＯ、ＳｎＯ２、Ｉｎ２Ｏ３を生成する。
以上のような還元種をビアホール底に供給してクリーニングを行う具体的な方法としては、ＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）およびＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）を挙げることができる。
（ＰＶＤ）
ＰＶＤとしては、例えばスパッタ法を挙げることができる。好適には、例えば、ウエハにイオンを引き込みながら成膜するイオン化ＰＶＤ（Ｉｏｎｉｚｅｄ Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；ｉＰＶＤ）を用いることができる。ＰＶＤにより還元種として例えば金属Ｍｎを供給してビアホール底をクリーニングすることができる。
図３は、還元種として金属Ｍｎをビアホール底に供給してクリーニングを行うためのＰＶＤ装置の一例としてのＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）型プラズマスパッタ装置を示す断面図である。
図３に示すように、このプラズマスパッタ装置７０は、アルミニウム等の金属からなる接地された処理容器１を有しており、処理容器１の底部には、排気口２およびガス導入口３が設けられている。排気口２には排気管４が接続されており、排気管４には圧力調整を行うスロットルバルブ５および真空ポンプ６が接続されている。またガス導入口３にはガス供給配管７が接続されており、ガス供給配管７には、プラズマ励起用ガスであるＡｒガス等を供給するガス供給源８が接続されている。また、ガス供給配管７には、ガス流量制御器、バルブ等よりなるガス制御部９が介装されている。
処理容器１内には、被処理基板であるウエハＷを載置するための載置台１０が設けられている。この載置台１０は、円筒状の支柱１１により支持されており、載置台１０は、例えばアルミニウム合金等の金属材料からなり、支柱１１を介して接地されている。載置台１０内には所定温度の冷媒が通流される冷却ジャケット１２および絶縁体で被覆された抵抗ヒーター１３が設けられており、これらにより載置台１０が所定温度に温調される。
支柱１１の下部は、処理容器１の底部の中心部に形成された挿通孔１４を貫通して下方へ延びている。支柱１１は、図示しない昇降機構により上下移動可能となっており、これにより載置台１０が昇降される。
支柱１１を囲むように、伸縮可能な金属ベローズ１５が設けられている。金属ベローズ１５は、上端が載置台１０の下面に接合され、下端が処理容器１の底部上面に接合されており、処理容器１内の気密性を維持した状態で載置台１０を昇降することができるようになっている。
また処理容器１の底部上面には、上方に向けて例えば３本（図３では２本のみ示す）の支持ピン１６が垂直に設けられており、載置台１０に支持ピン１６が挿通される挿通孔１７が形成されている。したがって、載置台１０を降下させた際に、挿通孔１７を貫通した支持ピン１６の上端部でウエハＷを受けて、そのウエハＷを外部より侵入する搬送アーム（図示せず）との間で移載することができる。処理容器１の下部側壁には、搬送アームを侵入させるために搬出入口１８が設けられ、この搬出入口１８は、ゲートバルブ１９により開閉可能となっている。
また、載置台１０には給電ライン２０を介してバイアス用高周波電源２１が接続されており、載置台１０上のウエハＷにバイアス電力が印加されるようになっている。この高周波電力の周波数は、４００ｋＨｚ〜６０ＭＨｚが好ましく、例えば１３．５６ＭＨｚが採用される。
一方、処理容器１の天井部には、誘電体からなる透過板２２がシール部材２３を介して気密に設けられている。そして、この透過板２２の上方に、処理容器１内の処理空間Ｓにプラズマを生成するための誘導コイル２４が設けられている。誘導コイル２４にはプラズマ生成用の高周波電源２５が接続されている。そして、高周波電源２５から、例えば１３．５６ＭＨｚの高周波電力が誘導コイル２４に供給されることにより、透過板２２を介して処理空間に誘導電界が形成され、この誘導電界により処理容器１内に供給されたＡｒガスのプラズマが生成されるようになっている。
透過板２２の直下には、バッフルプレート２６が設けられる。このバッフルプレート２６の下方には、処理空間Ｓの上部側方を囲むようにして断面が内側に向けて傾斜した環状（截頭円錐殻状）をなすＭｎターゲット２７が設けられており、このターゲット２７にはＡｒイオンを引きつけるための直流電力を印加する直流電源２８が接続されている。なお、直流電源に代えて交流電源を用いてもよい。
また、ターゲット２７の外周側には、磁石２９が設けられている。ターゲット２７はプラズマ中のＡｒイオンによりスパッタされ金属Ｍｎが放出されるとともに、金属Ｍｎの多くはプラズマ中を通過する際にイオン化される。
またこのターゲット２７の下部には、処理空間Ｓを囲むようにして例えばアルミニウムや銅等の金属からなる円筒状の保護カバー部材３０が設けられている。この保護カバー部材３０は接地されている。
次に、このように構成されたプラズマスパッタ装置７０における還元種である金属Ｍｎを用いたクリーニング動作について、図４を参照して説明する。図４はビアホール底クリーニングの際にビアホール底に存在する下層Ｃｕ配線の状態を示す図である。
上記図１の構造のウエハＷを図３に示す処理容器１内へ搬入し、このウエハＷを載置台１０上に載置する。このとき、載置台１０は、冷却ジャケット１２への冷媒の供給および抵抗ヒーター１３への給電を制御することにより温調されており、ウエハＷが所定温度に制御される。
この状態で、所定流量でＡｒガスを流し、スロットルバルブ５を制御しつつ真空ポンプ６により排気することにより処理容器１内を所定の真空度に維持する。その後、直流電源２８から直流電力をターゲット２７に印加し、さらに高周波電源２５から誘導コイル２４に高周波電力（プラズマ電力）を供給する。一方、バイアス用高周波電源２１から載置台１０に対して所定のバイアス用の高周波電力を供給する。
これにより、処理容器１内においては、誘導コイル２４に供給された高周波電力によりＡｒプラズマが形成されてＡｒイオンが生成され、ＡｒイオンはＭｎターゲット２７に印加された直流電圧に引き寄せられてＭｎターゲット２７をスパッタし、これによりＭｎターゲット２７から金属Ｍｎ粒子が放出される。
Ｍｎターゲット２７から放出された粒子はプラズマ中を通る際に多くはイオン化され、下方向へ飛散して行く。この時のイオン化率は高周波電源２５から供給される高周波電力により制御される。
イオンは、バイアス用高周波電源２１から載置台１０に印加された高周波バイアスによりウエハＷ面上に形成される厚さ数ｍｍ程度のイオンシースの領域に入ると、強い指向性をもってウエハＷ側に加速するように引き付けられ、図４（ａ）に示すように、ウエハＷ表面にＭｎ含有物質である金属Ｍｎ２２１が供給され、ビアホール底に存在する下層Ｃｕ配線２１１を含む全面に堆積される。このときの金属Ｍｎ２２１は、酸化銅（ＣｕＯｘ）を還元できる程度の量でよいため、フラッシュ的な成膜により平均膜厚数ｎｍとすれば十分である。ＰＶＤはステップカバレッジがあまり良くないため、このようなフラッシュ的な成膜では、トレンチ２０３やビアホール２０４の底部やフィールド部分には金属Ｍｎが堆積されるものの、トレンチ２０３やビアホール２０４の側壁にはほとんど堆積されず、堆積された部分でもアイランド状等の不連続状態となることがある。しかし、ここでの還元種である金属Ｍｎ供給の目的は、周辺の酸素を引き寄せることであることから、連続膜である必要はなく、このような不連続状態であってもよい。この場合に、表面全体の約５０％以上が金属Ｍｎで覆われていることが好ましい。
このようなプラズマスパッタ処理においては、載置台１０を１００〜３００℃に温調して、ウエハＷを加熱スパッタすることにより、または、室温スパッタ後に１００〜３００℃でアニールすることにより、図４（ｂ）に示すように、ビアホール２０４底部に露出した下層Ｃｕ配線２１１の表面に存在する酸化銅（ＣｕＯｘ）２１２と堆積した金属Ｍｎ２２１とが反応し、酸化銅（ＣｕＯｘ）２１２は還元されて金属Ｃｕに変化して下層Ｃｕ配線２１１の一部となり、金属Ｍｎ２２１は酸化されて酸化マンガン（ＭｎＯｘ）２１３に変化する。
なお、ＰＶＤとしては、ｉＰＶＤに限らず、通常のスパッタ、イオンプレーティング等を用いることもできる。また、ＰＶＤに先立ってウエハＷに対して２５０℃程度でデガス処理を行い、ウエハＷに付着した水分等をほぼ完全に除去することが好ましい。
（ＣＶＤ）
還元種を供給する方法としてＣＶＤを用いる場合には、還元種として有機Ｍｎ化合物ガスを用いて金属Ｍｎ膜を堆積する。有機化合物としては、シクロペンタジエニル系マンガン化合物を好適に用いることができる。シクロペンタジエニル系マンガン化合物としては、Ｃｐ２ Ｍｎ［＝Ｍｎ（Ｃ５ Ｈ５ ）２ ］、（ＭｅＣｐ）２ Ｍｎ［＝Ｍｎ（ＣＨ３ Ｃ５ Ｈ４ ）２ ］、（ＥｔＣｐ）２ Ｍｎ［＝Ｍｎ（Ｃ２ Ｈ５ Ｃ５ Ｈ４ ）２ ］、（ｉ−ＰｒＣｐ）２ Ｍｎ［＝Ｍｎ（Ｃ３ Ｈ７ Ｃ５ Ｈ４ ）２ ］、（ｔ−ＢｕＣｐ）２ Ｍｎ［＝Ｍｎ（Ｃ４ Ｈ９ Ｃ５ Ｈ４ ） ２ ］のような一般式Ｍｎ（ＲＣ５Ｈ４）２で表されるビス（アルキルシクロペンタジエニル）マンガンを挙げることができる。
また、他のマンガン化合物として、カルボニル系マンガン化合物、ベータジケトン系マンガン化合物、アミジネート系マンガン化合物、アミドアミノアルカン系マンガン化合物も用いることができる。
カルボニル系マンガン化合物としては、デカカルボニル２マンガン（Ｍｎ２（ＣＯ）１０）やメチルシクロペンタジエニルトリカルボニルマンガン（（ＣＨ３Ｃ５Ｈ４）Ｍｎ（ＣＯ）３）を挙げることができる。
アミジネート系マンガン化合物としては、米国公報ＵＳ２００９／０２６３９６５Ａ１号に開示されている一般式Ｍｎ（Ｒ１Ｎ−ＣＲ３−ＮＲ２）２で表されるビス(Ｎ,Ｎ'−ジアルキルアセトアミジネート)マンガンを挙げることができる。
さらに、アミドアミノアルカン系マンガン化合物としては、国際公開第２０１２／０６０４２８号に開示されている一般式Ｍｎ（Ｒ１Ｎ−Ｚ−ＮＲ２ ２）２で表されるビス(Ｎ,Ｎ'−１−アルキルアミド−２−ジアルキルアミノアルカン)マンガンを挙げることができる。ここで、上記一般式中の“Ｒ，Ｒ１，Ｒ２，Ｒ３”は−ＣｎＨ２ｎ＋１（ｎは０以上の整数）で記述される官能基であり、“Ｚ”は−ＣｎＨ２ｎ−（ｎは１以上の整数）で記述される官能基である。
以上のような有機Ｍｎ化合物は室温において固体状または液体状であることが多く、これを例えば８０℃程度に加熱して気化させ、得られたガスを還元種として用いる。還元種として有機Ｍｎ化合物を供給してＣＶＤを行う場合には、ＣＶＤに先立ってウエハＷに対して２５０℃程度でデガス処理を行い、ウエハＷに付着した水分等をほぼ完全に除去する。デガスを行わないと、ウエハＷに付着した水分と有機Ｍｎ化合物とが反応し、ビアホール底の酸化銅のみならず、周囲のパターンの層間絶縁膜上にも酸化マンガンが堆積してしまうためである。
図５は、還元種としての有機Ｍｎ化合物をビアホール底に供給してクリーニングを行うためのＣＶＤ装置の一例を示す断面図である。
このＣＶＤ装置８０は、例えばアルミニウム等により筒体に形成された処理容器４１を有している。処理容器４１の内部には、ウエハＷを載置する例えばＡｌＮ等のセラミックスからなる載置台４２が配置されており、この載置台４２内にはヒーター４３が設けられている。このヒーター４３により載置台４２を介してウエハＷが加熱される。
処理容器４１の天壁には、成膜のための処理ガスやパージガス等を処理容器４１内にシャワー状に導入するためのシャワーヘッド４４が載置台４２と対向するように設けられている。シャワーヘッド４４はその上部にガス導入口４５を有し、その内部にガス拡散空間４６が形成されており、その底面には多数のガス吐出孔４７が形成されている。ガス導入口４５にはガス供給配管４８が接続されており、ガス供給配管４８には成膜のための有機Ｍｎ化合物ガスやパージガス等を供給するためのガス供給源４９が接続されている。また、ガス供給配管４８には、ガス流量制御器、バルブ等よりなるガス制御部５０が介装されている。
ガス供給源４９においては、加熱により液体状となった有機Ｍｎ化合物原料をバブリング容器または気化器により例えば８０℃で気化さてガス供給配管４８に供給する。
処理容器４１の底部には、排気口５１が設けられており、この排気口５１には排気管５２が接続されている。排気管５２には圧力調整を行うスロットルバルブ５３および真空ポンプ５４が接続されており、処理容器４１内を真空引き可能となっている。
載置台４２には、ウエハ搬送用の３本（２本のみ図示）のウエハ支持ピン５６が載置台４２の表面に対して突没可能に設けられ、これらウエハ支持ピン５６は支持板５７に固定されている。そして、ウエハ支持ピン５６は、エアシリンダ等の駆動機構５８によりロッド５９を昇降することにより、支持板５７を介して昇降される。なお、符号６０はベローズである。一方、処理容器４１の側壁には、ウエハ搬出入口６１が形成されており、ウエハ搬出入口６１はゲートバルブ６２により開閉可能となっている。そして、ゲートバルブ６２を開放した状態でウエハＷの搬入出が行われる。
次に、このように構成されたＣＶＤ装置８０における還元種である有機Ｍｎ化合物を用いたクリーニング動作について、図６を参照して説明する。図６はビアホール底のクリーニングの際にビアホール底に存在する下層Ｃｕ配線の状態を示す図である。
上記図１の構造のウエハＷに対して２５０℃程度のデガス処理を行って水分を除去した後、ゲートバルブ６２を開けてデガス処理後のウエハＷを載置台４２上に載置し、ゲートバルブ６２を閉じ、処理容器４１内を真空ポンプ５４により排気して処理容器４１内を所定の圧力に調整しつつ、ヒーター４３より載置台４２を介してウエハＷを所定温度に加熱する。その状態でガス供給源４９からガス供給配管４８およびシャワーヘッド４４を介して処理容器４１内へ還元種としての有機Ｍｎ化合物ガスを導入し、図６（ａ）に示すように、有機Ｍｎ化合物ガス２２２をウエハＷに供給する。このとき、ウエハＷの加熱温度は、目的に応じて適宜設定することが可能である。ビアホール底に露出した酸化銅だけにＭｎを供給し、それ以外の層間絶縁膜上にはＭｎを供給しないよう、Ｍｎの供給に下地選択性を持たせる場合には、有機Ｍｎ化合物の熱分解温度（例えば、ビス(Ｎ,Ｎ'−１−アルキルアミド−２−ジアルキルアミノアルカン)マンガンのときは２５０℃）を超えないようにすることが好ましい。一方、ビアホール底に露出した酸化銅の膜厚が厚い場合などで強い還元力を確保したい場合には、ウエハＷの加熱温度を有機Ｍｎ化合物の熱分解温度以上に設定することが好ましい。
有機Ｍｎ化合物ガス２２２がウエハＷ表面に吸着されると、図６（ｂ）に示すように、有機Ｍｎ化合物の配位子２２３等が脱離し、金属Ｍｎ２２１がウエハ表面に供給され、金属Ｍｎ２２１がビアホール底の下層Ｃｕ配線２１１を含む全面に堆積される。図６（ｃ）に示すように、ビアホール底に供給された金属Ｍｎ２２１は、下層Ｃｕ配線２１１表面の酸化銅（ＣｕＯｘ）２１２から酸素を奪って酸化マンガン（ＭｎＯｘ）２１３を形成し、酸化銅（ＣｕＯｘ）２１２は金属Ｃｕに還元され、下層Ｃｕ配線２１１の一部となる。このときの酸化マンガン（ＭｎＯｘ）２１３の堆積膜厚は数ｎｍで十分であるが、下層Ｃｕ配線表面の酸化の程度に応じて、堆積される酸化マンガンの堆積膜厚を変化させることが好ましい。
なお、デガス処理は上記ＣＶＤ装置で行うことができる。デガス処理はＣＶＤと同じか、それ以上の温度で行えばよい。例えば、デガスを圧力１３３０Ｐａで行い、ＣＶＤを圧力１３Ｐａで行えば、載置台の設定温度を一定にしていても、ウエハＷへの熱伝導が変化するため、デガス処理温度をＣＶＤ温度よりも高くすることができる。この場合は、別途のデガス装置を設けなくてもよい。
＜実施形態の効果＞
以上のように、本実施形態においては、ビアホール底に酸化傾向がＣｕよりも高いＭｎ等を含有する還元種を供給して下層Ｃｕ配線表面の酸化銅を還元するとともに酸化銅よりも電気抵抗の低い酸化マンガン等を形成するので、狭小パターン内部でも酸化銅を確実に還元して低抵抗化を実現することができ、下地絶縁膜へのダメージや銅の飛散等を発生させることもない。
＜実験結果＞
次に、実際に還元種として有機Ｍｎ化合物を用いて酸化銅を還元処理した実験結果について説明する。
最初に、Ｓｉウエハ上に形成されたＣＶＤ−ＳｉＯ２膜の上にＰＶＤ（プラズマスパッタ）によりＣｕ膜（ブランケット膜）を形成し、成膜装置中の残留酸素によってその表面に酸化銅を形成させ、デガス処理を行った後、有機Ｍｎ化合物として（ＥｔＣｐ）２Ｍｎを用い、これを気化させて、処理容器に導入し、ウエハ温度２００℃で６００ｓｅｃのＣＶＤ処理を行った。その後、便宜上、その上にＰＶＤ（プラズマスパッタ）によりＣｕ膜を成膜した。
図７に、上述の実験で得られた試料の断面の透過型電子顕微鏡（ＴＥＭ）写真を示し、図８に、バックサイドＳＩＭＳ（二次イオン質量分析）による分析結果を示す。図７に示すように、上下のＣｕ膜の間に５〜１０ｎｍの不連続な膜が形成されており、図８から（ＥｔＣｐ）２Ｍｎを用いてＣＶＤ処理した部分においてＭｎおよびＯが多くなっており、ＭｎとＯの濃度がほぼ一致していることから、下層のＣｕ膜表面の酸化銅が除去され酸化マンガンが形成されていることが確認された。このように、絶縁物である酸化銅が酸化銅よりも電気抵抗の低い酸化マンガンに置き換わることから、配線の低抵抗化を実現可能であることが見出された。また、図７で示されるように、酸化マンガンは不連続に形成され、酸化マンガンが存在しない部分は下層と上層のＣｕ膜がつながっていることから、配線の低抵抗化に有利であると考えられる。
次に、Ｓｉウエハの下層Ｃｕ配線上に形成されたＣＶＤ−ＳｉＯ２膜からなる層間絶縁膜に、トレンチおよびビアホールを形成してデュアルダマシンパターンとした後、大気暴露してビアホール底の下層Ｃｕ配線表面に酸化銅を形成させ、デガス処理を行った後、有機Ｍｎ化合物として（ＥｔＣｐ）２Ｍｎを用い、これを気化させて、処理容器に導入し、ウエハ温度２００℃で６００ｓｅｃのＣＶＤ処理を行った。その後、ビアホールおよびトレンチにＰＶＤ（プラズマスパッタ）によりＣｕを埋め込んだ後、４００℃でアニールを行った。
図９にその際の断面のＴＥＭ写真を示す。図９から、下層Ｃｕ配線と埋め込みＣｕとの間に酸化マンガン膜が不連続に形成されていることが確認された。また、下層Ｃｕ配線と埋め込みＣｕとの間に双晶粒界が形成されており、下層Ｃｕ配線と埋め込みＣｕが連続的に形成されていることがわかる。また、電子後方散乱回折（ＥＢＳＤ）でＣｕ結晶粒の面方位分析を行った結果、下層Ｃｕ配線とビアホール中のＣｕとが共通の面方位を有して一体となっていた。このことから、Ｍｎを含む還元種を用いた処理を行うことにより、絶縁体である銅酸化物をより電気抵抗の低い酸化マンガンに置き換えることができるとともに、ビアホール底の下層Ｃｕ配線の表面に連続的に存在していた酸化銅により分断されていたと考えられる埋め込みＣｕが下層Ｃｕ配線と一体となり、低抵抗化が実現されると考えられる。
＜半導体装置の製造方法＞
次に、以上のようなビアホール底のクリーニング方法を含む半導体装置の製造方法について説明する。
（第１の例）
半導体装置の製造方法の第１の例について図１０のフローチャートおよび図１１の工程断面図を参照して説明する。
下層Ｃｕ配線２１１を含む下部構造２０１（詳細は省略）の上にＳｉＯ２膜、低誘電率（Ｌｏｗ−ｋ）膜（ＳｉＣＯ、ＳｉＣＯＨ等）等からなる層間絶縁膜２０２が形成され、層間絶縁膜２０２にトレンチ２０３およびビアホール２０４が所定パターンで形成されたウエハＷを準備し、必要に応じてウエハＷに対してデガス処理を例えば２５０℃程度で行い、ウエハＷに付着した水分等を除去する（ステップ１、図１１（ａ））。このとき、ビアホール底に露出する下層Ｃｕ配線２１１の表面には酸化銅（ＣｕＯｘ）２１２が形成されている。
次いで、ビアホール底に還元種として例えばＭｎ含有物質２２０を供給し、上述したように下層Ｃｕ配線２１１表面の酸化銅（ＣｕＯｘ）２１２を還元除去する（ステップ２、図１１（ｂ））。還元種を供給する際にウエハＷを加熱することにより、酸化銅（ＣｕＯｘ）が還元され、還元種に含まれる金属、例えばＭｎが酸化される反応が生じ、少なくとも下層Ｃｕ配線２１１の表面には、例えば酸化マンガン（ＭｎＯｘ）２１３が存在することとなる。なお、ウエハＷが室温の場合は、その後アニールを行うことにより上記反応を生じさせることができる。また、この反応をその後の加熱をともなう工程で生じさせてもよい。
次いで、トレンチ２０３およびビアホール２０４の表面を含む全面にＣｕを遮蔽（バリア）してＣｕの拡散を抑制するバリア膜２０５を成膜する（ステップ３、図１１（ｃ））。
バリア膜２０５としては、Ｃｕに対して高いバリア性を有し、低抵抗を有するものが好ましく、Ｔｉ膜、ＴｉＮ膜、Ｔａ膜、ＴａＮ膜、Ｔａ／ＴａＮの２層膜、Ｔｉ／ＴｉＮの２層膜、Ｔｉ／ＴａＮの２層膜を好適に用いることができる。また、ＴａＣＮ膜、Ｗ膜、ＷＮ膜、ＷＣＮ膜、Ｚｒ膜、ＺｒＮ膜、Ｖ膜、ＶＮ膜、Ｎｂ膜、ＮｂＮ膜等を用いることもできる。Ｃｕ配線はトレンチまたはビアホール内に埋め込むＣｕの体積が大きくなるほど低抵抗になるので、バリア膜は薄く形成することが好ましく、そのような観点からその厚さは１〜１０ｎｍが好ましい。より好ましくは１〜５ｎｍである。バリア膜は、イオン化ＰＶＤ、例えばプラズマスパッタにより成膜することができる。また、通常のスパッタ、イオンプレーティング等の他のＰＶＤで成膜することもでき、ＣＶＤやＡＬＤ、プラズマを用いたＣＶＤやＡＬＤで成膜することもできる。
次いで、ＰＶＤによりバリア膜２０５の表面にＣｕまたはＣｕ合金からなるＣｕ系シード膜２０６を形成する（ステップ４、図１１（ｄ））。Ｃｕ系シード膜２０６の膜厚は５〜６０ｎｍであることが好ましい。
Ｃｕ系シード膜２０６としてＣｕ合金を用いる場合には、代表的なものとして、Ｃｕ−Ａｌ、Ｃｕ−Ｍｎを挙げることができる。また、他のＣｕ合金として、Ｃｕ−Ｍｇ、Ｃｕ−Ａｇ、Ｃｕ−Ｓｎ、Ｃｕ−Ｐｂ、Ｃｕ−Ｚｎ、Ｃｕ−Ｐｔ、Ｃｕ−Ａｕ、Ｃｕ−Ｎｉ、Ｃｕ−Ｃｏ、Ｃｕ−Ｔｉなどを用いることができる。
Ｃｕ系シード膜２０６を形成する際のＰＶＤの手法は問わないが、狭いトレンチやビアホールの内壁に形成する観点から、ウエハにイオンを引き込みながら成膜するｉＰＶＤが好ましい。ただし、このときのＰＶＤはＣｕの凝集が起こらないように低温（例えば、−３０〜６０℃程度）で行うことが好ましい。
次いで、ウエハＷの全面にＣｕめっきによりＣｕめっき層２０７を形成し、トレンチ２０３およびビアホール２０４を埋め込む（ステップ５、図１１（ｅ））。その後、アニールを行う（ステップ６、図１１（ｆ））。
この後、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）によりウエハＷ表面のＣｕめっき層２０７、Ｃｕ系シード膜２０６、バリア膜２０５を除去して平坦化する（ステップ７、図１１（ｇ））。これにより、下層Ｃｕ配線２１１に接続されたＣｕ配線２１０が形成される。
（第２の例）
半導体装置の製造方法の第２の例について図１２のフローチャートおよび図１３の工程断面図を参照して説明する。
第１の例のステップ１と同様、下層Ｃｕ配線２１１を含む下部構造２０１（詳細は省略）の上にＳｉＯ２膜、低誘電率（Ｌｏｗ−ｋ）膜（ＳｉＣＯ、ＳｉＣＯＨ等）等からなる層間絶縁膜２０２が形成され、層間絶縁膜２０２にトレンチ２０３およびビアホール２０４が所定パターンで形成されたウエハＷを準備し、必要に応じてウエハＷに対してデガス処理を例えば２５０℃程度で行い、ウエハＷに付着した水分等を除去する（ステップ１１、図１３（ａ））。このとき、ビアホール底に露出する下層Ｃｕ配線２１１の表面には酸化銅（ＣｕＯｘ）２１２が形成されている。
次いで、第１の例のステップ２と同様に、ビアホール底に露出している下層Ｃｕ配線２１１表面の酸化銅（ＣｕＯｘ）を上述した還元種、例えばＭｎ含有物質２２０を供給し、上述したように下層Ｃｕ配線２１１表面の酸化銅（ＣｕＯｘ）２１２を還元除去する（ステップ１２、図１３（ｂ））。このとき、加熱により酸化銅（ＣｕＯｘ）が還元され、還元種に含まれる金属、例えばＭｎが酸化される反応が生じ、少なくとも下層Ｃｕ配線２１１の表面には、例えば酸化マンガン（ＭｎＯｘ）２１３が存在することとなる。
次いで、第１の例のステップ３と同様に、トレンチ２０３およびビアホール２０４の表面を含む全面にＣｕを遮蔽（バリア）してＣｕの拡散を抑制するバリア膜２０５を成膜する（ステップ１３、図１３（ｃ））。
次いで、バリア膜２０５の上にトレンチ２０３およびビアホール２０４に埋め込まれるＣｕまたはＣｕ合金に対する濡れ性を確保するための被濡れ層であるライナー膜２１４を形成する（ステップ１４、図１３（ｄ））。ライナー膜２１４としては、ＣｕまたはＣｕ合金に対する濡れ性が特に良好なＲｕ膜またはＣｏ膜を好適に用いることができる。ライナー膜２１４は、埋め込むＣｕの体積を大きくして配線を低抵抗にする観点から、例えば１〜５ｎｍと薄く形成することが好ましい。ライナー膜２１４を形成することにより、次のＰＶＤによるＣｕまたはＣｕ合金の埋め込みの際に、その移動性を良好にすることができ、トレンチやビアホールの開口を塞ぐオーバーハングを生じ難くすることができる。このため、ＰＶＤにより微細なトレンチまたはビアホールにもボイドを発生させずに確実にＣｕを埋め込むことができる。
ライナー膜２１４は、ＣＶＤにより形成することが好適である。これにより、良好なステップカバレッジでより薄い膜厚で成膜することが可能となる。ライナー膜２１４としてＲｕ膜を用いる場合には、例えばルテニウムカルボニル（Ｒｕ３（ＣＯ）１２）を成膜原料として用いて熱ＣＶＤにより成膜することが好ましい。ルテニウムカルボニル以外の他の成膜原料、例えば（シクロペンタジエニル）（２，４−ジメチルペンタジエニル）ルテニウム、ビス（シクロペンタジエニル）（２，４−メチルペンタジエニル）ルテニウム、（２，４−ジメチルペンタジエニル）（エチルシクロペンタジエニル）ルテニウム、ビス（２，４−メチルペンタジエニル）（エチルシクロペンタジエニル）ルテニウムのようなルテニウムのペンタジエニル化合物を用いることもできる。なお、ＣＶＤの代わりに原子層堆積法（ＡＬＤ）を用いることもできる。また、ＰＶＤで成膜することもできる。Ｃｏ膜を用いる場合も同様に、ＣＶＤ、ＡＬＤ、ＰＶＤで成膜することができる。
次いで、ライナー膜２１４の表面にＣｕまたはＣｕ合金からなるＣｕ系膜２１５を、ライナー膜２１４上で流動可能な条件のＰＶＤにより形成し、Ｃｕ系膜２１５をトレンチ２０３およびビアホール２０４内に埋め込む（ステップ１５、図１３（ｅ））。この際の成膜は、ライナー膜２１４上でのＣｕまたはＣｕ合金の流動性を比較的容易に確保することができるウエハにイオンを引き込みながら成膜するｉＰＶＤを用いて成膜することが好ましい。
通常のＰＶＤ成膜の場合には、Ｃｕの凝集により、トレンチやビアホールの開口を塞ぐオーバーハングが生じやすいが、ｉＰＶＤを用い、ウエハに印加するバイアスパワーを調整して、Ｃｕイオンの成膜作用とプラズマ生成ガスのイオン（Ａｒイオン）によるエッチング作用とを制御することにより、ＣｕやＣｕ合金に対する濡れ性が高いライナー膜２１４上でＣｕまたはＣｕ合金を凝集させることなく移動させてオーバーハングの生成を抑制することができ、狭い開口のトレンチやビアホールであってもボイド等が発生しない良好な埋め込み性を得ることができる。このとき、Ｃｕの流動性を持たせて良好な埋め込み性を得る観点から、Ｃｕがマイグレートする高温プロセス（６５〜４００℃、好ましくは２３０〜３５０℃）が好適である。また、このように高温プロセスでＰＶＤ成膜することにより、Ｃｕ結晶粒を成長させることができ、Ｃｕ配線の抵抗を低くすることができる。
Ｃｕ系膜２１５としてＣｕ合金を用いる場合には、代表的なものとして、Ｃｕ−Ａｌ、Ｃｕ−Ｍｎを挙げることができる。また、他のＣｕ合金として、Ｃｕ−Ｍｇ、Ｃｕ−Ａｇ、Ｃｕ−Ｓｎ、Ｃｕ−Ｐｂ、Ｃｕ−Ｚｎ、Ｃｕ−Ｐｔ、Ｃｕ−Ａｕ、Ｃｕ−Ｎｉ、Ｃｕ−Ｃｏ、Ｃｕ−Ｔｉなどを用いることができる。
次いで、必要に応じて、その後の平坦化処理に備えて、ウエハＷの全面にＣｕめっきを施してＣｕ系膜２１５の上にＣｕめっきにより積み増し層２１６を形成する（ステップ１６、図１３（ｆ））。その後、アニールを行う（ステップ１７、図１３（ｇ））。なお、積み増し層２１６をＰＶＤにより形成してもよい。
この後、第１の例のステップ７と同様、ＣＭＰによりウエハＷ表面の積み増し層２１６、Ｃｕ系膜２１５、ライナー膜２１４、バリア膜２０５を除去して平坦化する（ステップ１８、図１３（ｈ））。これにより、下層Ｃｕ配線２１１に接続されたＣｕ配線２１０が形成される。
＜成膜システム＞
次に、上記半導体装置の製造方法の実施に用いられる成膜システムについて説明する。
（第１の例に用いられる成膜システム）
図１４は、半導体装置の製造方法の第１の例に用いられる成膜システムを示す概略図である。
成膜システム１００は、バリア膜成膜およびＣｕ系シード膜成膜のための第１の処理部１１０と、ビアホール底に還元種であるＭｎ含有物質を供給するための第２の処理部１２０と、搬入出部１３０と、制御部１４０とを有しており、所定パターンのトレンチおよびビアホールが形成されたウエハＷに対して、デガス処理からＣｕ系シード膜の形成までを行うものである。
第１の処理部１１０は、第１の真空搬送室１１１と、この第１の真空搬送室１１１の壁部に接続された、バリア膜成膜装置１１２およびＣｕ系シード膜成膜装置１１３とを有している。バリア膜成膜装置１１２とＣｕ系シード膜成膜装置１１３とは対向する位置に配置されている。バリア膜成膜装置１１２は、上述したバリア膜２０５を成膜するものである。また、Ｃｕ系シード膜成膜装置１１３は、上述したＣｕ系シード膜２０６を成膜するものである。バリア膜成膜装置１１２およびＣｕ系シード膜成膜装置１１３はＰＶＤ装置として構成される。ＰＶＤ装置としてはｉＰＶＤ装置が好ましく、図３に示すプラズマスパッタ装置を好適に用いることができる。
第１の真空搬送室１１１の第２の処理部１２０側の壁部には、ウエハＷのデガス処理を行うデガス室１１４ａ，１１４ｂが接続されている。また、第１の真空搬送室１１１のデガス室１１４ａと１１４ｂとの間の壁部には、第１の真空搬送室１１１と後述する第２の真空搬送室１２１との間でウエハＷの受け渡しを行う受け渡し室１１５が接続されている。
バリア膜成膜装置１１２、Ｃｕ系シード膜成膜装置１１３、デガス室１１４ａ，１１４ｂ、および受け渡し室１１５は、第１の真空搬送室１１１の各辺にゲートバルブＧを介して接続され、これらは対応するゲートバルブＧの開閉により、第１の真空搬送室１１１に対して連通・遮断される。
第１の真空搬送室１１１内は所定の真空雰囲気に保持されるようになっており、その中には、ウエハＷを搬送する第１の搬送機構１１６が設けられている。この第１の搬送機構１１６は、第１の真空搬送室１１１の略中央に配設されており、回転および伸縮可能な回転・伸縮部１１７と、その先端に設けられたウエハＷを支持する２つの支持アーム１１８ａ，１１８ｂとを有する。第１の搬送機構１１６は、ウエハＷをバリア膜成膜装置１１２、Ｃｕ系シード膜成膜装置１１３、デガス室１１４ａ，１１４ｂ、および受け渡し室１１５に対して搬入出する。
第２の処理部１２０は、第２の真空搬送室１２１と、この第２の真空搬送室１２１の壁部に接続された、ビアホール底に還元種であるＭｎ含有物質を供給するための２つのＭｎ成膜装置１２２ａ，１２２ｂが設けられている。Ｍｎ成膜装置１２２ａ，１２２ｂとしては、図５に示すＣＶＤ装置が用いられる。図３に示すプラズマスパッタ装置であってもよい。Ｍｎ成膜装置１２２ａ，１２２ｂは対向する位置に配置されている。
第２の真空搬送室１２１の第１の処理部１１０側の２辺に対応する壁部には、それぞれ上記デガス室１１４ａ，１１４ｂが接続され、デガス室１１４ａと１１４ｂとの間の壁部には、上記受け渡し室１１５が接続されている。すなわち、受け渡し室１１５ならびにデガス室１１４ａおよび１１４ｂは、いずれも第１の真空搬送室１１１と第２の真空搬送室１２１との間に設けられ、受け渡し室１１５の両側にデガス室１１４ａおよび１１４ｂが配置されている。さらに、第２の真空搬送室１２１の搬入出部１３０側の壁部には、大気搬送および真空搬送可能なロードロック室１２４ａ，１２４ｂが接続されている。
Ｍｎ成膜装置１２２ａ，１２２ｂ、デガス室１１４ａ，１１４ｂ、およびロードロック室１２４ａ，１２４ｂは、第２の真空搬送室１２１の各壁部にゲートバルブＧを介して接続され、これらは対応するゲートバルブを開放することにより第２の真空搬送室１２１と連通され、対応するゲートバルブＧを閉じることにより第２の真空搬送室１２１から遮断される。また、受け渡し室１１５はゲートバルブを介さずに第２の搬送室１２１に接続されている。
第２の真空搬送室１２１内は所定の真空雰囲気に保持されるようになっており、その中には、Ｍｎ成膜装置１２２ａ，１２２ｂ、デガス室１１４ａ，１１４ｂ、ロードロック室１２４ａ，１２４ｂおよび受け渡し室１１５に対してウエハＷの搬入出を行う第２の搬送機構１２６が設けられている。この第２の搬送機構１２６は、第２の真空搬送室１２１の略中央に配設されており、回転および伸縮可能な回転・伸縮部１２７を有し、その回転・伸縮部１２７の先端にウエハＷを支持する２つの支持アーム１２８ａ，１２８ｂが設けられており、これら２つの支持アーム１２８ａ，１２８ｂは互いに反対方向を向くように回転・伸縮部１２７に取り付けられている。
搬入出部１３０は、上記ロードロック室１２４ａ，１２４ｂを挟んで第２の処理部１２０と反対側に設けられており、ロードロック室１２４ａ，１２４ｂが接続される大気搬送室１３１を有している。大気搬送室１３１の上部には清浄空気のダウンフローを形成するためのフィルター（図示せず）が設けられている。ロードロック室１２４ａ，１２４ｂと大気搬送室１３１との間の壁部にはゲートバルブＧが設けられている。大気搬送室１３１のロードロック室１２４ａ，１２４ｂが接続された壁部と対向する壁部には被処理基板としてのウエハＷを収容するキャリアＣを接続する２つの接続ポート１３２，１３３が設けられている。また、大気搬送室１３１の側面にはウエハＷのアライメントを行うアライメントチャンバ１３４が設けられている。大気搬送室１３１内には、キャリアＣに対するウエハＷの搬入出およびロードロック室１２４ａ，１２４ｂに対するウエハＷの搬入出を行う大気搬送用搬送機構１３６が設けられている。この大気搬送用搬送機構１３６は、２つの多関節アームを有しており、キャリアＣの配列方向に沿ってレール１３８上を走行可能となっていて、それぞれの先端のハンド１３７上にウエハＷを載せてその搬送を行うようになっている。
制御部１４０は、成膜システム１００の各構成部を制御するためのものであり、各構成部の制御を実行するマイクロプロセッサ（コンピュータ）からなるプロセスコントローラと、オペレータが成膜システム１００を管理するためにコマンドの入力操作等を行うキーボードや、成膜システム１００の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェースと、成膜システム１００で実行される処理をプロセスコントローラの制御にて実現するための制御プログラムや、各種データ、および処理条件に応じて処理装置の各構成部に処理を実行させるためのプログラムすなわち処理レシピが格納された記憶部とを有している。上記処理レシピは記憶媒体に記憶されている。記憶媒体は、ハードディスクや、ＣＤＲＯＭ、ＤＶＤ等の可搬性ディスク、フラッシュメモリ等の半導体メモリ等を挙げることができる。成膜システム１００での処理は、ユーザーインターフェースからの指示等にて任意のレシピを記憶部から呼び出してプロセスコントローラに実行させ、プロセスコントローラの制御下で実行される。
このような成膜システム１００においては、キャリアＣから大気搬送用搬送機構１３６により所定パターンのトレンチおよびビアホールが形成されたウエハＷを取り出し、ロードロック室１２４ａまたは１２４ｂに搬送し、そのロードロック室を第２の真空搬送室１２１と同程度の真空度に減圧した後、第２の搬送機構１２６によりロードロック室のウエハＷを取り出し、第２の真空搬送室１２１を介してデガス室１１４ａまたは１１４ｂに搬送し、ウエハＷのデガス処理を行う。その後、第２の搬送機構１２６によりデガス室のウエハＷを取り出し、Ｍｎ成膜装置１２２ａまたは１２２ｂに搬送し、ウエハＷにＭｎ含有物質を供給することによりビアホール底のクリーニング処理を行って、下層Ｃｕ配線の酸化銅を還元除去する。その後、第２の搬送機構１２６によりＭｎ成膜装置からウエハＷを取り出し、受け渡し室１１５に搬送する。その後、第１の搬送機構１１６によりウエハＷを取り出し、第１の真空搬送室１１１を介してバリア膜成膜装置１１２に搬入し、上述したようなバリア膜を成膜する。バリア膜成膜後、第１の搬送機構１１６によりバリア膜成膜装置１１２からウエハＷを取り出し、Ｃｕ系シード膜成膜装置１１３に搬入し、ＣｕまたはＣｕ合金からなるＣｕ系シード膜を成膜する。その後、第１の搬送機構１１６によりウエハＷを取り出し、受け渡し室１１５に搬送し、第２の搬送機構１２６によりウエハＷを取り出して、ロードロック室１２４ａまたは１２４ｂに搬送し、そのロードロック室を大気圧に戻した後、大気搬送用搬送機構１３６によりＣｕ系シード膜まで形成されたウエハＷを取り出し、キャリアＣに戻す。このような処理をキャリア内のウエハＷの数の分だけ繰り返す。
成膜システム１００によれば、大気開放することなく真空中で、ビアホール底のクリーニング、バリア膜の成膜、Ｃｕ系シード膜の成膜を行うので、層間の酸化を防止することができ、半導体装置の高性能化に寄与する。
成膜システム１００から搬出されたウエハＷは、Ｃｕめっき装置に搬送されてＣｕめっきが施され、引き続きＣＭＰ装置に搬送されてＣＭＰ処理が行われる。
（第２の例に用いられる成膜システム）
図１５は、半導体装置の製造方法の第２の例に用いられる成膜システムを示す概略図である。
成膜システム１０１は、バリア膜成膜、ライナー膜成膜、およびＣｕ系膜成膜のための第１の処理部１１０′と、ビアホール底に還元種であるＭｎ含有物質を供給するための第２の処理部１２０と、搬入出部１３０と、制御部１４０とを有しており、所定パターンのトレンチおよびビアホールが形成されたウエハＷに対して、デガス処理からＣｕ系膜によるトレンチおよびビアホールの埋め込みまでを行うものである。
第１の処理部１１０′は、図１４の成膜システム１００の第１の処理部１１０と同様、第１の真空搬送室１１１、バリア膜成膜装置１１２、デガス室１１４ａ，１１４ｂ、受け渡し室１１５、第１の搬送機構１１６を有している。そして、第１の処理部１１０のＣｕ系シード膜成膜装置１１３の代わりに、埋め込み用のＣｕ系膜成膜装置１１３′が設けられ、さらに第１の真空搬送室１１１の他の辺に対応する壁部に、２つのライナー膜成膜装置１１９ａ，１１９ｂが接続されている。Ｃｕ系膜成膜装置１１３′は、上述したＣｕ系膜２１５を成膜してトレンチおよびビアホールにＣｕまたはＣｕ合金を埋め込むものであり、ｉＰＶＤ装置として構成され、図３に示すプラズマスパッタ装置を好適に用いることができる。また、ライナー膜成膜装置１１９ａ，１１９ｂは、被濡れ層であるライナー膜２１４を形成するものであり、図５に示すようなＣＶＤ装置を好適に用いることができる。
第２の処理部１２０、搬入出部１３０、および制御部１４０は、上記成膜システム１００と同様に構成されている。
このような成膜システム１０１においては、キャリアＣから大気搬送用搬送機構１３６により所定パターンのトレンチおよびビアホールが形成されたウエハＷを取り出し、ロードロック室１２４ａまたは１２４ｂに搬送し、そのロードロック室を第２の真空搬送室１２１と同程度の真空度に減圧した後、第２の搬送機構１２６によりロードロック室のウエハＷを取り出し、第２の真空搬送室１２１を介してデガス室１１４ａまたは１１４ｂに搬送し、ウエハＷのデガス処理を行う。その後、第２の搬送機構１２６によりデガス室のウエハＷを取り出し、Ｍｎ成膜装置１２２ａまたは１２２ｂに搬送し、ウエハＷにＭｎ含有物質を供給することによりビアホール底のクリーニング処理を行って、下層Ｃｕ配線の酸化銅を還元除去する。その後、第２の搬送機構１２６によりＭｎ成膜装置からウエハＷを取り出し、受け渡し室１１５に搬送する。その後、第１の搬送機構１１６によりウエハＷを取り出し、第１の真空搬送室１１１を介してバリア膜成膜装置１１２に搬入し、上述したようなバリア膜を成膜する。バリア膜成膜後、第１の搬送機構１１６によりバリア膜成膜装置１１２からウエハＷを取り出し、ライナー膜成膜装置１１９ａまたは１１９ｂに搬入し、ライナー膜として例えばＲｕ膜を成膜する。ライナー膜成膜後、第１の搬送機構１１６によりライナー膜成膜装置１１９ａまたは１１９ｂからウエハＷを取り出し、Ｃｕ系膜成膜装置１１３′に搬入し、ＣｕまたはＣｕ合金からなるＣｕ系膜を成膜してトレンチおよびビアホールを埋め込む。その後、第１の搬送機構１１６によりウエハＷを取り出し、受け渡し室１１５に搬送し、第２の搬送機構１２６によりウエハＷを取り出して、ロードロック室１２４ａまたは１２４ｂに搬送し、そのロードロック室を大気圧に戻した後、大気搬送用搬送機構１３６によりＣｕ系膜まで形成してトレンチおよびビアホールが埋め込まれたウエハＷを取り出し、キャリアＣに戻す。このような処理をキャリア内のウエハＷの数の分だけ繰り返す。
成膜システム１０１によれば、大気開放することなく真空中で、ビアホール底のクリーニング、バリア膜の成膜、ライナー膜の成膜、Ｃｕ系膜の成膜を行うので、層間の酸化を防止することができ、半導体装置の高性能化に寄与する。
成膜システム１０１から搬出されたウエハＷは、必要に応じてＣｕめっき装置に搬送されてＣｕめっきによる積み増し層が形成され、引き続きＣＭＰ装置に搬送されてＣＭＰ処理が行われる。なお、積み増し層は、成膜システム１０１のＣｕ系膜成膜装置１１３′により成膜してもよい。
＜他の適用＞
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されることなく種々変形可能である。例えば、上記実施形態では、ＰＶＤまたはＣＶＤにより還元種をビアホール底に供給する手法を適用したが、これに限らず、適量の還元種をビアホール底に供給できればその手法は問わない。
また、例えば、上記実施形態では、被処理基板として半導体ウエハを例にとって説明したが、半導体ウエハには典型的なシリコンウエハのみならず、ＧａＡｓ、ＳｉＣ、ＧａＮなどの化合物半導体も含まれる。また、被処理基板は半導体ウエハに限定されず、液晶表示装置等のＦＰＤ（フラットパネルディスプレイ）に用いるガラス基板や、セラミック基板等にも本発明を適用することができることはもちろんである。
また、成膜システムとしては、図１４および図１５のような第１の処理部と第２の処理部とが分かれているものに限らず、これらが一体となっているもの等、他の構成のシステムであってもよい。
７０；プラズマスパッタ装置
８０；ＣＶＤ装置
１００，１０１；成膜システム
１１０，１１０′；第１の処理部
１１２；バリア膜成膜装置
１１３；Ｃｕ系シード膜成膜装置
１１３′；Ｃｕ系膜成膜装置
１１９ａ，１１９ｂ；ライナー膜成膜装置
１２２ａ，１２２ｂ；Ｍｎ膜成膜装置
２０１；下部構造
２０２；層間絶縁膜
２０３；トレンチ
２０４；ビアホール
２０５；バリア膜
２０６；Ｃｕ系シード膜
２０７；Ｃｕめっき層
２１０；Ｃｕ配線
２１１；下層Ｃｕ配線
２１２；酸化銅
２１３；酸化マンガン
２１４；ライナー膜
２１５；Ｃｕ系膜
２２０；Ｍｎ含有物質
Ｗ；半導体ウエハ（被処理基板）

Claims (21)

  1. 表面に所定パターンのトレンチおよび前記トレンチから下層銅配線に接続されるビアホールが形成された層間絶縁膜を有する基板において、前記トレンチおよびビアホールに銅配線を形成するに先立って、ビアホール底に露出した前記下層銅配線表面の酸化銅を還元除去するビアホール底のクリーニング方法であって、
    銅よりも酸化傾向が高い金属であって、その酸化物が酸化銅よりも低い電気抵抗を有する金属を、酸化銅に対する還元能を有する状態で含む還元種を前記ビアホール底に供給し、
    前記還元種中の前記金属と前記下層銅配線表面の前記酸化銅とを反応させることにより前記酸化銅を還元除去するとともに、前記還元種に含有される金属の酸化物を形成することを特徴とするビアホール底のクリーニング方法。
  2. 前記金属は、Ｍｎ、Ｚｎ、Ｓｎ、Ｉｎのいずれかであることを特徴とする請求項１に記載のビアホール底のクリーニング方法。
  3. 前記還元種として前記金属をＰＶＤにより前記ビアホール底を含む前記基板表面に成膜し、加熱して前記金属と前記下層銅配線表面の前記酸化銅とを反応させることを特徴とする請求項１または請求項２に記載のビアホール底のクリーニング方法。
  4. 前記還元種として前記金属を含有する化合物ガスを用い、ＣＶＤにより前記ビアホール底を含む前記基板表面に前記金属を含む膜を形成することにより前記還元種中の前記金属と前記下層銅配線表面の前記酸化銅とを反応させることを特徴とする請求項１または請求項２に記載のビアホール底のクリーニング方法。
  5. 表面に所定パターンのトレンチおよび前記トレンチから下層銅配線に接続されるビアホールが形成された層間絶縁膜を有する基板において、前記トレンチおよびビアホールに銅配線を形成するに先立って、ビアホール底に露出した前記下層銅配線表面の酸化銅を還元除去するビアホール底のクリーニング方法であって、
    マンガンを酸化銅に対する還元能を有する状態で含むマンガン含有物質を還元種として前記ビアホール底に供給し、
    前記マンガン含有物質と前記下層銅配線表面の前記酸化銅とを反応させて前記酸化銅を還元除去するとともに、マンガン酸化物を形成することを特徴とするビアホール底のクリーニング方法。
  6. 前記マンガン含有物質として金属マンガンをＰＶＤにより前記ビアホール底を含む前記基板表面に成膜し、加熱して前記金属マンガンと前記下層銅配線表面の前記酸化銅とを反応させることを特徴とする請求項５に記載のビアホール底のクリーニング方法。
  7. 前記マンガン含有物質として有機マンガン化合物ガスを用い、ＣＶＤにより前記ビアホール底を含む前記基板表面にマンガン膜を形成することにより、前記マンガン膜と前記下層銅配線表面の前記酸化銅とを反応させることを特徴とする請求項５に記載のビアホール底のクリーニング方法。
  8. 前記ビアホール底のクリーニングに先立って、基板をデガス処理して水分を除去することを特徴とする請求項１から請求項７のいずれか１項に記載のビアホール底のクリーニング方法。
  9. 表面に所定パターンのトレンチおよび前記トレンチから下層銅配線に接続されるビアホールが形成された層間絶縁膜を有する基板に対し、前記トレンチおよびビアホールにＣｕ系膜を埋め込んで前記下層銅配線に接続される銅配線を形成する半導体装置の製造方法であって、
    銅よりも酸化傾向が高い金属であって、その酸化物が酸化銅よりも低い電気抵抗を有する金属を、酸化銅に対する還元能を有する状態で含む還元種をビアホール底に供給し、前記還元種中の前記金属と前記下層銅配線表面に形成されている酸化銅とを反応させることにより前記酸化銅を還元除去するとともに、前記還元種に含有される金属の酸化物を形成してビアホール底をクリーニングする工程と、
    次いで、前記層間絶縁膜の表面にバリア膜を形成する工程と、
    次いで、前記トレンチおよび前記ビアホールにＣｕ系膜を埋め込む工程と、
    次いで、全面を研磨して銅配線を形成する工程と
    を有することを特徴とする半導体装置の製造方法。
  10. 前記ビアホール底をクリーニングする工程において、前記金属は、Ｍｎ、Ｚｎ、Ｓｎ、Ｉｎのいずれかであることを特徴とする請求項９に記載の半導体装置の製造方法。
  11. 前記ビアホール底をクリーニングする工程において、前記還元種として前記金属をＰＶＤにより前記ビアホール底を含む前記基板表面に成膜し、加熱して前記金属と前記下層銅配線表面の前記酸化銅とを反応させることを特徴とする請求項９または請求項１０に記載の半導体装置の製造方法。
  12. 前記ビアホール底をクリーニングする工程において、前記還元種として前記金属を含有する化合物ガスを用い、ＣＶＤにより前記ビアホール底を含む前記基板表面に前記金属を含む膜を形成することにより前記還元種中の前記金属と前記下層銅配線表面の前記酸化銅とを反応させることを特徴とする請求項９または請求項１０に記載の半導体装置の製造方法。
  13. 表面に所定パターンのトレンチおよび前記トレンチから下層銅配線に接続されるビアホールが形成された層間絶縁膜を有する基板に対し、前記トレンチおよびビアホールにＣｕ系膜を埋め込んで前記下層銅配線に接続される銅配線を形成する半導体装置の製造方法であって、
    マンガンを酸化銅に対する還元能を有する状態で含むマンガン含有物質を還元種としてビアホール底に供給し、前記マンガン含有物質と前記下層銅配線表面に形成されている酸化銅とを反応させて前記酸化銅を還元除去するとともに、マンガン酸化物を形成してビアホール底をクリーニングする工程と、
    次いで、前記層間絶縁膜の表面にバリア膜を形成する工程と、
    次いで、前記トレンチおよび前記ビアホールにＣｕ系膜を埋め込む工程と、
    次いで、全面を研磨して銅配線を形成する工程と
    を有することを特徴とする半導体装置の製造方法。
  14. 前記ビアホール底をクリーニングする工程において、前記マンガン含有物質として金属マンガンをＰＶＤにより前記ビアホール底を含む前記基板表面に成膜し、加熱して前記金属マンガンと前記下層銅配線表面の前記酸化銅とを反応させることを特徴とする請求項１３に記載の半導体装置の製造方法。
  15. 前記ビアホール底をクリーニングする工程において、前記マンガン含有物質として有機マンガン化合物ガスを用い、ＣＶＤにより前記ビアホール底を含む前記基板表面にマンガン膜を形成することにより、前記マンガン膜と前記下層銅配線表面の前記酸化銅とを反応させることを特徴とする請求項１３に記載の半導体装置の製造方法。
  16. 前記ビアホール底のクリーニングに先立って、基板をデガス処理して水分を除去することを特徴とする請求項９から請求項１５のいずれか１項に記載の半導体装置の製造方法。
  17. 前記トレンチおよび前記ビアホールにＣｕ系膜を埋め込む工程は、Ｃｕめっきにより行うことを特徴とする請求項９から請求項１６のいずれか１項に記載の半導体装置の製造方法。
  18. 前記トレンチおよび前記ビアホールにＣｕ系膜を埋め込む工程は、ＰＶＤにより行うことを特徴とする請求項９から請求項１６のいずれか１項に記載の半導体装置の製造方法。
  19. 前記トレンチおよび前記ビアホールにＣｕ系膜を埋め込む工程に先立って行われる、前記バリア膜表面にＣｕまたはＣｕ合金が濡れる金属材料からなる被濡れ層を形成する工程をさらに有し、前記トレンチおよび前記ビアホールにＣｕ系膜を埋め込む工程は、前記Ｃｕ系膜を被濡れ層上で流動可能な条件のＰＶＤにより形成することにより埋め込むことを特徴とする請求項１８に記載の半導体装置の製造方法。
  20. 前記被濡れ層は、ＲｕまたはＣｏで構成されていることを特徴とする請求項１９に記載の半導体装置の製造方法。
  21. 前記被濡れ層は、ＣＶＤにより形成されることを特徴とする請求項１９または請求項２０に記載の半導体装置の製造方法。
JP2015047015A 2015-03-10 2015-03-10 ビアホール底のクリーニング方法および半導体装置の製造方法 Pending JP2016167545A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015047015A JP2016167545A (ja) 2015-03-10 2015-03-10 ビアホール底のクリーニング方法および半導体装置の製造方法
US15/065,667 US20170025308A1 (en) 2015-03-10 2016-03-09 Method of cleaning bottom of via hole and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015047015A JP2016167545A (ja) 2015-03-10 2015-03-10 ビアホール底のクリーニング方法および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2016167545A true JP2016167545A (ja) 2016-09-15

Family

ID=56897697

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015047015A Pending JP2016167545A (ja) 2015-03-10 2015-03-10 ビアホール底のクリーニング方法および半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20170025308A1 (ja)
JP (1) JP2016167545A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022220190A1 (ja) * 2021-04-15 2022-10-20 東京エレクトロン株式会社 表面処理方法及び基板処理装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106972034B (zh) * 2017-05-27 2018-12-14 福州京东方光电科技有限公司 一种薄膜晶体管及其制作方法、阵列基板
CN111341697B (zh) * 2020-03-05 2023-10-17 Tcl华星光电技术有限公司 一种清洗装置及清洗方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6319819B1 (en) * 2000-01-18 2001-11-20 Advanced Micro Devices, Inc. Process for passivating top interface of damascene-type Cu interconnect lines
US6977224B2 (en) * 2000-12-28 2005-12-20 Intel Corporation Method of electroless introduction of interconnect structures
US6955986B2 (en) * 2003-03-27 2005-10-18 Asm International N.V. Atomic layer deposition methods for forming a multi-layer adhesion-barrier layer for integrated circuits
US7030023B2 (en) * 2003-09-04 2006-04-18 Taiwan Semiconductor Manufacturing Co., Ltd. Method for simultaneous degas and baking in copper damascene process
JP4503356B2 (ja) * 2004-06-02 2010-07-14 東京エレクトロン株式会社 基板処理方法および半導体装置の製造方法
JP5366235B2 (ja) * 2008-01-28 2013-12-11 東京エレクトロン株式会社 半導体装置の製造方法、半導体製造装置及び記憶媒体
JP5820267B2 (ja) * 2008-03-21 2015-11-24 プレジデント アンド フェローズ オブ ハーバード カレッジ 配線用セルフアライン（自己整合）バリア層

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022220190A1 (ja) * 2021-04-15 2022-10-20 東京エレクトロン株式会社 表面処理方法及び基板処理装置

Also Published As

Publication number Publication date
US20170025308A1 (en) 2017-01-26

Similar Documents

Publication Publication Date Title
JP6257217B2 (ja) Ｃｕ配線構造の形成方法
JP6117588B2 (ja) Ｃｕ配線の形成方法
WO2012133400A1 (ja) Ｃｕ配線の形成方法
JP6139298B2 (ja) Ｃｕ配線の形成方法
JP5969306B2 (ja) Ｃｕ配線の形成方法
US9362166B2 (en) Method of forming copper wiring
JP2016111347A (ja) Ｃｕ配線の形成方法および成膜システム、記憶媒体
JP4324617B2 (ja) スパッタ成膜方法及びスパッタ成膜装置
KR102008475B1 (ko) Cu 배선의 형성 방법 및 반도체 장치의 제조 방법
JP2016167545A (ja) ビアホール底のクリーニング方法および半導体装置の製造方法
JP2017050304A (ja) 半導体装置の製造方法
KR20180117575A (ko) Cu 배선의 제조 방법 및 Cu 배선 제조 시스템
JP6268036B2 (ja) Ｃｕ配線の製造方法
JP6013901B2 (ja) Ｃｕ配線の形成方法
JP6584326B2 (ja) Ｃｕ配線の製造方法
WO2014010333A1 (ja) Ｃｕ配線の形成方法およびコンピュータ読み取り可能な記憶媒体