JP6584326B2 - Ｃｕ配線の製造方法 - Google Patents

Ｃｕ配線の製造方法 Download PDF

Info

Publication number
JP6584326B2
JP6584326B2 JP2016000490A JP2016000490A JP6584326B2 JP 6584326 B2 JP6584326 B2 JP 6584326B2 JP 2016000490 A JP2016000490 A JP 2016000490A JP 2016000490 A JP2016000490 A JP 2016000490A JP 6584326 B2 JP6584326 B2 JP 6584326B2
Authority
JP
Japan
Prior art keywords
film
mnox
wiring
hydrogen radical
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016000490A
Other languages
English (en)
Other versions
JP2016174141A (ja
Inventor
松本　賢治
賢治 松本
石坂　忠大
忠大 石坂
鵬 常
鵬 常
横山　敦
敦 横山
佐久間　隆
隆 佐久間
洋之 永井
洋之 永井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to KR1020160029686A priority Critical patent/KR20160111333A/ko
Priority to US15/072,165 priority patent/US10096548B2/en
Publication of JP2016174141A publication Critical patent/JP2016174141A/ja
Priority to KR1020180064736A priority patent/KR102103072B1/ko
Application granted granted Critical
Publication of JP6584326B2 publication Critical patent/JP6584326B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01001—Hydrogen [H]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]

Description

本発明は、基板に形成されたトレンチやビアホールのような凹部にＣｕを埋め込んでＣｕ配線を製造するＣｕ配線の製造方法に関する。
半導体デバイスの製造においては、半導体ウエハに成膜処理やエッチング処理等の各種の処理を繰り返し行って所望のデバイスを製造するが、近時、半導体デバイスの高速化、配線パターンの微細化、高集積化の要求に対応して、配線の低抵抗化（導電性向上）およびエレクトロマイグレーション耐性の向上が求められている。
このような点に対応して、配線材料にアルミニウム（Ａｌ）やタングステン（Ｗ）よりも導電性が高く（抵抗が低く）かつエレクトロマイグレーション耐性に優れている銅（Ｃｕ）が用いられるようになってきている。
Ｃｕ配線は、層間絶縁膜にトレンチやホールを形成し、その中にＣｕを埋め込むことにより形成されるが、Ｃｕが層間絶縁膜に拡散することを防止するため、Ｃｕを埋め込む前にバリア膜が形成される。
このようなバリア膜としては、タンタル（Ｔａ）、チタン（Ｔｉ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）等を物理的蒸着法（ＰＶＤ）で形成したものが用いられてきたが、配線パターンの益々の微細化にともない、これらでは十分なステップカバレッジが得難くなっており、近時、バリア膜として良好なステップカバレッジで薄い膜を形成することができる化学的蒸着法（ＣＶＤ）や原子層堆積法（ＡＬＤ）による酸化マンガン（ＭｎＯｘ）が検討されている。しかし、ＭｎＯｘ膜はＣｕ膜との密着性が弱いため、ＭｎＯｘ膜上に、Ｃｕとの密着性の高いルテニウム（Ｒｕ）膜を形成し、その上にＣｕ膜を形成してＣｕ配線を形成する方法が提案されている（例えば特許文献１、２）。
一方、ＭｎＯｘ膜の上にＲｕ膜を成膜する際に、Ｒｕの核形成密度が低く、良好な表面状態のＲｕ膜を得難いことから、ＭｎＯｘ膜を成膜後に水素ラジカル処理を施し、その後Ｒｕ膜を成膜する技術が提案されている（特許文献３）。
特開２００８−３００５６８号公報 特開２０１０−２１４４７号公報 国際公開第２０１２／１７３０６７号パンフレット
しかしながら、半導体デバイスのさらなる微細化が進み、トレンチ等の凹部のアスペクト比が益々大きくなり、特許文献３の技術をもってしても、凹部のＭｎＯｘ膜の上に連続膜として高ステップカバレッジでＲｕ膜を成膜することが困難であったり、良好な表面状態のＲｕ膜を成膜することが困難となる場合が生じ、Ｃｕの埋め込み不良が生じるおそれがある。
したがって、本発明が解決しようとする課題は、ＭｎＯｘ膜の上に良好な表面状態のＲｕ膜を良好な成膜性で連続膜として成膜することができ、良好な埋め込み性でＣｕを埋め込むことができるＣｕ配線の製造方法を提供することにある。
上記特許文献３の技術では、ＭｎＯｘ膜上にＲｕ膜を成膜する際のＲｕの核形成密度が低いことを解消してＲｕ膜を良好に成膜するために、ＭｎＯｘ膜を成膜後に水素ラジカル処理を施して表面を還元し、その後Ｒｕ膜を成膜しているが、半導体デバイスが微細化した場合は、単に水素ラジカル処理を施すだけでは必ずしも良好な成膜性で、良好な表面状態のＲｕ膜を形成することができず、良好な成膜性で、良好な表面状態のＲｕ膜を得るためには、ＭｎＯｘ膜成膜の際の条件および水素ラジカル処理の際の条件の最適化が必要であることを見出した。
すなわち、本発明の第１の観点は、表面に所定パターンの凹部が形成された層間絶縁膜を有する基板に対し、前記凹部を埋めるＣｕ配線を製造するＣｕ配線の製造方法であって、少なくとも前記凹部の表面に、前記層間絶縁膜との反応で自己形成バリア膜となるＭｎＯｘ膜をＡＬＤにより形成する工程と、前記ＭｎＯｘ膜の表面に水素ラジカル処理を施して前記ＭｎＯｘ膜の表面を還元する工程と、前記水素ラジカル処理が施されて表面が還元されたＭｎＯｘ膜の表面にＲｕ膜をＣＶＤにより形成する工程と、その後、Ｒｕ膜の上にＣｕ系膜をＰＶＤにより形成して前記凹部内に前記Ｃｕ系膜を埋め込む工程とを有し、前記Ｒｕ膜を成膜する際に、核形成が促進され、かつ表面平滑性が高い状態でＲｕ膜が成膜されるように、前記ＭｎＯｘ膜の成膜条件および前記水素ラジカル処理の条件を規定して、前記ＭｎＯｘ膜を成膜する工程および前記ＭｎＯｘ膜を還元する工程を連続で行い、前記ＭｎＯｘ膜の成膜条件は、基板を配置した処理容器内に、マンガン化合物ガスおよび酸素含有ガスを、前記処理容器内のパージを挟んで交互に供給するＡＬＤサイクルにより成膜を行い、その際のサイクル数が１９〜３１回であり、前記ＭｎＯｘ膜の膜厚が１．３〜２．２ｎｍであり、基板温度が、前記マンガン化合物の熱分解温度よりも低い温度である１３０〜１８０℃であり、前記水素ラジカル処理の条件は、基板温度が３００〜４００℃、処理期間が１００ｓｅｃ以上であることを特徴とするＣｕ配線の製造方法を提供する。
上記第１の観点において、前記ＭｎＯｘ膜の一部が、成膜の際の熱およびその後の処理の熱によりマンガンシリケートとなり、残存するＭｎＯｘ膜とマンガンシリケート膜の合計膜厚に対する前記マンガンシリケート膜の膜厚の比が３０％以上であることが好ましい。
また、前記マンガン化合物としてシクロペンタジエニル系マンガン化合物、アミジネート系マンガン化合物、およびアミドアミノアルカン系マンガン化合物のうちのいずれかを用いることが好ましい。
前記水素ラジカル処理は、水素ガスを含むガスのプラズマより派生したラジカルを前記基板に供給することにより行うことができる。
前記ＡＬＤサイクル数および前記ＭｎＯｘ膜の膜厚は、Ｒｕが成膜されるきっかけとなる核密度が高くなるように設定されることが好ましい。この場合に、前記ＭｎＯｘ膜の前記核密度は、前記水素ラジカル処理の温度で変化せず、前記Ｒｕ膜の表面のラフネス値は、前記ＭｎＯｘ膜の水素ラジカル処理の温度が高いほど低下する。
上記第１の観点において、前記Ｒｕ膜を形成する際に、成膜原料としてルテニウムカルボニルを用い、基板温度を１７０〜２３０℃にし、前記Ｒｕ膜の膜厚を１．５〜４．５ｎｍの範囲とすることが好ましい。また、前記Ｒｕ膜を形成する際に、基板温度を１９０〜２００℃にすることが好ましい。このとき、前記Ｒｕ膜の膜厚は、２．５〜４ｎｍであることが好ましい。さらに、前記Ｃｕ系膜の形成は、イオン化ＰＶＤにより基板温度を２３０〜３５０℃にして形成されることが好ましい。
本発明の第２の観点は、コンピュータ上で動作し、Ｃｕ配線製造システムを制御するためのプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、上記Ｃｕ配線の製造方法が行われるように、コンピュータに前記Ｃｕ配線製造システムを制御させることを特徴とする記憶媒体を提供する。
本発明によれば、自己形成バリアとして薄く成膜できるＭｎＯｘ膜をＡＬＤにより形成し、その表面に水素ラジカル処理を施してＭｎＯｘ膜の表面を還元した後にＲｕ膜をＣＶＤにより形成し、その後Ｃｕ系膜を埋め込むにあたり、Ｒｕ膜の核形成が促進されＲｕ膜が平滑な表面状態となるように、前記ＭｎＯｘ膜の成膜条件および前記水素ラジカル処理の条件を規定するので、ＭｎＯｘ膜の上に良好な表面状態のＲｕ膜を所望の膜厚の連続膜として成膜することができ、良好な埋め込み性でＣｕ系膜を埋め込むことができる。
また、ＭｎＯｘ膜を薄くして、生成されるマンガンシリケートの比率を高めることにより、Ｃｕ配線の電気特性やパターンの形状性を良好にすることができる。
本発明の一実施形態に係るＣｕ配線の製造方法を示すフローチャートである。 本発明の一実施形態に係るＣｕ配線の製造方法を説明するための工程断面図である。 トレンチにＭｎＯｘ膜を形成して下地の層間絶縁膜との反応により自己形成バリア膜が形成されるメカニズムを説明するための図である。 ＭｎＯｘ膜の成膜の際のＡＬＤサイクル数とＲｕ膜の膜厚との関係を示す図である。 ＭｎＯｘ膜の成膜の際のＡＬＤサイクル数とＲｕ膜のＨａｚｅ値との関係を示す図である。 各処理段階における膜の積層構造をＸ線反射率測定装置（ＸＲＲ）で調査した結果を示す図である。 ＡＬＤサイクル数を１５サイクル、２１サイクル、３０サイクルと変化させてＭｎＯｘ膜を成膜し、ＭｎＯｘ膜の成膜前後のアニールをそれぞれ３００℃および４００℃で行ったときの膜の積層構造を分析した結果を示す図である。 ＡＬＤサイクル数を１５サイクル、２１サイクル、３０サイクルと変化させてＭｎＯｘ膜を成膜し、水素ラジカル処理を行った後、Ｒｕ膜を成膜した際のＲｕ膜の膜厚とＲｕ膜表面のＨａｚｅ値の関係を求めた図である。 ＭｎＯｘ膜の成膜温度を変化させた際のＣｕの埋め込み性を示すＴＥＭ写真である。 水素ラジカル処理を１００℃、２００℃、３００℃、４００℃で行った際のＲｕ膜表面の表面モフォロジーを示すＳＥＭ写真である。 水素ラジカル処理温度と、水素ラジカル処理後のＭｎＯｘ膜表面のＨａｚｅ値およびＲｕ膜表面のＨａｚｅ値との関係を示す図である。 各水素ラジカル処理温度におけるＲｕ膜の膜厚とＲｕ膜表面のＨａｚｅ値との関係を示す図である。 図１２において水素ラジカル処理温度３００℃と４００℃の結果のみを拡大して示す図である。 水素ラジカル処理の時間とＲｕ膜の膜厚との関係を示す図である。 水素ラジカル処理の時間とＲｕ膜のＨａｚｅ値との関係を示す図である。 水素ラジカル処理の条件を変化させた際のＣｕの埋め込み性を示すＴＥＭ写真である。 好ましい条件でＭｎＯｘ膜の成膜および水素ラジカル処理を行った後にＣＶＤによりＲｕ膜を成膜した際のＲｕ膜の膜厚とＲｕ膜表面のＨａｚｅ値との関係を示す図である。 Ｒｕ−ＣＶＤの各成膜温度におけるＲｕ膜の膜厚とＲｕ表面のＨａｚｅ値との関係を示す図である。 実験例１においてＭｎＯｘ膜の成膜、水素ラジカル処理、Ｒｕ膜成膜、およびＣｕ膜の埋め込みを行ったサンプルの断面を示すＴＥＭ写真である。 実験例２におけるサンプルＡ、サンプルＢ、サンプルＣの断面のＴＥＭ写真である。 図２０のサンプルＣの断面をさらに拡大したＴＥＭ写真である 実験例３において、従来例である#１、#２と、本発明の範囲内である#３〜#６の配線抵抗を測定した際の平均値およびそのばらつきを示す図である。 実験例３において、従来例である#１、#２と、本発明の範囲内である#３〜#６の電気容量を測定した際の平均値およびそのばらつきを示す図である。 実験例３において、従来例である#１、#２と、本発明の範囲内である#３〜#６のＲ・Ｃ積を測定した際の平均値およびそのばらつきを示す図である。 実験例３において、従来例である#１、#２と、本発明の範囲内である#３〜#６のリーク電流を測定した際の平均値およびそのばらつきを示す図である。 実験例３において、#１、#３〜#６における電気特性測定用Ｃｕ配線パターンの平面形状を示すＳＥＭ写真である。 本発明の実施形態に係るＣｕ配線の製造方法の実施に好適なＣｕ配線製造システムの概略構成を示すブロック図である。 図２７のＣｕ配線製造システムにおけるドライ成膜処理部の一例を示す平面図である。 図２７のＣｕ配線製造システムにおける制御部を示すブロック図である。 Ｃｕ系膜成膜装置に好適に用いることができるｉＰＶＤ装置の一例を示す断面図である。 ＭｎＯｘ膜成膜装置に好適に用いることができるＡＬＤ装置の一例を示す断面図である。 水素ラジカル処理装置の一例を示す断面図である。
以下、添付図面を参照して本発明の実施形態について具体的に説明する。
＜Ｃｕ配線の製造方法の一実施形態＞
最初に、本発明のＣｕ配線の製造方法の一実施形態について図１のフローチャートおよび図２の工程断面図を参照して説明する。
なお、酸化マンガンはＭｎＯ、Ｍｎ３Ｏ４、Ｍｎ２Ｏ３、ＭｎＯ２等複数の形態をとり得るため、これら全てを総称してＭｎＯｘで表す。
まず、下層Ｃｕ配線２１１を含む下部構造２０１（詳細は省略）の上にＳｉＯ２膜、低誘電率（Ｌｏｗ−ｋ）膜（ＳｉＣＯ、ＳｉＣＯＨ等）等からなる層間絶縁膜２０２が形成され、層間絶縁膜２０２にトレンチ２０３およびビアホール（以下、単にビアと記す）２０４が所定パターンで形成された半導体ウエハ（以下、単にウエハと記す）Ｗを準備する（ステップ１、図２（ａ））。
次に、このウエハＷに対して、前処理としてデガス（Ｄｅｇａｓ）プロセスや前洗浄（Ｐｒｅ−Ｃｌｅａｎ）プロセスによって、絶縁膜表面の水分を除去するとともに、下層Ｃｕ配線２１１の表面に形成された酸化銅を除去し（ステップ２、図２では図示せず）、その後、トレンチ２０３およびビア２０４の表面を含む全面にＣｕの拡散を抑制するバリア膜としてＭｎＯｘ膜２０５を成膜する（ステップ３、図２（ｂ））。
次いで、ＭｎＯｘ膜２０５に対して水素ラジカル処理を施してＭｎＯｘ膜２０５の表面を還元する（ステップ４、図２（ｃ））。この処理は、ＭｎＯｘ膜２０５の表面を還元してＭｎとし、Ｒｕ膜を成膜しやすくするための処理である。また、この処理は、ＭｎＯｘ膜２０５の一部を、層間絶縁膜２０２との反応によりシリケート化する機能も有する。
その後、水素ラジカル処理を施したＭｎＯｘ膜２０５の表面に、ＣｕまたはＣｕ合金に対して濡れ性の高い被濡れ層としてＲｕ膜２０６を成膜する（ステップ５、図２（ｄ））。
次いで、Ｒｕ膜２０６の表面にＰＶＤ、好ましくはイオン化ＰＶＤ（Ｉｏｎｉｚｅｄ Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；ｉＰＶＤ）によりＣｕまたはＣｕ合金からなるＣｕ系膜２０７を形成し、Ｃｕ系膜２０７をトレンチ２０３およびビア２０４に埋め込む（ステップ６、図２（ｅ））。
次いで、必要に応じて、その後の平坦化処理に備えて、ウエハＷの全面にＣｕめっきを施してＣｕ系膜２０７の上にＣｕめっきにより積み増しＣｕ層２０８を形成する（ステップ７、図２（ｆ））。なお、積み増しＣｕ層２０８はＰＶＤにより形成してもよい。積み増しＣｕ層２０８の形成後、アニールを行う（ステップ８、図２（ｇ））。
この後、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）によりウエハＷ表面の全面を研磨して、積み増しＣｕ層２０８、Ｃｕ系膜２０７、Ｒｕ膜２０６、バリア膜であるＭｎＯｘ膜２０５を除去して平坦化する（ステップ９、図２（ｈ））。これによりトレンチおよびビア内にＣｕ配線２０９が形成される。
なお、Ｃｕ配線２０９を形成後、ウエハＷ表面のＣｕ配線２０９および層間絶縁膜２０２を含む全面に、エッチングストップ機能を有するＳｉＮやＳｉＣＮからなるバリア膜が成膜される。また、ウエハＷ表面のＣｕ配線２０９の上に、ＣｏＷ（Ｐ）などのメタルキャップ膜を選択的に成膜してもよい。
次に、以上の一連の工程のうち、主要な工程について詳細に説明する。
（ＭｎＯｘ膜形成）
最初に、バリア膜であるＭｎＯｘ膜２０５を形成する工程について説明する。
ＭｎＯｘ膜２０５はＡＬＤにより成膜する。ＭｎＯｘ膜２０５は成膜の際の熱、またはその後のプロセス（水素ラジカル処理やアニール処理等）の熱により、少なくとも層間絶縁膜２０２との境界部分で層間絶縁膜２０２中のＳｉおよびＯ成分と反応してマンガンシリケート（ＭｎｘＳｉＯｙ（ＭｎＳｉＯ３またはＭｎ２ＳｉＯ４））が形成され、自己形成バリア膜となる。
すなわち、図３（ａ）に示すように、ＭｎＯｘ膜２０５は、下地である層間絶縁膜２０２に含まれるＳｉおよびＯと反応するので、図３（ｂ）に示すように、バリア膜を下地である層間絶縁膜２０２側に形成することができる。このため、トレンチやビアのような凹部内でのバリア膜の体積を小さくすることができ、凹部内でのバリア膜の体積を０に近付けることができる。したがって、配線中のＣｕの体積を増加させて配線の低抵抗化を実現することができる。配線中のＣｕの体積を増加させる観点からは、ＭｎＯｘ膜２０５は薄いほうが好ましい。
ＭｎＯｘ膜２０５を成膜する際には、マンガン化合物含有ガスおよび酸素含有ガスを用い、処理容器内のパージを挟んでこれらを交互に処理容器内に供給する。
マンガン化合物ガスとしては、シクロペンタジエニル系マンガン化合物、アミジネート系マンガン化合物、アミドアミノアルカン系マンガン化合物を好適に用いることができる。
シクロペンタジエニル系マンガン化合物としては、Ｃｐ２Ｍｎ［＝Ｍｎ（Ｃ５Ｈ５）２］、（ＭｅＣｐ）２Ｍｎ［＝Ｍｎ（ＣＨ３Ｃ５Ｈ４）２］、（ＥｔＣｐ）２Ｍｎ［＝Ｍｎ（Ｃ２Ｈ５Ｃ５Ｈ４）２］、（ｉ−ＰｒＣｐ）２Ｍｎ［＝Ｍｎ（Ｃ３Ｈ７Ｃ５Ｈ４）２］、（ｔ−ＢｕＣｐ）２Ｍｎ［＝Ｍｎ（Ｃ４Ｈ９Ｃ５Ｈ４）２］のような一般式Ｍｎ（ＲＣ５Ｈ４）２で表されるビス（アルキルシクロペンタジエニル）マンガンを挙げることができる。
アミジネート系マンガン化合物としては、米国公報ＵＳ２００９／０２６３９６５Ａ１号に開示されている一般式Ｍｎ（Ｒ１Ｎ−ＣＲ３−ＮＲ２）２で表されるビス(Ｎ,Ｎ'−ジアルキルアセトアミジネート)マンガンを挙げることができる。
アミドアミノアルカン系マンガン化合物としては、国際公開第２０１２／０６０４２８号に開示されている一般式Ｍｎ（Ｒ１Ｎ−Ｚ−ＮＲ２ ２）２で表されるビス(Ｎ,Ｎ'−１−アルキルアミド−２−ジアルキルアミノアルカン)マンガンを挙げることができる。ここで、上記一般式中の“Ｒ，Ｒ１，Ｒ２，Ｒ３”は−ＣｎＨ２ｎ＋１（ｎは０以上の整数）で記述される官能基であり、“Ｚ”は−ＣｎＨ２ｎ−（ｎは１以上の整数）で記述される官能基である。
また、他のマンガン化合物として、カルボニル系マンガン化合物、ベータジケトン系マンガン化合物も用いることができる。カルボニル系マンガン化合物としては、デカカルボニル２マンガン（Ｍｎ２（ＣＯ）１０）やメチルシクロペンタジエニルトリカルボニルマンガン（（ＣＨ３Ｃ５Ｈ４）Ｍｎ（ＣＯ）３）を挙げることができる。この中では、特に、Ｍｎ２（ＣＯ）１０は構造が単純であるため、不純物の少ないＭｎ膜の成膜を期待することができる。
また、酸素含有ガスとしては、Ｈ２Ｏ（水蒸気）、Ｎ２Ｏ、ＮＯ２、ＮＯ、Ｏ３、Ｏ２、Ｈ２Ｏ２、ＣＯ、ＣＯ２、メチルアルコールやエチルアルコールなどのアルコール類を用いることができる。
このようにＭｎＯｘ膜２０５はＡＬＤにより成膜されるが、ＭｎＯｘ膜２０５を成膜する際の条件が、その後のＲｕ膜２０６の核形成および表面状態に大きな影響を及ぼすことが判明した。したがって、Ｒｕ膜を成膜する際に、核形成が促進され、かつ表面平滑性が高い状態でＲｕ膜が成膜されるように、ＭｎＯｘ膜の成膜条件を設定する。そのような条件としては、ＭｎＯｘ膜の膜厚および成膜温度を挙げることができる。
ＭｎＯｘの膜厚、すなわちＡＬＤの際のサイクル数は、Ｒｕの核形成に影響を及ぼし、Ｒｕが成膜されるきっかけとなる核密度がＭｎＯｘ膜２０５の膜厚により変化する。Ｒｕの核密度を十分な値としてＲｕ膜成膜を促進する観点から、ＭｎＯｘ膜２０５の膜厚は、１〜４．５ｎｍであることが好ましい。
このことを確認した実験について説明する。
ここでは、テトラエチルオルソシリケート（ＴＥＯＳ）を用いてＣＶＤにより成膜したＳｉＯ２膜上に、有機Ｍｎ化合物としてアミドアミノアルカン系マンガン化合物を用いて１３０℃のＡＬＤによりサイクル数を変化させてＭｎＯｘ膜を成膜し、水素濃度１０％、３００℃で３０ｓｅｃの水素ラジカル処理を行った後、ルテニウムカルボニルを用いて１８０℃、３００ｓｅｃのＣＶＤでＲｕ膜を成膜したサンプルを作製した。これらについて、ＡＬＤサイクル数とＲｕ膜の膜厚との関係を図４に示し、ＡＬＤサイクル数とＲｕ膜のＨａｚｅ値（膜の表面粗さの指標、任意単位）との関係を図５に示す。なお、Ｒｕ膜の膜厚は、ＴＥＭ換算値である（以下同じ）。
図４に示すように、ＡＬＤサイクル数が１７〜６０サイクルで比較的厚いＲｕ膜が形成されるが、それ以外のサイクル数では膜厚が薄くなっている。また、図５に示すように、膜の表面粗さの指標であるＨａｚｅも、Ｒｕ膜厚と同様の傾向が見られる。これは、ＭｎＯｘ膜の膜が薄すぎても厚すぎても、水素ラジカル処理後のＭｎＯｘ膜の表面においては、Ｒｕ膜をＣＶＤ成膜するきっかけとなる核密度が低くなり、十分な成膜が行えないことを意味しており、ＡＬＤサイクル数が１７〜６０サイクルでＲｕ膜の良好な成膜が達成できることが確認された。良好なＲｕ膜を得る観点から最も望ましいのはＡＬＤサイクル数が３０サイクル付近である。ＡＬＤサイクル数が１７〜６０サイクルに相当するＭｎＯｘ膜の膜厚は、断面ＴＥＭ観察によれば１．２〜４．３ｎｍであった。サイクル数と膜厚の関係は成膜温度により多少変化するが、ＭｎＯｘ膜の膜厚がほぼ１〜４．５ｎｍであればその上に所望の膜厚のＲｕ膜が形成できる。
一方、Ｃｕ配線においては、リーク特性等の電気特性が良好であること、および配線パターンの歪みが小さいことも求められるが、これらを良好にするためには、上記のＭｎＯｘ膜の膜厚範囲内で膜厚を薄くしてマンガンシリケート量を増加させることが有効であることが判明した。上述したようにマンガンシリケートを十分生成させるためには、ＭｎＯｘ膜形成後、アニールすることが好ましいが、その後の水素ラジカル処理が、マンガンシリケート生成のためのアニールとして機能する。電気特性等を良好にするためには、シリケート比（Ｍｎシリケート／ＭｎＯｘ＋Ｍｎシリケート）が３０％以上が好ましく、そのためにはＡＬＤサイクル数が３１サイクル以下が好ましい。Ｒｕ膜の平滑性を良好に維持したままマンガンシリケートを増加させて電気特性等を良好にするためには、ＡＬＤサイクル数が１９〜３１サイクルの範囲が好ましい。その中でもサイクル数が小さい範囲、例えば１９〜２５サイクル、とりわけ２１サイクルが好ましい。１９〜３１サイクルは膜厚換算で１．３〜２．２ｎｍに相当し、格子定数が０．４４ｎｍのＭｎＯに換算すると３〜５層に相当するから、変動幅を見込むと、Ｒｕ膜の平滑性を良好に維持したままシリケートを増加させて電気特性等を良好にするＭｎＯｘ膜の膜厚は、１〜２．５ｎｍの範囲が好ましい。
シリケートはＭｎＯｘよりも酸に強いので、ＣＭＰ薬液や洗浄薬液に対する耐性が高い。したがって、シリケート比を高くすることは、ＣＭＰにとっても有利である。そして、シリケートがＣＭＰ薬液や洗浄薬液に対する耐性が高いことが、シリケート比増加による電気特性の向上および配線パターンの歪みの抑制につながるものと推測される。
各処理段階における膜の積層構造をＸ線反射率測定装置（ＸＲＲ）で調査した結果を図６に示す。ここでは、テトラエチルオルソシリケート（ＴＥＯＳ）を用いてＣＶＤにより成膜したＳｉＯ２膜に３００℃でアニールを行ったのみの段階、その上に有機Ｍｎ化合物としてアミドアミノアルカン系マンガン化合物を用いて１３０℃のＡＬＤ（３０サイクル）によりＭｎＯｘを成膜した段階、およびＭｎＯｘ成膜後に４００℃でアニールを行った段階での膜の積層構造を示す。なお、成膜前のアニールは水分除去処理に相当し、成膜後のアニールは水素ラジカル処理に相当する。この図に示すように、ＭｎＯｘ膜を成膜したままの状態ではほとんどシリケートが生成されず、その後のアニールによりシリケートが生成されることがわかる。ただし、ここでは図示しないが、ＭｎＯｘ膜成膜直後でもＸＲＲでは確認できない程度のシリケートが生成されていることがＸＰＳにより確認されている。
次に、ＭｎＯｘ膜の成膜前後のアニールをそれぞれ３００℃および４００℃に固定して、ＡＬＤサイクル数を１５サイクル、２１サイクル、３０サイクルと変化させてＭｎＯｘ膜を成膜し、膜の積層構造を前述のＸＲＲで分析した。その結果を図７に示す。この図に示すように、ＡＬＤサイクル数を減らすほど膜厚が薄くなり、シリケート比が増加することがわかる。具体的には、１５サイクルのときは、ＭｎＯｘ＋Ｍｎシリケートの合計膜厚が１．４７ｎｍ、Ｍｎシリケートの膜厚が０．６０ｎｍであるからシリケート比は４０．８％であり、２１サイクルのときは、ＭｎＯｘ＋Ｍｎシリケートの合計膜厚が１．５２ｎｍ、Ｍｎシリケートの膜厚が０．５８ｎｍであるからシリケート比は３８．２％であり、３０サイクルのときは、ＭｎＯｘ＋Ｍｎシリケートの合計膜厚が２．９２ｎｍ、Ｍｎシリケートの膜厚が０．９０ｎｍであるからシリケート比は３０．８％である。
次に、ＳｉＯ２膜を形成した基板を３００℃でアニールした後、ＡＬＤサイクル数を１５サイクル、２１サイクル、３０サイクルと変化させてＭｎＯｘ膜を成膜し、３００℃または４００℃で３００ｓｅｃの水素ラジカル処理（Ｈ２Ｒ）を行い、その後、その上にルテニウムカルボニルを用いて１９５℃のＣＶＤにより膜厚を変化させてＲｕ膜を成膜し、Ｒｕ膜の膜厚とＲｕ膜表面のＨａｚｅ値の関係を求めた。その結果を図８に示す。この図に示すように、ＭｎＯｘ膜のＡＬＤサイクル数が１５サイクルになると、その上に堆積したＲｕ膜の表面ラフネスが増加することがわかる。１５サイクルのＭｎＯｘ膜は膜厚に換算すると１．１ｎｍに相当し、格子定数が０．４４ｎｍのＭｎＯに換算すると２．４層となり、３層に満たない。一方、２１サイクルのＭｎＯｘ膜は膜厚に換算すると１．５ｎｍに相当し、格子定数が０．４４ｎｍのＭｎＯに換算すると３．４層となる。さらに、３０サイクルのＭｎＯｘ膜は膜厚に換算すると２．１ｎｍに相当し、格子定数が０．４４ｎｍのＭｎＯに換算すると４．８層となる。このことから、その上に堆積するＲｕ膜の表面ラフネスを平坦に保つためには、ＭｎＯ換算で３層以上の積層膜となっている必要があると言える。なお、Ｒｕ膜の膜厚とＨａｚｅ値がこのような挙動を示すメカニズムについては、図１７を参照して後で詳細に説明する。
以上の結果から、Ｒｕ膜の表面平滑性を良好にするには、２１サイクル、３０サイクルが好ましく、表面平滑性を良好に維持しつつ電気特性等を上昇させるためには、ＭｎＯが３〜５層の範囲、膜厚に換算すると１．３〜２．２ｎｍ、ＡＬＤのサイクル数に換算すると１９〜３１サイクルが好ましく、その中でもサイクル数が小さい範囲、例えば１９〜２５サイクル（ＭｎＯ換算で３〜４層の積層膜）がより好ましく、これらの中でも２１サイクル（ＭｎＯ換算で約３層の積層膜）が好ましいことが確認された。
また、ＡＬＤでＭｎＯｘ膜２０５を成膜する際に、成膜原料であるマンガン化合物の熱分解開始温度よりも高い成膜温度となると、成膜モードがＡＬＤモードからＣＶＤモードに変わって表面が粗くなるとともに、ＭｎＯｘ膜中にカーボンが混入するようになり、その上に形成されるＲｕ膜は不連続となり、その表面が粗くなって平滑性が失われるため、Ｃｕの埋め込み性が悪化する。このような観点から、Ｒｕ膜の表面平滑性を高くするためには、ＭｎＯｘ膜２０５のＡＬＤ成膜温度を、使用するマンガン化合物の熱分解温度よりも低い温度とすることが好ましい。なお、有機Ｍｎ化合物によるＭｎＯｘの成膜はその気化開始温度以下ではＡＬＤ成膜することができない（有機Ｍｎ化合物をガスとして処理容器に供給することができない）から、気化開始温度が事実上の下限となる。
例えば、アミドアミノアルカン系マンガン化合物（ビス(Ｎ,Ｎ'−１−アルキルアミド−２−ジアルキルアミノアルカン)マンガン）であれば、２３０℃付近から熱分解が始まるため、ＡＬＤ成膜温度は２３０℃未満であることが好ましい。また、このマンガン化合物を有効に気化させるためには８０℃以上に加熱する必要がある。よって、ＡＬＤ成膜温度として好ましいのは、１００〜１８０℃であり、ＣＶＤモードになることを極力防止するとともに、成膜速度を上げるためには、１３０℃付近が好ましい。また、他の好適なＭｎ化合物であるシクロペンタジエニル系マンガン化合物、アミジネート系マンガン化合物についても、同様の温度範囲において同様の膜厚で成膜することができる。
図９は、ＭｎＯｘ膜のＡＬＤ成膜温度を変化させた際のＣｕの埋め込み性を示す透過型電子顕微鏡（ＴＥＭ）写真である。図９の（ａ）は、ＭｎＯｘ膜の成膜温度：１３０℃、ＡＬＤサイクル数：３０サイクルとしたもの、（ｂ）は、成膜温度：１８０℃、ＡＬＤサイクル数：４４サイクルとしたもの、（ｃ）は、成膜温度２３０℃：、ＡＬＤサイクル数：５２サイクルとしたものである。なお、サイクル数は各温度でＭｎＯｘ膜の膜厚が同じになるように調整している。また、他の条件は図４、５の実験に用いたサンプルと同様としている。
図９に示すように、成膜温度１３０℃、１８０℃においては、良好なＣｕの埋め込み性を示しているが、成膜温度が２３０℃になると埋め込み性が劣化していることがわかる。これは、ここで用いたアミドアミノアルカン系マンガン化合物は２３０℃付近から熱分解が始まり、成膜モードがＣＶＤモードとなって表面が粗くなるとともに、ＭｎＯｘ膜中にカーボンが混入するようになり、その上に形成されたＲｕ膜は核形成が阻害されて不連続な膜となり、その表面も粗くなって平滑性が失われたためと考えられる。
なお、ＭｎＯｘ膜２０５をＡＬＤで成膜する際の処理容器内の圧力は０．１３３〜１３．３Ｐａの範囲が好ましい。本実験においては、処理容器内の圧力を約１Ｐａとした。
（水素ラジカル処理）
次に、水素ラジカル処理について説明する。
水素ラジカル処理は、ＭｎＯｘ膜２０５を還元して表面をＭｎに改質する処理であり、これにより、Ｒｕ膜が成膜しやすくなる。すなわち、水素ラジカル処理により、Ｒｕ膜成膜時のインキュベーション時間を短くすることができ、成膜初期における成膜レートを高くすることができるとともに、Ｒｕの膜質を良好にすること（低抵抗）、Ｒｕ膜の表面粗さを低減すること、およびＲｕ膜を高ステップカバレッジで薄く均一に成膜することができる。
水素ラジカル処理は、ＭｎＯｘ膜２０５を成膜した後、大気暴露することなく行われることが好ましい。ＭｎＯｘ膜を成膜後に大気暴露する場合には、水素ラジカル処理を行う処理容器において水素ラジカル処理の前にデガス処理を行うことが好ましい。
水素ラジカル処理は、水素ラジカル（原子状水素）が生成されればその手法は問わない。例えば、リモートプラズマ処理、プラズマ処理、加熱フィラメントに水素ガスを接触させる処理を挙げることができる。
リモートプラズマ処理は、処理容器外で誘導結合プラズマやマイクロ波プラズマ等で水素プラズマを生成し、これを処理容器内に供給し、その中の水素ラジカルにより処理するものである。
また、プラズマ処理は、処理容器内に容量結合プラズマまたは誘導結合プラズマ等を生成し、これによって処理容器内に生成された水素プラズマ中の水素ラジカルにより処理するものである。
さらに、加熱フィラメントに水素ガスを接触させる処理は、加熱フィラメントが触媒として機能し、接触分解反応により水素ラジカルを発生させる。
このような水素ラジカル処理においても、上述したＭｎＯｘ膜２０５の成膜と同様、その際の条件が、その後のＲｕ膜２０６の核形成および表面状態に大きな影響を及ぼすことが判明した。したがって、Ｒｕ膜を成膜する際に、核形成が促進され、かつ表面平滑性が高い状態でＲｕ膜が成膜されるように、水素ラジカル処理の条件を設定する。そのような条件としては、処理時間および処理温度を挙げることができる。
水素ラジカル処理の処理温度（ウエハ温度）は、ＭｎＯｘ膜２０５の還元性を決定する重要なファクターである。処理温度が高いほどＭｎＯｘ表面の還元が進み、表面平滑性が高いＲｕ膜を得ることができると考えられる。しかし、処理温度が４００℃を超えるとウエハＷ上にすでに形成されているＣｕ配線に対して、層間絶縁膜の劣化やＣｕの拡散といった悪影響を与えるおそれがある。したがって、水素ラジカル処理の処理温度は、このような不都合を与えない範囲で高い温度であることが好ましく、２００〜４００℃の範囲、特に３００〜４００℃が好ましい。望ましくは、４００℃である。また、水素ラジカル処理の処理時間もＭｎＯｘ膜２０５の還元性を決定する重要なファクターである。十分な還元性を得るためには処理時間は１００ｓｅｃ以上が好ましく、３００ｓｅｃ付近がより好ましい。処理温度が２００℃未満、処理時間が１００ｓｅｃ未満では、ＭｎＯｘ膜２０５表面の還元が不十分になるおそれがあり、Ｒｕの核形成が不十分となって所望のＲｕ膜を形成し難いおそれがある。
また、この水素ラジカル処理によりシリケートの比率を高くすることができる。すなわち、上述したように、シリケート比を上昇させるためには、ＭｎＯｘ膜を成膜した後、アニールを行うことが好ましく、水素ラジカル処理がアニールの作用を有する。シリケート比を上昇させる観点からも水素ラジカル処理の温度を高くすることが好ましい。なお、水素ラジカル処理の直前にデガスのためのアニール処理がおこなわれる場合には、このデガスアニール処理によってシリケートの比率を高くするようにしてもよい。
水素ラジカル処理の好ましい温度を把握した実験について説明する。
ここでは、ＴＥＯＳを用いたＣＶＤにより成膜したＳｉＯ２膜上に、有機Ｍｎ化合物としてアミドアミノアルカン系マンガン化合物を用いて１３０℃のＡＬＤによりサイクル数２１サイクルとしてＭｎＯｘ膜を成膜し、水素濃度１０．６％、１００℃、２００℃、３００℃、４００℃と温度を変えて、３００ｓｅｃの水素ラジカル処理（Ｈ２Ｒ）を行った後、ルテニウムカルボニルを用いて１９５℃で８０ｓｅｃのＣＶＤによりＲｕ膜を成膜した。このときのＲｕ膜表面の表面モフォロジーのＳＥＭ観察結果を図１０に示す。この図に示すように、水素ラジカル処理の温度が高いほどＲｕ膜の表面平滑性が良好になることがわかる。
また、これらのサンプルの水素ラジカル処理温度と、水素ラジカル処理後のＭｎＯｘ膜表面のＨａｚｅ値およびＲｕ膜表面のＨａｚｅ値との関係を図１１に示す。この図に示すように、ＭｎＯｘ膜表面のＨａｚｅ値は水素ラジカル処理温度を変えてもほとんど変わらないが、Ｒｕ膜表面のＨａｚｅ値は水素ラジカル処理温度が上昇するほど低下することがわかる。
同様に、ＭｎＯｘ膜を成膜し、同様に温度を変えて水素ラジカル処理を行った後、種々の膜厚で同様にＣＶＤ−Ｒｕ膜を成膜した際の、各水素ラジカル処理温度におけるＲｕ膜厚とＲｕ膜表面のＨａｚｅ値との関係を図１２に示す。この図に示すように、水素ラジカル処理（Ｈ２Ｒ）が１００℃ではＨａｚｅ値が極めて大きく、また、２００℃に比較すると３００℃、４００℃のほうがＨａｚｅ値が低くなる傾向があり、Ｒｕ膜表面の平滑性を良好にするためには３００℃、４００℃が良好であることがわかる。
図１３は、図１２において水素ラジカル処理温度３００℃と４００℃の結果のみを拡大して示す図であるが、この図からは、３００℃よりも４００℃のほうがＲｕ膜表面の平滑性が若干良好になる傾向にあることがわかる。なお、Ｒｕ膜の膜厚とＨａｚｅ値がこのような挙動を示すメカニズムについては、図１７を参照して後で詳細に説明する。
次に、水素ラジカル処理の好ましい処理時間を把握した実験について説明する。
ここでは、ＴＥＯＳを用いたＣＶＤにより成膜したＳｉＯ２膜上に、有機Ｍｎ化合物としてアミドアミノアルカン系マンガン化合物を用いて１３０℃のＡＬＤによりサイクル数２１サイクルとしてＭｎＯｘ膜を成膜し、水素濃度１０．６％、３００℃で時間を変化させて水素ラジカル処理を行った後、ルテニウムカルボニルを用いて１８０℃、３００ｓｅｃのＣＶＤでＲｕ膜を成膜したサンプルを作製した。これらについて、水素ラジカル処理時間とＲｕ膜の膜厚との関係を図１４に示し、水素ラジカル処理時間とＲｕ膜のＨａｚｅ値との関係を図１５に示す。
図１４および図１５に示すように、Ｒｕ膜厚もＨａｚｅ値も水素ラジカル処理の時間が１００ｓｅｃまでは値が小さく、時間にともなって急激に増加する傾向にあり、処理時間が１００ｓｅｃ未満ではＲｕ膜の核形成が不十分でありＲｕ膜が十分に成膜されていないことがわかる。すなわち、水素ラジカル処理が１００ｓｅｃ未満では、ＭｎＯｘ膜表面の還元が十分に行われず、Ｒｕ膜の核形成が不十分であることがわかる。１００ｓｅｃ以上ではほぼ飽和しているが、安全を見ると２００ｓｅｃ以上、例えば３００ｓｅｃ程度が好ましい。
次に、条件を変化させた場合のＣｕの埋め込み性を把握した実験について説明する。
図１６は、水素ラジカル処理の条件を変化させた際のＣｕの埋め込み性を示す断面ＴＥＭ写真である。図１６の（ａ）は、水素ラジカル処理の条件をリモートプラズマのＲＦ供給電力：２ｋＷ、Ａｒ／Ｈ２流量：１１０／１３ｓｃｃｍ（水素濃度：１０．６％）、温度：３００℃、処理時間：３００ｓｅｃとした標準サンプルであり、（ｂ）は、Ａｒ／Ｈ２流量を４０／２０ｓｃｃｍ（水素濃度：３３．３％）に変化させたもの、（ｃ）は、ＲＦ供給電力を１ｋＷに変化させたもの、（ｄ）は、処理時間を３０ｓｅｃに変化させたもの、（ｅ）は、温度を１００℃に変化させたものである。なお、他の膜の条件は図１４、１５の実験に用いたサンプルと同様としている。
図１６の（ａ）〜（ｃ）までは良好な埋め込み性を示しており、水素濃度（水素分圧）やプラズマのパワーは埋め込み性に大きな影響を与えないことがわかる。しかし、処理時間が３０ｓｅｃと短くなった（ｄ）や、処理温度が１００℃と低くなった（ｅ）は、埋め込み性が劣化した。これは、水素ラジカル処理の処理時間が短すぎる場合や温度が低すぎる場合に、ＭｎＯｘ膜表面の還元が不十分になってＲｕ膜の成膜が不十分となるためであると考えられる。
水素ラジカル処理の際に供給されるガスとしては、水素ガスにＡｒガス等の不活性ガスを加えたものが好ましく、この際の水素濃度は１〜５０％が好ましい。また、水素ラジカル処理の処理圧力は、１０〜５００Ｐａが好ましく、２０〜１００Ｐａがより好ましい。
Ｈ２ラジカル還元処理後のＭｎが再び酸化されることを防止するために、Ｈ２ラジカル処置を行うためのチャンバーおよびウエハを搬送する搬送系の到達真空度を５×１０−８Ｔｏｒｒ以下とすることが好ましい。また、同様の目的で、Ｈ２ラジカル還元処理後、６０分以内に次のＲｕ膜の成膜を実施することが好ましい。
（Ｒｕ膜形成）
次に、被濡れ層としてのＲｕ膜２０６を形成する工程について説明する。
Ｒｕ膜２０６は、ルテニウムカルボニル（Ｒｕ３（ＣＯ）１２）を成膜原料として用いて熱ＣＶＤにより好適に形成することができる。これにより、高純度で薄いＲｕ膜を高ステップカバレッジで成膜することができる。Ｒｕ膜２０６は、ルテニウムカルボニル以外の他の成膜原料、例えば（シクロペンタジエニル）（２，４−ジメチルペンタジエニル）ルテニウム、ビス（シクロペンタジエニル）（２，４−メチルペンタジエニル）ルテニウム、（２，４−ジメチルペンタジエニル）（エチルシクロペンタジエニル）ルテニウム、ビス（２，４−メチルペンタジエニル）（エチルシクロペンタジエニル）ルテニウムのようなルテニウムのペンタジエニル化合物を用いたＣＶＤを用いて成膜することもできる。
ＲｕはＣｕに対する濡れ性が高いため、Ｃｕのための下地としてＲｕ膜を形成することにより、次のＰＶＤによるＣｕ膜形成の際に、良好なＣｕの移動性を確保することができ、トレンチやビアの開口を塞ぐオーバーハングを生じ難くすることができる。しかし、アズデポのＭｎＯｘ膜の上にＲｕ膜を成膜しても、Ｒｕの核形成密度が低いため、ＭｎＯｘ膜２０５の表面に、水素ラジカル処理を行い、ＭｎＯｘ膜の還元された表面にＲｕ膜を成膜する必要がある。このとき、上述したように、微細パターンであっても、良好な成膜性で良好な表面状態のＲｕ膜を成膜することが可能なように、ＭｎＯｘ膜の成膜条件および水素ラジカル処理の条件を規定する。
そして、適切な条件でＭｎＯｘ膜の成膜処理および水素ラジカル処理を行って良好な表面状態を形成した後、適切な条件でＲｕ−ＣＶＤを行うことにより、良好な表面状態のＲｕ膜を高ステップカバレッジで薄く均一に形成することができる。これにより、微細なトレンチやビア内にもボイドを発生させずに確実にＣｕまたはＣｕ合金を埋め込むことができる。また、Ｒｕ膜が薄いので、トレンチやビア内のＣｕまたはＣｕ合金の体積を大きくすることができ、Ｃｕ配線の電気抵抗値が高くなることを極力抑えることができる。
図１７は、上述したような好ましい条件でＭｎＯｘ膜の成膜および水素ラジカル処理を行った後にＣＶＤによりＲｕ膜を成膜した際の膜厚と膜表面のＨａｚｅ値との関係を示す図である。この図に示すように、ＣＶＤ−Ｒｕ膜の成膜初期段階においては、核の成長が主体となるため、Ｒｕ膜厚の増加にともなってＨａｚｅも増加する。核が成長して隣接する核どうしが繋がるようになると、Ｈａｚｅ値は極大値をとり、その後減少に転じる。隣接するＲｕ核が連結して連続膜になるとＨａｚｅ値は極小値をとり、その後はＲｕ膜の成長にともなってファセットも成長するため、膜厚の増加に従ってＨａｚｅは増加していく。Ｃｕの埋め込み性が良好になるためには、下地となるＣＶＤ−Ｒｕ膜が連続膜となり、Ｈａｚｅ値が小さくなることが必要であるが、そのようなＲｕ膜は、図１７においてＨａｚｅ値が極小値をとる膜厚よりも少し厚い程度の膜厚の膜であり、図１７の例ではＲｕ膜の膜厚が２．５〜４．１ｎｍと非常に薄い領域となる。なお、図１７はＲｕ−ＣＶＤ成膜温度が１７５℃の例であるが、Ｒｕ−ＣＶＤ成膜温度を少し高め（例えば１９５℃など）に設定することで、Ｒｕ膜の膜厚が１．８〜３．３ｎｍとさらに薄い領域においても、Ｈａｚｅ値が小さく、連続なＣＶＤ−Ｒｕ薄膜を得ることができる。すなわち、上述したような好ましい条件でＭｎＯｘ膜の成膜および水素ラジカル処理を行った後にＲｕ−ＣＶＤを行うことにより、表面性が良好（表面粗さが小さい）でかつ膜厚が１．８〜４．１ｎｍと薄い連続膜の理想的なＣＶＤ−Ｒｕ膜を成膜することが可能である。ＭｎＯｘ膜の成膜条件や水素ラジカル処理の条件が好ましい範囲から外れると、Ｒｕ膜の膜厚とＨａｚｅの関係は図１７のようにならず、例えば上方や右方にシフトしたような関係となり、表面状態が良好なＲｕ膜を薄い連続膜として形成することが困難となってしまう。
ＭｎＯｘ膜２０５の成膜条件および水素ラジカル処理の条件を上述のように好ましい範囲とした上で、Ｒｕ膜の成膜条件を適切に調整することにより所望のＲｕ膜を成膜することができるが、その際の条件は、成膜原料としてルテニウムカルボニル（Ｒｕ３（ＣＯ）１２）を用いて成膜温度（ウエハ温度）を１７０〜２３０℃の範囲としてＣＶＤを行うことが好ましい。この範囲であればＲｕ−ＣＶＤは反応律速となり得、表面状態が良好で面内均一性の高い膜を形成することができる。ただし、成膜温度が２０５℃を超えると、Ｒｕ供給系や処理容器の構造によってはウエハ全面で反応律速にならないことがあるため、より好ましい成膜温度範囲は１７５〜２０５℃である。また、Ｒｕ膜表面の平滑性をより良好に保つ観点から、成膜温度範囲は１９０〜２００℃が一層好ましく、１９５℃が特に好ましい。成膜温度１９５℃における成膜時間は７５〜１２０ｓｅｃ（Ｒｕ膜厚換算で２．５〜３．８ｎｍ）が好ましい。これは、ｃ軸方向の格子定数が０．４３ｎｍのＲｕに換算するとおおむね６〜９層に相当する。成膜時間７５ｓｅｃ程度でＲｕ膜の表面平滑性が良好になるが、この範囲内でＲｕ膜を厚めにしたほうがＣｕの埋め込み性が改善され、電気特性や配線形状が改善される。
表面平滑性の高いＲｕ膜が形成されることにより、Ｃｕの濡れ性が向上し、優れたＣｕ埋め込み性を実現することができる。
Ｒｕ膜成膜の際の好ましい温度を把握した実験について説明する。
ここでは、ＴＥＯＳを用いたＣＶＤにより成膜したＳｉＯ２膜上に、有機Ｍｎ化合物としてアミドアミノアルカン系マンガン化合物を用いて１３０℃のＡＬＤによりサイクル数２１サイクルとしてＭｎＯｘ膜を成膜し、水素濃度１０．６％、３００℃で水素ラジカル処理を行った後、１７５〜２０５℃の温度で種々の膜厚でルテニウムカルボニルを用いたＣＶＤによりＲｕ膜を成膜した。その際の各成膜温度におけるＲｕ膜の膜厚とＲｕ表面のＨａｚｅ値との関係を図１８に示す。この図に示すように、Ｒｕ膜の成膜温度が高いほどＲｕ膜表面のＨａｚｅ値が小さくなって表面平滑性が良好になることが確認された。
一方、Ｒｕ膜が薄膜化した際に、Ｒｕ膜成膜温度が２０５℃では、ウエハセンターの膜厚が薄く、外周の膜厚が厚いディッシュ状の膜厚プロファイルとなることが確認された。これは成膜温度が２０５℃では成膜温度が高すぎてウエハ全面で反応律速とならないためである。成膜温度が２００℃以下では面内の膜厚はほぼ均一であったが、１９５℃のほうがより均一性が高かった。
以上から、Ｒｕ膜の成膜温度が１９５℃および２００℃のときに、表面平滑性が良好で膜厚均一性の高いＲｕ膜が得られ、特に１９５℃のときに良好な結果が得られることが確認された。
なお、ＣＶＤによるＲｕ膜の成膜の際における圧力は１．３〜１３３Ｐａの範囲であることが好ましい。
（Ｃｕ膜形成）
次に、Ｃｕ系膜２０７を成膜する工程について説明する。
Ｃｕ系膜２０７は、上述したように、ドライプロセスであるＰＶＤにより成膜する。このとき、ウエハにイオンを引き込みながら成膜するｉＰＶＤを用いることが好ましい。
Ｃｕ系膜２０７を埋め込む際に、通常のＰＶＤ成膜の場合には、Ｃｕの凝集により、トレンチやビアの開口を塞ぐオーバーハングが生じやすいが、ｉＰＶＤを用い、ウエハに印加するバイアスパワーを調整して、Ｃｕイオンの成膜作用とプラズマ生成ガスのイオン（Ａｒイオン）によるエッチング作用とを制御することにより、Ｒｕ膜２０６上でＣｕまたはＣｕ合金を移動させてオーバーハングの生成を抑制することができ、狭い開口のトレンチやビアであっても良好な埋め込み性を得ることができる。このとき、Ｃｕの流動性を持たせて良好な埋め込み性を得る観点からＣｕがマイグレートする高温プロセス（６５〜４００℃）で行われることが好ましいが、その際の温度は２３０〜３５０℃が好ましく、３００℃付近が特に好ましい。このように高温プロセスでＰＶＤ成膜することにより、Ｃｕ結晶粒を成長させることができ、粒界散乱を小さくしてＣｕ配線の抵抗を低くすることができる。また、上述したように、Ｃｕ系膜２０７のための下地として、ＣｕやＣｕ合金に対する濡れ性が高いＲｕ膜２０６を良好な表面状態で薄く均一に設けることができるので、Ｒｕ膜上でＣｕやＣｕ合金が凝集せず流動し、微細な凹部においてもオーバーハングの生成を抑制することができ、ボイドを発生させずに確実にＣｕ系膜２０７（ＣｕまたはＣｕ合金）を埋め込むことができる。
なお、Ｃｕ系膜成膜時における処理容器内の圧力（プロセス圧力）は、０．１３３〜１３．３Ｐａが好ましく、４．６６〜１２．０Ｐａがより好ましい。
Ｃｕ系膜２０７としてＣｕ合金を用いる場合には、代表的なものとして、Ｃｕ−Ａｌ、Ｃｕ−Ｍｎを挙げることができる。また、他のＣｕ合金として、Ｃｕ−Ｍｇ、Ｃｕ−Ａｇ、Ｃｕ−Ｓｎ、Ｃｕ−Ｐｂ、Ｃｕ−Ｚｎ、Ｃｕ−Ｐｔ、Ｃｕ−Ａｕ、Ｃｕ−Ｎｉ、Ｃｕ−Ｃｏ、Ｃｕ−Ｔｉなどを用いることができる。
以上のように、本実施形態によれば、自己形成バリアとして薄く成膜できるＭｎＯｘ膜２０５をＡＬＤで形成し、その表面に水素ラジカル処理を施してＭｎＯｘ膜２０５の表面を還元した後、Ｒｕ膜２０６をＣＶＤで成膜し、その上にＣｕ系膜２０７を成膜して、トレンチ２０３やビア２０４にＣｕ系膜２０７を埋め込む際に、Ｒｕ膜２０６の核形成が促進されＲｕ膜２０６が平滑な表面状態となるように、ＭｎＯｘ膜の成膜条件（具体的にはＭｎＯｘ膜の膜厚（サイクル数）および成膜温度）、および水素ラジカル処理の条件（具体的には処理時間および処理温度）を規定するので、ＭｎＯｘ膜の上に良好な表面状態のＲｕ膜を所望の膜厚の連続膜として成膜することができ、良好な埋め込み性でＣｕ系膜を埋め込むことができる。
また、バリア膜としてＭｎＯｘ膜を用いることにより自己形成バリアとして薄く形成することができ、さらにＲｕ膜も薄く均一に形成することができるので、トレンチやビア等の凹部内のＣｕの体積を最大化することができ、Ｃｕ配線を低抵抗化することができる。しかも、Ｃｕを高温のｉＰＶＤで埋め込むため、Ｃｕ粒径を大きくすることができ、粒界散乱を小さくすることができるので、その点からもＣｕ配線の低抵抗化に寄与する。
さらに、ＭｎＯｘ膜のＡＬＤサイクル数を少なくして高シリケート比条件とすることにより、リーク特性等の電気特性が良好にすることができ、配線パターンの形状性を良好にすることができる。
＜実験例＞
次に、本実施形態の効果を確認した実験例について説明する。
（実験例１）
ここでは、シリコンウエハに低誘電率（Ｌｏｗ−ｋ）膜としてＳｉＯＣ膜を形成し、ライン／スペースが６０ｎｍ／６０ｎｍになるようなパターンでトレンチを形成した後、有機Ｍｎ化合物としてアミドアミノアルカン系マンガン化合物を用い、酸素含有ガスとしてＨ２Ｏ（水蒸気）を用いて、１３０℃で３０サイクルのＡＬＤによりＭｎＯｘ膜を成膜し（設定膜厚２．１ｎｍ）、リモートプラズマを用いて３００℃、３００ｓｅｃの水素ラジカル処理を行った後、ルテニウムカルボニルを用いて１７５℃、３００ｓｅｃのＣＶＤでＲｕ膜を成膜し（設定膜厚３．３ｎｍ）、３００℃のｉＰＶＤによりＣｕ膜を成膜して（設定膜厚１５０ｎｍ）、トレンチにＣｕを埋め込んだ。その際の断面のＴＥＭ写真を図１９に示す。この図に示すように、条件を適正化することにより、Ｒｕ膜が平滑な表面状態を有する薄い連続膜として形成することができ、極めて良好なＣｕ埋め込み性が得られることが確認された。
（実験例２）
ここでは、シリコンウエハに低誘電率（Ｌｏｗ−ｋ）膜としてＳｉＯＣ膜を形成し、ライン／スペースが６０ｎｍ／６０ｎｍになるようなパターンでトレンチを形成した後、有機Ｍｎ化合物としてアミドアミノアルカン系マンガン化合物を用い、酸素含有ガスとしてＨ２Ｏ（水蒸気）を用いて、１３０℃で２１サイクルまたは３０サイクルのＡＬＤによりＭｎＯｘ膜を成膜し（設定膜厚１．５ｎｍまたは２．１ｎｍ）、リモートプラズマを用いて３００℃または４００℃、３００ｓｅｃの水素ラジカル処理を行った後、ルテニウムカルボニルを用いて１９５℃、８０ｓｅｃまたは１２０ｓｅｃのＣＶＤでＲｕ膜を成膜し（設定膜厚２．９ｎｍまたは３．８ｎｍ）、３００℃のｉＰＶＤによりＣｕ膜を成膜して（設定膜厚１５０ｎｍ）、トレンチにＣｕを埋め込み、サンプルＡ、サンプルＢ、およびサンプルＣを作成した。各サンプルの条件は以下の通りである。
・サンプルＡ
ＭｎＯｘ膜のサイクル数：３０サイクル（設定膜厚：２．１ｎｍ）
水素ラジカル処理温度：３００℃
Ｒｕ膜成膜時間：１２０ｓｅｃ（設定膜厚：３．８ｎｍ）
・サンプルＢ
ＭｎＯｘ膜のサイクル数：３０サイクル（設定膜厚：２．１ｎｍ）
水素ラジカル処理温度：４００℃
Ｒｕ膜成膜時間：８０ｓｅｃ（設定膜厚：２．９ｎｍ）
・サンプルＣ
ＭｎＯｘ膜のサイクル数：２１サイクル（設定膜厚：１．５ｎｍ）
水素ラジカル処理温度：４００℃
Ｒｕ膜成膜時間：１２０ｓｅｃ（設定膜厚：３．８ｎｍ）
これらの断面のＴＥＭ写真を図２０に示す。この図に示すように、いずれも極めて良好なＣｕ埋め込み性が得られた。図２１は、図２０のサンプルＣの断面をさらに拡大したＴＥＭ写真であるが、Ｒｕ成膜温度を１９５℃にすることにより、実験例１よりもＲｕ膜表面の平滑性がさらに良好になり、さらに実験例１よりもシリケート比が高く、かつＲｕ膜が厚くなることにより、特に良好な埋め込み性が得られている。
（実験例３）
ここでは、シリコンウエハに層間絶縁膜としてＴＥＯＳを用いたＣＶＤによるＳｉＯ２膜を形成し、ライン／スペースが６０ｎｍ／６０ｎｍで電気特性用のパターンを形成した後、バリア膜としてアミドアミノアルカン系マンガン化合物を用いて１３０℃のＡＬＤによりＭｎＯｘ膜を形成し、水素濃度１０．６％で所定温度で２ｋＷのリモートプラズマにより３００ｓｅｃの水素ラジカル処理を行い、次いで、ルテニウムカルボニルを用いてＣＶＤによりＲｕ膜を成膜した。その後、３００℃のｉＰＶＤによりＣｕを埋め込み、さらにＣＭＰを行って、電気特性測定用Ｃｕ配線パターンを作製した。Ｃｕ配線の形成条件としては、以下の#１〜#６の６種類とした。
#１、#２は、いずれも
ＭｎＯｘ膜のサイクル数：３０サイクル（設定膜厚：２．１ｎｍ）
水素ラジカル処理温度：３００℃
Ｒｕ膜成膜温度：１７５℃
Ｒｕ膜成膜時間：３００ｓｅｃ（設定膜厚：２．７ｎｍ）
の同じ条件で作製したものである。また、#３〜#６は#１、#２に対してＲｕ膜の成膜条件を変化させ、一部はさらにＭｎＯｘ膜のサイクル数および水素ラジカル処理温度を変化させたものであり、具体的な作製条件は以下の通りである。
・#３
ＭｎＯｘ膜のサイクル数：３０サイクル（設定膜厚：２．１ｎｍ）
水素ラジカル処理温度：３００℃
Ｒｕ膜成膜温度：１９５℃
Ｒｕ膜成膜時間：８０ｓｅｃ（設定膜厚：２．９ｎｍ）
・#４
ＭｎＯｘ膜のサイクル数：３０サイクル（設定膜厚：２．１ｎｍ）
水素ラジカル処理温度：３００℃
Ｒｕ膜成膜温度：１９５℃
Ｒｕ膜成膜時間：１２０ｓｅｃ（設定膜厚：３．８ｎｍ）
・#５
ＭｎＯｘ膜のサイクル数：２１サイクル（設定膜厚：１．５ｎｍ）
水素ラジカル処理温度：４００℃
Ｒｕ膜成膜温度：１９５℃
Ｒｕ膜成膜時間：８０ｓｅｃ（設定膜厚：２．９ｎｍ）
・#６
ＭｎＯｘ膜のサイクル数：２１サイクル（設定膜厚：１．５ｎｍ）
水素ラジカル処理温度：４００℃
Ｒｕ膜成膜温度：１９５℃
Ｒｕ膜成膜時間：１２０ｓｅｃ（設定膜厚：３．８ｎｍ）
以上の#１〜#６について、配線抵抗（Ｒ）、電気容量（Ｃ）、Ｒ・Ｃ積、リーク電流をウエハ上の８９点において測定し、その平均値とばらつきを求めた。これらの結果を図２２〜２５に示す。
配線抵抗（Ｒ）については、図２２に示すように、#３〜#６は、#１、#２に比べ、ばらつき（面内分布）が小さい。また、#３〜#６の中では、ＭｎＯｘ膜のＡＬＤサイクル数を少なくするとともに水素ラジカル処理温度を４００℃と高くして高シリケート比にするか、Ｒｕ膜を３．８ｎｍと厚めにすることにより、配線抵抗のばらつきが小さくなり、特に、ＭｎＯｘ膜のＡＬＤサイクル数を少なくし、かつＲｕ膜を厚めにした#６において、配線抵抗のばらつきが小さかった。
電気容量（Ｃ）については、図２３に示すように、#１、#２は、ばらつきが大きかったが、#３〜#６は、#１および#２に比べ、ばらつき（面内分布）が大幅に改善している。また、配線抵抗と同様、ＭｎＯｘ膜を高シリケート比条件とするか、Ｒｕ膜を厚めにすることにより、配線抵抗のばらつきが小さくなり、特に、#６において、容量のばらつきが小さかった。
Ｒ・Ｃ積については、図２４に示すように、#１、#２は、ばらつきが大きかったが、#３〜#６は、#１および#２に比べ、ばらつき（面内分布）が大幅に改善している。Ｒ・Ｃ積についても、高シリケート比条件とするか、Ｒｕ膜を厚めにすることによりばらつきが小さくなり、特に、#６において、ばらつきが小さかった。#６のＲ・Ｃ積の値は従来のＴａＮ／Ｔａバリアを用いたＣｕ配線よりも良好な値となった。
リーク電流については、図２５に示すように、#３〜#６は、#１、#２に比べ、ばらつき（面内分布）が小さい。また、#３〜#６の中では、高シリケート比条件の#５、#６が、#３、#４に比べてリーク電流が改善している。
次に、#１、#３〜#６について電気特性測定用Ｃｕ配線パターンの平面形状をＳＥＭ観察した。その結果を図２６に示す。この図に示すように、#１は、Ｃｕ配線がぐらついて歪んだ状態、すなわちｗｉｇｇｌｉｎｇが生じた状態となっている。#３、#４もｗｉｇｇｌｉｎｇが生じているが、高シリケート比条件である#５、#６についてはｗｉｇｇｌｉｎｇが改善されている。
ライン／スペースが１００ｎｍ／１００ｎｍと太配線にした他は同様に#１〜#６の条件で電気特性測定用Ｃｕ配線パターンを作成して同様の試験を行ったところ、#１およびシリケート比が低い#３、#４はｗｉｇｇｌｉｎｇが生じた他、Ｃｕ配線に窪みや欠損（Ｈｏｌｌｏｗ Ｍｅｔａｌ）が生じたのに対し、高シリケート比である#５、#６はｗｉｇｇｌｉｎｇが改善され、特に高シリケート比かつＲｕ膜厚めの#６はＨｏｌｌｏｗ Ｍｅｔａｌも生じていなかった。また、太配線の場合は、シリケート比が低い条件またはＲｕ膜厚２．９ｎｍの条件では、本発明の範囲内でも電気特性にばらつきが生じることがあるが、Ｒｕ膜を厚めとすることにより、太配線の配線抵抗（Ｒ）、電気容量（Ｃ）の歩留まりが多少改善され、高シリケート比とすることで、太配線においてもリーク電流のばらつきを抑えることができる。これら両方を備える#６は１００ｎｍの太配線において、全ての電気特性が良好であった。
＜本発明の実施形態の実施に好適な成膜システム＞
次に、本発明の実施形態に係るＣｕ配線の製造方法の実施に好適な成膜システムについて説明する。図２７は本発明の実施形態に係るＣｕ配線の製造方法の実施に好適なＣｕ配線製造システムの概略構成を示すブロック図、図２８は図２７の成膜システムの主要部となるドライ成膜処理部１０１の一例を示す平面図、図２９は図２７の成膜システムの制御部１０４を示すブロック図である。
図２７に示すように、Ｃｕ配線製造システム１００は、デガス処理からＣｕ系膜成膜までを行うドライ成膜処理部１０１と、積み増しＣｕ層を形成するＣｕめっき処理部１０２と、ＣＭＰ処理を行うＣＭＰ処理部１０３と、このＣｕ配線製造システム１００の各構成部を制御するための制御部１０４と、ドライ成膜処理部１０１とＣｕめっき処理部１０２との間でウエハＷを収容したキャリアＣを搬送する第１のキャリア搬送装置１０５と、Ｃｕめっき処理部１０２とＣＭＰ処理部１０３との間でウエハＷを収容したキャリアを搬送する第２のキャリア搬送装置１０６とを有している。
図２８に示すように、ドライ成膜処理部１０１は、デガス処理、ＭｎＯｘ膜の成膜、および水素ラジカル処理を行うための第１の処理セクション１０と、Ｒｕ膜の成膜およびＣｕ系膜の成膜のための第２の処理セクション２０と、搬入出セクション３０とを有している。
第１の処理セクション１０は、第１の真空搬送室１１と、この第１の真空搬送室１１の壁部に接続された、４つのＭｎＯｘ膜成膜装置１２ａ，１２ｂ，１２ｃ，１２ｄ、デガス室１３、および水素ラジカル処理装置１４とを有している。水素ラジカル処理装置１４はウエハＷのデガス処理も行えるようになっている。また、第１の真空搬送室１１のデガス室１３と水素ラジカル処理装置１４との間の壁部には、第１の真空搬送室１１と後述する第２の真空搬送室２１との間でウエハＷの受け渡しを行う受け渡し室１５が接続されている。
ＭｎＯｘ膜成膜装置１２ａ，１２ｂ，１２ｃ，１２ｄ、デガス室１３、水素ラジカル処理装置１４、および受け渡し室１５は、第１の真空搬送室１１の各辺にゲートバルブＧを介して接続され、これらは対応するゲートバルブＧの開閉により、第１の真空搬送室１１に対して連通・遮断される。
第１の真空搬送室１１内は所定の真空雰囲気に保持されるようになっており、その中には、ウエハＷを搬送する第１の搬送機構１６が設けられている。この第１の搬送機構１６は、第１の真空搬送室１１の略中央に配設されており、回転および伸縮可能な回転・伸縮部１７と、その先端に設けられたウエハＷを支持する２つの支持アーム１８ａ，１８ｂとを有する。第１の搬送機構１６は、ウエハＷをＭｎＯｘ膜成膜装置１２ａ，１２ｂ，１２ｃ，１２ｄ、デガス室１３、水素ラジカル処理装置１４、および受け渡し室１５に対して搬入出する。
第２の処理セクション２０は、第２の真空搬送室２１と、この第２の真空搬送室２１の対向する壁部に接続された、Ｒｕ膜成膜装置２２およびＣｕ系膜成膜装置２３とを有している。
第２の真空搬送室２１の第１の処理セクション１０側の２つの壁部には、それぞれ上記デガス室１３および水素ラジカル処理装置１４が接続され、デガス室１３と水素ラジカル処理装置１４との間の壁部には、上記受け渡し室１５が接続されている。すなわち、デガス室１３、水素ラジカル処理装置１４および受け渡し室１５は、いずれも第１の真空搬送室１１と第２の真空搬送室２１との間に設けられ、受け渡し室１５の両側にデガス室１３および水素ラジカル処理装置１４が配置されている。さらに、第２の真空搬送室２１の搬入出セクション３０側の２つの壁部には、それぞれ大気搬送および真空搬送可能なロードロック室２４ａ，２４ｂが接続されている。
Ｒｕ膜成膜装置２２、Ｃｕ系膜成膜装置２３、デガス室１３、水素ラジカル処理装置１４、およびロードロック室２４ａ，２４ｂは、第２の真空搬送室２１の各壁部にゲートバルブＧを介して接続され、これらは対応するゲートバルブを開放することにより第２の真空搬送室２１と連通され、対応するゲートバルブＧを閉じることにより第２の真空搬送室２１から遮断される。また、受け渡し室１５はゲートバルブを介さずに第２の真空搬送室２１に接続されている。
第２の真空搬送室２１内は所定の真空雰囲気に保持されるようになっており、その中には、Ｒｕ膜成膜装置２２、Ｃｕ系膜成膜装置２３、デガス室１３、水素ラジカル処理装置１４、ロードロック室２４ａ，２４ｂ、および受け渡し室１５に対してウエハＷの搬入出を行う第２の搬送機構２６が設けられている。この第２の搬送機構２６は、第２の真空搬送室２１の略中央に配設されており、回転および伸縮可能な回転・伸縮部２７を有し、その回転・伸縮部２７の先端にウエハＷを支持する２つの支持アーム２８ａ，２８ｂが設けられており、これら２つの支持アーム２８ａ，２８ｂは互いに反対方向を向くように回転・伸縮部２７に取り付けられている。
搬入出セクション３０は、上記ロードロック室２４ａ，２４ｂを挟んで第２の処理セクション２０と反対側に設けられており、ロードロック室２４ａ，２４ｂが接続される大気搬送室３１を有している。大気搬送室３１の上部には清浄空気のダウンフローを形成するためのフィルター（図示せず）が設けられている。ロードロック室２４ａ，２４ｂと大気搬送室３１との間の壁部にはゲートバルブＧが設けられている。大気搬送室３１のロードロック室２４ａ，２４ｂが接続された壁部と対向する壁部には、被処理基板としてのウエハＷを収容するキャリアＣを接続する２つの接続ポート３２，３３が設けられている。また、大気搬送室３１の側面にはウエハＷのアライメントを行うアライメント室３４が設けられている。大気搬送室３１内には、キャリアＣに対するウエハＷの搬入出およびロードロック室２４ａ，２４ｂに対するウエハＷの搬入出を行う大気搬送用搬送機構３６が設けられている。この大気搬送用搬送機構３６は、２つの多関節アームを有しており、キャリアＣの配列方向に沿ってレール３８上を走行可能となっていて、それぞれの先端のハンド３７上にウエハＷを載せてその搬送を行うようになっている。
Ｃｕめっき処理部１０２は、Ｃｕめっき装置およびそれに付随するアニール装置等からなっており、ＣＭＰ処理部１０３は、ＣＭＰ装置およびそれに付随する装置からなっている。
制御部１０４は、図２９に示すように、ドライ成膜処理部１０１、Ｃｕめっき処理部１０２、ＣＭＰ処理部１０３の各構成部、ならびに第１および第２のキャリア搬送装置１０５，１０６の制御を実行するマイクロプロセッサ（コンピュータ）からなるプロセスコントローラ４１と、オペレータがＣｕ配線製造システム１００を管理するためにコマンドの入力操作等を行うキーボードや、Ｃｕ配線製造システム１００の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース４２と、Ｃｕ配線製造システム１００で実行される処理をプロセスコントローラ４１の制御にて実現するための制御プログラムや、各種データ、および処理条件に応じて処理装置の各構成部に処理を実行させるためのプログラムすなわち処理レシピが格納された記憶部４３とを備えている。なお、ユーザーインターフェース４２および記憶部４３はプロセスコントローラ４１に接続されている。
上記レシピは記憶部４３の中の記憶媒体４３ａに記憶されている。記憶媒体は、ハードディスクであってもよいし、ＣＤＲＯＭ、ＤＶＤ等の可搬性ディスクや、フラッシュメモリ等の半導体メモリであってもよい。また、他の装置から、例えば専用回線を介してレシピを適宜伝送させるようにしてもよい。
そして、必要に応じて、ユーザーインターフェース４２からの指示等にて任意のレシピを記憶部４３の記憶媒体４３ａから呼び出してプロセスコントローラ４１に実行させることで、プロセスコントローラ４１の制御下で、Ｃｕ配線製造システム１００での所望の処理が行われる。
次に、このようなＣｕ配線製造システム１００の動作について説明する。
エッチングおよびアッシング後のウエハが収容されたキャリアＣがドライ成膜処理部１０１に搬送され、所定位置にセットされる。そしてキャリアＣから大気搬送用搬送機構３６によりトレンチやビアなどの凹部を有する所定パターンが形成されたウエハＷを取り出し、アライメント室３４でアライメントを行った後、ロードロック室２４ａまたは２４ｂに搬送する。そのロードロック室を第２の真空搬送室２１と同程度の真空度に減圧した後、第２の搬送機構２６によりロードロック室のウエハＷを取り出し、第２の真空搬送室２１を介してデガス室１３に搬送し、ウエハＷのデガス処理を行う。その後、第１の搬送機構１６によりデガス室１３のウエハＷを取り出し、第１の真空搬送室１１を介してＭｎＯｘ膜成膜装置１２ａ、１２ｂ、１２ｃ、１２ｄのいずれかに搬入し、上述したような自己形成バリア膜を形成するためのＭｎＯｘ膜を成膜する。
ＭｎＯｘ膜の形成後、第１の搬送機構１６によりウエハＷを取り出し、水素ラジカル処理装置１４に搬送し、ＭｎＯｘ膜表面の水素ラジカル処理を行う。その後、第２の搬送機構２６により水素ラジカル処理装置１４からウエハＷを取り出し、第２の真空搬送室を介してＲｕ膜成膜装置２２に搬送し、上述したようなＲｕ膜を被濡れ層として成膜する。Ｒｕ膜成膜後、第２の搬送機構２６によりＲｕ膜成膜装置２２からウエハＷを取り出し、Ｃｕ系膜成膜装置２３に搬送し、ｉＰＶＤにより上述したようなＣｕ系膜を成膜してトレンチやビアなどの凹部へのＣｕ系膜（ＣｕまたはＣｕ合金）の埋め込みを行う。なお、受け渡し室１５は、ウエハＷを一時的に保持するバッファとして用いることができる。
Ｃｕ系膜の形成後、第２の搬送機構２６によりウエハＷをロードロック室２４ａまたは２４ｂに搬送し、そのロードロック室を大気圧に戻した後、大気搬送用搬送機構３６によりＣｕ系膜が形成されたウエハＷを取り出し、キャリアＣに戻す。このような処理をキャリア内のウエハＷの数の分だけ繰り返す。
その後、Ｃｕ系膜成膜まで終了したウエハＷが収容されたキャリアＣを第１のキャリア搬送装置１０５によりＣｕめっき処理部１０２へ搬送し、Ｃｕ系膜まで成膜したウエハＷに積み増しＣｕ層をＣｕめっきで形成し、次いでアニールを行う。
その後、積み増しＣｕ層の形成まで終了したウエハＷが収容されたキャリアＣを第２のキャリア搬送装置１０６によりＣＭＰ処理部１０３へ搬送し、ＣＭＰ処理を行う。
Ｃｕ配線製造システム１００によれば、エッチング／アッシング後のウエハに対し、デガスからＣＭＰ処理までを一括して行うことができる。また、ドライ成膜処理部１０１では、エッチングおよびアッシング後のウエハに対し、大気開放することなく真空中でデガス処理、ＭｎＯｘ膜成膜処理、水素ラジカル処理、Ｒｕ膜成膜処理、Ｃｕ系膜成膜処理を行うので、これらの工程中での膜の酸化を防止することができ、高性能のＣｕ配線を製造することができる。
［ｉＰＶＤ装置］
次に、上記Ｃｕ配線製造システム１００においてＣｕ系膜成膜装置２３に好適に用いることができるｉＰＶＤ装置についてＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）型プラズマスパッタ装置を例にとって説明する。図３０は、ＩＣＰ型プラズマスパッタ装置を示す断面図である。
図３０に示すように、このＰＶＤ装置は、アルミニウム等の金属からなる接地された処理容器６１を有しており、処理容器６１の底部６２には排気口６３およびガス導入口６７が設けられている。排気口６３には排気管６４が接続されており、排気管６４には圧力調整を行うスロットルバルブ６５および真空ポンプ６６が接続されている。また、ガス導入口６７にはガス供給配管６８が接続されており、ガス供給配管６８には、Ａｒガス等のプラズマ励起用ガスや他の必要なガス例えばＮ２ガス等を供給するためのガス供給源６９が接続されている。また、ガス供給配管６８には、ガス流量制御器、バルブ等よりなるガス制御部７０が介装されている。
処理容器６１内には、被処理基板であるウエハＷを載置するための載置機構７２が設けられる。この載置機構７２は、円板状に成形された載置台７３と、この載置台７３を支持する中空筒体状の支柱７４とを有している。載置台７３は、例えばアルミニウム合金等の導電性材料よりなり、支柱７４を介して接地されている。載置台７３の中には冷却ジャケット７５が設けられており、その中に冷媒が供給されて載置台を冷却するようになっている。また、載置台７３内には冷却ジャケット７５の上に絶縁材料で被覆された抵抗ヒーター９７が埋め込まれている。そして、冷却ジャケット７５への冷媒の供給および抵抗ヒーター９７への給電を制御することにより、ウエハ温度を所定の温度に制御できるようになっている。
載置台７３の上面側には、誘電体部材７６ａの中に電極７６ｂが埋め込まれて構成されたウエハＷを静電吸着するための静電チャック７６が設けられている。また、支柱７４の下部は、処理容器６１の底部６２の中心部に形成された挿通孔７７を貫通して下方へ延びている。支柱７４は昇降機構（図示せず）により昇降可能となっており、これにより載置機構７２の全体が昇降される。
支柱７４を囲むように、伸縮可能な金属ベローズ７８が設けられている。金属ベローズ７８の上端は載置台７３の下面に接合され、また下端は処理容器６１の底部６２の上面に接合されており、処理容器６１内の気密性を維持しつつ載置機構７２の昇降移動を許容するようになっている。
底部６２には、上方に向けて例えば３本（２本のみ図示）の支持ピン７９が垂直に設けられており、また、この支持ピン７９に対応させて載置台７３にピン挿通孔８０が形成されており、載置台７３を降下させた際に、ピン挿通孔８０を貫通した支持ピン７９の上端部でウエハＷを受けて、そのウエハＷを外部より侵入する搬送アーム（図示せず）との間で移載することが可能となっている。処理容器６１の下部側壁には、搬送アームを侵入させるために搬出入口８１が設けられ、この搬出入口８１には、開閉可能になされたゲートバルブＧが設けられている。
上述した静電チャック７６の電極７６ｂには、給電ライン８２を介してチャック用電源８３が接続されており、このチャック用電源８３から電極７６ｂに直流電圧を印加することにより、ウエハＷが静電力により吸着保持される。また給電ライン８２にはバイアス用高周波電源８４が接続されており、給電ライン８２を介して静電チャック７６の電極７６ｂに対してバイアス用の高周波電力を供給し、ウエハＷにバイアス電力が印加されるようになっている。この高周波電力の周波数は、４００ｋＨｚ〜６０ＭＨｚが好ましく、例えば１３．５６ＭＨｚが採用される。
一方、処理容器６１の天井部には、誘電体からなる透過板８６がシール部材８７を介して気密に設けられている。そして、この透過板８６の上部に、処理容器６１内の処理空間Ｓにプラズマ励起用ガスをプラズマ化してプラズマを発生するためのプラズマ発生源８８が設けられる。
プラズマ発生源８８は、透過板８６に対応して設けられた誘導コイル９０を有しており、この誘導コイル９０には、プラズマ発生用の例えば１３．５６ＭＨｚの高周波電源９１が接続されて、透過板８６を介して処理空間Ｓに高周波電力が導入され誘導電界を形成するようになっている。
透過板８６の直下には、導入された高周波電力を拡散させる金属製のバッフルプレート９２が設けられる。このバッフルプレート９２の下方には、上記処理空間Ｓの上部側方を囲むようにして例えば断面が内側に向けて傾斜した環状（截頭円錐殻状）をなすＣｕまたはＣｕ合金からなるターゲット９３が設けられており、このターゲット９３にはＡｒイオンを引きつけるための直流電力を印加するターゲット用の電圧可変の直流電源９４が接続されている。なお、直流電源に代えて交流電源を用いてもよい。
また、ターゲット９３の外周側には、磁石９５が設けられている。ターゲット９３はプラズマ中のＡｒイオンによりスパッタされ、ＣｕまたはＣｕ合金が放出されるとともに、これらの多くはプラズマ中を通過する際にイオン化される。
またこのターゲット９３の下部には、処理空間Ｓを囲むようにして例えばアルミニウムや銅よりなる円筒状の保護カバー部材９６が設けられている。この保護カバー部材９６は接地されている。保護カバー部材９６の内側の端部は、載置台７３の外周側を囲むようにして設けられている。
このように構成されるＰＶＤ装置においては、ウエハＷを処理容器６１内へ搬入し、このウエハＷを載置台７３上に載置して静電チャック７６により吸着し、制御部１０４の制御下で以下の動作が行われる。このとき、載置台７３は、熱電対（図示せず）で検出された温度に基づいて、冷却ジャケット７５への冷媒の供給および抵抗ヒーター９７への給電を制御することにより温度制御される。
まず、真空ポンプ６６を動作させることにより所定の真空状態にされた処理容器６１内に、ガス制御部７０を操作して所定流量でＡｒガスを流しつつスロットルバルブ６５を制御して処理容器６１内を所定の真空度に維持する。その後、可変直流電源９４から直流電力をターゲット９３に印加し、さらにプラズマ発生源８８の高周波電源９１から誘導コイル９０に高周波電力（プラズマ電力）を供給する。一方、バイアス用高周波電源８４から静電チャック７６の電極７６ｂに対して所定のバイアス用の高周波電力を供給する。
これにより、処理容器６１内においては、誘導コイル９０に供給された高周波電力によりアルゴンプラズマが形成されてアルゴンイオンが生成され、これらイオンはターゲット９３に印加された直流電圧に引き寄せられてターゲット９３に衝突し、このターゲット９３がスパッタされて粒子が放出される。この際、ターゲット９３に印加する直流電圧により放出される粒子の量が最適に制御される。
また、スパッタされたターゲット９３からの粒子はプラズマ中を通る際に多くはイオン化され、イオン化されたものと電気的に中性な中性原子とが混在する状態となって下方向へ飛散して行く。このとき、この処理容器６１内の圧力をある程度高くし、これによりプラズマ密度を高めることにより、粒子を高効率でイオン化することができる。この時のイオン化率は高周波電源９１から供給される高周波電力により制御される。
イオンは、バイアス用高周波電源８４から静電チャック７６の電極７６ｂに印加されたバイアス用の高周波電力によりウエハＷ面上に形成される厚さ数ｍｍ程度のイオンシースの領域に入ると、強い指向性をもってウエハＷ側に加速するように引き付けられてウエハＷに堆積する。これにより、Ｃｕ系膜の成膜処理が行われる。
Ｃｕ膜成膜の際には、ウエハ温度を高く（６５〜４００℃）設定するとともに、バイアス用高周波電源８４から静電チャック７６の電極７６ｂに対して印加されるバイアスパワーを調整してＣｕの成膜とＡｒによるエッチングを調整して、Ｃｕの流動性を良好にすることにより、開口が狭いトレンチやビアであっても良好な埋め込み性でＣｕを埋め込むことができる。
［ＡＬＤ装置］
次に、上記Ｃｕ配線製造システム１００に用いられるＭｎＯｘ膜成膜装置１２ａ，１２ｂ，１２ｃ，１２ｄに好適に用いることができるＡＬＤ装置について説明する。図３１は、ＡＬＤ装置の一例を示す断面図であり、ＡＬＤによりＭｎＯｘ膜を成膜するものである。なお、このＡＬＤ装置は、ＣＶＤ装置としてＲｕ膜成膜装置２２に用いることも可能である。
図３１に示すように、このＡＬＤ装置は処理容器１１０を有する。処理容器１１０内にはウエハＷを水平に載置するための載置台１１１が設けられている。載置台１１１内にはウエハの温調手段となるヒーター１１１ａが設けられている。また、載置台１１１には昇降機構１１１ｂにより昇降自在な３本の昇降ピン１１１ｃ（２本のみ図示）が設けられており、この昇降ピン１１１ｃを介してウエハ搬送手段（図示せず）と載置台１１１との間でウエハＷの受け渡しが行われる。
処理容器１１０の底部には排気管１１２の一端側が接続され、この排気管１１２の他端側には真空ポンプ１１３が接続されている。処理容器１１０の側壁には、ゲートバルブＧにより開閉される搬送口１１４が形成されている。
処理容器１１０の天井部には載置台１１１に対向するガスシャワーヘッド１１５が設けられている。ガスシャワーヘッド１１５はガス室１１５ａを備え、ガス室１１５ａに供給されたガスは複数設けられたガス吐出孔１１５ｂから処理容器１１０内に供給される。
ガスシャワーヘッド１１５には、マンガン化合物含有ガスをガス室１１５ａに導入するためのマンガン化合物ガス供給配管系１１６が接続される。マンガン化合物ガス供給配管系１１６は、ガス供給路１１６ａを備え、ガス供給路１１６ａの上流側には、バルブ１１６ｂ、マンガン化合物ガス供給源１１７、マスフローコントローラ１１６ｃが接続されている。マンガン化合物ガス供給源１１７からは、マンガン化合物含有ガスがバブリング法により供給される。バブリングのためのキャリアガスとしてはＡｒガス等を用いることができる。このキャリアガスはパージガスとしても機能する。
さらに、ガスシャワーヘッド１１５には、酸素含有ガスをガス室１１５ａに導入するための酸素含有ガス供給配管系１１８が接続される。酸素含有ガス供給配管系１１８もまたガス供給路１１８ａを備えており、ガス供給路１１８ａの上流側に、バルブ１１８ｂ、マスフローコントローラ１１８ｃを介して酸素含有ガス供給源１１９が接続されている。酸素含有ガス供給源１１９からは、酸素含有ガスとして、例えば、Ｈ２Ｏガス、Ｎ２Ｏガス、ＮＯ２ガス、ＮＯガス、Ｏ２ガス、Ｏ３ガス等が供給される。なお、酸素含有ガス供給配管系１１８は、Ａｒガス等をパージガスとして供給可能となっている。
なお、本実施形態においては、マンガン化合物含有ガスと酸素含有ガスとがガスシャワーヘッド１１５のガス室１１５ａを共有する構成となっており、ガス吐出孔１１５ｂから処理容器１１０内に交互に供給されるようになっているが、これに限らず、ガスシャワーヘッド１１５においてマンガン化合物含有ガス専用のガス室と酸素含有ガス専用のガス室とが独立して設けられ、マンガン化合物含有ガスと酸素含有ガスとが別々に処理容器１１０内に供給されるようになっていてもよい。
このように構成されるＡＬＤ装置においては、搬送口１１４からウエハＷを処理容器１１０内に搬送して、所定温度に温調された載置台１１１に載置する。そして、チャンバー１１０内を所定の圧力に調整しつつ、マンガン化合物ガス供給配管系１１６からのマンガン化合物含有ガスの供給と、酸素含有ガス供給配管系１１８からの酸素含有ガスの供給とを、処理容器１１０内のパージを挟んで複数回繰り返すＡＬＤ法により、所定の膜厚のＭｎＯｘ膜を成膜する。成膜終了後、搬送口１１４から処理後のウエハＷを搬出する。
［水素ラジカル処理装置］
次に、上記Ｃｕ配線製造システム１００に用いられる水素ラジカル処理装置の一例について説明する。
図３２は、水素ラジカル処理装置の一例を示す断面図であり、リモートプラズマ処理により処理容器内に水素ラジカルを生成するものを例にとって説明する。
図３２に示すように、この水素ラジカル処理装置は、例えばアルミニウム等により筒体に形成された水素ラジカル処理を行うための処理容器１４１と、処理容器１４１の上方に設けられた誘電体からなる円筒状のベルジャー１４２とを有している。ベルジャー１４２は処理容器１４１よりも小径であり、処理容器１４１の壁部とベルジャー１４２の壁部とは気密に形成され、それらの内部が連通している。
処理容器１４１の内部には、ウエハＷを載置する例えばＡｌＮ等のセラミックスからなる載置台１４３が配置されており、この載置台１４３内にはヒーター１４４が設けられている。このヒーター１４４はヒーター電源（図示せず）から給電されることにより発熱する。載置台１４３には、ウエハ搬送用の３本のウエハ支持ピン（図示せず）が載置台１４３の表面に対して突没可能に設けられている。
処理容器１４１の底部には、排気口１５１が設けられており、この排気口１５１には排気管１５２が接続されている。排気管１５２には圧力調整を行うスロットルバルブ１５３および真空ポンプ１５４が接続されており、処理容器１４１およびベルジャー１４２内が真空引き可能となっている。一方、処理容器１４１の側壁には、ウエハ搬出入口１６１が形成されており、ウエハ搬出入口１６１はゲートバルブＧにより開閉可能となっている。そして、ゲートバルブＧを開放した状態でウエハＷの搬入出が行われる。
ベルジャー１４２の天壁中央には、ガス導入口１７１が形成されている。ガス導入口１７１にはガス供給配管１７２が接続されており、ガス供給配管１７２には水素ラジカル処理のために用いられる水素ガスや不活性ガス等を供給するためのガス供給源１７３が接続されている。また、ガス供給配管１７２には、ガス流量制御器、バルブ等よりなるガス制御部１７４が介装されている。
ベルジャー１４２の周囲には、アンテナとしてコイル１８１が巻回されている。コイル１８１には高周波電源１８２が接続されている。そして、ベルジャー１４２内に水素ガスおよび不活性ガスを供給しつつコイル１８１に高周波電力が供給されることにより、ベルジャー１４２内に誘導結合プラズマが生成され、処理容器１４１内でウエハＷのＭｎＯｘ膜に対して水素プラズマ処理が施される。
このように構成される水素ラジカル処理装置においては、ゲートバルブＧを開けて、ウエハＷを載置台１４３上に載置した後、ゲートバルブＧを閉じ、処理容器１４１およびベルジャー１４２内を真空ポンプ１５４により排気してスロットルバルブ１５３によって処理容器１４１およびベルジャー１４２内を所定の圧力に調整するとともに、ヒーター１４４により載置台１４３上のウエハＷを所定温度に加熱する。そして、ガス供給源１７３からガス供給配管１７２およびガス供給口１７１を介して処理容器１４１内に水素ラジカル処理のために用いられる水素ガスや不活性ガス等を供給するとともに、高周波電源１８２からコイル１８１に高周波電力を供給することにより、ベルジャー１４２内に水素ガスや不活性ガス等が励起されて誘導結合プラズマが生成され、その誘導結合プラズマが処理容器１４１内に導入される。そして、生成したプラズマ中の水素ラジカルにより、ウエハＷのＭｎＯｘ膜に対して水素プラズマ処理が施される。
＜他の適用＞
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されることなく種々変形可能である。例えば、ドライ成膜処理部としては、Ｃｕ系膜成膜までを図２８のような一体となった処理部で行うものに限らず、デガス処理からＭｎＯｘ膜成膜処理までの部分と、水素ラジカル処理からＲｕ膜成膜処理、Ｃｕ系膜成膜処理に至るまでの処理部に分かれていてもよい。ＭｎＯｘ膜成膜後にウエハを大気に開放したとしても、水素ラジカル処理によりその影響をリセットすることが可能なためである。
また、上記実施形態では、トレンチとビアとを有するウエハに本発明の方法を適用した例を示したが、トレンチのみを有する場合でも、ビアのみを有する場合でも本発明を適用できることはいうまでもない。また、シングルダマシン構造、デュアルダマシン構造の他、三次元実装構造等、種々の構造のデバイスにおけるＣｕ配線の製造に適用することができる。
さらに、上記実施形態では、被処理基板として半導体ウエハを例にとって説明したが、半導体ウエハにはシリコンのみならず、ＧａＡｓ、ＳｉＣ、ＧａＮなどの化合物半導体も含まれ、さらに、半導体ウエハに限定されず、液晶表示装置等のＦＰＤ（フラットパネルディスプレイ）に用いるガラス基板や、セラミック基板等にも本発明を適用することができることはもちろんである。
１２ａ，１２ｂ，１２ｃ，１２ｄ；ＭｎＯｘ膜成膜装置
１３；デガス室
１４；水素ラジカル処理装置
２２；Ｒｕ膜成膜装置
２３；Ｃｕ系膜成膜装置
１００；Ｃｕ配線製造システム
１０１；ドライ成膜処理部
１０２；Ｃｕめっき処理部
１０３；ＣＭＰ処理部
１０４；制御部
２０１；下部構造
２０２；層間絶縁膜
２０３；トレンチ
２０４；ビア
２０５；ＭｎＯｘ膜
２０６；Ｒｕ膜
２０７；Ｃｕ系膜
２０８；積み増しＣｕ層
２０９；Ｃｕ配線
Ｗ；半導体ウエハ（基板）

Claims (12)

  1. 表面に所定パターンの凹部が形成された層間絶縁膜を有する基板に対し、前記凹部を埋めるＣｕ配線を製造するＣｕ配線の製造方法であって、
    少なくとも前記凹部の表面に、前記層間絶縁膜との反応で自己形成バリア膜となるＭｎＯｘ膜をＡＬＤにより形成する工程と、
    前記ＭｎＯｘ膜の表面に水素ラジカル処理を施して前記ＭｎＯｘ膜の表面を還元する工程と、
    前記水素ラジカル処理が施されて表面が還元されたＭｎＯｘ膜の表面にＲｕ膜をＣＶＤにより形成する工程と、
    その後、Ｒｕ膜の上にＣｕ系膜をＰＶＤにより形成して前記凹部内に前記Ｃｕ系膜を埋め込む工程とを有し、
    前記Ｒｕ膜を成膜する際に、核形成が促進され、かつ表面平滑性が高い状態でＲｕ膜が成膜されるように、前記ＭｎＯｘ膜の成膜条件および前記水素ラジカル処理の条件を規定して、前記ＭｎＯｘ膜を成膜する工程および前記ＭｎＯｘ膜を還元する工程を連続で行い、
    前記ＭｎＯｘ膜の成膜条件は、基板を配置した処理容器内に、マンガン化合物ガスおよび酸素含有ガスを、前記処理容器内のパージを挟んで交互に供給するＡＬＤサイクルにより成膜を行い、その際のサイクル数が１９〜３１回であり、前記ＭｎＯｘ膜の膜厚が１．３〜２．２ｎｍであり、基板温度が、前記マンガン化合物の熱分解温度よりも低い温度である１３０〜１８０℃であり、
    前記水素ラジカル処理の条件は、基板温度が３００〜４００℃、処理期間が１００ｓｅｃ以上であることを特徴とするＣｕ配線の製造方法。
  2. 前記ＭｎＯｘ膜の一部が、成膜の際の熱およびその後の処理の熱によりマンガンシリケートとなり、残存するＭｎＯｘ膜とマンガンシリケート膜の合計膜厚に対する前記マンガンシリケート膜の膜厚の比が３０％以上であることを特徴とする請求項１に記載のＣｕ配線の製造方法。
  3. 前記マンガン化合物がシクロペンタジエニル系マンガン化合物、アミジネート系マンガン化合物、およびアミドアミノアルカン系マンガン化合物のうちのいずれかであることを特徴とする請求項１または請求項２に記載のＣｕ配線の製造方法。
  4. 前記水素ラジカル処理は、水素ガスを含むガスのプラズマより派生したラジカルを前記基板に供給することにより行われることを特徴とする請求項１から請求項３のいずれか１項に記載のＣｕ配線の製造方法。
  5. 前記ＡＬＤサイクル数および前記ＭｎＯｘ膜の膜厚は、Ｒｕが成膜されるきっかけとなる核密度が高くなるように設定されることを特徴とする請求項１に記載のＣｕ膜の製造方法。
  6. 前記ＭｎＯｘ膜の前記核密度は、前記水素ラジカル処理の温度で変化しないことを特徴とする請求項５に記載のＣｕ膜の製造方法。
  7. 前記Ｒｕ膜の表面のラフネス値は、前記ＭｎＯｘ膜の水素ラジカル処理の温度が高いほど低下することを特徴とする請求項６に記載のＣｕ膜の製造方法。
  8. 前記Ｒｕ膜を形成する際に、成膜原料としてルテニウムカルボニルを用い、基板温度を１７０〜２３０℃にし、前記Ｒｕ膜の膜厚を１．５〜４．５ｎｍの範囲とすることを特徴とする請求項１から請求項７のいずれか１項に記載のＣｕ配線の製造方法。
  9. 前記Ｒｕ膜を形成する際に、基板温度を１９０〜２００℃にすることを特徴とする請求項８に記載のＣｕ配線の製造方法。
  10. 前記Ｒｕ膜の膜厚は、２．５〜３．８ｎｍであることを特徴とする請求項９に記載のＣｕ配線の製造方法。
  11. 前記Ｃｕ系膜の形成は、イオン化ＰＶＤにより基板温度を２３０〜３５０℃にして形成されることを特徴とする請求項１から請求項１０のいずれか１項に記載のＣｕ配線の製造方法。
  12. コンピュータ上で動作し、Ｃｕ配線製造システムを制御するためのプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、請求項１から請求項１１のいずれかのＣｕ配線の製造方法が行われるように、コンピュータに前記Ｃｕ配線製造システムを制御させることを特徴とする記憶媒体。
JP2016000490A 2015-03-16 2016-01-05 Ｃｕ配線の製造方法 Active JP6584326B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160029686A KR20160111333A (ko) 2015-03-16 2016-03-11 구리 배선의 제조 방법
US15/072,165 US10096548B2 (en) 2015-03-16 2016-03-16 Method of manufacturing Cu wiring
KR1020180064736A KR102103072B1 (ko) 2015-03-16 2018-06-05 구리 배선의 제조 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015051626 2015-03-16
JP2015051626 2015-03-16

Publications (2)

Publication Number Publication Date
JP2016174141A JP2016174141A (ja) 2016-09-29
JP6584326B2 true JP6584326B2 (ja) 2019-10-02

Family

ID=57009286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016000490A Active JP6584326B2 (ja) 2015-03-16 2016-01-05 Ｃｕ配線の製造方法

Country Status (2)

Country Link
JP (1) JP6584326B2 (ja)
KR (2) KR20160111333A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6824717B2 (ja) * 2016-12-09 2021-02-03 東京エレクトロン株式会社 ＳｉＣ膜の成膜方法
JP2019192892A (ja) 2018-04-18 2019-10-31 東京エレクトロン株式会社 処理システムおよび処理方法
TW202021046A (zh) * 2018-09-14 2020-06-01 美商應用材料股份有限公司 形成具有嵌入式阻障層的穿孔之方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008300568A (ja) 2007-05-30 2008-12-11 Tokyo Electron Ltd 半導体装置の製造方法、半導体製造装置及び記憶媒体
JP5417754B2 (ja) 2008-07-11 2014-02-19 東京エレクトロン株式会社 成膜方法及び処理システム
KR101659469B1 (ko) * 2011-06-16 2016-09-23 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법, 반도체 장치, 반도체 장치의 제조 장치 및 기억 매체
KR101692170B1 (ko) * 2012-07-18 2017-01-02 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법
JP5969306B2 (ja) * 2012-08-08 2016-08-17 東京エレクトロン株式会社 Ｃｕ配線の形成方法
JP6117588B2 (ja) 2012-12-12 2017-04-19 東京エレクトロン株式会社 Ｃｕ配線の形成方法
JP2014236192A (ja) * 2013-06-05 2014-12-15 東京エレクトロン株式会社 酸化マンガン膜の形成方法

Also Published As

Publication number Publication date
JP2016174141A (ja) 2016-09-29
KR20160111333A (ko) 2016-09-26
KR102103072B1 (ko) 2020-04-21
KR20180068328A (ko) 2018-06-21

Similar Documents

Publication Publication Date Title
KR101739613B1 (ko) Cu 배선의 형성 방법
KR101846049B1 (ko) Cu 배선의 제조 방법 및 기억 매체
KR102096143B1 (ko) 루테늄 배선 및 그 제조 방법
JP5969306B2 (ja) Ｃｕ配線の形成方法
KR20160068668A (ko) Cu 배선의 형성 방법 및 성막 시스템, 기억 매체
US10096548B2 (en) Method of manufacturing Cu wiring
JP2012169590A (ja) Ｃｕ配線の形成方法およびＣｕ膜の成膜方法、ならびに成膜システム
KR102103072B1 (ko) 구리 배선의 제조 방법
JP6385856B2 (ja) Ｃｕ配線の形成方法および半導体装置の製造方法
JP5788785B2 (ja) Ｃｕ配線の形成方法および成膜システム
US9735046B2 (en) Semiconductor device manufacturing method and storage medium
KR20180117575A (ko) Cu 배선의 제조 방법 및 Cu 배선 제조 시스템
US10522467B2 (en) Ruthenium wiring and manufacturing method thereof
JP6013901B2 (ja) Ｃｕ配線の形成方法
JP2015115531A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190507

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190903

R150 Certificate of patent or registration of utility model

Ref document number: 6584326

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250