JP6013901B2 - Ｃｕ配線の形成方法 - Google Patents

Ｃｕ配線の形成方法 Download PDF

Info

Publication number
JP6013901B2
JP6013901B2 JP2012277925A JP2012277925A JP6013901B2 JP 6013901 B2 JP6013901 B2 JP 6013901B2 JP 2012277925 A JP2012277925 A JP 2012277925A JP 2012277925 A JP2012277925 A JP 2012277925A JP 6013901 B2 JP6013901 B2 JP 6013901B2
Authority
JP
Japan
Prior art keywords
film
forming
wiring
plasma
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012277925A
Other languages
English (en)
Other versions
JP2014123605A (ja
Inventor
石坂　忠大
忠大 石坂
敏夫 長谷川
敏夫 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2012277925A priority Critical patent/JP6013901B2/ja
Priority to TW102147096A priority patent/TW201440152A/zh
Priority to KR1020130159805A priority patent/KR101800487B1/ko
Priority to US14/136,838 priority patent/US9101067B2/en
Publication of JP2014123605A publication Critical patent/JP2014123605A/ja
Application granted granted Critical
Publication of JP6013901B2 publication Critical patent/JP6013901B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09—Treatments involving charged particles
    • H05K2203/095—Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1333—Deposition techniques, e.g. coating
    • H05K2203/1338—Chemical vapour deposition
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/146—By vapour deposition
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer

Description

本発明は、基板に形成されたトレンチやホールのような凹部にＣｕ配線を形成するＣｕ配線の形成方法に関する。
半導体デバイスの製造においては、半導体ウエハに成膜処理やエッチング処理等の各種の処理を繰り返し行って所望のデバイスを製造するが、近時、半導体デバイスの高速化、配線パターンの微細化、高集積化の要求に対応して、配線の低抵抗化（導電性向上）およびエレクトロマイグレーション耐性の向上が求められている。
このような点に対応して、配線材料にアルミニウム（Ａｌ）やタングステン（Ｗ）よりも導電性が高く（抵抗が低く）かつエレクトロマイグレーション耐性に優れている銅（Ｃｕ）が用いられるようになってきている。
Ｃｕ配線の形成方法としては、トレンチやホールが形成された層間絶縁膜全体にタンタル金属（Ｔａ）、チタン（Ｔｉ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）などからなるバリア膜をＰＶＤであるプラズマスパッタで形成し、バリア膜の上に同じくプラズマスパッタによりＣｕシード膜を形成し、さらにその上にＣｕめっきを施してトレンチやホールを完全に埋め込み、ウエハ表面の余分な銅薄膜およびバリア膜をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理により研磨処理して取り除く技術が提案されている（例えば特許文献１）。また、バリア膜としては上記ＰＶＤ−ＴａＮ膜が高いバリア性を有することから注目されている。
特開２００６−１４８０７５号公報
ところで、半導体デバイスのデザインルールの益々の微細化にともない、トレンチの幅やホール径が数十ｎｍとなっており、このような狭いトレンチやホール等の凹部内にＣｕ配線を形成すると配線抵抗が上昇してしまう。バリア膜を極力薄くして凹部内のＣｕ体積を大きくすることによりＣｕ配線の低抵抗化を図ることができるが、従来のようにバリア膜をＰＶＤにより成膜する場合には、凹部内に薄くかつコンフォーマルに形成することが困難である。
本発明はかかる事情に鑑みてなされたものであって、バリア膜を凹部に対して薄くかつコンフォーマルに形成することができかつバリア性の高いものとしてＣｕ配線の低抵抗化を実現することができるＣｕ配線の形成方法を提供することを課題とする。
本発明者らは、上記課題を解決すべく検討を重ねた結果、凹部内に熱ＡＬＤまたは熱ＣＶＤによりＴａＡｌＮ膜を形成することによって、薄くコンフォーマルなバリア膜を実現することができ、また、膜中にＡｌを含ませることによりＡＬＤによっても膜を非晶質化できバリア性を高くできることを見出した。そして、これにより、バリア膜を薄くしてもバリア性を維持することができ、したがって、バリア膜の体積を小さくし、配線内でのＣｕ体積を大きくして配線を低抵抗化することができることを見出した。
すなわち、本発明は、表面に所定パターンの凹部が形成された基板に対し、前記凹部を埋めるＣｕ配線を形成するＣｕ配線の形成方法であって、少なくとも前記凹部の表面に、熱ＡＬＤにより非晶質バリア膜を形成する工程と、Ｃｕ膜を形成して前記凹部内に前記Ｃｕ膜を埋め込む工程と、ＣＭＰにより全面を研磨して前記凹部内にＣｕ配線を形成する工程とを有し、前記非晶質バリア膜はＴａＡｌＮ膜であり、該ＴａＡｌＮ膜を形成する場合に、処理容器内にＴａ原料であるＴａ化合物を供給して基板に吸着させる工程と、前記処理容器内をパージする工程と、吸着した前記Ｔａ化合物を窒化・還元してＴａＮとする工程と、前記処理容器内をパージする工程とのサイクルを所定回有するＴａＮ単位膜形成段階と、処理容器内にＡｌ原料であるＡｌ化合物を供給して基板に吸着させる工程と、前記処理容器内をパージする工程と、吸着した前記Ａｌ化合物を窒化・還元してＡｌＮとする工程と、前記処理容器内をパージする工程とのサイクルを所定回有するＡｌＮ単位膜形成段階と、前記ＴａＮ単位膜形成段階と前記ＡｌＮ単位膜形成段階の間、または前記ＡｌＮ単位膜形成段階の後に、前記ＴａＡｌＮ膜の成膜中の膜に対しイオン衝撃を与えて改質するプラズマ処理段階と、を有し、前記ＴａＮ単位膜形成段階における前記サイクルと、前記ＡｌＮ単位膜形成段階における前記サイクルとの比を、膜中のＴａ：Ａｌが原子数比で所定の値となるように設定し、前記ＴａＮ単位膜形成段階、前記ＡｌＮ単位膜形成段階、および前記プラズマ処理段階の一連を所定回繰り返すことを特徴とするＣｕ配線の形成方法を提供する。
本発明において、前記非晶質バリア膜を成膜した後、前記Ｃｕ膜を形成する前に、Ｒｕ膜を形成する工程をさらに有することが好ましい。前記Ｒｕ膜は、ＣＶＤにより形成されることが好ましい。
前記プラズマは、基板を載置する載置台に高周波電力を印加することにより形成されることが好ましい。また、前記プラズマとしてアルゴンプラズマを用いることができる。
前記ＴａＡｌＮ膜を形成する場合に、前記ＴａＮ単位膜形成段階における前記サイクルの回数を４〜８回とし、前記ＡｌＮ単位膜形成段階における前記サイクルの回数を１回とすることが好ましい。また、前記ＴａＡｌＮ膜の成膜の最初にＡｌ原料を基板に吸着させるようにしてもよい。前記非晶質バリア膜を構成するＴａＡｌＮ膜の厚さは２ｎｍ以下であることが好ましい。
前記Ｃｕ膜の形成は、基板が収容された処理容器内にプラズマ生成ガスによりプラズマを生成し、Ｃｕターゲットから粒子を飛翔させて、粒子を前記プラズマ中でイオン化させ、前記基板にバイアス電力を印加してイオンを基板上に引きこむ装置により行われることが好ましい。
本発明はまた、コンピュータ上で動作し、Ｃｕ配線形成システムを制御するためのプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、上記Ｃｕ配線の形成方法が行われるように、コンピュータに前記Ｃｕ配線形成システムを制御させることを特徴とする記憶媒体を提供する。
本発明によれば、凹部に形成するバリア膜として、熱ＡＬＤまたは熱ＣＶＤによるＴａＡｌＮ膜を用いるので、薄くコンフォーマルに成膜することができ、しかも膜が非晶質化してバリア性を高めることができる。このため、バリア膜を薄く形成して配線中のＣｕの体積を大きくし、Ｃｕ配線の低抵抗化を実現することができる。
本発明の一実施形態に係るＣｕ配線の形成方法を示すフローチャートである。 本発明の一実施形態に係るＣｕ配線の形成方法を説明するための工程断面図である。 バリア膜としてのＴａＡｌＮ膜を形成する際のシーケンスの一例を示すフローチャートである。 バリア膜としてのＴａＡｌＮ膜を形成する際のシーケンスの他の例を示すフローチャートである。 バリア膜としてのＴａＡｌＮ膜を形成する際のシーケンスのさらに他の例を示すフローチャートである。 バリア膜としてのＴａＡｌＮ膜を形成する際のシーケンスの別の例を示すフローチャートである。 バリア膜として形成したＴａＡｌＮ膜の形成条件によるバリア性傾向を把握した実験結果を示す図である。 本発明の実施形態に係るＣｕ配線の形成方法の実施に好適なマルチチャンバタイプの成膜システムの一例を示す平面図である。 図８の成膜システムに搭載された、Ｃｕ膜を形成するためのＣｕ膜成膜装置を示す断面図である。 図８の成膜システムに搭載された、ＴａＡｌＮ膜からなるバリア膜を形成するためのバリア膜成膜装置を示す断面図である。 図８の成膜システムに搭載された、Ｒｕライナー膜を形成するためのＲｕライナー膜成膜装置を示す断面図である。
以下、添付図面を参照して本発明の実施形態について具体的に説明する。
＜Ｃｕ配線の形成方法の一実施形態＞
まず、Ｃｕ配線の形成方法の一実施形態について図１のフローチャートおよび図２の工程断面図を参照して説明する。
本実施形態では、まず、下部構造２０１（詳細は省略）の上にＳｉＯ２膜等の層間絶縁膜２０２を有し、そこに配線形成のためのトレンチ２０３および下層配線への接続のためのビア（図示せず）が形成されたウエハＷを準備する（ステップ１、図２（ａ））。このようなウエハＷとしては、ＤｅｇａｓプロセスやＰｒｅ−Ｃｌｅａｎプロセスによって、絶縁膜表面の水分やエッチング／アッシング時の残渣を除去したものであることが好ましい。
次に、トレンチ２０３およびビアの表面を含む全面にＣｕの拡散を抑制するバリア膜２０４としてＴａＡｌＮ膜を熱ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）または熱ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により成膜する（ステップ２、図２（ｂ））。
次いで、バリア膜２０４の上にＲｕライナー膜２０５を成膜する（ステップ３、図２（ｃ））。この際の成膜は、ＣＶＤを用いることが好ましい。
次いで、ＰＶＤによりＣｕ膜２０６を形成し、トレンチ２０３およびビア（図示せず）を埋め込む（ステップ４、図２（ｄ））。この際の成膜は、ｉＰＶＤ、例えばプラズマスパッタを用いることが好ましい。この際に、その後の平坦化処理に備えて、Ｃｕ膜２０６がトレンチ２０３の上面から積み増されるように形成されることが好ましい。ただし、この積み増し分については、ＰＶＤにより連続して形成する代わりに、めっきによって形成してもよい。
その後、必要に応じてアニール処理を行う（ステップ５、図２（ｅ））。このアニール処理により、Ｃｕ膜２０６を安定化させる。
この後、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）によりウエハＷ表面の全面を研磨して、Ｃｕ膜２０６の積み増し分、Ｒｕライナー膜２０５、バリア膜２０４を除去して平坦化する（ステップ６、図２（ｆ））。これによりトレンチおよびビア（ホール）内にＣｕ配線２０８が形成される。
なお、Ｃｕ配線２０８を形成後、ウエハＷ表面のＣｕ配線２０８および層間絶縁膜２０２を含む全面に、誘電体キャップやメタルキャップ等の適宜のキャップ膜が成膜される。
次に、以上の一連の工程のうち、主要な工程について以下に詳細に説明する。
まず、ＴａＡｌＮ膜からなるバリア膜２０４について説明する。
ＴａＡｌＮ膜からなるバリア膜２０４は上述したように、熱ＡＬＤまたは熱ＣＶＤにより成膜する。
ＡＬＤおよびＣＶＤは本質的にＰＶＤよりも良好なステップカバレッジで膜を形成することができるので、ＡＬＤまたはＣＶＤによりバリア膜２０４を薄くかつコンフォーマルに形成することができる。このため、ホールやトレンチのような凹部内でのバリア膜の体積を小さくすることができ、配線中のＣｕの体積を増加させて配線の低抵抗化を実現することができる。ただし、成膜時にガスをプラズマ化すると下地の層間絶縁膜２０２、特にＬｏｗ−ｋ膜へのダメージが懸念されるため、熱ＡＬＤまたは熱ＣＶＤを用いる。
バリア膜２０４をＴａＡｌＮ膜からなるものとしたのは、以下の理由による。
従来のバリア膜であるＰＶＤによるＴａＮ膜は、非晶質であり結晶粒界が存在しないため高いバリア性を有する。しかし、ＴａＮ膜をＡＬＤで成膜すると膜が結晶化するため、結晶粒界の存在によりバリア性が低下してしまう。そこで、ＴａＮの良好な膜質を維持したまま、ＡＬＤやＣＶＤで形成してバリア性の高い非晶質となるように、ＴａＮ膜中にＴａと結晶の大きさが異なるＡｌを添加して、ＴａＡｌＮ膜とした。
配線中のＣｕの体積を増加させる観点からは、バリア膜２０４は薄いほうが好ましく、２ｎｍ以下であることが好ましい。
ＣＶＤによりバリア膜２０４としてのＴａＡｌＮ膜を成膜する場合には、Ｔａ原料としてのＴａ化合物ガス、Ａｌ原料としてのＡｌ化合物ガス、およびこれら原料を還元して窒化物を形成する窒化ガス（還元ガス）を用いる。
Ｔａ原料であるＴａ化合物ガスとしては、ターシャリ−ブチルイミノトリス（エチルメチルアミノ）タンタル（ＴＢＴＥＭＴ；（ｔＢｕＮ）Ｔａ（ＮＥｔＭｅ）３）を好適に用いることができる。その他に、ＴＡＩＭＡＴＡ（Ｔａ（ＮＭｅ２）３（ＮＣＭｅ２Ｅｔ）、ＰＤＥＡＴ（Ｔａ（ＮＥｔ２）５）、ＰＤＭＡＴ（Ｔａ（ＮＭｅ２）５）、ＰＥＭＡＴ（Ｔａ（ＮＥｔＭｅ）５）、ＴＢＴＤＥＴ（（ｔＢｕＮ）Ｔａ（ＮＥｔ２）３）、ＴＢＴＥＭＴ（（ｔＢｕＮ）Ｔａ（ＮＥｔＭｅ）３）、およびＩＰＴＤＥＴ（（ｉＰｒＮ）Ｔａ（ＮＥｔ２）３）を挙げることができる。
Ａｌ原料であるＡｌ化合物ガスとしては、トリメチルアルミニウム（ＴＭＡ；Ａｌ（ＣＨ３）３）を好適に用いることができる。その他に、ＡｌＥｔ３、ＡｌＭｅ２Ｈ、［Ａｌ（ＯｓＢｕ）３］４、Ａｌ（ＣＨ３ＣＯＣＨＣＯＣＨ３）３、ＡｌＣｌ３、ＡｌＢｒ３、ＡｌＩ３、Ａｌ（ＯｉＰｒ）３、［Ａｌ（ＮＭｅ２）３］２、Ａｌ（ｉＢｕ）２ＣｌＡｌ（ｉＢｕ）３、Ａｌ（ｉＢｕ）２Ｈ、ＡｌＥｔ２Ｃｌ、Ｅｔ３Ａｌ２（ＯｓＢｕ）３、Ａｌ（ＴＨＤ）３、Ｈ３ＡｌＮＭｅ３、Ｈ３ＡｌＮＥｔ３、Ｈ３ＡｌＮＭｅ２Ｅｔ、およびＨ３ＡｌＭｅＥｔ２を挙げることができる。
窒化ガス（還元ガス）としては、ＮＨ３を好適に用いることができる。その他に、ＮＨ（ＣＨ３）２、Ｎ２Ｈ４、Ｎ２Ｈ３ＣＨ３等を挙げることができる。
また、その他に、必要に応じてパージガスや希釈ガスを用いることができる。パージガスや希釈ガスとしてはＡｒガス等の不活性ガスを用いることができる。
ＴａＡｌＮ膜を成膜する際に、成膜温度は３００〜４００℃程度が好適である。また、ＴａＡｌＮ膜を成膜する際には、バリア性の観点から、Ａｌ濃度を１０ａｔ．％以上とすることが好ましく、ＡＬＤで成膜する場合には、ＴａＮの供給サイクルとＡｌＮの供給サイクルの比が４：１〜８：１の範囲とすることが好ましい。
ＴａＡｌＮ膜を形成した後、または形成中に、膜にイオン衝撃を与えるためのプラズマ処理を行うことが好ましい。このプラズマ処理により膜形成後または形成中の膜にイオン衝撃により膜を改質し、ＴａＡｌＮ膜のバリア性を高めることができる。このプラズマ処理は成膜の際のガスをプラズマ化するためではなく、ＴａＡｌＮ膜の全部または一部を成膜した後、膜にイオン衝撃を与えるために行われる処理であるため、下地の層間絶縁膜２０２（Ｌｏｗ−ｋ膜）に対してプラズマダメージを与えることはない。また、このようにこのプラズマ処理は膜にイオン衝撃を与える観点から、後述するように、ウエハＷを載置する載置台に高周波電力を与えてプラズマを生成し、ウエハＷにイオンを引き込むようにすることが好ましい。
このプラズマ処理はプラズマガスとしてＡｒガスを用いることが好ましい。他に、ＫｒやＸｅも用いることができる。また、このプラズマ処理の条件としては、ＴａＡｌＮの成膜温度において１Ｔｏｒｒで４００Ｗのパワーとすることが好ましい。
熱ＡＬＤを用いたバリア膜２０４形成のシーケンスとしては、図３〜６のものが例示される。図３のシーケンスでは、Ｔａ原料であるＴａ化合物ガスとして例えばＴＢＴＥＭＴを供給してウエハ（基板）表面へ吸着させる処理（ａ１）、処理容器内に残留しているＴａ化合物ガスをパージする処理（ａ２）、窒化ガス（還元ガス）として例えばＮＨ３ガスを供給してウエハ（基板）に吸着しているＴａ化合物を還元・窒化する処理（ａ３）、処理容器内に残留している窒化ガス（還元ガス）と反応副生成物をパージする処理（ａ４）を順次行い、これらを例えば４〜８サイクル繰り返すＴａＮ単位膜成膜工程（工程Ａ）と、Ａｌ原料であるＡｌ化合物ガスとして例えばＴＭＡを供給してウエハ（基板）表面へ吸着させる処理（ｂ１）、処理容器内に残留しているＡｌ化合物ガスをパージする処理（ｂ２）、窒化ガス（還元ガス）として例えばＮＨ３ガスを供給してウエハ（基板）に吸着しているＡｌ化合物を還元・窒化する処理（ｂ３）、処理容器内に残留している窒化ガス（還元ガス）と反応副生成物をパージする処理（ｂ４）を順次行うＡｌＮ単位膜成膜工程（工程Ｂ）とを、所望の膜厚になるまで複数回繰り返してＴａＡｌＮ膜を形成し、最後にプラズマ処理、例えばＡｒプラズマ処理（工程Ｃ）を行う。
図４のシーケンスでは、先にＡｌ化合物ガスとして例えばＴＭＡを供給してウエハ（基板）表面へ吸着させる処理（工程Ｄ）を行い、その後図３の例と同様に、工程Ａと工程Ｂとを、所望の膜厚になるまで複数回繰り返してＴａＡｌＮ膜を形成し、最後にプラズマ処理、例えばＡｒプラズマ処理（工程Ｃ）を行う。ＴＭＡのようなＡｌ化合物は吸着性が高く、このように先にＡｌ化合物ガスを吸着させることにより、インキュベーションタイム（原料ガスを流し始めてから成膜が開始されるまでの時間）を短縮することができる。
図５、６のシーケンスは、プラズマ処理を強化するものである。図５のシーケンスでは、図３のシーケンスに工程Ａと工程Ｂとの間のＡｒプラズマ処理Ｃ１を追加して、工程Ａ、工程Ｃ１、工程Ｂを繰り返す。図６のシーケンスでは、工程Ａおよび工程Ｂを行った後にＡｒプラズマ処理Ｃ２を行い、工程Ａ、工程Ｂ、工程Ｃ２を繰り返す。
なお、図３〜６の例では、ＴａＮ単位膜成膜工程はサイクルが４〜８であり、ＡｌＮ単位膜成膜工程はサイクル数が１であって、ＴａＮの供給サイクルとＡｌＮの供給サイクルの比が４：１〜８：１であり、そのサイクル比に応じたＡｌがＴａＡｌＮ膜中に取り込まれる。
バリア膜２０４の膜質は、その後にＲｕライナー膜２０５を形成する場合に、そのＲｕの核成長に影響を与える。バリア膜２０４が不連続であったり膜の密度が低かったりすると、その上に形成されるＲｕの核成長が均一に生じず、良好な膜（緻密で連続な膜）になり難い。その点、本実施形態における熱ＡＬＤまたは熱ＣＶＤによるＴａＡｌＮ膜は膜質が良好であるため、その上に形成されるＲｕライナー膜の膜質も良好なものとなる。
次に、このようなＴａＡｌＮ膜からなるバリア膜２０４のバリア性の傾向を把握した実験について説明する。
ここでは、Ｓｉ基板上に表１に示す種々のＴａＡｌＮ膜を形成し、その上にｉＰＶＤによるＣｕ膜を５０ｎｍ成膜し、その後、Ａｒ／Ｈ２雰囲気にて４００℃で６０ｍｉｎのアニールを行ってサンプルを作成し、それらサンプルの表面状態からバリア性を把握した。ＴａＡｌＮ膜としては、表１に示すように、ＴａＮの供給サイクルとＡｌＮの供給サイクルの比ＴａＮ：ＡｌＮを１：１〜８：１で変化させ、ターゲット膜厚を１ｎｍ、２ｎｍと変化させ、プリＡｌＮ、プラズマ処理のいずれかを行ったもの、およびいずれも行わなかったものを形成した。プリＡｌＮは、先にＡｌＮ単位膜を形成し、その後ＴａＮ単位膜を形成したものであり、プリＡｌＮ以外は、ＴａＮ単位膜を形成した後にＡｌＮ膜を形成したものである。またプラズマ処理については、ＴａＡｌＮ膜の成膜が完了した後に、Ａｒプラズマによる処理を行った。
この実験において、バリア性が良好なものはＣｕ膜表面が銅色を呈しているのに対し、バリア性の悪いものは変色する。結果を図７に示す。この図において、薄い色に見えるのが銅色を呈した表面である。この図に示すように、ＴａＮ：ＡｌＮの比率が大きいほどバリア性は良好になり、ポストＡｒプラズマ処理を行わない場合でも、ＴａＮ：ＡｌＮ＝８：１ではバリア膜の膜厚が２ｎｍでＣｕ膜表面の変色がほとんど見られず、ＴａＮ：ＡｌＮ＝４：１では中央のみ変色が見られた程度であった。これに対し、ＴａＮ：ＡｌＮ＝２：１、１：１の場合にはいずれもＣｕ膜表面の前面が変色していた。また、プリＡｌＮを行ったサンプルでは、Ｃｕ膜表面が変色しており、プリＡｌＮによってバリア性は改善されていない。ポストＡｒプラズマ処理を行ったサンプルでは、ＴａＮ：ＡｌＮ＝８：１および４：１のいずれにおいても、バリア膜の膜厚１ｎｍ、２ｎｍにおいてＣｕ膜表面の変色がほとんど見られず、プラズマ処理によってバリア性が向上することが確認された。
なお、以上の実験は、バリア膜のバリア性に対する処理条件の大まかな影響を把握するためのものであり、この実験でバリア性が悪い結果となった条件であっても、他の条件を最適化することにより、良好なバリア性を示す可能性がある。
次に、Ｒｕライナー膜２０５について説明する。
ＲｕはＣｕに対する濡れ性が高いため、Ｃｕの下地にＲｕライナー膜を形成することにより、次のｉＰＶＤによるＣｕ膜形成の際に、良好なＣｕの移動性を確保することができ、トレンチやホールの間口を塞ぐオーバーハングを生じ難くすることができる。このため、微細なトレンチまたはホールにもボイドを発生させずに確実にＣｕを埋め込むことができる。
Ｒｕライナー膜は、埋め込むＣｕの体積を大きくして配線を低抵抗にする観点から、１〜５ｎｍと薄く形成することが好ましい。
Ｒｕライナー膜２０５は、ルテニウムカルボニル（Ｒｕ３（ＣＯ）１２）を成膜原料として用いて熱ＣＶＤにより好適に形成することができる。これにより、高純度で薄いＲｕ膜を高ステップカバレッジで成膜することができる。このときの成膜条件は、例えば処理容器内の圧力が１．３〜６６．５Ｐａの範囲であり、成膜温度（ウエハ温度）が１５０〜２５０℃の範囲である。Ｒｕライナー膜２０５は、ルテニウムカルボニル以外の他の成膜原料、例えば（シクロペンタジエニル）（２，４−ジメチルペンタジエニル）ルテニウム、ビス（シクロペンタジエニル）（２，４−メチルペンタジエニル）ルテニウム、（２，４−ジメチルペンタジエニル）（エチルシクロペンタジエニル）ルテニウム、ビス（２，４−メチルペンタジエニル）（エチルシクロペンタジエニル）ルテニウムのようなルテニウムのペンタジエニル化合物を用いたＣＶＤやＰＶＤで成膜することもできる。
なお、トレンチやビアの間口が広く、オーバーハングが生じにくい場合等には、必ずしもＲｕライナー膜２０５を形成する必要はなく、バリア膜２０４の上に直接Ｃｕ膜を形成してもよい。
次に、Ｃｕ膜２０６の成膜について説明する。
Ｃｕ膜２０６は、ＰＶＤにより成膜されるが、上述したように、ｉＰＶＤ、例えばプラズマスパッタを用いることが好ましい。
通常のＰＶＤ成膜の場合には、Ｃｕの凝集により、トレンチやホールの間口を塞ぐオーバーハングが生じやすいが、ｉＰＶＤを用い、ウエハに印加するバイアスパワーを調整して、Ｃｕイオンの成膜作用とプラズマ生成ガスのイオン（Ａｒイオン）によるエッチング作用とを制御することにより、Ｃｕを移動させてオーバーハングの生成を抑制することができ、狭い開口のトレンチやホールであっても良好な埋め込み性を得ることができる。このとき、Ｃｕの流動性を持たせて良好な埋め込み性を得る観点からはＣｕがマイグレートする高温プロセス（６５〜３５０℃）が好ましい。また、上述したように、Ｃｕ膜２０６の下地にＣｕに対する濡れ性が高いＲｕライナー膜２０５を設けることにより、Ｒｕライナー膜上でＣｕが凝集せず流動するので、微細な凹部においてもオーバーハングの生成を抑制することができ、ボイドを発生させずに確実にＣｕを埋め込むことができる。
なお、トレンチやホールの開口幅が大きい場合等、オーバーハングが生成し難い場合には、Ｃｕがマイグレートしない低温プロセス（−５０〜０℃）により、高速で成膜することができる。
また、Ｃｕ膜成膜時における処理容器内の圧力（プロセス圧力）は、１〜１００ｍＴｏｒｒ（０．１３３〜１３．３Ｐａ）が好ましく、３５〜９０ｍＴｏｒｒ（４．６６〜１２．０Ｐａ）がより好ましい。
本実施形態によれば、層間絶縁膜２０２に形成されたトレンチ２０３やビア（ホール）に形成するバリア膜２０４としてＴａＡｌＮ膜を熱ＡＬＤまたは熱ＣＶＤにより形成する。このため、従来のＰＶＤに比べて薄くかつコンフォーマルに形成することができ、バリア膜２０４の体積を小さくし、配線内でのＣｕ体積を大きくして配線を低抵抗化することができる。
また、バリア膜２０４を構成するＴａＡｌＮ膜は、従来バリア膜として用いられているＴａＮ膜のＴａの一部をＡｌに置き換えたものであり、ＴａとＡｌとの原子半径の相違から結晶化しやすいＡＬＤであってもＴａＡｌＮ膜を非晶質化することができる。このため、従来のＴａＮ膜のバリア材料としての良好な膜質を維持しつつ、結晶粒界のない非晶質の膜を得ることができ、薄くてもバリア性を高くすることができる。
さらに、バリア膜２０４を形成する過程で、プラズマ処理を行い、膜に対してイオン衝撃を与えて膜を改質することにより、よりバリア性を高めることができる。
さらにまた、バリア膜２０４を形成する際に、先にＡｌ化合物を吸着させることにより、インキュベーションタイムを短縮することができ、スループットを上昇させることができる。
なお、上記一連の工程のうち、バリア膜２０４を形成するステップ２、Ｒｕライナー膜２０５を形成するステップ３、Ｃｕ膜２０６を形成するステップ４は、真空中で大気暴露を経ずに連続して成膜することが好ましいが、これらのいずれかの間で大気暴露してもよい。
＜本発明の実施形態の実施に好適な成膜システム＞
次に、本発明の実施形態に係るＣｕ配線の形成方法の実施に好適な成膜システムについて説明する。図８は本発明の実施形態に係るＣｕ配線の形成方法の実施に好適なマルチチャンバタイプの成膜システムの一例を示す平面図である。
成膜システム１は、バリア膜およびＲｕライナー膜を形成する第１の処理部２と、Ｃｕ膜を形成する第２の処理部３と、搬入出部４とを有しており、半導体ウエハ（以下、単にウエハと記す。）Ｗに対してＣｕ配線を形成するためのものである。
第１の処理部２は、平面形状が七角形をなす第１の真空搬送室１１と、この第１の真空搬送室１１の４つの辺に対応する壁部に接続された、２つのバリア膜成膜装置１２ａ，１２ｂおよび２つのＲｕライナー膜成膜装置１４ａ，１４ｂとを有している。バリア膜成膜装置１２ａおよびＲｕライナー膜成膜装置１４ａとバリア膜成膜装置１２ｂおよびＲｕライナー膜成膜装置１４ｂとは線対称の位置に配置されている。
第１の真空搬送室１１の他の２辺に対応する壁部には、それぞれウエハＷのデガス処理を行うデガス室５ａ，５ｂが接続されている。また、第１の真空搬送室１１のデガス室５ａと５ｂとの間の壁部には、第１の真空搬送室１１と後述する第２の真空搬送室２１との間でウエハＷの受け渡しを行う受け渡し室５が接続されている。
バリア膜成膜装置１２ａ，１２ｂ、Ｒｕライナー膜成膜装置１４ａ，１４ｂ、デガス室５ａ，５ｂ、および受け渡し室５は、第１の真空搬送室１１の各辺にゲートバルブＧを介して接続され、これらは対応するゲートバルブＧを開放することにより第１の真空搬送室１１と連通され、対応するゲートバルブＧを閉じることにより第１の真空搬送室１１から遮断される。
第１の真空搬送室１１内は所定の真空雰囲気に保持されるようになっており、その中には、バリア膜成膜装置１２ａ，１２ｂ、Ｒｕライナー膜成膜装置１４ａ，１４ｂ、デガス室５ａ，５ｂ、および受け渡し室５に対してウエハＷの搬入出を行う第１の搬送機構１６が設けられている。この第１の搬送機構１６は、第１の真空搬送室１１の略中央に配設されており、回転および伸縮可能な回転・伸縮部１７を有し、その回転・伸縮部１７の先端にウエハＷを支持する２つの支持アーム１８ａ，１８ｂが設けられており、これら２つの支持アーム１８ａ，１８ｂは互いに反対方向を向くように回転・伸縮部１７に取り付けられている。
第２の処理部３は、平面形状が七角形をなす第２の真空搬送室２１と、この第２の真空搬送室２１の対向する２つの辺に対応する壁部に接続された、トレンチやビアなどの凹部にＣｕを埋め込むための２つのＣｕ膜成膜装置２２ａ，２２ｂとを有している。Ｃｕ膜成膜装置２２ａ，２２ｂを凹部の埋め込みから積み増し部の成膜まで一括して行う装置として用いてもよいし、Ｃｕ膜成膜装置２２ａ，２２ｂを埋め込みのみに用い、めっきによって積み増し部を形成してもよい。
第２の真空搬送室２１の第１の処理部２側の２辺に対応する壁部には、それぞれ上記デガス室５ａ，５ｂが接続され、デガス室５ａと５ｂとの間の壁部には、上記受け渡し室５が接続されている。すなわち、受け渡し室５ならびにデガス室５ａおよび５ｂは、いずれも第１の真空搬送室１１と第２の真空搬送室２１との間に設けられ、受け渡し室５の両側にデガス室５ａおよび５ｂが配置されている。さらに、搬入出部４側の２辺には、それぞれ大気搬送および真空搬送可能なロードロック室６ａ，６ｂが接続されている。
Ｃｕ膜成膜装置２２ａ，２２ｂ、デガス室５ａ，５ｂ、およびロードロック室６ａ，６ｂは、第２の真空搬送室２１の各辺にゲートバルブＧを介して接続され、これらは対応するゲートバルブを開放することにより第２の真空搬送室２１と連通され、対応するゲートバルブＧを閉じることにより第２の真空搬送室２１から遮断される。また、受け渡し室５はゲートバルブを介さずに第２の真空搬送室２１に接続されている。
第２の真空搬送室２１内は所定の真空雰囲気に保持されるようになっており、その中には、Ｃｕ膜成膜装置２２ａ，２２ｂ、デガス室５ａ，５ｂ、ロードロック室６ａ，６ｂ、および受け渡し室５に対してウエハＷの搬入出を行う第２の搬送機構２６が設けられている。この第２の搬送機構２６は、第２の真空搬送室２１の略中央に配設されており、回転および伸縮可能な回転・伸縮部２７を有し、その回転・伸縮部２７の先端にウエハＷを支持する２つの支持アーム２８ａ，２８ｂが設けられており、これら２つの支持アーム２８ａ，２８ｂは互いに反対方向を向くように回転・伸縮部２７に取り付けられている。
搬入出部４は、上記ロードロック室６ａ，６ｂを挟んで第２の処理部３と反対側に設けられており、ロードロック室６ａ，６ｂが接続される大気搬送室３１を有している。ロードロック室６ａ，６ｂと大気搬送室３１との間の壁部にはゲートバルブＧが設けられている。大気搬送室３１のロードロック室６ａ，６ｂが接続された壁部と対向する壁部には被処理基板としてのウエハＷを収容するキャリアＣを接続する２つの接続ポート３２，３３が設けられている。これら接続ポート３２，３３にはそれぞれ図示しないシャッターが設けられており、これら接続ポート３２，３３にウエハＷを収容した状態の、または空のキャリアＣが直接取り付けられ、その際にシャッターが外れて外気の侵入を防止しつつ大気搬送室３１と連通するようになっている。また、大気搬送室３１の側面にはアライメントチャンバ３４が設けられており、そこでウエハＷのアライメントが行われる。大気搬送室３１内には、キャリアＣに対するウエハＷの搬入出およびロードロック室６ａ，６ｂに対するウエハＷの搬入出を行う大気搬送用搬送機構３６が設けられている。この大気搬送用搬送機構３６は、２つの多関節アームを有しており、キャリアＣの配列方向に沿ってレール３８上を走行可能となっていて、それぞれの先端のハンド３７上にウエハＷを載せてその搬送を行うようになっている。
この成膜システム１は、この成膜システム１の各構成部を制御するための制御部４０を有している。この制御部４０は、各構成部の制御を実行するマイクロプロセッサ（コンピュータ）からなるプロセスコントローラ４１と、オペレータが成膜システム１を管理するためにコマンドの入力操作等を行うキーボードや、成膜システム１の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース４２と、成膜システム１で実行される処理をプロセスコントローラ４１の制御にて実現するための制御プログラムや、各種データ、および処理条件に応じて処理装置の各構成部に処理を実行させるためのプログラムすなわちレシピが格納された記憶部４３とを備えている。なお、ユーザーインターフェース４２および記憶部４３はプロセスコントローラ４１に接続されている。
上記レシピは記憶部４３の中の記憶媒体４３ａに記憶されている。記憶媒体は、ハードディスクであってもよいし、ＣＤＲＯＭ、ＤＶＤ、フラッシュメモリ等の可搬性のものであってもよい。また、他の装置から、例えば専用回線を介してレシピを適宜伝送させるようにしてもよい。
そして、必要に応じて、ユーザーインターフェース４２からの指示等にて任意のレシピを記憶部４３から呼び出してプロセスコントローラ４１に実行させることで、プロセスコントローラ４１の制御下で、成膜システム１での所望の処理が行われる。
このような成膜システム１においては、キャリアＣから大気搬送用搬送機構３６によりトレンチやホールを有する所定パターンが形成されたウエハＷを取り出し、ロードロック室６ａまたは６ｂに搬送し、そのロードロック室を第２の真空搬送室２１と同程度の真空度に減圧した後、第２の搬送機構２６によりロードロック室のウエハＷを取り出し、第２の真空搬送室２１を介してデガス室５ａまたは５ｂに搬送し、ウエハＷのデガス処理を行う。その後、第１の搬送機構１６によりデガス室のウエハＷを取り出し、第１の真空搬送室１１を介してバリア膜成膜装置１２ａまたは１２ｂに搬入し、バリア膜として熱ＡＬＤまたは熱ＣＶＤによりＴａＡｌＮ膜等を成膜する。バリア膜成膜後、第１の搬送機構１６によりバリア膜成膜装置１２ａまたは１２ｂからウエハＷを取り出し、Ｒｕライナー膜成膜装置１４ａまたは１４ｂに搬入し、Ｒｕライナー膜を成膜する。Ｒｕライナー膜成膜後、第１の搬送機構１６によりＲｕライナー膜成膜装置１４ａまたは１４ｂからウエハＷを取り出し、受け渡し室５に搬送する。その後、第２の搬送機構２６によりウエハＷを取り出し、第２の真空搬送室２１を介してＣｕ膜成膜装置２２ａまたは２２ｂに搬入し、Ｃｕ膜を成膜する。Ｃｕ膜成膜後、第２の搬送機構２６によりＣｕ膜成膜装置２２ａまたは２２ｂからウエハＷを取り出し、ロードロック室６ａまたは６ｂに搬送し、そのロードロック室を大気圧に戻した後、大気搬送用搬送機構３６によりＣｕ膜が形成されたウエハＷを取り出し、キャリアＣに戻す。このような処理をキャリア内のウエハＷの数の分だけ繰り返す。
成膜システム１によれば、エッチング／アッシング後のウエハに対し、成膜処理を一括して行うことができる。また、成膜処理の際に、大気開放することなく真空中でＴａＡｌＮ膜からなるバリア膜、Ｒｕライナー膜、Ｃｕ膜を成膜するので、各膜の界面での酸化を防止することができ、高性能のＣｕ配線を得ることができる。
なお、積み増し層をＣｕめっきで形成する場合には、Ｃｕ膜を成膜後、ウエハＷを搬出する。
＜Ｃｕ成膜装置＞
次に、Ｃｕ膜を形成する第１のＣｕ膜成膜装置２２ａ，２２ｂの好適な例について説明する。
図９は、第１のＣｕ膜成膜装置の一例を示す断面図である。なお、第２のＣｕ膜成膜装置も同様に構成されている。
ここではＣｕ膜成膜装置としてｉＰＶＤであるＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）型プラズマスパッタ装置を例にとって説明する。
図９に示すように、このＣｕ膜成膜装置２２ａ（２２ｂ）は、例えばアルミニウム等により筒体状に成形された処理容器５１を有している。この処理容器５１は接地され、その底部５２には排気口５３が設けられており、排気口５３には排気管５４が接続されている。排気管５４には圧力調整を行うスロットルバルブ５５および真空ポンプ５６が接続されており、処理容器５１内が真空引き可能となっている。また処理容器５１の底部５２には、処理容器５１内へ所定のガスを導入するガス導入口５７が設けられる。このガス導入口５７にはガス供給配管５８が接続されており、ガス供給配管５８には、プラズマ励起用ガスとして希ガス、例えばＡｒガスや他の必要なガス例えばＮ２ガス等を供給するためのガス供給源５９が接続されている。また、ガス供給配管５８には、ガス流量制御器、バルブ等よりなるガス制御部６０が介装されている。
処理容器５１内には、被処理基板であるウエハＷを載置するための載置機構６２が設けられる。この載置機構６２は、円板状に成形された載置台６３と、この載置台６３を支持するとともに接地された中空筒体状の支柱６４とを有している。載置台６３は、例えばアルミニウム合金等の導電性材料よりなり、支柱６４を介して接地されている。載置台６３の中には冷却ジャケット６５が設けられており、図示しない冷媒流路を介して冷媒を供給するようになっている。また、載置台６３内には冷却ジャケット６５の上に絶縁材料で被覆された抵抗ヒーター８７が埋め込まれている。抵抗ヒーター８７は図示しない電源から給電されるようになっている。載置台６３には熱電対（図示せず）が設けられており、この熱電対で検出された温度に基づいて、冷却ジャケット６５への冷媒の供給および抵抗ヒーター８７への給電を制御することにより、ウエハ温度を所定の温度に制御できるようになっている。
載置台６３の上面側には、例えばアルミナ等の誘電体部材６６ａの中に電極６６ｂが埋め込まれて構成された薄い円板状の静電チャック６６が設けられており、ウエハＷを静電力により吸着保持できるようになっている。また、支柱６４の下部は、処理容器５１の底部５２の中心部に形成された挿通孔６７を貫通して下方へ延びている。支柱６４は、図示しない昇降機構により上下移動可能となっており、これにより載置機構６２の全体が昇降される。
支柱６４を囲むように、伸縮可能に構成された蛇腹状の金属ベローズ６８が設けられており、この金属ベローズ６８は、その上端が載置台６３の下面に気密に接合され、また下端が処理容器５１の底部５２の上面に気密に接合されており、処理容器５１内の気密性を維持しつつ載置機構６２の昇降移動を許容できるようになっている。
また底部５２には、上方に向けて例えば３本（図９では２本のみ示す）の支持ピン６９が起立させて設けられており、また、この支持ピン６９に対応させて載置台６３にピン挿通孔７０が形成されている。したがって、載置台６３を降下させた際に、ピン挿通孔７０を貫通した支持ピン６９の上端部でウエハＷを受けて、そのウエハＷを外部より侵入する搬送アーム（図示せず）との間で移載することができる。このため、処理容器５１の下部側壁には、搬送アームを侵入させるために搬出入口７１が設けられ、この搬出入口７１には、開閉可能になされたゲートバルブＧが設けられている。このゲートバルブＧの反対側には、前述した第２の真空搬送室２１が設けられている。
また上述した静電チャック６６の電極６６ｂには、給電ライン７２を介してチャック用電源７３が接続されており、このチャック用電源７３から電極６６ｂに直流電圧を印加することにより、ウエハＷが静電力により吸着保持される。また給電ライン７２にはバイアス用高周波電源７４が接続されており、この給電ライン７２を介して静電チャック６６の電極６６ｂに対してバイアス用の高周波電力を供給し、ウエハＷにバイアス電力が印加されるようになっている。この高周波電力の周波数は、４００ｋＨｚ〜６０ＭＨｚが好ましく、例えば１３．５６ＭＨｚが採用される。
一方、処理容器５１の天井部には、例えばアルミナ等の誘電体よりなる高周波に対して透過性のある透過板７６がＯリング等のシール部材７７を介して気密に設けられている。そして、この透過板７６の上部に、処理容器５１内の処理空間Ｓにプラズマ励起用ガスとしての希ガス、例えばＡｒガスをプラズマ化してプラズマを発生するためのプラズマ発生源７８が設けられる。なお、このプラズマ励起用ガスとして、Ａｒに代えて他の希ガス、例えばＨｅ、Ｎｅ、Ｋｒ等を用いてもよい。
プラズマ発生源７８は、透過板７６に対応させて設けた誘導コイル８０を有しており、この誘導コイル８０には、プラズマ発生用の例えば１３．５６ＭＨｚの高周波電源８１が接続されて、上記透過板７６を介して処理空間Ｓに高周波電力が導入され誘導電界を形成するようになっている。
また透過板７６の直下には、導入された高周波電力を拡散させる例えばアルミニウムよりなるバッフルプレート８２が設けられる。そして、このバッフルプレート８２の下部には、上記処理空間Ｓの上部側方を囲むようにして例えば断面が内側に向けて傾斜されて環状（截頭円錐殻状）のＣｕからなるターゲット８３が設けられており、このターゲット８３にはＡｒイオンを引きつけるための直流電力を印加するターゲット用の電圧可変の直流電源８４が接続されている。なお、直流電源に代えて交流電源を用いてもよい。
また、ターゲット８３の外周側には、これに磁界を付与するための磁石８５が設けられている。ターゲット８３はプラズマ中のＡｒイオンによりＣｕの金属原子、あるいは金属原子団としてスパッタされるとともに、プラズマ中を通過する際に多くはイオン化される。
またこのターゲット８３の下部には、上記処理空間Ｓを囲むようにして例えばアルミニウムや銅よりなる円筒状の保護カバー部材８６が設けられている。この保護カバー部材８６は接地されるとともに、その下部は内側へ屈曲されて載置台６３の側部近傍に位置されている。したがって、保護カバー部材８６の内側の端部は、載置台６３の外周側を囲むようにして設けられている。
このように構成される第１のＣｕ膜成膜装置においては、ウエハＷを図９に示す処理容器５１内へ搬入し、このウエハＷを載置台６３上に載置して静電チャック６６により吸着し、制御部４０の制御下で以下の動作が行われる。このとき、載置台６３は、熱電対（図示せず）で検出された温度に基づいて、冷却ジャケット６５への冷媒の供給および抵抗ヒーター８７への給電を制御することにより温度制御される。
まず、真空ポンプ５６を動作させることにより所定の真空状態にされた処理容器５１内に、ガス制御部６０を操作して所定流量でＡｒガスを流しつつスロットルバルブ５５を制御して処理容器５１内を所定の真空度に維持する。その後、可変直流電源８４から直流電力をターゲット８３に印加し、さらにプラズマ発生源７８の高周波電源８１から誘導コイル８０に高周波電力（プラズマ電力）を供給する。一方、バイアス用高周波電源７４から静電チャック６６の電極６６ｂに対して所定のバイアス用の高周波電力を供給する。
これにより、処理容器５１内においては、誘導コイル８０に供給された高周波電力によりアルゴンプラズマが形成されてアルゴンイオンが生成され、これらイオンはターゲット８３に印加された直流電圧に引き寄せられてターゲット８３に衝突し、このターゲット８３がスパッタされて粒子が放出される。この際、ターゲット８３に印加する直流電圧により放出される粒子の量が最適に制御される。
また、スパッタされたターゲット８３からの粒子はプラズマ中を通る際に多くはイオン化される。ここでターゲット８３から放出される粒子は、イオン化されたものと電気的に中性な中性原子とが混在する状態となって下方向へ飛散して行く。特に、この処理容器５１内の圧力をある程度高くし、これによりプラズマ密度を高めることにより、粒子を高効率でイオン化することができる。この時のイオン化率は高周波電源８１から供給される高周波電力により制御される。
そして、イオンは、バイアス用高周波電源７４から静電チャック６６の電極６６ｂに印加されたバイアス用の高周波電力によりウエハＷ面上に形成される厚さ数ｍｍ程度のイオンシースの領域に入ると、強い指向性をもってウエハＷ側に加速するように引き付けられてウエハＷに堆積してＣｕ膜が形成される。
このとき、ウエハ温度を高く（６５〜３５０℃）設定するとともに、バイアス用高周波電源７４から静電チャック６６の電極６６ｂに対して印加されるバイアスパワーを調整してＣｕの成膜とＡｒによるエッチングを調整して、Ｃｕの流動性を良好にすることにより、開口が狭いトレンチやホールであっても良好な埋め込み性でＣｕを埋め込むことができる。
良好な埋め込み性を得る観点から、処理容器５１内の圧力（プロセス圧力）は、１〜１００ｍＴｏｒｒ（０．１３３〜１３．３Ｐａ）、さらには３５〜９０ｍＴｏｒｒ（４．６６〜１２．０Ｐａ）が好ましく、ターゲットへの直流電力は４〜１２ｋＷ、さらには６〜１０ｋＷとすることが好ましい。
なお、トレンチやホールの開口が広い場合等には、ウエハ温度を低く（−５０〜０℃）設定するとともに、処理容器５１内の圧力をより低くして成膜することができる。これにより、成膜レートを高くすることができる。また、このような場合には、ｉＰＶＤに限らず、通常のスパッタ、イオンプレーティング等の通常のＰＶＤを用いることもできる。
＜バリア膜成膜装置＞
次に、バリア膜を形成するためのバリア膜成膜装置１２ａ（１２ｂ）について説明する。図１０は、バリア膜成膜装置１２ａ（１２ｂ）の一例を示す断面図であり、熱ＡＬＤによりＴａＡｌＮ膜を形成するものである。なお、熱ＣＶＤによっても成膜可能である。
図１０に示すように、このバリア膜成膜装置１２ａ（１２ｂ）は、例えばアルミニウム等により筒体に形成された処理容器１０１を有している。処理容器１０１の内部には、ウエハＷを載置する例えばＡｌＮ等のセラミックスからなる載置台１０２がその中央下部に設けられた円筒状の支持部材１０３により支持された状態で配置されている。この載置台１０２内にはヒーター１０４が設けられている。このヒーター１０４はヒーター電源（図示せず）から給電されることにより発熱する。また、載置台１０２には電極１０５が埋設されており、電極１０５には高周波電源１０６が接続されている。また、載置台１０２には、ウエハ搬送用の３本（２本のみ図示）のウエハ支持ピン１０７が載置台１０２の表面に対して突没可能に設けられ、これらウエハ支持ピン１０７は支持板１０８に固定されている。そして、ウエハ支持ピン１０７は、エアシリンダ等の駆動機構１０９によってロッド１１０を昇降することにより、支持板１０８を介して昇降される。なお、符号１１１はベローズである。
処理容器１０１の天壁には、ＴａＡｌＮ膜を形成するためのガスやパージガス等を処理容器１０１内にシャワー状に導入するためのシャワーヘッド１１２が載置台１０２と対向するように設けられている。シャワーヘッド１１２はその上面から内部に伸びる第１の導入路１１３および第２の導入路１１４を有している。これら第１の導入路１１３と第２の導入路１１４とはシャワーヘッド１１２内で別個に設けられており、これらに供給されたガスは互いに混ざらないようになっている。
シャワーヘッド１１２の内部には上下２段に上部空間１１５および下部空間１１６が設けられており、上部空間１１５には第１の導入路１１３が繋がっており、この上部空間１１５から第１のガス吐出路１１７がシャワーヘッド１１２の底面まで延びている。下部空間１１６には第２の導入路１１８が繋がっており、この下部空間１１６から第２のガス吐出路１１８がシャワーヘッド１１２の底面まで延びている。
第１の導入路１１３には第１のガス供給配管１１９が接続されており、第２のガス導入路１１４には第２のガス供給管１２０が接続されている。これら第１のガス供給配管１１９および第２のガス供給配管１２０は、ガス供給部１２２の各ガスに対応するガス供給源に接続されており、第１のガス供給配管１１９にはＴａ化合物およびＡｌ化合物を還元して窒化物を形成する窒化ガス（還元ガス）であるＮＨ３、希釈ガス、プラズマガスとして用いられるＡｒ等が供給され、第２のガス供給配管１２０にはＴａ原料であるＴＢＴＥＭＴおよびＡｌ原料であるＴＭＡが供給されるようになっている。なお、これら原料として、上述した他のガスを用いることもできる。また、第２のガス供給配管１２０には第３のガス供給配管１２１が接続され、ガス供給部１２２のガス供給源から処理容器１０１内のクリーニング等に用いるガスであるＯ２、ＮＦ３や、キャリアガス、希釈ガス、プラズマガスとして用いられるＡｒが供給される。第１のガス供給配管１１９および第２のガス供給配管には、ガス流量制御器、バルブ等よりなるガス制御部１２３、１２４が介装されている。
処理容器１０１の底部には、下方に向けて突出する排気室１２５が設けられている。排気室１２５の側面には排気管１２６が接続されており、この排気管１２６には圧力調整を行うスロットルバルブ１２７および真空ポンプ１２８が接続されており、処理容器１０１内が真空引き可能となっている。
一方、処理容器１０１の側壁には、ウエハ搬出入口１２９が形成されており、ゲートバルブＧを開けた状態で第１の真空搬送室１１との間でウエハＷの搬入出が行われる。
このようなバリア膜成膜装置１２ａ（１２ｂ）においては、ゲートバルブＧを開けて、ウエハＷを載置台１０２上に載置した後、ゲートバルブＧを閉じ、処理容器１０１内を真空ポンプ１２８により排気して処理容器１０１内を所定の圧力に調整しつつ、ヒーター１０４より載置台１０２を介してウエハＷを所定温度に加熱した状態で、ＡＬＤによりＴａＡｌＮ膜を成膜する。このときの載置台温度は３００〜４００℃である。
具体的な手順としては、例えば上記図３に示すように、ガス供給部１２２から第２のガス供給配管１２０を介してＴａ原料であるＴＢＴＥＭＴをシャワーヘッド１１２に供給し、第２の導入路１１４、下部空間１１６を経て第２のガス吐出路１１８から吐出させて、ウエハＷの表面に吸着させ、次いで、両方のガス供給配管１１９、１２０からパージガスであるＡｒをシャワーヘッド１１２の第１および第２の吐出路１１７、１１８から吐出させて処理容器１０１内のパージを行い、次いで、第１のガス供給配管１１９を介して窒化ガス（還元ガス）であるＮＨ３ガスをシャワーヘッド１１２に供給し、第１のガス導入路１１３、上部空間１１５を経て第１のガス吐出路１１７から吐出させてウエハＷに吸着しているＴＢＴＥＭＴを窒化（還元）させ、次いで、従前のパージと同様にして処理容器内のパージを行う。これを所定サイクル（好適には４〜８サイクル）繰り返して１回のＴａＮ単位膜の形成が終了する。次いで、ＴＢＴＥＭＴをＡｌ原料としてのＴＭＡに代えた以外は同様にしてＴＭＡの供給によるＴＭＡの吸着→処理容器１０１内のパージ→ＮＨ３による窒化（還元）処理→処理容器内のパージを順次行って、１回のＡｌＮ膜の形成が終了する。これらＴａＮ単位膜の形成およびＡｌＮ膜の形成を所定回繰り返すことにより、所定膜厚のＴａＡｌＮ膜が形成される。
ＴａＡｌＮ膜の形成後、処理容器１０１内にＡｒを供給するとともに、高周波電源１０６から載置台１０２の電極１０５に高周波電力を供給することにより、Ａｒプラズマを生成し、ＴａＡｌＮ膜にプラズマ中のイオンによる衝撃を与え、膜の改質を行う。これにより、膜のバリア性が向上する。このときの高周波電力の周波数は例えば１３．６５ＭＨｚ、パワーは１００〜１０００Ｗ程度である。以上は、図３に示した手順の例であるが、もちろん、プラズマ処理を上記図４〜６に示した手順で行っても良い。
＜Ｒｕライナー膜成膜装置＞
次に、Ｒｕライナー膜を形成するためのＲｕライナー膜成膜装置１４ａ（１４ｂ）について説明する。Ｒｕライナー膜は熱ＣＶＤにより好適に形成することができる。図１１は、Ｒｕライナー膜成膜装置の一例を示す断面図であり、熱ＣＶＤによりＲｕ膜を形成するものである。
図１１に示すように、このＲｕライナー膜成膜装置１４ａ（１４ｂ）は、例えばアルミニウム等により筒体に形成された処理容器１３１を有している。処理容器１３１の内部には、ウエハＷを載置する例えばＡｌＮ等のセラミックスからなる載置台１３２が配置されており、この載置台１３２内にはヒーター１３３が設けられている。このヒーター１３３はヒーター電源（図示せず）から給電されることにより発熱する。
処理容器１３１の天壁には、Ｒｕ膜を形成するための処理ガスやパージガス等を処理容器１３１内にシャワー状に導入するためのシャワーヘッド１３４が載置台１３２と対向するように設けられている。シャワーヘッド１３４はその上部にガス導入口１３５を有し、その内部にガス拡散空間１３６が形成されており、その底面には多数のガス吐出孔１３７が形成されている。ガス導入口１３５にはガス供給配管１３８が接続されており、ガス供給配管１３８にはＲｕ膜を形成するための処理ガスやパージガス等を供給するためのガス供給源１３９が接続されている。また、ガス供給配管１３８には、ガス流量制御器、バルブ等よりなるガス制御部１４０が介装されている。Ｒｕを成膜するためのガスとしては、上述したように、好適なものとしてルテニウムカルボニル（Ｒｕ３（ＣＯ）１２）を挙げることができる。このルテニウムカルボニルは熱分解によりＲｕ膜を形成することができる。
処理容器１３１の底部には、排気口１４１が設けられており、この排気口１４１には排気管１４２が接続されている。排気管１４２には圧力調整を行うスロットルバルブ１４３および真空ポンプ１４４が接続されており、処理容器１３１内が真空引き可能となっている。
載置台１３２には、ウエハ搬送用の３本（２本のみ図示）のウエハ支持ピン１４６が載置台１３２の表面に対して突没可能に設けられ、これらウエハ支持ピン１４６は支持板１４７に固定されている。そして、ウエハ支持ピン１４６は、エアシリンダ等の駆動機構１４８によりロッド１４９を昇降することにより、支持板１４７を介して昇降される。なお、符号１５０はベローズである。一方、処理容器１３１の側壁には、ウエハ搬出入口１５１が形成されており、ゲートバルブＧを開けた状態で第１の真空搬送室１１との間でウエハＷの搬入出が行われる。
このようなＲｕライナー膜成膜装置１４ａ（１４ｂ）においては、ゲートバルブＧを開けて、ウエハＷを載置台１３２上に載置した後、ゲートバルブＧを閉じ、処理容器１３１内を真空ポンプ１４４により排気して処理容器１３１内を所定の圧力に調整しつつ、ヒーター１３３より載置台１３２を介してウエハＷを所定温度に加熱した状態で、ガス供給源１３９からガス供給配管１３８およびシャワーヘッド１３４を介して処理容器１３１内へルテニウムカルボニル（Ｒｕ３（ＣＯ）１２）ガス等の処理ガスを導入する。これにより、ウエハＷ上で処理ガスの反応が進行し、ウエハＷの表面にＲｕ膜が形成される。
Ｒｕ膜の成膜には、ルテニウムカルボニル以外の他の成膜原料、例えば上述したようなルテニウムのペンタジエニル化合物をＯ２ガスのような分解ガスとともに用いることができる。またＲｕ膜をＰＶＤで成膜することもできる。ただし、良好なステップカバレッジが得られ、かつ膜の不純物を少なくすることができることからルテニウムカルボニルを用いたＣＶＤで成膜することが好ましい。
＜他の工程に用いる装置＞
以上の成膜システム１により上記実施形態におけるＣｕ膜の形成（積み増し部の形成）までを行うことができるが、それ以降のアニール工程、ＣＭＰ工程、キャップ層成膜工程は、成膜システム１から搬出した後のウエハＷに対し、アニール装置、ＣＭＰ装置、キャップ層成膜装置を用いて行うことができる。なお、アニール工程を成膜システム１のいずれかのモジュールで行うようにすることもできる。これらの装置は、通常用いられる構成のものでよい。これら装置と成膜システム１とでＣｕ配線形成システムを構成し、制御部４０と同じ機能を有する共通の制御部により一括して制御するようにすることにより、上記実施形態に示された方法を一つのレシピにより一括して制御することができる。
＜他の適用＞
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されることなく種々変形可能である。例えば、成膜システムとしては、図８のようなタイプに限らず、一つの搬送装置に全ての成膜装置が接続されているタイプであってもよい。また、図８のようなマルチチャンバタイプのシステムではなく、バリア膜、Ｒｕライナー膜、Ｃｕ膜のうち、一部のみを同一の成膜システムで形成し、残部を別個に設けた装置により大気暴露を経て成膜するようにしてもよいし、全てを別個の装置で大気暴露を経て成膜するようにしてもよい。
さらに、上記実施形態では、トレンチとビア（ホール）とを有するウエハに本発明の方法を適用した例を示したが、トレンチのみを有する場合でも、ホールのみを有する場合でも本発明を適用できることはいうまでもない。また、シングルダマシン構造、ダブルダマシン構造の他、三次元実装構造等、種々の構造のデバイスにおける埋め込みに適用することができる。また、上記実施形態では、被処理基板として半導体ウエハを例にとって説明したが、半導体ウエハにはシリコンのみならず、ＧａＡｓ、ＳｉＣ、ＧａＮなどの化合物半導体も含まれ、さらに、半導体ウエハに限定されず、液晶表示装置等のＦＰＤ（フラットパネルディスプレイ）に用いるガラス基板や、セラミック基板等にも本発明を適用することができることはもちろんである。
１；成膜システム
１２ａ，１２ｂ；バリア膜成膜装置
１４ａ，１４ｂ；Ｒｕライナー膜成膜装置
２２ａ，２２ｂ；Ｃｕ膜成膜装置
２０１；下部構造
２０２；層間絶縁膜
２０３；トレンチ
２０４；バリア膜
２０５；Ｒｕライナー膜
２０６；Ｃｕ膜
２０８；Ｃｕ配線
Ｗ；半導体ウエハ（被処理基板）

Claims (11)

  1. 表面に所定パターンの凹部が形成された基板に対し、前記凹部を埋めるＣｕ配線を形成するＣｕ配線の形成方法であって、
    少なくとも前記凹部の表面に、熱ＡＬＤにより非晶質バリア膜を形成する工程と、
    Ｃｕ膜を形成して前記凹部内に前記Ｃｕ膜を埋め込む工程と、
    ＣＭＰにより全面を研磨して前記凹部内にＣｕ配線を形成する工程と
    を有し、
    前記非晶質バリア膜はＴａＡｌＮ膜であり、該ＴａＡｌＮ膜を形成する場合に、
    処理容器内にＴａ原料であるＴａ化合物を供給して基板に吸着させる工程と、前記処理容器内をパージする工程と、吸着した前記Ｔａ化合物を窒化・還元してＴａＮとする工程と、前記処理容器内をパージする工程とのサイクルを所定回有するＴａＮ単位膜形成段階と、
    処理容器内にＡｌ原料であるＡｌ化合物を供給して基板に吸着させる工程と、前記処理容器内をパージする工程と、吸着した前記Ａｌ化合物を窒化・還元してＡｌＮとする工程と、前記処理容器内をパージする工程とのサイクルを所定回有するＡｌＮ単位膜形成段階と、
    前記ＴａＮ単位膜形成段階と前記ＡｌＮ単位膜形成段階の間、または前記ＡｌＮ単位膜形成段階の後に、前記ＴａＡｌＮ膜の成膜中の膜に対しイオン衝撃を与えて改質するプラズマ処理段階と、
    を有し、
    前記ＴａＮ単位膜形成段階における前記サイクルと、前記ＡｌＮ単位膜形成段階における前記サイクルとの比を、膜中のＴａ：Ａｌが原子数比で所定の値となるように設定し、
    前記ＴａＮ単位膜形成段階、前記ＡｌＮ単位膜形成段階、および前記プラズマ処理段階の一連を所定回繰り返すことを特徴とするＣｕ配線の形成方法。
  2. 前記非晶質バリア膜を成膜した後、前記Ｃｕ膜を形成する前に、Ｒｕ膜を形成する工程をさらに有することを特徴とする請求項１に記載のＣｕ配線の形成方法。
  3. 前記Ｒｕ膜は、ＣＶＤにより形成されることを特徴とする請求項２に記載のＣｕ配線の形成方法。
  4. 前記プラズマは、基板を載置する載置台に高周波電力を印加することにより形成されることを特徴とする請求項１から請求項３のいずれか１項に記載のＣｕ配線の形成方法。
  5. 前記プラズマはアルゴンプラズマであることを特徴とする請求項１から請求項４のいずれか１項に記載のＣｕ配線の形成方法。
  6. 前記ＴａＡｌＮ膜を形成する場合に、前記ＴａＮ単位膜形成段階における前記サイクルの回数を４〜８回とし、前記ＡｌＮ単位膜形成段階における前記サイクルの回数を１回とすることを特徴とする請求項１から請求項５のいずれか１項に記載のＣｕ配線の形成方法。
  7. 前記ＴａＡｌＮ膜の成膜の最初にＡｌ原料を基板に吸着させることを特徴とする請求項１から請求項６のいずれか１項に記載のＣｕ配線の形成方法。
  8. 前記非晶質バリア膜を構成するＴａＡｌＮ膜の厚さは２ｎｍ以下であることを特徴とする請求項１から請求項７のいずれか１項に記載のＣｕ配線の形成方法。
  9. 前記Ｃｕ膜は、ＰＶＤにより形成されることを特徴とする請求項１から請求項８のいずれか１項に記載のＣｕ配線の形成方法。
  10. 前記Ｃｕ膜の形成は、基板が収容された処理容器内にプラズマ生成ガスによりプラズマを生成し、Ｃｕターゲットから粒子を飛翔させて、粒子を前記プラズマ中でイオン化させ、前記基板にバイアス電力を印加してイオンを基板上に引きこむ装置により行われることを特徴とする請求項９に記載のＣｕ配線の形成方法。
  11. コンピュータ上で動作し、Ｃｕ配線形成システムを制御するためのプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、請求項１から請求項１０のいずれかのＣｕ配線の形成方法が行われるように、コンピュータに前記Ｃｕ配線形成システムを制御させることを特徴とする記憶媒体。
JP2012277925A 2012-12-20 2012-12-20 Ｃｕ配線の形成方法 Active JP6013901B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012277925A JP6013901B2 (ja) 2012-12-20 2012-12-20 Ｃｕ配線の形成方法
TW102147096A TW201440152A (zh) 2012-12-20 2013-12-19 Ｃｕ配線之形成方法
KR1020130159805A KR101800487B1 (ko) 2012-12-20 2013-12-20 동(Cu) 배선의 형성 방법 및 기억매체
US14/136,838 US9101067B2 (en) 2012-12-20 2013-12-20 Method for forming copper wiring

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012277925A JP6013901B2 (ja) 2012-12-20 2012-12-20 Ｃｕ配線の形成方法

Publications (2)

Publication Number Publication Date
JP2014123605A JP2014123605A (ja) 2014-07-03
JP6013901B2 true JP6013901B2 (ja) 2016-10-25

Family

ID=50973455

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012277925A Active JP6013901B2 (ja) 2012-12-20 2012-12-20 Ｃｕ配線の形成方法

Country Status (4)

Country Link
US (1) US9101067B2 (ja)
JP (1) JP6013901B2 (ja)
KR (1) KR101800487B1 (ja)
TW (1) TW201440152A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9142456B2 (en) * 2013-07-30 2015-09-22 Lam Research Corporation Method for capping copper interconnect lines
JP6257217B2 (ja) 2013-08-22 2018-01-10 東京エレクトロン株式会社 Ｃｕ配線構造の形成方法
US10157784B2 (en) 2016-02-12 2018-12-18 Tokyo Electron Limited Integration of a self-forming barrier layer and a ruthenium metal liner in copper metallization
WO2021199479A1 (ja) * 2020-04-01 2021-10-07 キヤノンアネルバ株式会社 成膜装置、成膜装置の制御装置及び成膜方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2922089B2 (ja) 1993-06-24 1999-07-19 松下電工株式会社 スチーム発生器の取付構造
KR100363088B1 (ko) * 2000-04-20 2002-12-02 삼성전자 주식회사 원자층 증착방법을 이용한 장벽 금속막의 제조방법
KR20040045007A (ko) * 2001-09-26 2004-05-31 어플라이드 머티어리얼스, 인코포레이티드 배리어층 및 시드층 통합
CN1248304C (zh) * 2002-06-13 2006-03-29 松下电器产业株式会社 布线结构的形成方法
JP2005005383A (ja) * 2003-06-10 2005-01-06 Toshiba Corp 半導体装置および半導体装置の製造方法
US20080200002A1 (en) 2004-10-19 2008-08-21 Tokyo Electron Limited Plasma Sputtering Film Deposition Method and Equipment
JP2006148075A (ja) 2004-10-19 2006-06-08 Tokyo Electron Ltd 成膜方法及びプラズマ成膜装置
WO2007031922A2 (en) * 2005-09-15 2007-03-22 Nxp B.V. A structure for a semiconductor device and a method of manufacturing the same
KR100756035B1 (ko) * 2006-01-03 2007-09-07 삼성전자주식회사 반도체 장치 및 이의 제조 방법
JP5083207B2 (ja) * 2006-03-30 2012-11-28 富士通セミコンダクター株式会社 半導体装置の製造方法
US8247030B2 (en) * 2008-03-07 2012-08-21 Tokyo Electron Limited Void-free copper filling of recessed features using a smooth non-agglomerated copper seed layer
JP2010153487A (ja) * 2008-12-24 2010-07-08 Panasonic Corp 半導体装置及びその製造方法
US7951708B2 (en) * 2009-06-03 2011-05-31 International Business Machines Corporation Copper interconnect structure with amorphous tantalum iridium diffusion barrier
JP5444961B2 (ja) * 2009-09-01 2014-03-19 東京エレクトロン株式会社 成膜装置及び成膜方法
JP5788785B2 (ja) * 2011-01-27 2015-10-07 東京エレクトロン株式会社 Ｃｕ配線の形成方法および成膜システム
US8399353B2 (en) * 2011-01-27 2013-03-19 Tokyo Electron Limited Methods of forming copper wiring and copper film, and film forming system
JP2012231123A (ja) * 2011-04-15 2012-11-22 Hitachi Kokusai Electric Inc 半導体装置、半導体装置の製造方法、基板処理システムおよびプログラム
EP2728053B1 (en) 2011-12-08 2017-03-01 Dongbu Daewoo Electronics Corporation Wall-mounted drum-type washing machine
KR20130077994A (ko) 2011-12-30 2013-07-10 동부대우전자 주식회사 벽걸이형 미니 드럼세탁기

Also Published As

Publication number Publication date
TW201440152A (zh) 2014-10-16
KR101800487B1 (ko) 2017-11-22
KR20140080445A (ko) 2014-06-30
US20140175046A1 (en) 2014-06-26
JP2014123605A (ja) 2014-07-03
US9101067B2 (en) 2015-08-04

Similar Documents

Publication Publication Date Title
JP6117588B2 (ja) Ｃｕ配線の形成方法
WO2012133400A1 (ja) Ｃｕ配線の形成方法
JP6257217B2 (ja) Ｃｕ配線構造の形成方法
US9362166B2 (en) Method of forming copper wiring
JP5767570B2 (ja) Ｃｕ配線の形成方法およびＣｕ膜の成膜方法、ならびに成膜システム
JP5969306B2 (ja) Ｃｕ配線の形成方法
JP2016111347A (ja) Ｃｕ配線の形成方法および成膜システム、記憶媒体
US10096548B2 (en) Method of manufacturing Cu wiring
US10163699B2 (en) Cu wiring forming method and semiconductor device manufacturing method
JP5788785B2 (ja) Ｃｕ配線の形成方法および成膜システム
JP6013901B2 (ja) Ｃｕ配線の形成方法
KR102103072B1 (ko) 구리 배선의 제조 방법
US20170062269A1 (en) Semiconductor device manufacturing method and storage medium
TWI651807B (zh) Ｃｕ配線之製造方法
JP2017135237A (ja) Ｃｕ配線の製造方法およびＣｕ配線製造システム
WO2014010333A1 (ja) Ｃｕ配線の形成方法およびコンピュータ読み取り可能な記憶媒体
JP2015115531A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150629

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160729

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160920

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160923

R150 Certificate of patent or registration of utility model

Ref document number: 6013901

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250