JP2017135237A - Ｃｕ配線の製造方法およびＣｕ配線製造システム - Google Patents

Ｃｕ配線の製造方法およびＣｕ配線製造システム Download PDF

Info

Publication number
JP2017135237A
JP2017135237A JP2016013283A JP2016013283A JP2017135237A JP 2017135237 A JP2017135237 A JP 2017135237A JP 2016013283 A JP2016013283 A JP 2016013283A JP 2016013283 A JP2016013283 A JP 2016013283A JP 2017135237 A JP2017135237 A JP 2017135237A
Authority
JP
Japan
Prior art keywords
film
cuox
wiring
mnox
annealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2016013283A
Other languages
English (en)
Inventor
松本　賢治
Kenji Matsumoto
賢治 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2016013283A priority Critical patent/JP2017135237A/ja
Priority to KR1020170012029A priority patent/KR101923807B1/ko
Priority to US15/416,943 priority patent/US9892965B2/en
Publication of JP2017135237A publication Critical patent/JP2017135237A/ja
Priority to KR1020180124447A priority patent/KR20180117575A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/024—Deposition of sublayers, e.g. to promote adhesion of the coating
    • C23C14/025—Metallic sublayers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/408—Oxides of copper or solid solutions thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]

Abstract

【課題】バリア膜としてＭｎＯｘ膜を用いた場合にその上のライナー膜の配線抵抗への影響を抑制することができ、配線抵抗が低いＣｕ配線を得る。【解決手段】基板Ｗに対しＣｕ配線２１０を製造するＣｕ配線の製造方法は、少なくとも凹部２０３の表面に、層間絶縁膜２０２との反応で自己形成バリア膜となるＭｎＯｘ膜２０５をＡＬＤにより形成する工程と、ＭｎＯｘ膜２０５表面にＣｕＯｘ膜２０６をＣＶＤまたはＡＬＤにより形成する工程と、その後、ＣｕＯｘ膜２０６が形成された基板Ｗに対してアニール処理を施し、ＭｎＯｘ膜２０５とＣｕＯｘ膜２０６との間で酸化還元反応を生じさせ、ＣｕＯｘ膜２０６をＣｕ膜２０７に還元する工程と、凹部２０３内にＣｕ系膜２０８を埋め込む工程とを有する。【選択図】 図２

Description

本発明は、基板に形成されたトレンチやビアホールのような凹部にＣｕを埋め込んでＣｕ配線を製造するＣｕ配線の製造方法およびＣｕ配線製造システムに関する。
半導体デバイスの製造においては、半導体ウエハに成膜処理やエッチング処理等の各種の処理を繰り返し行って所望のデバイスを製造するが、近時、半導体デバイスの高速化、配線パターンの微細化、高集積化の要求に対応して、配線の低抵抗化（導電性向上）およびエレクトロマイグレーション耐性の向上が求められている。
このような点に対応して、配線材料にアルミニウム（Ａｌ）やタングステン（Ｗ）よりも導電性が高く（抵抗が低く）かつエレクトロマイグレーション耐性に優れている銅（Ｃｕ）が用いられるようになってきている。
Ｃｕ配線は、層間絶縁膜にトレンチやホールを形成し、その中にＣｕを埋め込むことにより形成されるが、Ｃｕが層間絶縁膜に拡散することを防止するため、Ｃｕを埋め込む前にバリア膜が形成される。
このようなバリア膜としては、タンタル（Ｔａ）、チタン（Ｔｉ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）等を物理的蒸着法（ＰＶＤ）で形成したものが用いられてきたが、配線パターンの益々の微細化にともない、これらでは十分なステップカバレッジが得難くなっており、近時、バリア膜として良好なステップカバレッジで薄い膜を形成することができる化学的蒸着法（ＣＶＤ）や原子層堆積法（ＡＬＤ）による酸化マンガン（ＭｎＯｘ）が検討されている。しかし、ＭｎＯｘ膜はＣｕ膜との密着性が弱いため、ＭｎＯｘ膜上に、ライナー膜としてＣｕとの密着性の高いルテニウム（Ｒｕ）膜を形成し、その上にＣｕ膜を形成してＣｕ配線を形成する方法が提案されている（例えば特許文献１）。
一方、ＭｎＯｘ膜の上にＲｕ膜を成膜する際に、Ｒｕの核形成密度が低く、良好な表面状態のＲｕ膜を得難いことから、ＭｎＯｘ膜を成膜後に水素ラジカル処理（以下、Ｈ２ラジカル処理と表す）を施し、その後Ｒｕ膜を成膜する技術が提案されている（特許文献２）。
特開２０１０−２１４４７号公報 国際公開第２０１２／１７３０６７号パンフレット
しかしながら、半導体デバイスのさらなる微細化が進むと、それにともなって、Ｃｕ配線断面積に対するバリア膜およびライナー膜の断面積割合が増加する。そして、これが配線抵抗を上昇させる要因となっている。
したがって、本発明が解決しようとする課題は、バリア膜としてＭｎＯｘ膜を用いた場合にその上のライナー膜の配線抵抗への影響を抑制することができ、配線抵抗が低いＣｕ配線を得ることができるＣｕ配線の製造方法を提供することにある。
上記課題を解決するため、本発明の第１の観点は、表面に所定パターンの凹部が形成された層間絶縁膜を有する基板に対し、前記凹部を埋めてＣｕ配線を製造するＣｕ配線の製造方法であって、少なくとも前記凹部の表面に、前記層間絶縁膜との反応で自己形成バリア膜となるＭｎＯｘ膜をＡＬＤにより形成する工程と、前記ＭｎＯｘ膜の表面にライナー膜となるＣｕＯｘ膜をＣＶＤまたはＡＬＤにより形成する工程と、その後、ＣｕＯｘ膜が形成された基板に対してアニール処理を施し、前記ＭｎＯｘ膜と前記ＣｕＯｘ膜との間で酸化還元反応を生じさせ、前記ＣｕＯｘ膜をＣｕ膜に還元する工程と、前記ＣｕＯｘが還元されて形成された前記Ｃｕ膜上にＣｕ系膜をＰＶＤにより形成して前記凹部内に前記Ｃｕ系膜を埋め込む工程とを有することを特徴とするＣｕ配線の製造方法を提供する。
上記第１の観点において、前記アニール処理は、前記ＣｕＯｘ膜の還元処理をともなうものであることであってもよい。この場合に、前記アニール処理の際の前記還元処理として、前記ＣｕＯｘ膜の表面をＨ２ラジカルで処理するＨ２ラジカル処理を好適に用いることができる。前記アニール処理は、１００〜４００℃の範囲で行われることが好ましい。
また、前記ＭｎＯｘ膜の膜厚は、１〜５ｎｍであることが好ましく、前記ＣｕＯｘ膜の膜厚は、１〜１５ｎｍであることが好ましい。
前記ＭｎＯｘ膜と、前記ＣｕＯｘ膜とは、同一の処理容器内でＡＬＤにより連続して形成することができる。この場合に、前記ＭｎＯｘ膜と前記ＣｕＯｘとの間に、ミキシング層としてＣｕＭｎＯｘ膜を形成してもよい。
前記Ｃｕ系膜は、イオン化ＰＶＤにより基板温度を２３０〜３５０℃にして形成されることが好ましい。
前記Ｃｕ系膜を形成する工程の後、めっきまたはＰＶＤにより積み増しＣｕ層を形成し、続いて全面を研磨して前記凹部以外の表面の前記Ｃｕ系膜および前記ＭｎＯｘ膜を除去する工程をさらに有することが好ましい。
本発明の第２の観点は、表面に所定パターンの凹部が形成された層間絶縁膜を有する基板に対し、前記凹部を埋めてＣｕ配線を製造するＣｕ配線の製造システムであって、少なくとも前記凹部の表面に、前記層間絶縁膜との反応で自己形成バリア膜となるＭｎＯｘ膜をＡＬＤにより形成するＭｎＯｘ膜成膜装置と、前記ＭｎＯｘ膜の表面にライナー膜となるＣｕＯｘ膜をＣＶＤまたはＡＬＤにより形成するＣｕＯｘ膜成膜装置と、ＣｕＯｘ膜が形成された基板に対してアニール処理を施し、前記ＭｎＯｘ膜と前記ＣｕＯｘ膜との間で酸化還元反応を生じさせ、前記ＣｕＯｘ膜をＣｕ膜に還元するアニール処理装置と、前記ＣｕＯｘが還元されて形成された前記Ｃｕ膜上にＣｕ系膜をＰＶＤにより形成して前記凹部内に前記Ｃｕ系膜を埋め込むＣｕ系膜成膜装置とを有することを特徴とするＣｕ配線製造システムを提供する。
上記第２の観点において、前記アニール処理装置は、前記ＣｕＯｘ膜を還元する機能を有するものであってもよい。前記アニール処理装置の前記還元機能は、前記ＣｕＯｘ膜の表面をＨ２ラジカルで処理するものを好適に用いることができる。前記アニール処理装置は、アニール処理を１００〜４００℃の範囲で行うものであることが好ましい。
前記ＭｎＯｘ膜成膜装置と前記ＣｕＯｘ膜成膜装置は、共通の処理容器を有する成膜装置として構成され、前記処理容器内の載置台に基板を載置した状態で、前記ＭｎＯｘ膜の成膜と前記ＣｕＯｘ膜の成膜をＡＬＤにより連続して行うものとすることができる。この場合に、前記共通の処理容器内で、前記ＭｎＯｘ膜と前記ＣｕＯｘとの間に、ミキシング層としてＣｕＭｎＯｘ膜を形成するようにしてもよい。
前記Ｃｕ系膜成膜装置は、イオン化ＰＶＤにより基板温度を２３０〜３５０℃にして前記Ｃｕ系膜を形成するものであることが好ましい。
前記ＭｎＯｘ膜成膜装置によるＭｎＯｘ膜の成膜と、前記ＣｕＯｘ膜成膜装置によるＣｕＯｘ膜の成膜と、前記アニール処理装置によるアニール処理と、前記Ｃｕ系膜成膜装置による前記Ｃｕ系膜の成膜とを真空を破ることなく実施することが好ましい。
前記Ｃｕ系膜を形成した後、積み増しＣｕ層を形成するＣｕめっき装置またはＣｕ−ＰＶＤ装置をさらに有することが好ましい。また、前記積み増しＣｕ層を形成した後、全面を研磨して前記凹部以外の表面の前記Ｃｕ系膜および前記ＭｎＯｘ膜を除去する研磨装置をさらに有することが好ましい。
本発明の第３の観点は、コンピュータ上で動作し、Ｃｕ配線製造システムを制御するためのプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、上記第１の観点のＣｕ配線の製造方法が行われるように、コンピュータに前記Ｃｕ配線製造システムを制御させることを特徴とする記憶媒体を提供する。
本発明によれば、自己形成バリアとして薄く成膜できるＭｎＯｘ膜をＡＬＤにより形成し、その上にライナー膜としてＣＶＤまたはＡＬＤによりＣｕＯｘ膜を形成するので、ＣｕＯｘ膜を高ステップカバレッジで成膜することができるとともに、その後アニールすることにより、ＭｎＯｘとＣｕＯｘとが酸化還元反応してこれらの密着性が良好となる。また、それと同時にＣｕＯｘはＣｕに還元されて配線の一部となるため、ライナー膜が消失し、その分Ｃｕ配線の体積が増加する。このため、低抵抗のＣｕ配線を実現することができる。
本発明の一実施形態に係るＣｕ配線の製造方法を示すフローチャートである。 本発明の一実施形態に係るＣｕ配線の製造方法を説明するための工程断面図である。 トレンチにＭｎＯｘ膜を形成して下地の層間絶縁膜との反応により自己形成バリア膜が形成されるメカニズムを説明するための図である。 実験例１に用いたサンプルの製造方法を説明するための図である。 実験例１のＡｒアニールを行ったサンプルのスパッタ時間（深さ方向距離）による各元素の定量値を示す図である。 実験例１のＡｒアニールを行ったサンプルのＣｕ／ＣｕＯｘ／ＭｎＯｘ／ＳｉＯ２積層構造におけるＣｕ２ｐ３／２およびＣｕ ＬＭＭのＸＰＳスペクトルを示す図である。 実験例１のＡｒアニールを行ったサンプルのＣｕ／ＣｕＯｘ／ＭｎＯｘ／ＳｉＯ２積層構造におけるＭｎ２ｐおよびＭｎ３ｐのＸＰＳスペクトルを示す図である。 実験例１のＡｒアニールを行ったサンプルのＣｕ／ＣｕＯｘ／ＭｎＯｘ／ＳｉＯ２積層構造におけるＯ１ｓおよびＳｉ２ｐのＸＰＳスペクトルを示す図である。 実験例１のＨ２ラジカル処理を行ったサンプルのスパッタ時間（深さ方向距離）による各元素の定量値を示す図である。 実験例１のＨ２ラジカル処理を行ったサンプルのＣｕ／ＣｕＯｘ／ＭｎＯｘ／ＳｉＯ２積層構造におけるＣｕ２ｐ３／２およびＣｕ ＬＭＭのＸＰＳスペクトルを示す図である。 実験例１のＨ２ラジカル処理を行ったサンプルのＣｕ／ＣｕＯｘ／ＭｎＯｘ／ＳｉＯ２積層構造におけるＭｎ２ｐおよびＭｎ３ｐのＸＰＳスペクトルを示す図である。 実験例１のＨ２ラジカル処理を行ったサンプルのＣｕ／ＣｕＯｘ／ＭｎＯｘ／ＳｉＯ２積層構造におけるＯ１ｓおよびＳｉ２ｐのＸＰＳスペクトルを示す図である。 本発明の実施形態に係るＣｕ配線の製造方法の実施に好適なＣｕ配線製造システムの概略構成を示すブロック図である。 図１３のＣｕ配線製造システムにおけるドライ成膜処理部の一例を示す平面図である。 図１３のＣｕ配線製造システムにおける制御部を示すブロック図である。 Ｃｕ系膜成膜装置に好適に用いることができるｉＰＶＤ装置の一例を示す断面図である。 ＭｎＯｘ膜成膜装置に好適に用いることができるＡＬＤ装置の一例を示す断面図である。 ＡＬＤにより、ＭｎＯｘ膜の成膜とＣｕＯｘ膜の成膜とを同一の処理容器で連続して行えるＡＬＤ装置の一例を示す断面図である。 ＣｕＯｘ膜成膜後のアニール処理を行うアニール処理装置の一例を示す断面図である。 ＣｕＯｘ膜成膜後のアニール処理の際にＨ２ラジカル処理を行うＨ２ラジカル処理装置の一例を示す断面図である。
以下、添付図面を参照して本発明の実施形態について具体的に説明する。
＜Ｃｕ配線の製造方法の一実施形態＞
最初に、本発明のＣｕ配線の製造方法の一実施形態について図１のフローチャートおよび図２の工程断面図を参照して説明する。
なお、以下の説明において、酸化マンガンはＭｎＯ、Ｍｎ３Ｏ４、Ｍｎ２Ｏ３、ＭｎＯ２等の複数の形態をとり得るため、これら全てを総称してＭｎＯｘで表す。また、酸化銅もＣｕ２Ｏ、ＣｕＯ等の複数の形態を取り得るため、これらを総称してＣｕＯｘで表す。
まず、下層Ｃｕ配線２１１を含む下部構造２０１（詳細は省略）の上にＳｉＯ２膜、低誘電率（Ｌｏｗ−ｋ）膜（ＳｉＣＯ、ＳｉＣＯＨ等）等からなる層間絶縁膜２０２が形成され、層間絶縁膜２０２にトレンチ２０３およびビアホール（以下、単にビアと記す）２０４が所定パターンで形成された半導体ウエハ（以下、単にウエハと記す）Ｗを準備する（ステップ１、図２（ａ））。
次に、このウエハＷに対して、前処理としてデガス（Ｄｅｇａｓ）プロセスや前洗浄（プリクリーン；Ｐｒｅ−Ｃｌｅａｎ）プロセスによって、絶縁膜表面の水分を除去するとともに、下層Ｃｕ配線２１１の表面に形成された酸化銅を除去し（ステップ２、図２では図示せず）、その後、トレンチ２０３およびビア２０４の表面を含む全面にＣｕの拡散を抑制するバリア膜としてＡＬＤによりＭｎＯｘ膜２０５を成膜する（ステップ３、図２（ｂ））。
次いで、ＭｎＯｘ膜２０５の表面に、ＣＶＤまたはＡＬＤによりライナー膜としてＣＶＤまたはＡＬＤによりＣｕＯｘ膜２０６を成膜する（ステップ４、図２（ｃ））。
そして、ＣｕＯｘ膜２０６が成膜された後のウエハＷに対し、アニール処理を施す（ステップ５、図２（ｄ））。これにより、バリア膜のＭｎＯｘとライナー膜のＣｕＯｘとを酸化還元反応させる。この過程でＣｕＯｘ膜２０６は還元されてＣｕ膜２０７となる。このアニール処理の際にＨ２ラジカル等によるＣｕＯｘの還元処理を施してもよい。
次いで、ＰＶＤ、好ましくはイオン化ＰＶＤ（Ｉｏｎｉｚｅｄ Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；ｉＰＶＤ）によりＣｕまたはＣｕ合金からなるＣｕシードを形成し（ステップ６、図２では図示せず）、その後、Ｃｕリフローアニール（Ｃｕシードをアニールによりリフローしてビアホールなどの微細な凹部をＣｕで埋め込む処理）を行い（ステップ７、図２では図示せず）、その後、ＰＶＤ、好ましくはｉＰＶＤによりＣｕまたはＣｕ合金からなるＣｕ系膜２０８を形成して、トレンチ２０３およびビア２０４にＣｕ系膜２０８の埋め込み（ドライフィル）を行う（ステップ８、図２（ｅ））。なお、高温スパッタのドライフィルにより、Ｃｕシードの形成からＣｕ系膜の形成までを一貫しておこなってもよい。
次いで、必要に応じて、その後の平坦化処理に備えて、ウエハＷの全面にＣｕめっきを施してＣｕ系膜２０８の上にＣｕめっきにより積み増しＣｕ層２０９を形成する（ステップ９、図２（ｆ））。なお、積み増しＣｕ層２０８はＰＶＤにより形成してもよい。積み増しＣｕ層２０９の形成後、アニールを行う（ステップ１０、図２（ｇ））。
この後、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）によりウエハＷ表面の全面を研磨して、トレンチ２０３以外のフィールド部分の積み増しＣｕ層２０９、Ｃｕ系膜２０８、バリア膜であるＭｎＯｘ膜２０５を除去して平坦化する（ステップ１１、図２（ｈ））。これによりトレンチおよびビア内にＣｕ配線２１０が形成される。
なお、Ｃｕ配線２１０を形成後、ウエハＷ表面のＣｕ配線２１０および層間絶縁膜２０２を含む全面に、エッチングストップ機能を有するＳｉＮやＳｉＣＮからなるバリア膜が成膜される。また、ウエハＷ表面のＣｕ配線２１０の上に、ＣｏＷ（Ｐ）などのメタルキャップ膜を選択的に成膜してもよい。
次に、以上の一連の工程のうち、主要な工程について詳細に説明する。
［ＭｎＯｘ膜形成］
最初に、バリア膜であるＭｎＯｘ膜２０５を形成する工程について説明する。
ＭｎＯｘ膜２０５は、上述のようにＡＬＤにより成膜される。具体的には、マンガン化合物含有ガスおよび酸素含有ガスを用い、処理容器内のパージを挟んで、これらを交互に処理容器内に供給することにより成膜される。
ＭｎＯｘ膜２０５は成膜の際の熱、またはその後のプロセス（アニール処理等）の熱により、少なくとも層間絶縁膜２０２との境界部分で層間絶縁膜２０２中のＳｉおよびＯ成分と反応してマンガンシリケート（ＭｎｘＳｉＯｙ（ＭｎＳｉＯ３またはＭｎ２ＳｉＯ４））が形成され、自己形成バリア膜となる。
すなわち、図３（ａ）に示すように、ＭｎＯｘ膜２０５は、下地である層間絶縁膜２０２に含まれるＳｉおよびＯと反応するので、図３（ｂ）に示すように、バリア膜を下地である層間絶縁膜２０２側に形成することができる。このため、トレンチやビアのような凹部内でのバリア膜の体積を小さくすることができ、凹部内でのバリア膜の体積を０に近付けることができる。したがって、配線中のＣｕの体積を増加させて配線の低抵抗化を実現することができる。配線中のＣｕの体積を増加させる観点からは、ＭｎＯｘ膜２０５は薄いほうが好ましく、１〜５ｎｍであることが好ましい。
マンガン化合物としては、シクロペンタジエニル系マンガン化合物、アミジネート系マンガン化合物、アミドアミノアルカン系マンガン化合物を好適に用いることができる。
シクロペンタジエニル系マンガン化合物としては、Ｃｐ２Ｍｎ［＝Ｍｎ（Ｃ５Ｈ５）２］、（ＭｅＣｐ）２Ｍｎ［＝Ｍｎ（ＣＨ３Ｃ５Ｈ４）２］、（ＥｔＣｐ）２Ｍｎ［＝Ｍｎ（Ｃ２Ｈ５Ｃ５Ｈ４）２］、（ｉ−ＰｒＣｐ）２Ｍｎ［＝Ｍｎ（Ｃ３Ｈ７Ｃ５Ｈ４）２］、（ｔ−ＢｕＣｐ）２Ｍｎ［＝Ｍｎ（Ｃ４Ｈ９Ｃ５Ｈ４）２］のような一般式Ｍｎ（ＲＣ５Ｈ４）２で表されるビス（アルキルシクロペンタジエニル）マンガンを挙げることができる。
アミジネート系マンガン化合物としては、米国公報ＵＳ２００９／０２６３９６５Ａ１号に開示されている一般式Ｍｎ（Ｒ１Ｎ−ＣＲ３−ＮＲ２）２で表されるビス(Ｎ,Ｎ'−ジアルキルアセトアミジネート)マンガンを挙げることができる。
アミドアミノアルカン系マンガン化合物としては、国際公開第２０１２／０６０４２８号に開示されている一般式Ｍｎ（Ｒ１Ｎ−Ｚ−ＮＲ２ ２）２で表されるビス(Ｎ,Ｎ'−１−アルキルアミド−２−ジアルキルアミノアルカン)マンガンを挙げることができる。ここで、上記一般式中の“Ｒ，Ｒ１，Ｒ２，Ｒ３”は−ＣｎＨ２ｎ＋１（ｎは０以上の整数）で記述される官能基であり、“Ｚ”は−ＣｎＨ２ｎ−（ｎは１以上の整数）で記述される官能基である。
また、他のマンガン化合物として、カルボニル系マンガン化合物、ベータジケトン系マンガン化合物も用いることができる。カルボニル系マンガン化合物としては、デカカルボニル２マンガン（Ｍｎ２（ＣＯ）１０）やメチルシクロペンタジエニルトリカルボニルマンガン（（ＣＨ３Ｃ５Ｈ４）Ｍｎ（ＣＯ）３）を挙げることができる。この中では、特に、Ｍｎ２（ＣＯ）１０は構造が単純であるため、不純物の少ないＭｎ膜の成膜を期待することができる。
また、酸素含有ガスとしては、Ｈ２Ｏ（水蒸気）、Ｎ２Ｏ、ＮＯ２、ＮＯ、Ｏ３、Ｏ２、Ｈ２Ｏ２、ＣＯ、ＣＯ２、メチルアルコールやエチルアルコールなどのアルコール類を用いることができる。
また、ＡＬＤでＭｎＯｘ膜２０５を成膜する際に、成膜原料であるマンガン化合物の熱分解開始温度よりも高い成膜温度となると、成膜モードがＡＬＤモードからＣＶＤモードに変わって表面が粗くなる。このような観点から、ＡＬＤ成膜温度を、使用するマンガン化合物の熱分解温度よりも低い温度とすることが好ましい。また、有機Ｍｎ化合物によるＭｎＯｘの成膜はその気化開始温度以下ではＡＬＤ成膜することができない（有機Ｍｎ化合物をガスとして処理容器に供給することができない）から、気化開始温度が事実上の下限となる。以上の観点から上記マンガン化合物を用いた際の成膜温度（ウエハ温度）は１００〜２３０℃程度が好ましい。
［ＣｕＯｘ膜の形成］
次に、ライナー膜であるＣｕＯｘ膜２０６を形成する工程について説明する。
ＣｕＯｘ膜２０６は、上述のようにＣＶＤまたはＡＬＤにより成膜される。具体的には、銅化合物含有ガスおよび酸素含有ガスを用い、ＣＶＤの場合はこれらを同時に処理容器内に供給し、ＡＬＤの場合は、処理容器内のパージを挟んで、これらを交互に処理容器内に供給することにより成膜される。このように、ＣｕＯｘ膜をＣＶＤまたはＡＬＤにより成膜することで、良好なステップカバレッジでライナー膜を形成することができる。また、金属状態のＣｕを堆積する場合は、凝集の問題が生じやすいが、堆積物が酸化物であるため、スムースな表面とすることができる。
成膜に用いる銅化合物としては、Ｃｕ（ｈｆａｃ）ＴＭＶＳ、Ｃｕ（ｈｆａｃ）２、Ｃｕ（ｈｆａｃ）ＡＴＭＳ、Ｃｕ（ｈｆａｃ）ＤＭＤＶＳ、Ｃｕ（ｈｆａｃ）ＴＭＯＶＳ、Ｃｕ（ｄｉｂｍ）２、銅アミジネートを好適に用いることができる。
また、酸化のために用いる酸素含有ガスとしては、Ｈ２Ｏ（水蒸気）、Ｎ２Ｏ、ＮＯ２、ＮＯ、Ｏ３、Ｏ２、Ｈ２Ｏ２、ＣＯ、ＣＯ２、メチルアルコールやエチルアルコールなどのアルコール類を用いることができる。
このときの成膜温度（ウエハ温度）は、７５〜４５０℃の範囲であることが好ましい。また、成膜の際の処理容器内の圧力は１〜１３０００Ｐａの範囲が好ましい。
また、ＣｕＯｘ膜の膜厚は、１〜１５ｎｍの範囲であることが好ましい。
なお、ＭｎＯｘ膜とＣｕＯｘ膜は、別々の装置で形成してもよいが、一つの処理容器にＭｎ化合物含有ガス供給系と、Ｃｕ化合物含有ガス供給系と、酸素含有ガス供給系とを設け、ＡＬＤによるＭｎＯｘ膜の形成と、ＣＶＤまたはＡＬＤによるＣｕＯｘ膜の形成とをｉｎ−Ｓｉｔｕで行う装置で形成することもできる。これにより、ＭｎＯｘ膜の成膜とＣｕＯｘの成膜とを連続して高スループットで得ることができる。この場合にＡＬＤ−ＭｎＯｘ膜とＡＬＤ−ＣｕＯｘ膜とを単純に積層してもよいが、これらの密着性をより向上させるため、ＡＬＤ−ＭｎＯｘ膜とＡＬＤ−ＣｕＯｘ膜との間にミキシング層としてＡＬＤ−ＣｕＭｎＯｘ膜を設けてもよい。この場合には、マンガン化合物含有ガスの供給、処理容器内のパージ、酸素含有ガスの供給、処理容器内のパージ、銅化合物含有ガスの供給、処理容器内のパージ、酸素含有ガスの供給、処理容器内のパージの順で処理を繰り返すこととなる。
［アニール処理］
ＣｕＯｘ膜を形成した後、アニール処理を行うことにより、ＭｎＯｘ膜とＣｕＯｘ膜とが酸化還元反応する。これにより、ＭｎＯｘ膜とＣｕＯｘ膜との密着性が良好なものとなり、従来のＲｕ膜をライナー膜として用いていた場合のようにＭｎＯｘ膜をＨ２ラジカル等で還元する必要なない。また、この酸化還元反応の過程で、ＣｕＯｘはＣｕに還元され、配線の一部となる。このため、従来のようなライナー膜であるＲｕ膜が残ることによる配線抵抗の上昇を抑制することができる。このときＣｕＯｘの全てがＣｕに還元されることが好ましいが、必ずしもＣｕＯｘの全てが還元されなくてもよい。また、ビアホールの底にライナー膜であるＣｕＯｘ膜が堆積しても、アニールによってＣｕに還元されることから、ビア抵抗の上昇を回避することができる。
一方、バリアのＭｎＯｘは、このアニールにより下地のＳｉ含有絶縁物（ＳｉＯＣＨ、ＳｉＯＨ、ＳｉＯ２等）と反応して上述したようにＭｎシリケートが形成される。
以下に、ＭｎＯｘ膜とＣｕＯｘ膜との酸化還元反応と、その反応を熱力学計算した結果を示す。なお、右辺の数値は、３００ＫにおけるＭｎの１ｍｏｌあたりのギブスの自由エネルギー変化量である。
・ ＭｎＯ[sl]＋０．６７ＣｕＯ[s]＝０．３３Ｍｎ３Ｏ４[s]＋０．３３Ｃｕ２Ｏ[sl]−２７．２（ｋＪ／Ｍｎ−ｍｏｌ）・・・反応式１
・ ＭｎＯ[sl]＋０．３３Ｃｕ２Ｏ[sl]＝０．３３Ｍｎ３Ｏ４[s]＋０．６７Ｃｕ[sl]−１６．１（ｋＪ／Ｍｎ−ｍｏｌ）・・・反応式２
・ ＭｎＯ[sl]＋０．３３ＣｕＯ[s]＝０．３３Ｍｎ３Ｏ４[s]＋０．３３Ｃｕ[sl]−２１．７（ｋＪ／Ｍｎ−ｍｏｌ）・・・反応式３
以上のように反応式１〜３のいずれも、ギブスの自由エネルギー変化量はマイナスの値となっており、酸化還元反応が進行し得ることを示しており、この反応によりＣｕＯがＣｕに還元され得ることを示している。
このアニールは、例えば、Ａｒガス等の不活性ガス雰囲気で、処理温度（ウエハ温度）１００〜４００℃で行うことができる。
また、アニール処理の際に、Ｈ２ラジカル等のＣｕＯｘを還元する還元手法を併用してもよい。これにより、ＣｕＯｘ膜の還元が促進され、ＣｕＯｘ膜が厚い場合でも、ＣｕＯｘ膜を確実に還元することができる。
還元手法としては、Ｈ２ラジカルの他に、Ｈ２アニール、Ｈ２プラズマ、有機酸ガス雰囲気アニールを挙げることもできる。
還元手法としてＨ２ラジカルを用いる場合には、Ｈ２ラジカル生成手法は特に限定されず。例えば、リモートプラズマ処理、プラズマ処理、加熱フィラメントに水素ガスを接触させる処理を挙げることができる。この中で、リモートプラズマ処理は、処理容器外で誘導結合プラズマやマイクロ波プラズマ等でＨ２プラズマを生成し、これを処理容器内に供給し、その中のＨ２ラジカルにより処理するものである。また、プラズマ処理は、処理容器内に適宜の手段によりＨ２プラズマを生成し、その中のＨ２ラジカルにより処理するものである。さらに、加熱フィラメントに水素ガスを接触させる処理は、加熱フィラメントが触媒として機能し、接触分解反応によりＨ２ラジカルを発生させる。
また、還元手法としてＨ２プラズマを用いる場合にもＨ２プラズマ生成手法は特に限定されず、適宜の手段で生成したＨ２プラズマによりプラズマ処理すればよい。
さらに、Ｈ２アニールは、アニールガスとしてＨ２ガスを用い、有機酸ガス雰囲気アニールは、アニールガスとして例えば蟻酸（ＨＣＯＯＨ）などの有機酸を用いる。
このようにアニールの際にＣｕＯｘを還元する還元手法を併用する際にも、処理温度（ウエハ温度）は１００〜４００℃が好ましい。
このように、ＣｕＯｘ膜表面を直接、Ｈ２ラジカル等により還元することにより、以下のような効果も期待できる。
(1)還元後の膜表面は金属Ｃｕとなることから、その後ＰＶＤによって形成されるＣｕシードとの間に良好な濡れ性を確保することができる。
(2) 還元後の膜表面は金属Ｃｕとなることから、従来のＲｕ膜上と同様に、ＰＶＤによるＣｕドライフィルプロセスを行うことができる。
(3)元のＣｕＯｘと、還元されたＣｕとの境界があいまいになることから、Ｃｕ膜の密着性が良好となる。
［Ｃｕ系膜形成］
次に、Ｃｕ系膜２０８を成膜する工程について説明する。
Ｃｕ系膜２０８は、上述したように、ドライプロセスであるＰＶＤにより成膜する。このとき、ウエハにイオンを引き込みながら成膜するｉＰＶＤを用いることが好ましい。
Ｃｕ系膜２０８を埋め込む際に、通常のＰＶＤ成膜の場合には、Ｃｕの凝集により、トレンチやビアの開口を塞ぐオーバーハングが生じやすいが、ｉＰＶＤを用い、ウエハに印加するバイアスパワーを調整して、Ｃｕイオンの成膜作用とプラズマ生成ガスのイオン（Ａｒイオン）によるエッチング作用とを制御することにより、ＣｕＯｘ膜２０６が還元されて生成したＣｕ膜２０７上でＣｕまたはＣｕ合金を移動させてオーバーハングの生成を抑制することができ、狭い開口のトレンチやビアであっても良好な埋め込み性を得ることができる。このとき、Ｃｕの流動性を持たせて良好な埋め込み性を得る観点からＣｕがマイグレートする高温プロセス（６５〜４００℃）で行われることが好ましいが、その際の温度は２３０〜３５０℃が好ましく、３００℃付近が特に好ましい。このように高温プロセスでＰＶＤ成膜することにより、Ｃｕ結晶粒を成長させることができ、粒界散乱を小さくしてＣｕ配線の抵抗を低くすることができる。また、上述したように、Ｃｕ系膜２０８のための下地としてＣＶＤまたはＡＬＤによりＣｕＯｘ膜２０６を薄く均一に設けることができ、アニールすることによりＣｕＯｘがＭｎＯｘとの間の酸化還元反応によりＣｕ膜２０７となるので、そのＣｕ膜２０７上でＣｕやＣｕ合金が凝集せず流動し、微細な凹部においてもオーバーハングの生成を抑制することができ、ボイドを発生させずに確実にＣｕ系膜２０８（ＣｕまたはＣｕ合金）を埋め込むことができる。
なお、Ｃｕ系膜成膜時における処理容器内の圧力（プロセス圧力）は、０．１３３〜１３．３Ｐａが好ましく、４．６６〜１２．０Ｐａがより好ましい。
Ｃｕ系膜２０８としてＣｕ合金を用いる場合には、代表的なものとして、Ｃｕ−Ａｌ、Ｃｕ−Ｍｎを挙げることができる。また、他のＣｕ合金として、Ｃｕ−Ｍｇ、Ｃｕ−Ａｇ、Ｃｕ−Ｓｎ、Ｃｕ−Ｐｂ、Ｃｕ−Ｚｎ、Ｃｕ−Ｐｔ、Ｃｕ−Ａｕ、Ｃｕ−Ｎｉ、Ｃｕ−Ｃｏ、Ｃｕ−Ｔｉなどを用いることができる。
なお、Ｃｕ系膜２０８に先立って凹部の内壁に形成されるＣｕシードは、Ｃｕ系膜２０８と同様にＣｕまたはＣｕ合金をｉＰＶＤにより形成することが好ましい。
以上のように、本実施形態によれば、自己形成バリアとして薄く成膜できるＭｎＯｘ膜２０５をＡＬＤにより形成し、その上にライナー膜としてＣＶＤまたはＡＬＤによりＣｕＯｘ膜２０６を形成するので、ＣｕＯｘ膜２０６を高ステップカバレッジで成膜することができるとともに、その後アニールすることにより、ＭｎＯｘとＣｕＯｘとが酸化還元反応してＭｎＯｘ膜２０５とＣｕＯｘ膜２０６との密着性が良好となる。また、それと同時にＣｕＯｘ膜は還元されてＣｕ膜２０７となり、配線の一部となるため、ＣｕＯｘ膜２０６ライナー膜が消失し、その分Ｃｕ配線の体積が増加する。このため、低抵抗のＣｕ配線を実現することができる。
また、バリア膜としてＭｎＯｘ膜２０５を用いることにより自己形成バリアとして薄く形成することができるので、トレンチやビア等の凹部内のＣｕ配線の体積を最大化することができ、Ｃｕ配線をより低抵抗化することができる。しかも、Ｃｕを高温のｉＰＶＤで埋め込むため、Ｃｕ粒径を大きくすることができ、粒界散乱を小さくすることができるので、その点からもＣｕ配線を一層低抵抗化することができる。
なお、ステップ４でライナー膜としてＣｕＯｘ膜２０６を形成した後、ステップ５のアニールを省略し、このアニールの機能をステップ７のＣｕリフローアニール、またはＣｕ系膜２０８の埋め込みの際の熱処理に持たせてもよい。また、Ｃｕ系膜２０８の埋め込みやすさはパターン形状等により異なることから、パターン形状によっては、ステップ６のＣｕシード形成、およびステップ７のＣｕリフローアニールを省略してもよい。
＜実験例＞
次に、本発明の実験例について説明する。
［実験例１］
まず、ＡｒアニールまたはＨ２ラジカル処理によってＣｕＯｘ／ＭｎＯｘ積層構造のＣｕＯｘがＣｕに還元されるかどうかについて確認した。
ここでは、図４に示すように、Ｓｉ基板上に、ＴＥＯＳを用いたＣＶＤによりＳｉＯ２膜を厚さ２０ｎｍで形成し、その上に有機Ｍｎ化合物としてアミドアミノアルカン系マンガン化合物を用い、酸素含有ガスとしてＨ２Ｏ（水蒸気）を用いて、１３０℃で３０サイクルのＡＬＤにより厚さ２．８ｎｍのＭｎＯｘ膜を成膜し、その上に、便宜上、室温のＰＶＤにより、厚さ５ｎｍまたは１０ｎｍでＣｕＯ膜を形成してＣｕＯｘ／ＭｎＯｘ積層構造を作成した（図４（ａ））。その後、３００℃、１８０ｓｅｃのＡｒガスによるアニール処理、または３００℃、３０ｓｅｃのＨ２ラジカル処理を行い（図４（ｂ））。その後、３００℃のｉＰＶＤにより厚さ６００ｎｍのＣｕ膜を形成し（図４（ｃ））、サンプルを作製した。
次に、サンプルからＳｉ基板を除去した後、Ａｒスパッタを併用して、ＳｉＯ２膜側からＣｕ膜にかけての深さ方向のＸ線光電子分光（ＸＰＳ）分析を実施した。その際のＳｉＯ２換算スパッタレートは約２ｎｍ／ｍｉｎとした。
Ａｒアニールを行ったサンプルの結果を図５〜８に示す。
図５はＡｒアニールを行ったサンプルのスパッタ時間（深さ方向距離）による各元素の定量値を示す図、図６はＡｒアニールを行ったサンプルのＣｕ／ＣｕＯｘ／ＭｎＯｘ／ＳｉＯ２積層構造におけるＣｕ２ｐ３／２およびＣｕ ＬＭＭのＸＰＳスペクトルを示す図、図７はＡｒアニールを行ったサンプルのＣｕ／ＣｕＯｘ／ＭｎＯｘ／ＳｉＯ２積層構造におけるＭｎ２ｐおよびＭｎ３ｐのＸＰＳスペクトルを示す図、図８はＡｒアニールを行ったサンプルのＣｕ／ＣｕＯｘ／ＭｎＯｘ／ＳｉＯ２積層構造におけるＯ１ｓおよびＳｉ２ｐのＸＰＳスペクトルを示す図である。
Ａｒアニールを行ったサンプルについては、図６に示すように、ＭｎＯｘ膜の上のＣｕＯｘ膜であった部分ではＣｕＯｘの位置にはピークが見られず、金属状態のＣｕのシグナルのみ検出されていることから、ＣｕＯｘがＣｕに還元されていることが確認された。また、図７および図８に示すように、ＭｎＯｘ／ＳｉＯ２界面では、Ｍｎ３ｐピークが高束縛エネルギー側へシフトしており、かつＳｉ２ｐピークが低束縛エネルギー側へシフトしていることから、Ｍｎシリケートが形成されている可能性が高い。また、ＭｎＯｘ由来のピークが見られるが金属Ｍｎのピークは見られず、ＭｎＯｘは存在しているが金属Ｍｎが存在していないことが確認された。
次に、Ｈ２ラジカル処理を行ったサンプルの結果を図９〜１２に示す。
図９はＨ２ラジカル処理を行ったサンプルのスパッタ時間（深さ方向距離）による各元素の定量値を示す図、図１０はＨ２ラジカル処理を行ったサンプルのＣｕ／ＣｕＯｘ／ＭｎＯｘ／ＳｉＯ２積層構造におけるＣｕ２ｐ３／２およびＣｕ ＬＭＭのＸＰＳスペクトルを示す図、図１１はＨ２ラジカル処理を行ったサンプルのＣｕ／ＣｕＯｘ／ＭｎＯｘ／ＳｉＯ２積層構造におけるＭｎ２ｐおよびＭｎ３ｐのＸＰＳスペクトルを示す図、図１２はＨ２ラジカル処理を行ったサンプルのＣｕ／ＣｕＯｘ／ＭｎＯｘ／ＳｉＯ２積層構造におけるＯ１ｓおよびＳｉ２ｐのＸＰＳスペクトルを示す図である。
Ｈ２ラジカル処理を行ったサンプルについては、図１０に示すように、Ａｒアニールを行ったサンプルと同様に、ＭｎＯｘ膜の上のＣｕＯｘ膜であった部分についてはＣｕＯｘの位置にはピークが見られず、金属状態のＣｕのシグナルのみ検出されていることから、ＣｕＯｘがＣｕに還元されていることが確認された。また、図１１および図１２に示すように、Ａｒアニールを行ったサンプルと同様、ＭｎＯｘ／ＳｉＯ２界面では、Ｍｎ３ｐピークが高束縛エネルギー側へシフトしており、かつＳｉ２ｐピークが低束縛エネルギー側へシフトしていることから、Ｍｎシリケートが形成されている可能性が高い。また、ＭｎＯｘ由来のピークが見られるが金属Ｍｎのピークは見られず、ＭｎＯｘは存在しているが金属Ｍｎが存在していないことが確認された。
以上のように、ＡｒアニールおよびＨ２ラジカル処理にかかわらず、ＭｎＯｘの上のＣｕＯｘがＣｕに還元されており、ＭｎＯｘ／ＳｉＯ２界面ではＭｎシリケートが形成されその上にＭｎＯｘが残っていることがわかる。また、より還元性の強いＨ２ラジカル処理後でも金属Ｍｎのシグナルは見られず、ＭｎＯｘはＭｎまで還元されていないことがわかる。
［実験例２］
次に、実験例１で用いた２種類（ＡｒアニールおよびＨ２ラジカル処理）のサンプル、および比較のためライナー膜として従来のＣＶＤ−Ｒｕ膜（厚さ２．５ｎｍ）を形成後にｉＰＶＤ−Ｃｕ膜（厚さ６００ｎｍ）を形成したサンプルについて、テープテストを行った。
テープテストは、上記サンプルのｉＰＶＤ−Ｃｕ膜の表面に約２ｍｍ間隔で１００マスの碁盤目状の傷をダイヤモンドペンで付けた後、粘着テープを貼り付け、その後テープを引きはがし、Ｃｕ膜の剥離の有無を調査した。その結果、いずれのサンプルにおいてもＣｕ膜の剥離は生じず、ＣｕＯｘ／ＭｎＯｘ積層構造の上にＣｕ膜を形成した本発明に基づくサンプルでは、ＡｒアニールおよびＨ２ラジカル処理のいずれも、良好な密着性を有していることが確認された。また、従来のＣｕ／Ｒｕ／ＭｎＯｘ積層構造についても良好な密着性を有しており、テープテストでは従来例と本発明との密着性の優劣は明らかとはならなかった。
＜本発明の実施形態の実施に好適な成膜システム＞
次に、本発明の実施形態に係るＣｕ配線の製造方法の実施に好適な成膜システムについて説明する。図１３は本発明の実施形態に係るＣｕ配線の製造方法の実施に好適なＣｕ配線製造システムの概略構成を示すブロック図、図１４は図１３の成膜システムの主要部となるドライ成膜処理部１０１の一例を示す平面図、図１５は図１３の成膜システムの制御部１０４を示すブロック図である。
図１３に示すように、Ｃｕ配線製造システム１００は、デガス処理からＣｕ系膜成膜までを行うドライ成膜処理部１０１と、積み増しＣｕ層を形成するＣｕめっき処理部１０２と、ＣＭＰ処理を行うＣＭＰ処理部１０３と、このＣｕ配線製造システム１００の各構成部を制御するための制御部１０４と、ドライ成膜処理部１０１とＣｕめっき処理部１０２との間でウエハＷを収容したキャリアＣを搬送する第１のキャリア搬送装置１０５と、Ｃｕめっき処理部１０２とＣＭＰ処理部１０３との間でウエハＷを収容したキャリアを搬送する第２のキャリア搬送装置１０６とを有している。
ドライ成膜処理部１０１は、図１４に示すように、デガス処理またはプリクリーン処理、ＭｎＯｘ膜の成膜、ＣｕＯｘ膜の成膜、およびアニール処理またはＨ２ラジカル処理を行うための第１の処理セクション１０と、Ｃｕ系膜の成膜のための第２の処理セクション２０と、搬入出セクション３０とを有している。
第１の処理セクション１０は、第１の真空搬送室１１と、この第１の真空搬送室１１の４つの壁部にそれぞれ接続された、ＭｎＯｘ膜成膜装置１２、ＣｕＯｘ膜成膜装置１３、アニール・Ｈ２ラジカル処理装置１４、Ｃｕシード成膜装置１５を有しており、さらに他の２つの壁部に接続された、デガス・プリクリーン処理装置１４ａ，１４ｂを有している。アニール・Ｈ２ラジカル処理装置１４は、ウエハのデガス処理またはプリクリーン処理も行えるようになっており、デガス・プリクリーン処理装置１４ａ，１４ｂは、ＡｒアニールまたはＨ２ラジカル処理も行えるようになっている。また、第１の真空搬送室１１のアニール・Ｈ２ラジカル処理装置１４ａおよび１４ｂの間の壁部には、第１の真空搬送室１１と後述する第２の真空搬送室２１との間でウエハＷの受け渡しを行う受け渡し室１６が接続されている。
ＭｎＯｘ膜成膜装置１２、ＣｕＯｘ膜成膜装置１３、アニール・Ｈ２ラジカル処理装置１４、Ｃｕシード成膜装置１５、デガス・プリクリーン装置１４ａ，１４ｂ、および受け渡し室１６は、第１の真空搬送室１１の各辺にゲートバルブＧを介して接続され、これらは対応するゲートバルブＧの開閉により、第１の真空搬送室１１に対して連通・遮断される。
第１の真空搬送室１１内は所定の真空雰囲気に保持されるようになっており、その中には、ウエハＷを搬送する第１の搬送機構１７が設けられている。この第１の搬送機構１７は、第１の真空搬送室１１の略中央に配設されており、回転および伸縮可能な回転・伸縮部１８と、その先端に設けられたウエハＷを支持する２つの支持アーム１９ａ，１９ｂとを有する。第１の搬送機構１７は、ウエハＷをＭｎＯｘ膜成膜装置１２、ＣｕＯｘ膜成膜装置１３、アニール・Ｈ２ラジカル処理装置１４、デガス・プリクリーン処理装置１４ａ，１４ｂ、Ｃｕシード成膜装置１５、および受け渡し室１６に対して搬入出する。
第２の処理セクション２０は、第２の真空搬送室２１と、この第２の真空搬送室２１の対向する壁部に接続された、Ｃｕ系膜成膜装置２２とを有している。
第２の真空搬送室２１の第１の処理セクション１０側の２つの壁部には、それぞれ上記デガス・プリクリーン処理装置１４ａ，１４ｂが接続され、デガス・プリクリーン処理装置１４ａおよび１４ｂの間の壁部には、上記受け渡し室１６が接続されている。すなわち、デガス・プリクリーン処理装置１４ａ，１４ｂおよび受け渡し室１６は、いずれも第１の真空搬送室１１と第２の真空搬送室２１との間に設けられ、受け渡し室１６の両側にデガス・プリクリーン処理装置１４ａ，１４ｂが配置されている。さらに、第２の真空搬送室２１の搬入出セクション３０側の２つの壁部には、それぞれ大気搬送および真空搬送可能なロードロック室２４ａ，２４ｂが接続されている。なお、第１の真空搬送室２１の残余の壁部は予備の接続ポートとなっている。
Ｃｕ系膜成膜装置２２、デガス・プリクリーン処理装置１４ａ，１４ｂ、およびロードロック室２４ａ，２４ｂは、第２の真空搬送室２１の各壁部にゲートバルブＧを介して接続され、これらは対応するゲートバルブを開放することにより第２の真空搬送室２１と連通され、対応するゲートバルブＧを閉じることにより第２の真空搬送室２１から遮断される。また、受け渡し室１６はゲートバルブを介さずに第２の真空搬送室２１に接続されている。
第２の真空搬送室２１内は所定の真空雰囲気に保持されるようになっており、その中には、Ｃｕ系膜成膜装置２２、デガス・プリクリーン処理装置１４ａ，１４ｂ、ロードロック室２４ａ，２４ｂ、および受け渡し室１６に対してウエハＷの搬入出を行う第２の搬送機構２７が設けられている。この第２の搬送機構２７は、第２の真空搬送室２１の略中央に配設されており、回転および伸縮可能な回転・伸縮部２８を有し、その回転・伸縮部２８の先端にウエハＷを支持する２つの支持アーム２９ａ，２９ｂが設けられており、これら２つの支持アーム２９ａ，２９ｂは互いに反対方向を向くように回転・伸縮部２８に取り付けられている。
搬入出セクション３０は、上記ロードロック室２４ａ，２４ｂを挟んで第２の処理セクション２０と反対側に設けられており、ロードロック室２４ａ，２４ｂが接続される大気搬送室３１を有している。大気搬送室３１の上部には清浄空気のダウンフローを形成するためのフィルター（図示せず）が設けられている。ロードロック室２４ａ，２４ｂと大気搬送室３１との間の壁部にはゲートバルブＧが設けられている。大気搬送室３１のロードロック室２４ａ，２４ｂが接続された壁部と対向する壁部には、被処理基板としてのウエハＷを収容するキャリアＣを接続する２つの接続ポート３２，３３が設けられている。また、大気搬送室３１の側面にはウエハＷのアライメントを行うアライメント室３４が設けられている。大気搬送室３１内には、キャリアＣに対するウエハＷの搬入出およびロードロック室２４ａ，２４ｂに対するウエハＷの搬入出を行う大気搬送用搬送機構３６が設けられている。この大気搬送用搬送機構３６は、２つの多関節アームを有しており、キャリアＣの配列方向に沿ってレール３８上を走行可能となっていて、それぞれの先端のハンド３７上にウエハＷを載せてその搬送を行うようになっている。
Ｃｕめっき処理部１０２は、Ｃｕめっき装置およびそれに付随するアニール装置等からなっており、ＣＭＰ処理部１０３は、ＣＭＰ装置およびそれに付随する装置からなっている。
制御部１０４は、図１５に示すように、ドライ成膜処理部１０１、Ｃｕめっき処理部１０２、ＣＭＰ処理部１０３の各構成部、ならびに第１および第２のキャリア搬送装置１０５，１０６の制御を実行するマイクロプロセッサ（コンピュータ）からなるプロセスコントローラ４１と、オペレータがＣｕ配線製造システム１００を管理するためにコマンドの入力操作等を行うキーボードや、Ｃｕ配線製造システム１００の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース４２と、Ｃｕ配線製造システム１００で実行される処理をプロセスコントローラ４１の制御にて実現するための制御プログラムすなわち処理レシピが格納された記憶部４３とを備えている。なお、ユーザーインターフェース４２および記憶部４３はプロセスコントローラ４１に接続されている。
上記レシピは記憶部４３の中の記憶媒体４３ａに記憶されている。記憶媒体は、ハードディスクであってもよいし、ＣＤＲＯＭ、ＤＶＤ等の可搬性ディスクや、フラッシュメモリ等の半導体メモリであってもよい。また、他の装置から、例えば専用回線を介してレシピを適宜伝送させるようにしてもよい。
そして、必要に応じて、ユーザーインターフェース４２からの指示等にて任意のレシピを記憶部４３の記憶媒体４３ａから呼び出してプロセスコントローラ４１に実行させることで、プロセスコントローラ４１の制御下で、Ｃｕ配線製造システム１００での所望の処理が行われる。
次に、このようなＣｕ配線製造システム１００の動作について説明する。
エッチングおよびアッシング後のウエハが収容されたキャリアＣがドライ成膜処理部１０１に搬送され、所定位置にセットされる。そしてキャリアＣから大気搬送用搬送機構３６によりトレンチやビアなどの凹部を有する所定パターンが形成されたウエハＷを取り出し、アライメント室３４でアライメントを行った後、ロードロック室２４ａまたは２４ｂに搬送する。そのロードロック室を第２の真空搬送室２１と同程度の真空度に減圧した後、第２の搬送機構２７によりロードロック室のウエハＷを取り出し、第２の真空搬送室２１を介してデガス・プリクリーン処理装置１４ａまたは１４ｂに搬送し、ウエハＷのデガス処理またはプリクリーン処理を行う。その後、第１の搬送機構１７によりデガス・プリクリーン処理装置１４ａまたは１４ｂのウエハＷを取り出し、第１の真空搬送室１１を介してＭｎＯｘ膜成膜装置１２に搬入し、上述したように、ＡＬＤによりＭｎＯｘ膜を成膜し、自己形成バリア膜を形成する。
ＭｎＯｘ膜の形成後、第１の搬送機構１７によりウエハＷを取り出し、ＣｕＯｘ膜成膜装置１３に搬送し、上述したように、ＭｎＯｘ膜の上にＣＶＤまたはＡＬＤによりＣｕＯｘ膜を成膜する。その後、第１の搬送機構１７によりＣｕＯｘ膜成膜装置１３からウエハＷを取り出し、アニール・Ｈ２ラジカル処理装置１４に搬送し、上述したように、アニール処理またはＨ２ラジカル処理（Ｈ２ラジカルをともなったアニール処理）を行い、上述のようにＭｎＯｘとＣｕＯｘとの間に酸化還元反応を生じさせ、ＣｕＯｘをＣｕに還元する。その後、第１の搬送機構１７によりアニール・Ｈ２ラジカル処理装置１４からウエハＷを取り出し、Ｃｕシード成膜装置１５に搬送し、ｉＰＶＤによりＣｕシードを成膜する。その後、デガス・プリクリーン処理装置１４ａまたは１４ｂにより、Ｃｕリフローアニールを行い、その後、第２の真空搬送室２１の第２の搬送機構２７によりウエハＷを取り出してＣｕ系膜成膜装置２２に搬送し、ｉＰＶＤにより上述したようなＣｕ系膜を成膜してトレンチやビアなどの凹部へのＣｕ系膜（ＣｕまたはＣｕ合金）の埋め込みを行う。なお、受け渡し室１６は、ウエハＷを一時的に保持するバッファとして用いることができる。
Ｃｕ系膜の形成後、第２の搬送機構２７によりウエハＷをロードロック室２４ａまたは２４ｂに搬送し、そのロードロック室を大気圧に戻した後、大気搬送用搬送機構３６によりＣｕ系膜が形成されたウエハＷを取り出し、キャリアＣに戻す。このような処理をキャリア内のウエハＷの数の分だけ繰り返す。
その後、Ｃｕ系膜成膜まで終了したウエハＷが収容されたキャリアＣを第１のキャリア搬送装置１０５によりＣｕめっき処理部１０２へ搬送し、Ｃｕ系膜まで成膜したウエハＷに積み増しＣｕ層をＣｕめっきで形成し、次いでアニールを行う。
その後、積み増しＣｕ層の形成まで終了したウエハＷが収容されたキャリアＣを第２のキャリア搬送装置１０６によりＣＭＰ処理部１０３へ搬送し、ＣＭＰ処理を行う。
Ｃｕ配線製造システム１００によれば、エッチング／アッシング後のウエハに対し、デガスまたはプリクリーン処理からＣＭＰ処理までを一括して行うことができる。また、ドライ成膜処理部１０１では、エッチングおよびアッシング後のウエハに対し、大気開放することなく真空中でデガス処理またはプリクリーン処理、ＭｎＯｘ膜成膜処理、ＣｕＯｘ膜成膜処理、アニール処理（Ｈ２ラジカル処理）、Ｃｕシード成膜処理、Ｃｕリフローアニール処理、Ｃｕ系膜成膜処理を行うので、これらの工程中での膜の酸化を防止することができ、高性能のＣｕ配線を製造することができる。
なお、ドライ成膜処理部１０１は、ＭｎＯｘ膜成膜装置１２とＣｕＯｘ膜成膜装置１３とを別個の装置として有しているが、これらを一括して行う成膜装置をとして有するものであってもよい。このような成膜装置によりＡＬＤによるＭｎＯｘ膜の形成と、ＣＶＤまたはＡＬＤによるＣｕＯｘ膜の形成とをｉｎ−Ｓｉｔｕで行うことにより、ＭｎＯｘ膜の成膜とＣｕＯｘの成膜とを連続して高スループットで得ることができる。
［ｉＰＶＤ装置］
次に、上記Ｃｕ配線製造システム１００においてＣｕ系膜成膜装置２２およびＣｕシード形成装置１５に好適に用いることができるｉＰＶＤ装置についてＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）型プラズマスパッタ装置を例にとって説明する。図１６は、ＩＣＰ型プラズマスパッタ装置を示す断面図である。
図１６に示すように、このｉＰＶＤ装置は、アルミニウム等の金属からなる接地された処理容器６１を有しており、処理容器６１の底部６２には排気口６３およびガス導入口６７が設けられている。排気口６３には排気管６４が接続されており、排気管６４には圧力調整を行うスロットルバルブ６５および真空ポンプ６６が接続されている。また、ガス導入口６７にはガス供給配管６８が接続されており、ガス供給配管６８には、Ａｒガス等のプラズマ励起用ガスや他の必要なガス例えばＮ２ガス等を供給するためのガス供給源６９が接続されている。また、ガス供給配管６８には、ガス流量制御器、バルブ等よりなるガス制御部７０が介装されている。
処理容器６１内には、被処理基板であるウエハＷを載置するための載置機構７２が設けられる。この載置機構７２は、円板状に成形された載置台７３と、この載置台７３を支持する中空筒体状の支柱７４とを有している。載置台７３は、例えばアルミニウム合金等の導電性材料よりなり、支柱７４を介して接地されている。載置台７３の中には冷却ジャケット７５が設けられており、その中に冷媒が供給されて載置台を冷却するようになっている。また、載置台７３内には冷却ジャケット７５の上に絶縁材料で被覆された抵抗ヒーター９７が埋め込まれている。そして、冷却ジャケット７５への冷媒の供給および抵抗ヒーター９７への給電を制御することにより、ウエハ温度を所定の温度に制御できるようになっている。
載置台７３の上面側には、誘電体部材７６ａの中に電極７６ｂが埋め込まれて構成されたウエハＷを静電吸着するための静電チャック７６が設けられている。また、支柱７４の下部は、処理容器６１の底部６２の中心部に形成された挿通孔７７を貫通して下方へ延びている。支柱７４は昇降機構（図示せず）により昇降可能となっており、これにより載置機構７２の全体が昇降される。
支柱７４を囲むように、伸縮可能な金属ベローズ７８が設けられている。金属ベローズ７８の上端は載置台７３の下面に接合され、また下端は処理容器６１の底部６２の上面に接合されており、処理容器６１内の気密性を維持しつつ載置機構７２の昇降移動を許容するようになっている。
底部６２には、上方に向けて例えば３本（２本のみ図示）の支持ピン７９が垂直に設けられており、また、この支持ピン７９に対応させて載置台７３にピン挿通孔８０が形成されており、載置台７３を降下させた際に、ピン挿通孔８０を貫通した支持ピン７９の上端部でウエハＷを受けて、そのウエハＷを外部より侵入する搬送アーム（図示せず）との間で移載することが可能となっている。処理容器６１の下部側壁には、搬送アームを侵入させるために搬出入口８１が設けられ、この搬出入口８１には、開閉可能になされたゲートバルブＧが設けられている。
上述した静電チャック７６の電極７６ｂには、給電ライン８２を介してチャック用電源８３が接続されており、このチャック用電源８３から電極７６ｂに直流電圧を印加することにより、ウエハＷが静電力により吸着保持される。また給電ライン８２にはバイアス用高周波電源８４が接続されており、給電ライン８２を介して静電チャック７６の電極７６ｂに対してバイアス用の高周波電力を供給し、ウエハＷにバイアス電力が印加されるようになっている。この高周波電力の周波数は、４００ｋＨｚ〜６０ＭＨｚが好ましく、例えば１３．５６ＭＨｚが採用される。
一方、処理容器６１の天井部には、誘電体からなる透過板８６がシール部材８７を介して気密に設けられている。そして、この透過板８６の上部に、処理容器６１内の処理空間Ｓにプラズマ励起用ガスをプラズマ化してプラズマを発生するためのプラズマ発生源８８が設けられる。
プラズマ発生源８８は、透過板８６に対応して設けられた誘導コイル９０を有しており、この誘導コイル９０には、プラズマ発生用の例えば１３．５６ＭＨｚの高周波電源９１が接続されて、透過板８６を介して処理空間Ｓに高周波電力が導入され誘導電界を形成するようになっている。
透過板８６の直下には、導入された高周波電力を拡散させる金属製のバッフルプレート９２が設けられる。このバッフルプレート９２の下方には、上記処理空間Ｓの上部側方を囲むようにして例えば断面が内側に向けて傾斜した環状（截頭円錐殻状）をなすＣｕまたはＣｕ合金からなるターゲット９３が設けられており、このターゲット９３にはＡｒイオンを引きつけるための直流電力を印加するターゲット用の電圧可変の直流電源９４が接続されている。なお、直流電源に代えて交流電源を用いてもよい。
また、ターゲット９３の外周側には、磁石９５が設けられている。ターゲット９３はプラズマ中のＡｒイオンによりスパッタされ、ＣｕまたはＣｕ合金が放出されるとともに、これらの多くはプラズマ中を通過する際にイオン化される。
またこのターゲット９３の下部には、処理空間Ｓを囲むようにして例えばアルミニウムや銅よりなる円筒状の保護カバー部材９６が設けられている。この保護カバー部材９６は接地されている。保護カバー部材９６の内側の端部は、載置台７３の外周側を囲むようにして設けられている。
このように構成されるｉＰＶＤ装置においては、ウエハＷを処理容器６１内へ搬入し、このウエハＷを載置台７３上に載置して静電チャック７６により吸着し、制御部１０４の制御下で以下の動作が行われる。このとき、載置台７３は、熱電対（図示せず）で検出された温度に基づいて、冷却ジャケット７５への冷媒の供給および抵抗ヒーター９７への給電を制御することにより温度制御される。
まず、真空ポンプ６６を動作させることにより所定の真空状態にされた処理容器６１内に、ガス制御部７０を操作して所定流量でＡｒガスを流しつつスロットルバルブ６５を制御して処理容器６１内を所定の真空度に維持する。その後、可変直流電源９４から直流電力をターゲット９３に印加し、さらにプラズマ発生源８８の高周波電源９１から誘導コイル９０に高周波電力（プラズマ電力）を供給する。一方、バイアス用高周波電源８４から静電チャック７６の電極７６ｂに対して所定のバイアス用の高周波電力を供給する。
これにより、処理容器６１内においては、誘導コイル９０に供給された高周波電力によりアルゴンプラズマが形成されてアルゴンイオンが生成され、これらイオンはターゲット９３に印加された直流電圧に引き寄せられてターゲット９３に衝突し、このターゲット９３がスパッタされて粒子が放出される。この際、ターゲット９３に印加する直流電圧により放出される粒子の量が最適に制御される。
また、スパッタされたターゲット９３からの粒子はプラズマ中を通る際に多くはイオン化され、イオン化されたものと電気的に中性な中性原子とが混在する状態となって下方向へ飛散して行く。このとき、この処理容器６１内の圧力をある程度高くし、これによりプラズマ密度を高めることにより、粒子を高効率でイオン化することができる。この時のイオン化率は高周波電源９１から供給される高周波電力により制御される。
イオンは、バイアス用高周波電源８４から静電チャック７６の電極７６ｂに印加されたバイアス用の高周波電力によりウエハＷ面上に形成される厚さ数ｍｍ程度のイオンシースの領域に入ると、強い指向性をもってウエハＷ側に加速するように引き付けられてウエハＷに堆積する。これにより、Ｃｕ系膜の成膜処理が行われる。
Ｃｕ膜成膜の際には、ウエハ温度を高く（６５〜４００℃）設定するとともに、バイアス用高周波電源８４から静電チャック７６の電極７６ｂに対して印加されるバイアスパワーを調整してＣｕの成膜とＡｒによるエッチングを調整して、Ｃｕの流動性を良好にすることにより、開口が狭いトレンチやビアであっても良好な埋め込み性でＣｕを埋め込むことができる。
［ＡＬＤ装置］
次に、上記Ｃｕ配線製造システム１００に用いられるＭｎＯｘ膜成膜装置１２に好適に用いることができるＡＬＤ装置について説明する。図１７は、ＡＬＤ装置の一例を示す断面図であり、ＡＬＤによりＭｎＯｘ膜を成膜するものである。なお、このＡＬＤ装置は、ガス供給系を変更し、圧力調整を行うスロットルバルブを排気管に追加することにより、ＣＶＤまたはＡＬＤによりＣｕＯｘ膜を成膜するＣｕＯｘ膜成膜装置１３に用いることも可能である。
図１７に示すように、このＡＬＤ装置は処理容器１１０を有する。処理容器１１０内にはウエハＷを水平に載置するための載置台１１１が設けられている。載置台１１１内にはウエハの温調手段となるヒーター１１１ａが設けられている。また、載置台１１１には昇降機構１１１ｂにより昇降自在な３本の昇降ピン１１１ｃ（２本のみ図示）が設けられており、この昇降ピン１１１ｃを介してウエハ搬送手段（図示せず）と載置台１１１との間でウエハＷの受け渡しが行われる。
処理容器１１０の底部には排気管１１２の一端側が接続され、この排気管１１２の他端側には真空ポンプ１１３が接続されている。処理容器１１０の側壁には、ゲートバルブＧにより開閉される搬送口１１４が形成されている。
処理容器１１０の天井部には載置台１１１に対向するガスシャワーヘッド１１５が設けられている。ガスシャワーヘッド１１５はガス室１１５ａを備え、ガス室１１５ａに供給されたガスは複数設けられたガス吐出孔１１５ｂから処理容器１１０内に供給される。
ガスシャワーヘッド１１５には、マンガン化合物含有ガスをガス室１１５ａに導入するためのマンガン化合物含有ガス供給配管系１１６が接続される。マンガン化合物含有ガス供給配管系１１６は、ガス供給路１１６ａを備え、ガス供給路１１６ａの上流側には、バルブ１１６ｂ、マンガン化合物含有ガス供給源１１７、マスフローコントローラ１１６ｃが接続されている。マンガン化合物含有ガス供給源１１７からは、マンガン化合物含有ガスがバブリング法により供給される。バブリングのためのキャリアガスとしてはＡｒガス等を用いることができる。このキャリアガスはパージガスとしても機能する。
さらに、ガスシャワーヘッド１１５には、酸素含有ガスをガス室１１５ａに導入するための酸素含有ガス供給配管系１１８が接続される。酸素含有ガス供給配管系１１８もまたガス供給路１１８ａを備えており、ガス供給路１１８ａの上流側に、バルブ１１８ｂ、マスフローコントローラ１１８ｃを介して酸素含有ガス供給源１１９が接続されている。酸素含有ガス供給源１１９からは、酸素含有ガスとして、例えば、Ｈ２Ｏガス、Ｎ２Ｏガス、ＮＯ２ガス、ＮＯガス、Ｏ２ガス、Ｏ３ガス等が供給される。なお、酸素含有ガス供給配管系１１８は、Ａｒガス等をパージガスとして供給可能となっている。
なお、本実施形態においては、マンガン化合物含有ガスと酸素含有ガスとがガスシャワーヘッド１１５のガス室１１５ａを共有する構成となっており、ガス吐出孔１１５ｂから処理容器１１０内に交互に供給されるようになっているが、これに限らず、ガスシャワーヘッド１１５においてマンガン化合物含有ガス専用のガス室と酸素含有ガス専用のガス室とが独立して設けられ、マンガン化合物含有ガスと酸素含有ガスとが別々に処理容器１１０内に供給されるようになっていてもよい。
このように構成されるＡＬＤ装置においては、搬送口１１４からウエハＷを処理容器１１０内に搬送して、所定温度に温調された載置台１１１に載置する。そして、チャンバー１１０内を真空排気しつつ、マンガン化合物含有ガス供給配管系１１６からのマンガン化合物含有ガスの供給と、酸素含有ガス供給配管系１１８からの酸素含有ガスの供給とを、処理容器１１０内のパージを挟んで複数回繰り返すＡＬＤ法により、所定の膜厚のＭｎＯｘ膜を成膜する。成膜終了後、搬送口１１４から処理後のウエハＷを搬出する。
なお、このＡＬＤ装置をＣｕＯｘ膜の成膜に用いる場合には、マンガン化合物含有ガス供給配管系１１６の代わりに、銅化合物含有ガスを供給する銅化合物ガス供給源を有する銅化合物含有ガス供給配管系を用い、銅化合物含有ガスの供給と、酸素含有ガスとの供給を同時に行うＣＶＤ法により、または銅化合物含有ガスの供給と、酸素含有ガスとの供給とを、処理容器１１０内のパージを挟んで複数回繰り返すＡＬＤ法によりＣｕＯｘ膜を成膜する。
次に、ＡＬＤにより、ＭｎＯｘ膜の成膜とＣｕＯｘ膜の成膜とを同一の処理容器で連続して行えるＡＬＤ装置の一例について図１８を参照して説明する。図１８のＡＬＤ装置は、図１７のＡＬＤ装置に、銅化合物含有ガスをガスシャワーヘッド１１５に導入するための銅化合物含有ガス供給配管系１２０を付加したものである。銅化合物含有ガス供給配管系１２０は、ガス供給路１２０ａを備え、ガス供給路１２０ａの上流側には、バルブ１２０ｂ、銅化合物含有ガス供給源１２１、マスフローコントローラ１２０ｃが接続されている。銅化合物含有ガス供給源１２１からは、銅化合物含有ガスがバブリング法により供給される。バブリングのためのキャリアガスとしてはＡｒガス等を用いることができる。このキャリアガスはパージガスとしても機能する。
このように構成されるＡＬＤ装置においては、図１７の装置と同様にして、ウエハＷを処理容器１１０内の載置台１１１に載置した後、ＡＬＤ法によりＭｎＯｘ膜を成膜し、その後、銅化合物含有ガス供給配管系１２０からの銅化合物含有ガスの供給と、酸素含有ガス供給配管系１１８からの酸素含有ガスの供給とを、処理容器１１０内のパージを挟んで複数回繰り返すＡＬＤ法により、ＭｎＯｘ膜の上に所定膜厚のＣｕＯｘ膜を成膜する。
この場合にＭｎＯｘ膜とＣｕＯｘ膜とを単純に積層してもよいが、これらの密着性をより向上させるため、ＭｎＯｘ膜とＣｕＯｘ膜との間に、ミキシング層としてＣｕＭｎＯｘ膜を設けるようにしてもよい。この場合には、マンガン化合物含有ガスの供給、処理容器内のパージ、酸素含有ガスの供給、処理容器内のパージ、銅化合物含有ガスの供給、処理容器内のパージ、酸素含有ガスの供給、処理容器内のパージの順で処理を繰り返すこととなる。
［アニール処理装置］
次に、上記Ｃｕ配線製造システム１００に用いられるアニール・Ｈ２ラジカル処理装置の例について説明する。
上述したように、アニール・Ｈ２ラジカル処理装置は、ＣｕＯｘ膜成膜後のアニール処理を行うものである。単純にアニール処理を行うアニール処理装置、または、アニール処理の際にＨ２ラジカルによる還元を行うＨ２ラジカル処理装置からなる。ＣｕＯｘ膜の膜厚が比較的薄い場合にはアニール処理装置を、ＣｕＯｘ膜の膜厚が比較的厚い場合にはＨ２ラジカル処理装置を用いるなど、適宜使い分けることが可能である。
図１９はアニール処理装置の一例を示す断面図である。このアニール処理装置は、例えばアルミニウム等により筒体に形成された処理容器１４１を有している。処理容器１４１の内部には、ウエハＷを載置する例えばＡｌＮ等のセラミックスからなる載置台１４３が配置されており、この載置台１４３内にはヒーター１４４が設けられている。このヒーター１４４はヒーター電源（図示せず）から給電されることにより発熱する。載置台１４３には、ウエハ搬送用の３本のウエハ支持ピン（図示せず）が載置台１４３の表面に対して突没可能に設けられている。
処理容器１４１の底部には、排気口１５１が設けられており、この排気口１５１には排気管１５２が接続されている。排気管１５２には圧力調整を行うスロットルバルブ１５３および真空ポンプ１５４が接続されており、処理容器１４１内が真空引き可能となっている。一方、処理容器１４１の側壁には、ウエハ搬出入口１６１が形成されており、ウエハ搬出入口１６１はゲートバルブＧにより開閉可能となっている。そして、ゲートバルブＧを開放した状態でウエハＷの搬入出が行われる。
処理容器１４１の天壁中央には、ガス導入口１７１が形成されている。ガス導入口１７１にはガス供給配管１７２が接続されており、ガス供給配管１７２にはアニール処理に用いられるＡｒガス等の不活性ガスを供給するためのガス供給源１７３が接続されている。また、ガス供給配管１７２には、ガス流量制御器、バルブ等よりなるガス制御部１７４が介装されている。
このように構成されるアニール処理装置においては、ゲートバルブＧを開けて、ウエハＷを載置台１４３上に載置した後、ゲートバルブＧを閉じ、処理容器１４１内を真空ポンプ１５４により排気してスロットルバルブ１５３によって処理容器１４１内を所定の圧力に調整するとともに、ヒーター１４４により載置台１４３上のウエハＷを所定温度に加熱する。そして、ガス供給源１７３からガス供給配管１７２およびガス供給口１７１を介して処理容器１４１内にＡｒガス等の不活性ガスを供給し、ＣｕＯｘ膜が形成された後のウエハＷに対してアニール処理を施し、ＭｎＯｘとＣｕＯｘとを酸化還元反応させる。
図２０は、アニール・Ｈ２ラジカル処理装置として用いられるＨ２ラジカル処理装置の一例を示す断面図であり、リモートプラズマ処理により処理容器内にＨ２ラジカルを生成するものを例にとって説明する。
このＨ２ラジカル処理装置は、図１９のアニール処理装置と同様の処理容器１４１を有し、その上方に誘電体からなる円筒状のベルジャー１４２を有するものである。ベルジャー１４２は処理容器１４１よりも小径であり、処理容器１４１の壁部とベルジャー１４２の壁部とは気密に形成され、それらの内部が連通している。
図１９のアニール処理装置と同様、処理容器１４１の内部には、ウエハＷを載置する例えばＡｌＮ等のセラミックスからなるヒーター１４４内蔵の載置台１４３が配置されており、載置台１４３にはウエハ搬送用の３本のウエハ支持ピンが設けられおり、処理容器１４１の底部には、真空排気用の排気口１５１、排気管１５２、スロットルバルブ１５３および真空ポンプ１５４が設けられ、処理容器１４１の側壁には、ゲートバルブＧにより開閉可能なウエハ搬出入口１６１が形成されている。
また、ガス導入口１７１は、ベルジャー１４２の天壁中央に設けられており、ガス導入口１７１にはガス供給配管１７２が接続されている。ガス供給配管１７２にはガス供給源１７３が接続されている。ガス供給源１７３は、Ｈ２ラジカル処理のために用いられる水素ガスや不活性ガス等を供給するようになっている。また、ガス供給配管１７２には、ガス流量制御器、バルブ等よりなるガス制御部１７４が介装されている。
ベルジャー１４２の周囲には、アンテナとしてコイル１８１が巻回されている。コイル１８１には高周波電源１８２が接続されている。そして、ベルジャー１４２内に水素ガスおよび不活性ガスを供給しつつコイル１８１に高周波電力が供給されることにより、ベルジャー１４２内に誘導結合プラズマが生成され、処理容器１４１内のウエハＷにＨ２ラジカルが供給される。
このように構成されるＨ２ラジカル処理装置においては、ゲートバルブＧを開けて、ウエハＷを載置台１４３上に載置した後、ゲートバルブＧを閉じ、処理容器１４１およびベルジャー１４２内を真空ポンプ１５４により排気してスロットルバルブ１５３によって処理容器１４１およびベルジャー１４２内を所定の圧力に調整するとともに、ヒーター１４４により載置台１４３上のウエハＷを所定温度に加熱する。
そして、ガス供給源１７３からガス供給配管１７２およびガス供給口１７１を介してベルジャー１４２および処理容器１４１内にＨ２ラジカル処理のために用いられる水素ガスや不活性ガス等を供給するとともに、高周波電源１８２からコイル１８１に高周波電力を供給することにより、ベルジャー１４２内に水素ガスや不活性ガス等が励起されて誘導結合プラズマが生成され、その誘導結合プラズマが処理容器１４１内に導入される。このため、ＣｕＯｘ膜が形成されたウエハＷに、アニール処理としてＨ２ラジカル処理が施され、ＭｎＯｘとＣｕＯｘとを酸化還元反応させるとともに、ＣｕＯｘ膜の還元が促進される。
＜他の適用＞
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されることなく種々変形可能である。例えば、ドライ成膜処理部としては、Ｃｕ系膜成膜までを図１４のような一体となった処理部で行うものに限らず、デガス処理またはプリクリーン処理からＭｎＯｘ膜成膜処理までの部分と、ＣｕＯｘ膜成膜処理からＣｕ系膜成膜処理に至るまでの処理部に分かれていてもよい。ＭｎＯｘ膜成膜後にウエハを大気に開放したとしても、その後のＣｕＯｘ膜成膜処理およびアニール処理（Ｈ２ラジカル処理）によりその影響をリセットすることが可能なためである。
また、上記実施形態では、トレンチとビアとを有するウエハに本発明の方法を適用した例を示したが、トレンチのみを有する場合でも、ビアのみを有する場合でも本発明を適用できることはいうまでもない。また、シングルダマシン構造、デュアルダマシン構造の他、三次元実装構造等、種々の構造のデバイスにおけるＣｕ配線の製造に適用することができる。
さらに、上記実施形態では、被処理基板として半導体ウエハを例にとって説明したが、半導体ウエハにはシリコンのみならず、ＧａＡｓ、ＳｉＣ、ＧａＮなどの化合物半導体も含まれ、さらに、半導体ウエハに限定されず、液晶表示装置等のＦＰＤ（フラットパネルディスプレイ）に用いるガラス基板や、セラミック基板等にも本発明を適用することができることはもちろんである。
１２；ＭｎＯｘ膜成膜装置
１３；ＣｕＯｘ膜成膜装置
１４；アニール・Ｈ２ラジカル処理装置
１５；Ｃｕシード成膜装置
２２；Ｃｕ系膜成膜装置
１００；Ｃｕ配線製造システム
１０１；ドライ成膜処理部
１０２；Ｃｕめっき処理部
１０３；ＣＭＰ処理部
１０４；制御部
２０１；下部構造
２０２；層間絶縁膜
２０３；トレンチ
２０４；ビア
２０５；ＭｎＯｘ膜
２０６；ＣｕＯｘ膜
２０７；Ｃｕ膜
２０８；Ｃｕ系膜
２０９；積み増しＣｕ層
２１０；Ｃｕ配線
Ｗ；半導体ウエハ（基板）

Claims (21)

  1. 表面に所定パターンの凹部が形成された層間絶縁膜を有する基板に対し、前記凹部を埋めてＣｕ配線を製造するＣｕ配線の製造方法であって、
    少なくとも前記凹部の表面に、前記層間絶縁膜との反応で自己形成バリア膜となるＭｎＯｘ膜をＡＬＤにより形成する工程と、
    前記ＭｎＯｘ膜の表面にライナー膜となるＣｕＯｘ膜をＣＶＤまたはＡＬＤにより形成する工程と、
    その後、ＣｕＯｘ膜が形成された基板に対してアニール処理を施し、前記ＭｎＯｘ膜と前記ＣｕＯｘ膜との間で酸化還元反応を生じさせ、前記ＣｕＯｘ膜をＣｕ膜に還元する工程と、
    前記ＣｕＯｘが還元されて形成された前記Ｃｕ膜上にＣｕ系膜をＰＶＤにより形成して前記凹部内に前記Ｃｕ系膜を埋め込む工程とを有することを特徴とするＣｕ配線の製造方法。
  2. 前記アニール処理は、前記ＣｕＯｘ膜の還元処理をともなうものであることを特徴とする請求項１に記載のＣｕ配線の製造方法。
  3. 前記アニール処理の際の前記還元処理は、前記ＣｕＯｘ膜の表面をＨ２ラジカルで処理するＨ２ラジカル処理であることを特徴とする請求項２に記載のＣｕ配線の製造方法。
  4. 前記アニール処理は、１００〜４００℃の範囲で行われることを特徴とする請求項１から請求項３のいずれか１項に記載のＣｕ配線の製造方法。
  5. 前記ＭｎＯｘ膜の膜厚は、１〜５ｎｍであることを特徴とする請求項１から請求項４のいずれか１項に記載のＣｕ配線の製造方法。
  6. 前記ＣｕＯｘ膜の膜厚は、１〜１５ｎｍであることを特徴とする請求項１から請求項５のいずれか１項に記載のＣｕ配線の製造方法。
  7. 前記ＭｎＯｘ膜と、前記ＣｕＯｘ膜とは、同一の処理容器内でＡＬＤにより連続して形成されることを特徴とする請求項１から請求項６のいずれか１項に記載のＣｕ配線の製造方法。
  8. 前記ＭｎＯｘ膜と前記ＣｕＯｘとの間に、ミキシング層としてＣｕＭｎＯｘ膜を形成することを特徴とする請求項７に記載のＣｕ配線の製造方法。
  9. 前記Ｃｕ系膜は、イオン化ＰＶＤにより基板温度を２３０〜３５０℃にして形成されることを特徴とする請求項１から請求項８のいずれか１項に記載のＣｕ配線の製造方法。
  10. 前記Ｃｕ系膜を形成する工程の後、めっきまたはＰＶＤにより積み増しＣｕ層を形成し、続いて全面を研磨して前記凹部以外の表面の前記Ｃｕ系膜および前記ＭｎＯｘ膜を除去する工程をさらに有することを特徴とする請求項１から請求項９のいずれか１項に記載のＣｕ配線の製造方法。
  11. 表面に所定パターンの凹部が形成された層間絶縁膜を有する基板に対し、前記凹部を埋めてＣｕ配線を製造するＣｕ配線製造システムであって、
    少なくとも前記凹部の表面に、前記層間絶縁膜との反応で自己形成バリア膜となるＭｎＯｘ膜をＡＬＤにより形成するＭｎＯｘ膜成膜装置と、
    前記ＭｎＯｘ膜の表面にライナー膜となるＣｕＯｘ膜をＣＶＤまたはＡＬＤにより形成するＣｕＯｘ膜成膜装置と、
    ＣｕＯｘ膜が形成された基板に対してアニール処理を施し、前記ＭｎＯｘ膜と前記ＣｕＯｘ膜との間で酸化還元反応を生じさせ、前記ＣｕＯｘ膜をＣｕ膜に還元するアニール処理装置と、
    前記ＣｕＯｘが還元されて形成された前記Ｃｕ膜上にＣｕ系膜をＰＶＤにより形成して前記凹部内に前記Ｃｕ系膜を埋め込むＣｕ系膜成膜装置と
    を有することを特徴とするＣｕ配線製造システム。
  12. 前記アニール処理装置は、前記ＣｕＯｘ膜を還元する機能を有するものであることを特徴とする請求項１１に記載のＣｕ配線製造システム。
  13. 前記アニール処理装置の前記還元機能は、前記ＣｕＯｘ膜の表面をＨ２ラジカルで処理するものであることを特徴とする請求項１２に記載のＣｕ配線製造システム。
  14. 前記アニール処理装置は、アニール処理を１００〜４００℃の範囲で行うことを特徴とする請求項１１から請求項１３のいずれか１項に記載のＣｕ配線製造システム。
  15. 前記ＭｎＯｘ膜成膜装置と前記ＣｕＯｘ膜成膜装置は、共通の処理容器を有する成膜装置として構成され、前記処理容器内の載置台に基板を載置した状態で、前記ＭｎＯｘ膜の成膜と前記ＣｕＯｘ膜の成膜をＡＬＤにより連続して行うことを特徴とする請求項１１から請求項１４のいずれか１項に記載のＣｕ配線製造システム。
  16. 前記共通の処理容器内で、前記ＭｎＯｘ膜と前記ＣｕＯｘとの間に、ＣｕＭｎＯｘ膜を形成することを特徴とする請求項１５に記載のＣｕ配線製造システム。
  17. 前記Ｃｕ系膜成膜装置は、イオン化ＰＶＤにより基板温度を２３０〜３５０℃にして前記Ｃｕ系膜を形成することを特徴とする請求項１１から請求項１６のいずれか１項に記載のＣｕ配線製造システム。
  18. 前記ＭｎＯｘ膜成膜装置によるＭｎＯｘ膜の成膜と、前記ＣｕＯｘ膜成膜装置によるＣｕＯｘ膜の成膜と、前記アニール処理装置によるアニール処理と、前記Ｃｕ系膜成膜装置による前記Ｃｕ系膜の成膜とを真空を破ることなく実施することを特徴とする請求項１１から請求項１７のいずれか１項に記載のＣｕ配線製造システム。
  19. 前記Ｃｕ系膜を形成した後、積み増しＣｕ層を形成するＣｕめっき装置またはＣｕ−ＰＶＤ装置をさらに有することを特徴とする請求項１１から請求項１８のいずれか１項に記載のＣｕ配線製造システム。
  20. 前記積み増しＣｕ層を形成した後、全面を研磨して前記凹部以外の表面の前記Ｃｕ系膜および前記ＭｎＯｘ膜を除去する研磨装置をさらに有することを特徴とする請求項１９に記載のＣｕ配線製造システム。
  21. コンピュータ上で動作し、Ｃｕ配線製造システムを制御するためのプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、請求項１から請求項１０のいずれかのＣｕ配線の製造方法が行われるように、コンピュータに前記Ｃｕ配線製造システムを制御させることを特徴とする記憶媒体。
JP2016013283A 2016-01-27 2016-01-27 Ｃｕ配線の製造方法およびＣｕ配線製造システム Ceased JP2017135237A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016013283A JP2017135237A (ja) 2016-01-27 2016-01-27 Ｃｕ配線の製造方法およびＣｕ配線製造システム
KR1020170012029A KR101923807B1 (ko) 2016-01-27 2017-01-25 Cu 배선의 제조 방법 및 Cu 배선 제조 시스템
US15/416,943 US9892965B2 (en) 2016-01-27 2017-01-26 Cu wiring manufacturing method and Cu wiring manufacturing system
KR1020180124447A KR20180117575A (ko) 2016-01-27 2018-10-18 Cu 배선의 제조 방법 및 Cu 배선 제조 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016013283A JP2017135237A (ja) 2016-01-27 2016-01-27 Ｃｕ配線の製造方法およびＣｕ配線製造システム

Publications (1)

Publication Number Publication Date
JP2017135237A true JP2017135237A (ja) 2017-08-03

Family

ID=59359176

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016013283A Ceased JP2017135237A (ja) 2016-01-27 2016-01-27 Ｃｕ配線の製造方法およびＣｕ配線製造システム

Country Status (3)

Country Link
US (1) US9892965B2 (ja)
JP (1) JP2017135237A (ja)
KR (2) KR101923807B1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5910904B1 (ja) * 2015-07-31 2016-04-27 パナソニックＩｐマネジメント株式会社 運転支援装置、運転支援システム、運転支援方法、運転支援プログラム及び自動運転車両
US10832917B2 (en) 2017-06-09 2020-11-10 International Business Machines Corporation Low oxygen cleaning for CMP equipment
US11784091B2 (en) * 2019-08-30 2023-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of chip package with fan-out feature

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008124275A (ja) * 2006-11-13 2008-05-29 Fujitsu Ltd 半導体装置の製造方法
JP2011525697A (ja) * 2008-03-21 2011-09-22 プレジデント アンド フェロウズ オブ ハーバード カレッジ 配線用セルフアライン（自己整合）バリア層
JP2014036109A (ja) * 2012-08-08 2014-02-24 Tokyo Electron Ltd Ｃｕ配線の形成方法
JP2015177119A (ja) * 2014-03-17 2015-10-05 東京エレクトロン株式会社 Ｃｕ配線の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020043464A (ko) * 2002-03-21 2002-06-10 김도형 반도체소자의 금속배선 형성방법
JP5196467B2 (ja) * 2007-05-30 2013-05-15 東京エレクトロン株式会社 半導体装置の製造方法、半導体製造装置及び記憶媒体
JP5417754B2 (ja) 2008-07-11 2014-02-19 東京エレクトロン株式会社 成膜方法及び処理システム
JP5429078B2 (ja) * 2010-06-28 2014-02-26 東京エレクトロン株式会社 成膜方法及び処理システム
KR101659469B1 (ko) 2011-06-16 2016-09-23 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법, 반도체 장치, 반도체 장치의 제조 장치 및 기억 매체

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008124275A (ja) * 2006-11-13 2008-05-29 Fujitsu Ltd 半導体装置の製造方法
JP2011525697A (ja) * 2008-03-21 2011-09-22 プレジデント アンド フェロウズ オブ ハーバード カレッジ 配線用セルフアライン（自己整合）バリア層
JP2014036109A (ja) * 2012-08-08 2014-02-24 Tokyo Electron Ltd Ｃｕ配線の形成方法
JP2015177119A (ja) * 2014-03-17 2015-10-05 東京エレクトロン株式会社 Ｃｕ配線の製造方法

Also Published As

Publication number Publication date
KR101923807B1 (ko) 2018-11-29
US20170213763A1 (en) 2017-07-27
KR20170089774A (ko) 2017-08-04
US9892965B2 (en) 2018-02-13
KR20180117575A (ko) 2018-10-29

Similar Documents

Publication Publication Date Title
JP6117588B2 (ja) Ｃｕ配線の形成方法
JP6257217B2 (ja) Ｃｕ配線構造の形成方法
WO2012133400A1 (ja) Ｃｕ配線の形成方法
JP6139298B2 (ja) Ｃｕ配線の形成方法
JP5969306B2 (ja) Ｃｕ配線の形成方法
KR101846049B1 (ko) Cu 배선의 제조 방법 및 기억 매체
KR20160068668A (ko) Cu 배선의 형성 방법 및 성막 시스템, 기억 매체
US10096548B2 (en) Method of manufacturing Cu wiring
KR102008475B1 (ko) Cu 배선의 형성 방법 및 반도체 장치의 제조 방법
KR20180117575A (ko) Cu 배선의 제조 방법 및 Cu 배선 제조 시스템
KR102103072B1 (ko) 구리 배선의 제조 방법
KR20170026165A (ko) 반도체 장치의 제조 방법 및 기억 매체
JP6013901B2 (ja) Ｃｕ配線の形成方法
US20170025308A1 (en) Method of cleaning bottom of via hole and method of manufacturing semiconductor device
WO2014010333A1 (ja) Ｃｕ配線の形成方法およびコンピュータ読み取り可能な記憶媒体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190507

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190621

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190806

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20191224