JP2011525697A - 配線用セルフアライン（自己整合）バリア層 - Google Patents

配線用セルフアライン（自己整合）バリア層 Download PDF

Info

Publication number
JP2011525697A
JP2011525697A JP2011500986A JP2011500986A JP2011525697A JP 2011525697 A JP2011525697 A JP 2011525697A JP 2011500986 A JP2011500986 A JP 2011500986A JP 2011500986 A JP2011500986 A JP 2011500986A JP 2011525697 A JP2011525697 A JP 2011525697A
Authority
JP
Japan
Prior art keywords
metal
group
groups
copper
manganese
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011500986A
Other languages
English (en)
Other versions
JP2011525697A5 (ja
JP5820267B2 (ja
Inventor
ゴードン，ロイ・ジェラルド
キム，フーン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Harvard College
Original Assignee
Harvard College
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Harvard College filed Critical Harvard College
Publication of JP2011525697A publication Critical patent/JP2011525697A/ja
Publication of JP2011525697A5 publication Critical patent/JP2011525697A5/ja
Application granted granted Critical
Publication of JP5820267B2 publication Critical patent/JP5820267B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/16—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal carbonyl compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1036—Dual damascene with different via-level and trench-level dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

集積回路中の銅線を完全に取り囲んでいるケイ酸マンガン層及び窒化ケイ素マンガン層を組み込んだ集積回路用の配線構造、及びその製造方法を提供する。ケイ酸マンガンは、銅が配線から拡散しないためのバリアを形成し、それにより、絶縁体が磁気尚早に損しないよう保護し、トランジスタが銅により劣化しないように保護する。また、ケイ酸マンガン及び窒化ケイ素マンガンは、銅と絶縁体の間の強い接着を促進し、これゆえに製造及び使用の間のデバイスの機械的な完全性が保持される。また、銅−ケイ酸マンガン界面及び窒化ケイ素マンガン界面における強い接着は、デバイスの使用の間の銅のエレクトロマイグレーションによる損傷から保護する。また、マンガン含有シースは、銅がその周囲の酸素又は水により腐食しないよう保護する。
【選択図】図７

Description

関連出願
本出願は、それらの内容を全体として参照により本明細書中に援用する２００８年３月２１日付けで出願された米国特許出願第６１／０３８，６５７号、２００８年４月８日付けで出願された米国特許出願第６１／０４３，２３６号、及び２００８年６月２０日付けで出願された米国特許出願第６１／０７４，４６７号の利益を請求する。
著作権の注意
本特許開示は、著作権の保護を受ける材料を含んでいる場合がある。著作権者は、特許文献又は特許開示の何者かによるファックスによる複製に対して、米国特許商標庁の特許ファイル又は記録において見られることから、何の異議もないが、すべてのあらゆる著作権を留保する。
参照による援用
本明細書中に引用するすべての特許、特許出願、及び刊行物は、本明細書中に記載される発明の日において当業者に知られる技術の状態をより完全に記載するために、その全体を参照により本明細書中に援用する。
銅（Ｃｕ）は、マイクロプロセッサやメモリなどのマイクロエレクトロニックデバイスの配線のために選択される材料として、アルミニウムを置換する。しかし、ケイ素などの半導体中における銅の存在は、半導体中に形成されるトランジスタの適切な機能を妨げ得る欠陥を引き起こす。また、銅は、銅線の間に配置された二酸化ケイ素などの絶縁体を通る電流の漏れを増加させる。したがって、銅線の使用により、銅をその適切な場所に閉じ込めるために、効率的な拡散バリアが銅線を取り囲むことが要求される。
また、銅は、電子が回路内において流れる方向に移動する傾向がある。このエレクトロマイグレーションプロセスは、高い電気抵抗につながる可能性があり、又は、充分に大きな空隙が銅配線内に形成される場合は、更には開回路につながる可能性がある。この不所望な動きの殆どは、銅の表面に沿って起こる。したがって、銅配線がエレクトロマイグレーションを抑制する材料により取り囲まれることが、長い寿命を維持するために重要である。タンタル金属（Ｔａ）は、現在使用されている銅配線の底部及び側面に関してこの機能に役立つ。銅配線の頂部（ビアにより上方のレベルと接続しない部分）は、ＳｉＣ又はＳｉ３Ｎ４により覆われる。しかしながら、これらの材料は、エレクトロマイグレーションに対して銅を保護する際にＴａほど有効ではない。また、ＳｉＣ又はＳｉ３Ｎ４は、絶縁体の残部よりも高い誘電率を有するという不都合があるので、回路のキャパシタンスを増加させ、配線を通して信号を伝達することができる速度を低下させる。
エレクトロマイグレーションに対して改良された寿命は、銅線の頂部上に選択的にリン（ＣｏＷＰ）又はホウ素（ＣｏＷＢ）を含有するコバルト−タングステン合金の非電着性（electroless）堆積により達成されている。この選択的な方法は、絶縁体の表面上にこれらの電気伝導性合金が堆積するのを避けるように想定されている。これゆえに、ＣＭＰ工程により曝露されたすべての銅の表面の頂部上にセルフアライン伝導性拡散バリアをもたらすべきである。しかし、選択性の欠如は、Ｃｕ線の間の絶縁体を越える電気的短絡を引き起こし、そのためにこの方法は大量生産には信頼性をないものとなる。このセルフアライン法の別の不都合は、合金バリアが、その後にＣｕ充填ビアと接触することになるＣｕの部分上に残るということである。これらの区域においては、ＣｏＷＰ又はＣｏＷＢ合金は、電気回路の一部となり、下位の層においてビアとＣｕとの間に合金層が存在しない場合のより低い値よりもその電気抵抗を増加させる。
銅ビアと下位の銅との間の直接的な低抵抗のコンタクトは、スパッタリングされたＣｕ−Ｍｎ合金を使用し、その後に電気めっきし、次いで熱アニールして、Ｃｕ−Ｍｎ合金と絶縁体との間の界面にセルフアラインＭｎＳｉｘＯｙ拡散バリア層を形成することにより実証されている。熱アニールは、ＭｎをＣｕ−Ｍｎ層から除去し、その結果、残余のより純粋なＣｕが低い抵抗を有するように想定されている。Ｍｎは、拡散して絶縁体上にＭｎＳｉｘＯｙ層を形成するか、又は銅の頂部の自由表面に拡散して、そこで、アニール雰囲気における酸素との反応によりＭｎＯｘ層（およそｘ＝２）を形成する。次いで、このＭｎＯｘ層をＣＭＰの間に残りの過剰なＣｕとともに除去する。この方法の不都合は、粒径を大きくし、それによりＣｕの電気抵抗を低下させるように想定されたアニールの間、Ｍｎ不純物がＣｕ中に存在することである。アニールの間のＭｎ不純物の存在は、粒子成長を制限する可能性があり、それによりＣｕの最終抵抗をＭｎ不純物が存在しない場合よりも増加させる可能性がある。この方法の別の不都合は、一部のＭｎ不純物がアニールの後であってもＣｕ中に残る可能性があり、それによりその電気抵抗が純粋なＣｕよりも高くなる可能性があることである。
また、拡散バリアとして作用し得るＭｎＯｘ層を形成するために、酸素含有雰囲気において銅配線の上方の表面にＭｎを拡散することも提案されている。しかし、そのようなＭｎＯｘ層は、銅に対する接着が非常に弱く、したがってエレクトロマイグレーションの前に、そのような構造の寿命は不所望に短い。
マンガン含有金属−有機前駆体及び酸素含有ガスによるＣＶＤ又はＡＬＤを使用して、銅のためのマンガン酸化物バリア層を形成することが更に提案されている。しかし、そのようなマンガン酸化物バリア層は、絶縁体中に拡散するのではなく、絶縁体の表面上に形成される。これゆえに、ＭｎＯバリアは、別の方法では伝導性銅金属が占有し得る空間をふさぎ、これゆえに銅線の抵抗は不所望に増加する。また、そのようなマンガン酸化物バリアに対する銅の接着は、エレクトロマイグレーションに対する機械的安定性及び長い寿命のために望まれるよりも低い場合がある。
この技術は、マイクロエレクトロニクスにおいて使用される銅配線に関し、より特定的には、銅と周囲の材料との間の強固な接着を確保するための材料及び手法に関し、配線から銅が拡散するのを妨げるバリアを提供し、酸素及び水が銅中に拡散しないようにし、そして銅線が運ぶ電流により銅線が損傷しないようにする。
アニールの間又はその後にＣｕ中に存在する金属不純物を有するという不都合無く、マイクロエレクトロニックデバイスにおけるセルフアライン（自己整合）拡散バリアを形成するための方法を説明する。一の態様においては、Ｍｎ、Ｃｒ、又はＶなどの金属を、Ｃｕ含有シード層の堆積前に、ビア及びトレンチの内部で絶縁体の表面と反応させる。好ましくは、Ｍｎ、Ｃｒ、又はＶは、等角の（conformal）化学気相堆積（ＣＶＤ）法により表面に送られ、Ｍｎ、Ｃｒ、又はＶのための前駆体の他には、いかなる酸素含有共反応体の使用も伴わない。これゆえに、この方法は、ビアの底部における金属酸化物の形成によりビア抵抗を増加させない。金属反応に続いて、Ｃｕシード層を好ましくはＣＶＤにより堆積させる。また、シード層は、その後にＣｕに還元される銅酸化物（Ｃｕ２Ｏ）、 銅窒化物（Ｃｕ３Ｎ）、又は銅酸窒化物（ＣｕＯｚＮｗ）などの銅化合物として堆積させることができる。
本発明の別の側面は、Ｍｎ、Ｃｒ、又はＶを、ＣＭＰ工程の直後に、部分的に完成した配線の平面の表面上に堆積させる。表面の絶縁性部の頂部上では、Ｍｎ、Ｃｒ、又はＶが、絶縁体中に含有されたケイ素及び酸素と反応して、絶縁性の金属シリケート層、例えば、金属がＭｎであるＭｎＳｉｘＯｙ層を形成する。金属ＭｎがＣｕ線の頂部（Ｃｕが充填されたトレンチの頂部）上に堆積される領域においては、ＭｎがＣｕの頂部層中に溶解して、Ｃｕ−Ｍｎ合金を形成する。次いで、次に高いレベルの絶縁体のための絶縁体の全面的な堆積が、Ｃｕ−Ｍｎ領域及びＭｎＳｉｘＯｙ領域の両方の上に形成される。この絶縁体の初期堆積部分がＳｉ３Ｎ４である態様において、堆積の間及び／又はその後のアニールの間に、Ｃｕ−Ｍｎ表面層中のＭｎは、上方に拡散して絶縁体と反応し、Ｃｕと絶縁体との間にＭｎＳｉｘＮｙ拡散バリアを形成する。また、このＭｎＳｉｘＮｙ層の存在は、Ｃｕとその上部の絶縁体との間の接着を高める。
これらの側面の両方の組合せは、拡散バリアとその表面のすべての上のＣｕを取り囲む接着層に強い接着性をもたらす。これらのＭｎＳｉｘＯｙ層及びＭｎＳｉｘＮｙ層は、例えば、電子素子、回路、デバイス、及びシステムを製造するための、導電性の高い、接着性の強い、そして耐久性のある銅層を提供する。
一定の態様において、本出願は、集積回路配線構造を形成するための方法を説明する。本方法は、以下を含む：電気絶縁性の領域と電気伝導性の銅含有領域とを含む部分的に完成した配線構造を提供すること、前記部分的に完成した配線構造は実質的に平面の表面を有する；マンガン、クロム及びバナジウムからなる群から選択される金属（Ｍ）を前記電気伝導性の銅含有領域の少なくとも一部の上又はその中に堆積させること；絶縁性フィルムを前記堆積させた金属の少なくとも一部の上に堆積させること、ここで前記堆積させた金属の少なくとも一部と接触している前記堆積させた絶縁性フィルムの領域は、実質的に酸素を含まない；及び、前記堆積させた金属の少なくとも一部を前記絶縁性フィルムと反応させて、バリア層を形成すること、ここで前記電気伝導性の銅含有領域は、元素状態の金属（Ｍ）を実質的に含まない。
他の態様において、本方法は、以下を含む：ビア又はトレンチを有する部分的に完成した配線構造を提供すること、前記ビア又は前記トレンチは、一又はそれより多い電気絶縁性材料により規定される側壁及び電気伝導性の銅含有底部領域を含む；マンガン、クロム、及びバナジウムからなる群から選択される金属（Ｍ）を前記部分的に完成した配線構造上に堆積させること；前記堆積させた金属及び前記一又はそれより多い電気絶縁性材料の反応により、第二の絶縁性側壁領域を形成すること；前記金属を前記底部領域から除去又は拡散させて、前記電気伝導性の銅含有底部領域を曝露させること；そして、前記ビア又はトレンチを銅により充填すること。
他の態様において、マンガンはクロム又はバナジウムにより置換されてもよい。
本発明の他の特徴及び利点は、以下の説明及び添付図面、ならびに特許請求の範囲から明らかになるだろう。
図１は、化学的機械的研磨（ＣＭＰ）工程の後の、本発明にしたがった、部分的に完成した配線構造の頂部の概略断面図である。 図２は、金属堆積後の図１の構造である。 図３は、金属シリケートの除去後の図２の構造である。 図４は、全面的な絶縁体を堆積した後の図３の構造である。 図５は、リソグラフィー及び絶縁体中のビア又はトレンチのエッチング後の図４の構造である。 図６は、アニール後の図５の構造である。 図７は、別の金属退席後の図６の構造である。 図８は、アニール後の図７の構造である。 図９は、シード層の堆積及び銅による充填後の図８の構造である。 図１０は、化学的機械的研磨後の図９の構成である。 図１１は、Ｃｕ／ＳｉＯ２／Ｓｉ基板上のＣＶＤ Ｍｎの断面高解像度透過顕微鏡写真の結果である。 図１２は、表面の元素分析とともに、５００℃でのアニール及びＣｕのエッチングの後の（ａ）Ｃｕ／ＳｉＯ２／Ｓｉ及び（ｂ）Ｃｕ／ＭｎＳｉｘＯｙ／Ｓｉの走査型電子顕微鏡写真である。 図１３は、４００℃にてアニールする前後の（ａ）Ｃｕ／ＳｉＯ２／Ｓｉ及び（ｂ）Ｃｕ／ＭｎＳｉｘＯｙ／Ｓｉのサンプルについて、キャパシタンス−電圧の曲線を示す。 図１４は、１ＭＶ／ｃｍ電界のもとで２５０℃にてアニールする前後の（ａ）Ｃｕ／ＳｉＯ２／Ｓｉ及び（ｂ）Ｃｕ／ＭｎＳｉｘＯｙ／Ｓｉのサンプルについて、キャパシタンス−電圧の曲線を示す。 図１５は、低ｋ絶縁体上にＣＶＤにより形成されたＭｎＳｉｘＯｙ層の断面を示す。
マイクロエレクトロニックデバイスのための部分的に完成したマルチレベル線構造を図１に示す。この構造は、絶縁性区域１０、例えばシリカ、と電気伝導性区域２０、例えば銅とを含み、拡散バリア２５により隔てられた、完成した低いレベルの線の頂部を形成する実質的に平面の表面を含む。一部の態様においては、この拡散バリアは、ケイ酸マンガンを含むことができる。典型的には、この段階でのデバイスは、ＣＭＰにより処理されており、その後に洗浄される。
次に、Ｍｎ金属を表面上に堆積する。Ｍｎは、絶縁体１０の曝露された区域と反応して、図２に３０とマークされた絶縁性ＭｎＳｉｘＯｙ層を形成する。表面２０の曝露されたＣｕ区域において、ＭｎはＣｕの上方部分中に拡散して、ＣｕＭｎ合金４０を形成する。堆積の前の上方の表面の場所は、矢印４５、４５’で示してある。典型的には、Ｍｎは加熱された基板上に堆積する。基板の温度が充分に高く（典型的には１５０℃より高い温度）、Ｍｎの体積が充分に遅い場合は、Ｍｎの反応及び拡散は、堆積の終わりまでに完了し得る。絶縁体との反応及びＣｕ中への拡散が堆積の間に完了しない場合、堆積後のアニールを使用して、反応及び拡散を完了させることができる。
Ｍｎは、化学的及び物理的方法をはじめとする任意の都合のよい方法により堆積させることができる。化学的方法としては、化学気相蒸着法（ＣＶＤ）及び原子層堆積（ＡＬＤ）が挙げられる。物理的方法としては、スパッタリング及び蒸発が挙げられる。基板は平面であるので、堆積法による工程有効範囲はこの工程には重要ではない。これゆえに、物理的方法は、不充分な工程有効範囲を有するが、この堆積工程について適切である。また、ＣＶＤは、具体的なＣＶＤ法が良好な工程有効範囲を有するか否かにかかわらず、この工程において使用することができる。
ＭｎＳｉｘＯｙ層３０は、図３に示すように、場合により、Ｍｎ堆積後に除去することができる。最後の工程において形成されるＭｎＳｉｘＯｙ層３０は、電気絶縁体であるが、その洩れ電流は、一部の用途において望まれるものよりも高い場合がある。そのような場合において、デバイスにおける洩れ電流を低減するためにこの金属シリケート層３０を除去してもよい。シリケート層３０は、研磨、湿潤エッチング、又は乾燥エッチングなどの、任意の都合のよい手段により除去することができる。除去は非選択であることができ、シリケートと同じ速度で動を除去し、それにより平坦な表面が維持される。別の方法では、シリケート層３０は、図３に図示するように、銅を除去することなく選択的に除去することができる。得られる平坦で無い表面は、次の工程において全面的な絶縁体を堆積するための等角的（conformal）方法が必要となる。
次に、図４に示すように、全面的な絶縁体層５０をこの構造上に堆積する。図４における構造は絶縁性層１０の上にシリケート層３０を含むことを銘記されたい。プラズマＣＶＤ又はスピンコーティングをはじめとする当技術分野において知られている方法のうち任意のものを使用して、この絶縁体層をつくることができる。Ｓｉ及びＯを含む絶縁体組成物を使用することができる。一定の態様においては、Ｓｉを含むがＯを実質的に含まない、ＳｉＮ、ＳｉＣ、ＳｉＣＮなどを含む絶縁体組成物を使用することができる。一定の態様においては、絶縁体層は、絶縁性材料のいくつかの副層であって、各々が全体の絶縁性層に対して具体的な機能を付加する副層を堆積することにより構築することができる。例えば、その下にあるマンガンドープ銅層に対する接着性を高める、Ｓｉ３Ｎ４などの第一の絶縁性副層５１を使用することができる。一定の態様においては, 副層５１は、酸素を実質的に含まない。一定の態様においては、酸素を実質的に含まない副層５１は、酸素を含む副層５１の接着により得られるよりも、マンガンドープ銅層に対する接着を高めることができる。次に、炭化ケイ素などのエッチストップ副層５２を副層５１の頂部上に堆積することができる。エッチストップ副層５２は、ホール（ビア）のエッチングに関して適切な深さを規定する助けとなることができる。一定の態様においては、次の絶縁性副層５３は、非常に低い誘電率（典型的には、約２．５未満のｋ）をもつ多孔誘電性であることができる。最終的な絶縁性副層５４は、より高い誘電率（約２．５より高いｋ）をもつ稠密な非多孔誘電性であることができ、より脆い多孔誘電性層を機械的な損傷から保護し、水が多孔誘電性層の孔中に入らないようにする助けとなることができる。一定の態様においては、副層５３及び５４は、Ｓｉ及びＯを含有し得る。副層５３の別の機能は、副層５４を通るトレンチの底部を規定するためのエッチストップ層としてであることができる。当業者には容易に明らかとなるであろうが、具体的な絶縁体層５０について数多くのバリエーション（厚さ、層の組合せ、材料の組成、など）が本発明の範囲内にある。簡単のために、本出願中における絶縁性層５０に対する参照は、本明細書中に説明した一又はそれより多い副層を包含するものと理解すべきである。
リソグラフィー及びエッチングを使用して、ホール（ビア）１００及びトレンチ１１０を絶縁体層５０中にパターン付けする。得られる構造の概略断面を図５に示す。
この構造をアニールして、図６に示すように、絶縁性シリカ層５０とＣｕＭｎ合金層４０の間の界面にＭｎＳｉｘＮｙ層６０を形成する（副層５１としてＳｉ３Ｎ４の使用を仮定する）。ＭｎＳｉｘＮｙ層６０は、Ｃｕが層２０から拡散しないためのバリアとして役立ち、また、Ｃｕ２０と絶縁体５０との間に強い接着を提供する。また、ＭｎＳｉｘＮｙは、酸素又は水が絶縁体層５０からＣｕ層２０中に拡散するのを防ぐのに役立つ。アニール後、Ｍｎ−Ｃｕ合金層４０からの殆どのＭｎは、ＭｎＳｉｘＮｙ層６０中に位置する；しかし、一部のＭｎは、アニールの間に層２０の上方の表面に移動して、マンガン酸化物層（図示せず）を形成する場合がある。Ｃｕ表面上に残存するすべてのマンガン酸化物は、指向性スパッタリングにより、あるいは、ギ酸などの蒸気又は液体酸溶液による選択的エッチングにより、除去することができる。これは、Ｃｕ層２０の上方の表面と近接するＭｎＳｉｘＮｙ層６０との間のわずかな凹み６５により示される。
次に、好ましくは、ＣＶＤ又はＡＬＤなどの等角的（conformal）方法によりＭｎの別の層を堆積する。この工程により、ビア及びトレンチの壁上に層８０が形成され、これは、副層５４としてシリカ、副層５１として窒化ケイ素を使用する場合は、頂部付近のＭｎＳｉｘＯｙ及び底部付近のＭｎＳｉｘＮｙと変化し得る。この工程により、更に、図７Ａに示すように、絶縁体層５０の上方の表面上にＭｎＳｉｘＯｙ９０の頂部層が形成され得る。ＣｕＭｎ合金層７０は、初めは、層２０の曝露された銅表面上に形成されるが、次いでＭｎは拡散して、層６０などの絶縁体表面の多くを形成する。これらの層の形成が堆積の終わりまでに完了しない場合は、追加のアニール、及び場合により酸エッチングを使用して、銅２０層がＭｎ不純物を実質的に含まない図８に示す構造を形成する。
次に、好ましくは、ＣＶＤ、ＡＬＤ、又はＩＰＬＤなどの等角的な（conformal）方法によりＣｕのシード層を形成する。次いで、ビア及びトレンチを電気めっきにより充填して、図９に示す構造を形成する。この純粋なＣｕ層１２０をアニールして、粒径を大きくし、抵抗を低下させる。
最終的に、過剰な銅をＣＭＰにより除去して、図１０に示す構造をつくる。この段階は、もうひとつ多い配線ステージが仕上げられた図１の構造に相当する。
一又はそれより多い態様において、気相堆積を使用して、Ｍｎ、Ｃｒ、及びＶからなる群から選択される金属Ｍを堆積させる。式［Ｍ（ＡＭＤ）ｍ］ｎ（式中、ＡＭＤはアミジネートリガンドであり、典型的には、ｍ＝２又は３であり、ｎ＝１又は２である）の金属アミジネート化合物を前駆体として使用することができる。ｍ＝２及びｎ＝１の場合について、これらの化合物は以下の構造：
（式中、Ｒ１、Ｒ２、Ｒ３、Ｒ１’、Ｒ２’、及びＲ３’は、水素、炭化水素基、置換された炭化水素基、及び非金属原子の他の基のうち一又はそれより多くの非金属原子から構成される基である）を有することができる。Ｍｎを堆積させるためのひとつＣＶＤ法において、マンガンアミジネート蒸気を加熱した基板と接触させる。基板がＣｕである場合、ＣｕＭｎ合金が形成される。基板がケイ素及び酸素を含有する場合は、ＭｎＳｉｘＯｙの絶縁性表面層が形成される。これらの層を形成するために、加熱される表面の温度は、充分に高い温度、典型的には１５０℃より高い温度、又は好ましくは３００℃を超える温度であるべきである。
一又はそれより多い態様において、Ｍｎ含有前駆体は、次式：［Ｍ（ＡＭＤ）ｍ］ｎ
（式中、ＡＭＤはアミジネートであり、そしてｍ＝２又は３であり、ｎは１〜３であることができる）を有するマンガンアミジネートであることができる。 ｍ＝２、ｎ＝１であるこれらの化合物の一部は、次の構造１
（式中、Ｒ１、Ｒ２、Ｒ３、Ｒ１’、Ｒ２’、及びＲ３’は、水素、炭化水素基、置換された炭化水素基、及び非金属原子の他の基のうち一又はそれより多くの非金属原子から構成される基である）を有する。一部の態様においては、Ｒ１、Ｒ２、Ｒ３、Ｒ１’、Ｒ２’、及びＲ３’は、水素、アルキル、アリール、アルケニル、アルキニル、トリアルキルシリル、アルキルアミド、又はフルオロアルキル基、又は他の非金属原子若しくは基から独立して選択されてもよい。
例示的な炭化水素基としては、Ｃ１−Ｃ６アルキル基、Ｃ２−Ｃ６アルケニル基、及びＣ２−Ｃ６アルキニル基が挙げられる。これらは分枝又は非分枝であることができる。
“アルキル基”とは、直鎖又は分枝鎖又は環式の炭化水素基であることができる、示された数の炭素原子を含有する飽和炭化水素鎖をいう。例えば、Ｃ１−Ｃ６は、その基が１〜６個（両端を含む）の炭素原子をその中に有し得ることを示す。アルキル基の例としては、これらに限定されないが、エチル基、プロピル基、イロプロピル基、ブチル基、及びｔｅｒｔ−ブチル基が挙げられる。環式アルキル基の例としては、これらに限定されないが、シクロプロピル基、シクロプロピルメチル基、シクロブチル基、シクロペンチル基、シクロヘキシル基、シクロヘキシルメチル基、シクロヘキシルエチル基、及びシクロヘプチル基が挙げられる。
“Ｃ２−Ｃ６アルケニル基”とは、２〜６個の炭素原子と少なくとも１個の二重結合を含有する直鎖又は分枝鎖の不飽和炭化水素をいう。Ｃ２−Ｃ６アルケニル基の例としては、これらに限定されないが、エチレン、プロピレン、１−ブチレン、２−ブチレン、イソブチレン、ｓｅｃ−ブチレン、１−ペンテン、２−ペンテン、イソペンテン、１−ヘキセン、２−ヘキセン、３−ヘキセン、及びイソヘキセンから水素を除去することにより誘導される基が挙げられる。
“Ｃ２−Ｃ６アルキニル基”とは、２〜６個の炭素原子と少なくとも１個の三重結合を含有する直鎖又は分枝鎖の不飽和炭化水素をいう。Ｃ２−Ｃ６アルキニル基の例としては、これらに限定されないが、アセチレン、プロピン、１−ブチン、２−ブチン、イソブチン、ｓｅｃ−ブチン、１−ペンチン、２−ペンチン、イソペンチン、１−ヘキシン、２−ヘキシン、及び３−ヘキシンから水素を除去することにより誘導される基が挙げられる。
“置換された炭化水素基”とは、１〜６個の炭素原子を含有する飽和又は不飽和の直鎖又は分枝鎖の炭化水素で、ハロゲン、ホウ素、又はホウ素含有基などの、他の官能基により更に置換することができるものをいう。
“ハロゲン”とは、フッ素、塩素、臭素、又はヨウ素の原子をいう。ハロゲン化された炭化水素としては、フッ素化、塩素化、又は臭素化されたアルキルが挙げられる。例示的なフッ素化された炭化水素としては、フルオロアルキル基、フルオロアルケニル基、及びフルオロアルキニル基、ならびにこれらの組合せが挙げられる。
“非金属原子の基”としては、窒素含有基及びケイ素含有基が挙げられる。例示的な窒素含有Ｒ基としては、アミン（ＮＲ’Ｒ”）（式中、Ｒ’及びＲ”は、Ｈ、Ｃ１−Ｃ６アルキル基、Ｃ２−Ｃ６アルケニル基、又はＣ２−Ｃ６アルキニル基、及びこれらの組合せのうち一又はそれより多くを含む）が挙げられる。
例示的なケイ素含有Ｒ基としては、シリル基（ＳｉＲ’Ｒ”Ｒ’’’）（式中、Ｒ’、Ｒ”、及びＲ’’’は、Ｈ、Ｃ１−Ｃ６アルキル基、Ｃ２−Ｃ６アルケニル基、又はＣ２−Ｃ６アルキニル基、及びこれらの組合せのうち一又はそれより多くを含む）が挙げられる。
一部の態様において、Ｒ１、Ｒ２、Ｒ３、Ｒ１’、Ｒ２’、及びＲ３’は、各々、独立して、アルキル基、又はフルオロアルキル基、又はシリルアルキル基、又はアルキルアミド基である。一部の態様において、Ｒｎ基は、１〜４個の炭素原子を含有する。他の態様において、Ｍｎ前駆体は、構造１のオリゴマーである（ｎ＝２又はそれより大きい）。マンガンアッミジネートは、マンガン（ＩＩ）ビス（Ｎ，Ｎ’−ジイソプロピルペンチルアミジネート）（一般式１において、Ｒ１、Ｒ２、Ｒ１’、及びＲ２’はイソプロピル基であり、そしてＲ３及びＲ３’はｎ−ブチル基であるものに対応する）を含み得る。
ＣＶＤ法において、ビス（Ｎ，Ｎ’−ジイソプロピルペンチルアミジネート）マンガン（ＩＩ）蒸気を、１００〜５００℃、又は好ましくは１５０〜４００℃の温度まで加熱してある炉に流す。ＣｕＭｎ合金は、曝露された銅表面上に形成される。ＭｎＳｉｘＯｙ層は、絶縁性区域上の拡散バリアとして形成される。一部の態様において、ＭｎＳｉｘＯｙ層及びＣｕＭｎ層のマンガン含量は、１〜１０ｎｍの厚さ、又はより好ましくは２〜５ｎｍの厚さをもつマンガン金属フィルムと等しい。別の態様では、蒸気を９０℃を超える温度の二水素ガス（Ｈ２）と混合して、ＣＶＤ法のために使用する。
マンガンアミジネートは、任意の慣用的な方法によりつくることができる。例えば、参照によりその全体を援用する国際公開第２００４／０４６４１７号公報を参照されたい。
一又はそれより多い態様において、金属前駆体は、一般式（Ｃｐ）ｑＭｒ（ＣＯ）ｓ（式中、Ｃｐは、五個までの基により置換されたシクロペンタジエニルラジカルであり、そしてｑ、ｒ、及びｓは、任意の正の整数である）に相当するシクロペンタジエニルリガンド及びカルボニルリガンドを含み得る。これらの化合物は、以下の構造：
を有し得る。
一又はそれより多い態様において、Ｍｎ含有前駆体は、次式（ＭｅＣｐ）Ｍｎ（ＣＯ）３を有するマンガンシクロペンタジエニルトリカルボニルであることができる。これらの化合物の一部は構造２
（式中、式中、Ｒ１、Ｒ２、Ｒ３、Ｒ４、及びＲ５基は、水素、炭化水素基、置換された炭化水素基、及び本命所中にこれまで説明したような非金属原子の他の基などの非金属原子の一又はそれより多くからつくられる）を有する。一部の態様において、Ｒ１、Ｒ２、Ｒ３、Ｒ４、及びＲ５は、アルキル基、アリール基、アルケニル基、アルキニル基、トリアルキルシリル基、又はフルオロアルキル基、又は他の非金属原子若しくは基から独立して選択されてもよい。一部の態様において、Ｒｎ基は、１〜４個の炭素原子を含有する。このタイプの好ましい化合物は、商業的に入手可能なメチルシクロペンタジエニルマンガントリカルボニル、（ＭｅＣｐ）Ｍｎ（ＣＯ）３（式中、Ｒ１はメチル基であり、そして他のＲｎは水素である）である。
一又はそれより多い態様において、金属前駆体は、式Ｍ（Ｃｐ）２（式中、Ｃｐは、五個までの基により置換されたシクロペンタジエニルラジカルである）で、ふたつのＣｐリガンドを含んでもよい。これらの化合物は、次の構造：
を有し得る。
一又はそれより多い態様において、Ｍｎ含有前駆体は、式Ｍ（Ｃｐ）２を有するマンガンシクロペンタジエニルであることができる。これらの化合物の一部は、式３
（式中、Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ１’、Ｒ２’、Ｒ３’、Ｒ４’、及びＲ５’は、水素、炭化水素基、置換された炭化水素基、及び本明細書中にこれまでに説明したような非金属原子の他の基などの一又はそれより多い非金属原子からつくられる）を有する。一部の態様において、Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ１’、Ｒ２’、Ｒ３’、Ｒ４’、及びＲ５’は、アルキル基、アリール基、アルケニル基、アルキニル基、トリアルキルシリル基、又はフルオロアルキル基、又は他の非金属原子若しくは基から独立して選択されてもよい。一部の態様において、Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ１’、Ｒ２’、Ｒ３’、Ｒ４’、及びＲ５’は、各々独立して、アルキル基、又はフルオロアルキル基、又はシリルアルキル基、又はアルキルアミド基である。一部の態様において、Ｒｎ基は、１〜４個の炭素原子を含有する。
Ｃｕのシード層は、ＣＶＤ又はＡＬＤなどの方法により堆積させることができる。ＡＬＤ法は、例えば、Zhengwen Li, Antti Rahtu and Roy G. Gordon in the Journal of the Electrochemical Society, volume 153, pages C787-C794 (2006)及びZhengwen Li and Roy G. Gordon in the journal Chemical Vapor Deposition, volume 12, pages 435-441 (2006)により説明されている。ＣＶＤ法は、Journal of the Electrochemical Society, volume 155, issue 7, pages H496-H503 (2008)において刊行されたHoon Kim, Harish B. Bhandari, Sheng Xu and Roy G. Gordonによる論文中に説明されている。この文献において、銅酸窒化物又は銅酸化物の滑らかで薄い層を慣用的な気相蒸着手法を用いてはじめに堆積し、次いで、堆積させた層を室温での水素プラズマによる還元により滑らかな銅フィルムに還元する。銅酸化物フィルムを銅金属に還元するための別の方法は、ジメチルアミンボラン又は金属臭素水素化物などの還元剤の液体溶液による反応である。
一旦、銅の薄い等角の（conformal）シード層をこれらの方法のうちのひとつによりつくったら、電気化学的堆積を用いて、当技術分野において既知の手法によりトレンチ及びビアを銅で充填することができる。電気化学的堆積は、コスト効果のある方法で、空隙又はシームのない純粋な銅を提供できるという利点を有する。
前述の説明において、本発明をＭｎ金属に関して説明してきた。しかし、本発明は、バナジウム及びクロム金属も同様に包含し、これらの金属は本明細書中に提供する説明に関してマンガンと交換することができる。例えば、これまでに説明した前駆体は、次の構造：［Ｃｒ（ＡＭＤ）ｍ］ｎ又は［Ｃｒ（ＡＭＤ）ｍ］ｎ（式中、ＡＭＤはアミジネートであり、そしてｍ＝２又は３であり、そしてｎは１〜３であることができる）を有するクロム又はバナジウムアミジネートであることができる。
実施例１
マンガンのための前駆体として役立つ化合物は、ビス（Ｎ，Ｎ’−ジイソプロピルプロピオンアミジナート）マンガン（ＩＩ）と呼ばれ、その化学式を以下に示す。
この化合物を、以下の方法により合成した。すべての反応及び操作は、不活性雰囲気の箱又は標準Schlenk手法のいずれかを用いて、純粋な二窒素雰囲気下で行った。すべてのガラス製品は、反応を行う前に１５０℃にて１２時間、オーブンに貯蔵した。ジエチルエーテルをInnovative Technology溶媒精製システムを用いて精製し、貯蔵することなく、精製から新たに使用した。ブチルリチウム（ヘキサン中１．６Ｍ）、Ｎ，Ｎ’− ジイソプロピルカーボジイミド、塩化マンガン（ＩＩ）（無水ビーズ）をAldrichから購入し、受容したまま使用した。容積低減工程及び蒸発工程を真空で行った。
ビス（Ｎ，Ｎ’−ジイソプロピルプロピオンアミジナート）マンガン（ＩＩ）。−３０℃にて、ブチルリチウム（ヘキサン中１．６Ｍ、１００ｍＬ、１６０ｍｍｏｌ）の溶液を２５０ｍＬのジエチルエーテル中、Ｎ，Ｎ’−ジイソプロピルカーボジイミドのよく撹拌された溶液に滴下した。薄い黄色がかった混合物を、周囲温度まで温める前に、−３０℃にて４時間維持した。塩化マンガン（１０．０ｇ、７９．５ｍｍｏｌ）を固体として溶液に添加し、すべてのピンク色がかった塩化マンガンビーズが反応するまで（およそ４８時間）反応混合物を撹拌した。得られる濁ったオレンジ色の混合物をガラスフリット上のセライトのパッドを通過させてろ過して、透明なオレンジ色−茶色の溶液を得た。すべての揮発性物質を除去し、黄色−茶色の固体が残り、１２０℃、２０ｍＴｏｒｒにて、凝縮器及び生成物の融点である６０℃より高い温度まで加熱した受容フラスコへと真空蒸留した。薄い黄色がかった液体凝縮物は、室温まで冷却するときに受容フラスコ中で固化し、２７．４ｇ、６５ｍｍｏｌ、すなわち８２％の収率の純粋な生成物を与えた。ビス（Ｎ，Ｎ’−ジイソプロピルプロピオンアミジナート）マンガン（ＩＩ）は薄い黄色の結晶質固体であり、空気に曝露した場合すぐに黒く変わる。
ＣＶＤ実験のために、液体マンガン前駆体を９０℃の温度にて、高度に精製した窒素の流れ（水及び酸素の濃度が窒素の１０−９未満）へと蒸発させた。前駆体の蒸気圧は、この温度においておよそ０．１ｍｂａｒと見積もられる。
シリカ基板は、熱的に酸化させたケイ素、又はシリカ堆積ＡＬＤ、又はプラズマＣＶＤによるもののいずれかである。ＣＶＤは、２００〜４００℃の温度及び約５Ｔｏｒｒの全圧にて、管型炉内にて、熱い肉厚管型反応器（直径３６ｍｍ）において行った。Ｎ２キャリアガスの流速は６０ｓｅｅｍである。堆積させたマンガンの量を、Rutherford後方散乱分光（ＲＢＳ）により測定した。
ＭｎＳｉｘＯｙ形成は、断面高解像度透過顕微鏡写真（ＨＲＴＥＭ）により評価した。Ｃｕの拡散に対するバリアとしてのＭｎＳｉｘＯｙの有効性を、４つのやり方で試験した：キャパシタの視覚的外観、シート抵抗、Ｃｕシリサイド形成、及びキャパシタンス−電圧（ＣＶ）の分析。Ｃｕ拡散試験について、厚さ８ｎｍのＳｉＯ２の層を、２１５℃でのＡＬＤにより、ＨＦ−エッチングされたシリコンウェーハ上で成長させ、その後、３５０℃にて１０分間、ＭｎをＣＶＤし、厚さ２．３ｎｍのＭｎ金属フィルムに同等の量のＭｎ金属を堆積させ、シリカ表面と反応させて、より厚いＭｎＳｉｘＯｙ層を形成した。ＳｉＯ２の対照サンプルは、ＣＶＤ Ｍｎ処理を省略した。次いで、厚さ約２００ｎｍのＣｕ層を、ＣＶＤ ＭｎＳｉｘＯｙ又はＳｉＯ２層の頂部上に堆積させた。純粋な窒素雰囲気におけるアニールを４００、４５０、及び５００℃で１時間行った。ＣＶ分析のために、ＣＶＤ Ｍｎを、３００ｎｍの熱的ＳｉＯ２の上に堆積させた。Ｃｕパッド（５００μｍ径の円）を、シャドーマスクを通じて熱的蒸発により形成した。
ＳｉＯ２上に堆積させた薄いＭｎ層（厚さ２．３ｎｍのＭｎ金属に等しい）は、Ｍｎは絶縁体と反応して高い抵抗性を有するＭｎＳｉｘＯｙを形成するために、有意な電気伝導性を持っていない。これゆえに、金属Ｍｎの堆積はこの結果により証明されない。Ｍｎ金属を最初に堆積したことを確認するため、ＭｎをＳｉＯ２／Ｓｉ基板上で蒸発させてＣｕ上に厚さ５０ｎｍで堆積させた。得られる構造を断面ＨＲＴＥＭにより試験した。図１１は、ＣＶＤ Ｍｎ金属がＣｕ層に拡散し、ＳｉＯ２と反応して、ＣｕとＳｉＯ２の間に厚さ約２〜５ｎｍの非晶質のＭｎＳｉｘＯｙ層が形成されたことを示している。ＭｎＳｉｘＯｙ層はＣｕにおいて結晶粒界付近でより厚く、それに伴い、Ｍｎの拡散はより早い。この結果は、Ｍｎ金属堆積の明確な証拠である。
これらの層は、Ｍｎ堆積後に強い接着力を示す。テープ接着試験後に除去された材料はなかった。これらの層の接着を４点接着試験により、より定量的に測定して、５Ｊｍ−２より大きかった。この値は、ＣＭＰ及びその後のマイクロエレクトロニックデバイスにおける機械的応力に耐えるために充分に高い。対照実験において、その後のＭｎ堆積なしでＳｉＯ２上に堆積させたＣｕは、その接着が不充分であるために、テープにより簡単にはがれた。
ＭｎＳｉｘＯｙの銅バリアとしての有効性を、ＰＶＤ Ｃｕ（２００ｎｍ）／ＣＶＤ Ｍｎ（２．３ｎｍ）／ＡＬＤ ＳｉＯ２（８ｎｍ）／Ｓｉのサンプル構造物を用いて評価した。ＭｎＳｉｘＯｙ層をＣｕとＡＬＤ ＳｉＯ２層の間に形成した。これらのサンプルの光沢のあるＣｕの色とシート抵抗は、窒素中４００又は４５０℃でのアニールにより変わらなかった。５００℃のアニールの後、Ｍｎなしの対照サンプルは、Ｃｕが薄いＡＬＤ ＳｉＯ２を通ってケイ素中に大量に拡散したために、黒く変わり、そのシート抵抗は２００倍に増加した。ＣＶＤ Ｍｎサンプルは、対照的に、その光沢のあるＣｕ色を維持し、５００℃であってもわずかな抵抗の増加しか示さなかった。
Ｃｕ拡散について分析するため、残余のＣｕ層を硝酸中に溶解し、次いで、ケイ酸マンガン及びシリカを希ＨＦにより除去した。次いで、エッチングした表面をエネルギー分散型Ｘ線分光計（ＥＤＸ）及び走査型顕微鏡（ＳＥＭ）により分析した。図１２は、５００℃で１時間アニール後のＳＥＭの結果を示す。わずかなＣｕ含有スポットは、ケイ素の結晶方向により配向されたＣｕシリサイド結晶である。対照のサンプルは、その表面の大部分がＣｕシリサイドに覆われていることを示す。対照サンプルは、ＥＤＸ分析においてケイ素の信号よりも強い大きなＣｕ信号を示し、薄いＡＬＤ ＳｉＯ２によりＣｕの拡散が可能となったことが確認された。ＣＶＤ Ｍｎ処理サンプルは、大面積ＥＤＡＸによりＣｕを示さなかった。小さい面積のＳＥＭ像は、ＥＤＡＸによるＣｕを示し、ＭｎＳｉｘＯｙバリアが５００℃で局所的に損傷していることを示した。これらのスポットは、ほこり、又はフィルム中の他の欠陥から生じたもので、クリーンルーム環境で処理されなかった。
Ｃｕをキャパシター電極へとパターン付けすることにより、バリア特性の電気的試験を行った。４５０℃で１時間アニールしたサンプルのＣＶ曲線を図１３に示す。対照サンプルにおける負の電極への大きなシフト（−４．９Ｖ）は、シリカ絶縁体中に拡散する正のＣｕイオンを原因とする。対照的に、ＭｎＳｉｘＯｙにより保護されたシリカは、非常に小さいシフトしか示さない（−０．１Ｖ）。この電気的試験は、少量のＣｕの拡散に対して他の試験よりもより敏感である。また、これらのＣＶ曲線は、ＳｉＯ２のキャパシタンスがＣＶＤ Ｍｎ処理により有意には変化しないことを実証している。
また、同様のキャパシターのアニールを２５０℃にて１ｍＶ／ｃｍの印加電圧のもとで行った。バイアス温度応力（ＢＴＳ）試験は、ＣｕのＳｉＯ２への拡散に関してより敏感な方法である。対照サンプルは、ＢＴＳ条件においてわずか２分後にキャパシタンス挙動を失い（図１４（ａ））、大量のＣｕがＳｉに拡散し、その結果、Ｓｉが半導体として作用しなくなったことを推測させた。しかし、ＣＶＤ Ｍｎ処理サンプルはそのＣＶ曲線に有意な変化はなかった（図１４（ｂ））。このＢＴＳ試験の結果により、ＭｎＳｉｘＯｙ層の良好なＣｕバリア特性が確認された。
また、ＭｎＳｉｘＯｙ層は、銅層を腐食する酸素及び水に対する良好なバリアであることが分かった。金属シリケート 層がいかに良く銅を保護するかについて試験するため、Applied Materialsからの商業的な低ｋ多孔性絶縁体層をこれまでに説明したようにマンガンにより被覆し、その後にＣＶＤ 銅により被覆した。銅の頂部表面は、Science, volume 298, pages 402 - 406 (2002)に説明される方法による、２０ｎｍのＡＬＤ シリカで保護した。サンプルを複数のピースに切断して、低ｋ絶縁体の端部を曝露させ、その結果、酸素又は水蒸気は低ｋ層中に拡散することが可能であった。３００℃で２４時間乾燥空気に曝露した後、サンプルは、その光沢のある銅色を維持していた。ＣＶＤ マンガン処理なしの対照サンプルは、同じ曝露により暗い銅酸化物へと腐食された。この試験は、ケイ酸マンガン層が酸素に対する良好なバリアであることを示す。多湿雰囲気（８５℃にて湿度８５％で２４時間）における同様な試験は、ケイ酸マンガン層は水蒸気に対する良好なバリアであることを示した。
ＭｎＳｉｘＯｙ層の形成により、Ｃｕ／ＳｉＯ２界面の接着が高められ、ＭｎのＣＶＤの前のテープ接着試験は不合格であったが、ＭｎのＣＶＤ後は合格した。接着強度は、４点接着試験により測定した。サンプルは、ＭｎのＣＶＤによりシリコンウエーハ上の熱的ＳｉＯ２上に調製した。次いで、２００℃でのＣＶＤを使用して、銅Ｎ，Ｎ’−ジ−ｓｅｃ−ブチルアセトアミジネートと水素（Ｈ２）の蒸気の反応によりＣｕを形成した。接着エネルギーは、１０．１±１Ｊｍ−２であった。一般的には、５Ｊｍ−２が耐久性のある配線とするための最小の閾値要件と考えられる。
断面透過型電子顕微鏡（ＴＥＭ）を使用して、低ｋ絶縁体の表面におけるＭｎＳｉｘＯｙ層の像（図１５）をつくった。この像は、ＭｎＳｉｘＯｙ層を暗い特色のないバンドとして示し、この層が非晶質ガラスであることを示している。断面ＳＥＭ及びＴＥＭ検討により、ホール中のＣＶＤ Ｍｎ及びＣｕＯＮ堆積物のコンフォーマリティ（conformality）が４０：１のアスペクト比で確認された。
実施例２
ビス（Ｎ，Ｎ’−ジイソプロピルプロピオンアミジナート）マンガン（ＩＩ）の代わりにマンガンシクロペンタジエニルトリカルボニル、ＭｎＣｐ（ＣＯ）3に関して実施例１を繰り返す。同様の結果が得られる。
実施例３
マンガンの代わりにクロムに関して実施例１を繰り返す。同様の結果が得られる。
実施例４
マンガンの代わりにバナジウムに関して実施例１を繰り返す。同様の結果が得られる。
実施例５
改良された接着がＭｎ拡散ＣｕとＳｉＣＮ絶縁性フィルムの間に得られた。Ｍｎ拡散Ｃｕ層とＳｉＣｎ層の間の接着エネルギーについて定量的な４点接着試験を実施した。５０ｎｍの銅がＳｉＣＮ層（BLoK（商標）、Applied Materials）上に蒸発した。Ｃｕは、接着が非常に不充分であることを示し、接着エネルギーは３Ｊｍ−２未満であった。次に、同様のＣｕ／ＳｉＣＮ層を３５０℃で１０分間、ＣＶＤ Ｍｎにより処理した。この方法により、銅中のマンガン不純物のために、シート抵抗が０．５オーム／平方から１オーム／平方に増加した。次いで、この構造物を窒素雰囲気中４００℃で１時間アニールした。次いで、マンガンが表面又は界面に拡散したために、シート抵抗は０．５オーム／平方よりわずかに低い値に戻った。Ｃｕフィルムからのマンガンの拡散はＳＩＭＳ分析により確認された。熱処理後、接着エネルギーは、マンガンが界面まで拡散し界面又は反応層をつくったために、１２Ｊｍ−２より大きい値まで顕著に増加した。接着エネルギーは、実施例１において得られた１０．１±１Ｊｍ−２より大きかった。
実施例６
更に大きい接着が、Ｍｎ拡散Ｃｕ層及びＳｉ３Ｎ４層の間で観察された。２０ｎｍのＣｕを実施例１と同様にＣＶＤにより、予めプラズマ活性化ＣＶＤによりＳｉ３Ｎ４で被覆したシリコンウエーハ上に堆積させた。次いで、２．３ｎｍのＭｎを実施例１に説明したＣＶＤ法により堆積させた。次に、別の２０ｎｍのＣｕをＣＶＤにより堆積させ、その後にプラズマ活性化ＣＶＤ（ＰＥＣＶＤ）により３０ｎｍのＳｉ３Ｎ４を堆積させた。これらの層の接着は、４点接着試験の間に分けることができないほど強かった。その代わりに、高強度エポキシは、８０Ｊｍ−２を超える脱着エネルギー密度において欠損した。したがって、実施例１のシリカ層ではなくＳｉ３Ｎ４層を用いて少なくとも８倍の接着強度が観察された。
ＣＶＤ Ｍｎ工程なしでつくられた対照サンプルは、約７Ｊｍ−２のはるかに低い脱着エネルギー密度において欠損した。
これらの結果は、Ｓｉ３Ｎ４のキャッピング層に対するＣｕの接着は、ＭｎをＣＶＤによりＣｕ層に添加することにより、大きく強化できることを示す。ＭｎドープＣｕのキャッピング層に対するはるかに強い接着により、キャップされた線の頂部に沿ったエレクトロマイグレーションを抑えることができる。これゆえに、このキャッピング法は、それらがエレクトロマイグレーションにより欠損する前に、はるかに長い配線の寿命をもたらす。Ｍｎ、Ｓｉ、及びＮを含む界面接着層は、酸素を含む界面層よりもより強く、銅金属をＳｉ３Ｎ４に対して接着する。
実施例７
加えて、Ｍｎキャッピング法は、銅線の間の絶縁体を維持することが可能である。この効果を実証するために、７０ｎｍ幅のＳｉＯ２を基材とする絶縁性線により隔てられた長い（〜４ｃｍ）平行なＣｕ配線をもつコーム（comb）試験構造を調製した。上方の表面は、化学的機械的研磨により実質的に平坦に調製した。線の間の漏れ電流は、２ボルトで測定して１０−１２アンペア未満であった。実施例１におけるように５分間のＭｎのＣＶＤ、及び２０ｎｍのＳｉ３Ｎ４のＰＥＣＶＤの後、漏れ電流は、この低いベースラインレベルに維持される。線の長さに沿った抵抗は、おそらくＣＶＤ法の間の銅粒子の寸法の成長のために、その初期値からわずかに低下する。
もちろん、当業者であれば、技術分野に対する本貢献の精神及び範囲から逸脱することなく、本発明の方法に対して種々の修飾及び追加をなしうることは認識される。したがって、理解すべきである。これにより与えることを求める保護は、本発明の範囲内にある請求項の主題とそのすべての均等物に拡張されるとみなすべきである。

Claims (60)

  1. 集積回路配線構造を形成するための方法であって、以下を含む前記方法：
    ａ）電気絶縁性の領域と電気伝導性の銅含有領域とを含む部分的に完成した配線構造を提供すること、前記部分的に完成した配線構造は実質的に平面の表面を有する；
    ｂ）マンガン、クロム及びバナジウムからなる群から選択される金属（Ｍ）を前記電気伝導性の銅含有領域の少なくとも一部の上又はその中に堆積させること；
    ｃ）絶縁性フィルムを前記堆積させた金属の少なくとも一部の上に堆積させること、ここで前記堆積させた金属の少なくとも一部と接触している前記堆積させた絶縁性フィルムの領域は、実質的に酸素を含まない；
    ｄ）前記堆積させた金属の少なくとも一部を前記絶縁性フィルムと反応させて、バリア層を形成すること、ここで前記電気伝導性の銅含有領域は、元素状態の金属（Ｍ）を実質的に含まない。
  2. リソグラフィーを行って、前記絶縁性フィルム中に少なくともひとつのビア及び／又はトレンチを形成することを更に含む、請求項１の方法。
  3. 前記堆積させた金属と同じであっても又は異なっていてもよい第二の金属を堆積させ、そして、前記堆積させた第二の金属の少なくとも一部を前記絶縁性フィルムと反応させて、第二のバリア層を形成することを更に含む、請求項２記載の方法。
  4. 前記少なくともひとつのビア及び／又はトレンチを銅で充填することを更に含む、請求項３記載の方法。
  5. 前記銅を研磨して、実質的に平面の表面を有する第二の部分的に完成した配線構造を得ることを更に含み、ここで前記第二の部分的に完成した配線構造は、 電気絶縁性領域及び電気伝導性の銅含有領域を含む、請求項４記載の方法。
  6. 前記金属を堆積させること、前記絶縁性フィルムを堆積させること、前記反応させること、前記リソグラフィーを行うこと、前記充填すること、及び前記研磨すること、のうち少なくとも一つを繰り返す、請求項５記載の方法。
  7. 金属（Ｍ）を堆積させることが、ＣＶＤ又はＡＬＤを用いて行われる、請求項１記載の方法。
  8. 金属（Ｍ）を堆積させることが、物理堆積法を用いて行われる、請求項１記載の方法。
  9. 前記堆積させた金属を前記電気伝導性領域の少なくとも一部に拡散させて、銅金属合金を形成することを更に含む、請求項１記載の方法。
  10. 前記拡散させることが、熱アニール法を含む、請求項９記載の方法。
  11. 前記絶縁性フィルムを堆積する前に、前記電気絶縁性領域上に堆積させた又は前記電気絶縁性領域と反応させたすべての金属を除去することを更に含む、請求項１記載の方法。
  12. 前記除去することが、研磨を用いて行われる、請求項１記載の方法。
  13. 前記除去することが、化学エッチングを用いて行われる、請求項１記載の方法。
  14. 前記堆積させた絶縁性フィルムがケイ素及び窒素を含む、請求項１記載の方法。
  15. 前記反応させることが、熱アニール法を含む、請求項１記載の方法。
  16. 前記金属がマンガンである、請求項１記載の方法。
  17. 前記金属を、次式：［Ｍ（ＡＭＤ）ｍ］ｎ
    （式中、ＡＭＤはアミジネートであり、ｍ＝２又は３であり、そしてｎは１〜３である）
    を有する金属アミジネートを用いて堆積させる、請求項１記載の方法。
  18. 前記金属アミジネートが、次の構造
    （式中、Ｒ１、Ｒ２、Ｒ３、Ｒ１’、Ｒ２’、及びＲ３’が、水素、アルキル基、アリール基、アルケニル基、アルキニル基、トリアルキルシリル基、若しくはフルオロアルキル基、又は他の非金属原子若しくは基から独立して選択される）
    を有する、請求項１７記載の方法。
  19. Ｒ１、Ｒ２、Ｒ３、Ｒ１’、Ｒ２’、及びＲ３’が、各々、独立して、アルキル基、又はフルオロアルキル基、又はシリルアルキル基、又はアルキルアミド基である、請求項１８記載の方法。
  20. 前記金属アミジネートが、マンガン（ＩＩ）ビス（Ｎ，Ｎ’−ジイソプロピルペンチルアミジネート）（式中、Ｒ１、Ｒ２、Ｒ１’、及びＲ２’はイソプロピル基であり、そしてＲ３及びＲ３’はｎ−ブチル基である）を含む、請求項１８記載の方法。
  21. 前記金属を、次式：（Ｃｐ）ｑＭｒ（ＣＯ）ｓ（式中、Ｃｐは、五個までの基により置換されたシクロペンタジエニルラジカルであり、そしてｑ、ｒ、及びｓは、正の整数である）を有する金属シクロペンタジエニルカルボニルを用いて堆積させる、請求項１記載の方法。
  22. 前記金属シクロペンタジエニルカルボニルが、次の構造
    （式中、Ｒ１、Ｒ２、Ｒ３、Ｒ４、及びＲ５基は、水素、アルキル基、アリール基、アルケニル基、アルキニル基、トリアルキルシリル基、又はフルオロアルキル基、又は他の非金属原子若しくは基から独立して選択される）
    を有する、請求項２１記載の方法。
  23. Ｒ１、Ｒ２、Ｒ３、Ｒ４、及びＲ５が、各々独立して、アルキル基、又はフルオロアルキル基、又はシリルアルキル基、又はアルキルアミド基である、請求項２２記載の方法。
  24. 前記金属シクロペンタジエニルカルボニルが、メチルシクロペンタジエニルマンガントリカルボニル、（ＭｅＣｐ）Ｍｎ（ＣＯ）３を含む、請求項２１記載の方法。
  25. 前記金属を、次式Ｍ（Ｃｐ）２
    （式中、Ｃｐは、五個までの基により置換されたシクロペンタジエニルラジカルである）
    を有する金属シクロペンタジエニルを用いて堆積させる、請求項１記載の方法。
  26. 前記金属シクロペンタジエニルが、次の構造
    （式中、Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ１’、Ｒ２’、Ｒ３’、Ｒ４’、及びＲ５’は、アルキル基、アリール基、アルケニル基、アルキニル基、トリアルキルシリル基、又はフルオロアルキル基、又は他の非金属原子若しくは基から独立して選択される）
    を有する、請求項２５記載の方法。
  27. Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ１’、Ｒ２’、Ｒ３’、Ｒ４’、及びＲ５’が、各々独立して、アルキル基、又はフルオロアルキル基、又はシリルアルキル基、又はアルキルアミド基である、請求項２６記載の方法。
  28. 前記絶縁性フィルムは、少なくとも一つの絶縁性副層を含む、請求項２６記載の方法。
  29. 前記副層が、接着強化副層、エッチストップ副層、多孔誘電性副層、及び稠密誘電性副層を含む、請求項２８記載の方法。
  30. 前記接着強化副層が窒化ケイ素であり、前記エッチストップ副層が炭化ケイ素であり、前記多孔誘電性副層が２．５より低い誘電率を有し、そして前記稠密誘電性副層が２．５より高い誘電率を有する、請求項２９記載の方法。
  31. 集積回路配線構造を形成するための方法であって：
    ａ）ビア又はトレンチを有する部分的に完成した配線構造を提供すること、前記ビア又は前記トレンチは、一又はそれより多い電気絶縁性材料により規定される側壁及び電気伝導性の銅含有底部領域を含む；
    ｂ）マンガン、クロム、及びバナジウムからなる群から選択される金属（Ｍ）を前記部分的に完成した配線構造上に堆積させること；
    ｃ）前記堆積させた金属及び前記一又はそれより多い電気絶縁性材料の反応により、第二の絶縁性側壁領域を形成すること；
    ｄ）前記金属を前記底部領域から除去又は拡散させて、前記電気伝導性の銅含有底部領域を曝露させること；そして、
    ｅ）前記ビア又はトレンチを銅により充填すること
    を含む前記方法。
  32. ｆ）前記ビア又は前記トレンチに充填させたすべての過剰な銅を除去して、実質的に平面の表面を有する部分的に完成した配線構造を得ることを更に含み、前記第二の部分的に完成した配線構造が、電気絶縁性領域及び電気伝導性の銅含有領域を含む、請求項３１記載の方法。
  33. ｇ）マンガン、クロム、及びバナジウムからなる群から選択される第二の金属（Ｍ）を前記電気伝導性の銅含有領域の少なくとも一部の上又はその中に堆積させること；
    ｈ）絶縁性フィルムを前記堆積させた第二の金属の少なくとも一部の上に堆積させること、前記堆積させた第二の金属の前記少なくとも一部と接触している前記絶縁性フィルムの領域は、酸素を実質的に含まない；
    ｉ）前記堆積させた第二の金属の少なくとも一部を前記絶縁性フィルムと反応させて、バリア層を形成すること、前記電気伝導性の銅含有領域は、元素状態の金属（Ｍ）を実質的に含まない、
    を更に含む、請求項３２記載の方法。
  34. ｊ）リソグラフィーを行って、ビア又はトレンチを前記絶縁性フィルム中に形成して、ビア又はトレンチを有する部分的に完成した配線構造を得ること
    を更に含む、請求項３３記載の方法。
  35. 前記金属を堆積させること、前記第二の絶縁性側壁を形成すること、前記除去又は拡散すること、前記充填すること、前記第二の金属を堆積させること、前記絶縁性フィルムを堆積させること、前記反応させること、及び前記リソグラフィーを行うことのうち少なくともひとつを繰り返すことを更に含む、請求項３４記載の方法。
  36. 前記金属（Ｍ）を堆積させることが、ＣＶＤ又はＡＬＤを用いて行われる、請求項３１記載の方法。
  37. 前記金属（Ｍ）を堆積させることが、物理堆積法を用いて行われる、請求項３１記載の方法。
  38. 前記堆積させた第二の金属を前記電気伝導性領域の少なくとも一部の中に拡散させて、銅−金属合金を形成することを更に含む、請求項３３記載の方法。
  39. 前記拡散することが、熱アニール法を含む、請求項３８記載の方法。
  40. 前記絶縁性フィルムを堆積させることの前に、前記電気絶縁性領域上に堆積させた又は前記電気絶縁性領域と反応させたすべての第二の金属を除去することを更に含む、請求項３１記載の方法。
  41. 前記除去することが、研磨を用いて行われる、請求項４０記載の方法。
  42. 前記除去することが、化学エッチングを用いて行われる、請求項４０記載の方法。
  43. 前記電気絶縁性材料が、ケイ素及び酸素を含む、請求項３１記載の方法。
  44. 前記電気絶縁性材料が、ケイ素及び窒素を含む、請求項３１記載の方法。
  45. 前記反応させることが、熱アニール法を含む、請求項３３記載の方法。
  46. 前記金属がマンガンである、請求項３１記載の方法。
  47. 前記金属を、次の構造
    ［Ｍ（ＡＭＤ）ｍ］ｎ
    （式中、ＡＭＤはアミジネートであり、ｍ＝２又は３であり、そしてｎは１〜３である）
    を有する金属アミジネートを用いて堆積させる、請求項３１記載の方法。
  48. 前記金属アミジネートが、次の構造
    （式中、Ｒ１、Ｒ２、Ｒ３、Ｒ１’、Ｒ２’、及びＲ３’が、水素、アルキル基、アリール基、アルケニル基、アルキニル基、トリアルキルシリル基、又はフルオロアルキル基、又は他の非金属原子若しくは基から独立して選択される）
    を有する、請求項４７記載の方法。
  49. Ｒ１、Ｒ２、Ｒ３、Ｒ１’、Ｒ２’、及びＲ３’が、各々独立して、アルキル基、又はフルオロアルキル基、又はシリルアルキル基、又はアルキルアミド基である、請求項４８記載の方法。
  50. 前記金属アミジネートが、マンガン（ＩＩ）ビス（Ｎ，Ｎ’−ジイソプロピルペンチルアミジネート）
    （式中、Ｒ１、Ｒ２、Ｒ１’、及びＲ２’は、イソプロピル基であり、そしてＲ３及びＲ３’はｎ−ブチル基である）
    を含む、請求項４８記載の方法。
  51. 前記金属を、次の構造
    （Ｃｐ）ｑＭｒ（ＣＯ）ｓ
    （式中、Ｃｐは、五個までの基で置換されたシクロペンタジエニルラジカルであり、そしてｑ、ｒ、及びｓは正の整数である）
    を有する金属シクロペンタジエニルカルボニルを用いて、堆積させる、請求項３１記載の方法。
  52. 前記金属シクロペンタジエニルカルボニルが、次の構造
    （式中、Ｒ１、Ｒ２、Ｒ３、Ｒ４、及びＲ５基は、水素、アルキル基、アリール基、アルケニル基、アルキニル基、トリアルキルシリル基、又はフルオロアルキル基、又は他の非金属原子若しくは基から独立して選択される）
    を有する、請求項５１記載の方法。
  53. Ｒ１、Ｒ２、Ｒ３、Ｒ４、及びＲ５が、各々独立して、アルキル基、又はフルオロアルキル基、又はシリルアルキル基、又はアルキルアミド基である、請求項５２記載の方法。
  54. 前記金属シクロペンタジエニルカルボニルが、メチルシクロペンタジエニルマンガントリカルボニル、（ＭｅＣｐ）Ｍｎ（ＣＯ）３を含む、請求項５３記載の方法。
  55. 前記金属を、次の構造
    Ｍ（Ｃｐ）２
    （式中、Ｃｐは、五個までの基で置換されたシクロペンタジエニルラジカルである）
    を有する金属シクロペンタジエニルを用いて堆積させる、請求項３１記載の方法。
  56. 前記金属シクロペンタジエニルが、次の構造
    （式中、Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ１’、Ｒ２’、Ｒ３’、Ｒ４’、及びＲ５’は、水素、アルキル基、アリール基、アルケニル基、アルキニル基、トリアルキルシリル基、又はフルオロアルキル基、又は他の非金属原子若しくは基から独立して選択される）
    を有する、請求項５５記載の方法。
  57. Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ１’、Ｒ２’、Ｒ３’、Ｒ４’、及びＲ５’が、各々独立して、アルキル基、又はフルオロアルキル基、又はシリルアルキル基、又はアルキルアミド基である、請求項５６記載の方法。
  58. 前記絶縁性フィルムが、少なくとも一つの絶縁性副層を含む、請求項３３記載の方法。
  59. 前記副層が、接着強化副層、エッチストップ副層、多孔誘電性副層、及び稠密誘電性副層を含む、請求項５８記載の方法。
  60. 前記接着強化副層が窒化ケイ素であり、前記エッチストップ副層が炭化ケイ素であり、前記多孔誘電性副層が２．５より低い誘電率を有し、そして前記稠密誘電性副層が２．５より高い誘電率を有する、請求項５９記載の方法。
JP2011500986A 2008-03-21 2009-03-20 配線用セルフアライン（自己整合）バリア層 Expired - Fee Related JP5820267B2 (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US3865708P 2008-03-21 2008-03-21
US61/038,657 2008-03-21
US4323608P 2008-04-08 2008-04-08
US61/043,236 2008-04-08
US7446708P 2008-06-20 2008-06-20
US61/074,467 2008-06-20
PCT/US2009/037826 WO2009117670A2 (en) 2008-03-21 2009-03-20 Self-aligned barrier layers for interconnects

Publications (3)

Publication Number Publication Date
JP2011525697A true JP2011525697A (ja) 2011-09-22
JP2011525697A5 JP2011525697A5 (ja) 2012-05-17
JP5820267B2 JP5820267B2 (ja) 2015-11-24

Family

ID=41091558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011500986A Expired - Fee Related JP5820267B2 (ja) 2008-03-21 2009-03-20 配線用セルフアライン（自己整合）バリア層

Country Status (6)

Country Link
US (2) US7932176B2 (ja)
JP (1) JP5820267B2 (ja)
KR (2) KR101649714B1 (ja)
CN (1) CN102132398B (ja)
HK (1) HK1159852A1 (ja)
WO (1) WO2009117670A2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017508290A (ja) * 2014-02-28 2017-03-23 クアルコム，インコーポレイテッド 導電性バリア層の選択的形成
JP2017135237A (ja) * 2016-01-27 2017-08-03 東京エレクトロン株式会社 Ｃｕ配線の製造方法およびＣｕ配線製造システム
JP2020176104A (ja) * 2019-04-22 2020-10-29 気相成長株式会社 形成材料、形成方法、及び新規化合物

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4783561B2 (ja) * 2004-09-27 2011-09-28 株式会社アルバック 銅配線の形成方法
EP1909320A1 (en) * 2006-10-05 2008-04-09 ST Microelectronics Crolles 2 SAS Copper diffusion barrier
JP5820267B2 (ja) 2008-03-21 2015-11-24 プレジデント アンド フェローズ オブ ハーバード カレッジ 配線用セルフアライン（自己整合）バリア層
JP5280267B2 (ja) * 2009-03-27 2013-09-04 株式会社日本総合研究所 製造方法および車両
JP5507909B2 (ja) * 2009-07-14 2014-05-28 東京エレクトロン株式会社 成膜方法
CN102859662B (zh) 2009-10-23 2015-11-25 哈佛大学校长及研究员协会 用于互连的自对准阻挡层和封盖层
CN103426935A (zh) 2009-11-27 2013-12-04 株式会社半导体能源研究所 半导体装置和及其制造方法
US8138084B2 (en) * 2009-12-23 2012-03-20 Intel Corporation Electroless Cu plating for enhanced self-forming barrier layers
US20110266676A1 (en) * 2010-05-03 2011-11-03 Toshiba America Electronic Components, Inc. Method for forming interconnection line and semiconductor structure
US9926639B2 (en) 2010-07-16 2018-03-27 Applied Materials, Inc. Methods for forming barrier/seed layers for copper interconnect structures
US8492289B2 (en) 2010-09-15 2013-07-23 International Business Machines Corporation Barrier layer formation for metal interconnects through enhanced impurity diffusion
TWI564423B (zh) 2010-11-02 2017-01-01 宇部興產股份有限公司 (醯胺胺基烷)金屬化合物、及利用該金屬化合物之含金屬之薄膜之製造方法
US8492897B2 (en) 2011-09-14 2013-07-23 International Business Machines Corporation Microstructure modification in copper interconnect structures
US9190323B2 (en) * 2012-01-19 2015-11-17 GlobalFoundries, Inc. Semiconductor devices with copper interconnects and methods for fabricating same
WO2013153777A1 (ja) * 2012-04-11 2013-10-17 東京エレクトロン株式会社 半導体装置の製造方法、半導体装置、半導体製造装置
US9048294B2 (en) 2012-04-13 2015-06-02 Applied Materials, Inc. Methods for depositing manganese and manganese nitrides
US9076661B2 (en) 2012-04-13 2015-07-07 Applied Materials, Inc. Methods for manganese nitride integration
US9054109B2 (en) * 2012-05-29 2015-06-09 International Business Machines Corporation Corrosion/etching protection in integration circuit fabrications
US8710660B2 (en) * 2012-07-20 2014-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid interconnect scheme including aluminum metal line in low-k dielectric
CN102768988B (zh) * 2012-07-25 2014-10-15 上海华力微电子有限公司 一种有效判定铜扩散阻挡层阻挡能力的方法
JP5969306B2 (ja) 2012-08-08 2016-08-17 東京エレクトロン株式会社 Ｃｕ配線の形成方法
US8765602B2 (en) 2012-08-30 2014-07-01 International Business Machines Corporation Doping of copper wiring structures in back end of line processing
JP6117588B2 (ja) 2012-12-12 2017-04-19 東京エレクトロン株式会社 Ｃｕ配線の形成方法
JP6030439B2 (ja) * 2012-12-27 2016-11-24 東京エレクトロン株式会社 マンガン含有膜の形成方法、処理システム、および電子デバイスの製造方法
JP2014141739A (ja) 2012-12-27 2014-08-07 Tokyo Electron Ltd 金属マンガン膜の成膜方法、処理システム、電子デバイスの製造方法および電子デバイス
US9209134B2 (en) * 2013-03-14 2015-12-08 Intermolecular, Inc. Method to increase interconnect reliability
US9184093B2 (en) 2013-03-15 2015-11-10 Applied Materials, Inc. Integrated cluster to enable next generation interconnect
CN104103575B (zh) * 2013-04-10 2017-12-29 中芯国际集成电路制造(上海)有限公司 铜互连线的形成方法
US9064937B2 (en) 2013-05-30 2015-06-23 International Business Machines Corporation Substrate bonding with diffusion barrier structures
JP6257217B2 (ja) 2013-08-22 2018-01-10 東京エレクトロン株式会社 Ｃｕ配線構造の形成方法
US9362228B2 (en) * 2013-10-22 2016-06-07 Globalfoundries Inc. Electro-migration enhancing method for self-forming barrier process in copper metalization
US9043743B2 (en) * 2013-10-22 2015-05-26 International Business Machines Corporation Automated residual material detection
US9275952B2 (en) 2014-01-24 2016-03-01 International Business Machines Corporation Ultrathin superlattice of MnO/Mn/MnN and other metal oxide/metal/metal nitride liners and caps for copper low dielectric constant interconnects
FR3025396A1 (fr) 2014-09-02 2016-03-04 St Microelectronics Tours Sas Procede de fabrication d'un element de connexion electrique
US9728502B2 (en) * 2014-11-10 2017-08-08 Samsung Electronics Co., Ltd. Metal oxysilicate diffusion barriers for damascene metallization with low RC delays and methods for forming the same
JP2016167545A (ja) * 2015-03-10 2016-09-15 東京エレクトロン株式会社 ビアホール底のクリーニング方法および半導体装置の製造方法
JP2017050304A (ja) 2015-08-31 2017-03-09 東京エレクトロン株式会社 半導体装置の製造方法
US9842805B2 (en) 2015-09-24 2017-12-12 International Business Machines Corporation Drive-in Mn before copper plating
JP6559046B2 (ja) 2015-11-04 2019-08-14 東京エレクトロン株式会社 パターン形成方法
US20160083405A1 (en) * 2015-11-30 2016-03-24 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Tantalum- or vanadium-containing film forming compositions and vapor deposition of tantalum- or vanadium-containing films
US10049974B2 (en) 2016-08-30 2018-08-14 International Business Machines Corporation Metal silicate spacers for fully aligned vias
US10229851B2 (en) 2016-08-30 2019-03-12 International Business Machines Corporation Self-forming barrier for use in air gap formation
US9786760B1 (en) 2016-09-29 2017-10-10 International Business Machines Corporation Air gap and air spacer pinch off
US11024538B2 (en) * 2016-12-31 2021-06-01 Intel Corporation Hardened plug for improved shorting margin
US10760156B2 (en) 2017-10-13 2020-09-01 Honeywell International Inc. Copper manganese sputtering target
CN108047274B (zh) * 2017-12-15 2019-08-20 江南大学 一种铜互连阻挡层材料用吡啶基Mn(Ⅱ)化合物
US10204829B1 (en) 2018-01-12 2019-02-12 International Business Machines Corporation Low-resistivity metallic interconnect structures with self-forming diffusion barrier layers
US11035036B2 (en) 2018-02-01 2021-06-15 Honeywell International Inc. Method of forming copper alloy sputtering targets with refined shape and microstructure
US11152294B2 (en) 2018-04-09 2021-10-19 Corning Incorporated Hermetic metallized via with improved reliability
US11133216B2 (en) 2018-06-01 2021-09-28 International Business Machines Corporation Interconnect structure
KR20210127188A (ko) 2019-02-21 2021-10-21 코닝 인코포레이티드 구리-금속화된 쓰루 홀을 갖는 유리 또는 유리 세라믹 물품 및 이를 제조하기 위한 공정
US10818589B2 (en) 2019-03-13 2020-10-27 International Business Machines Corporation Metal interconnect structures with self-forming sidewall barrier layer
CN112687617B (zh) * 2020-12-24 2022-07-22 中国电子科技集团公司第十三研究所 绝缘子针的制备方法及绝缘子针

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005515634A (ja) * 2002-01-15 2005-05-26 インターナショナル・ビジネス・マシーンズ・コーポレーション 最新ｂｅｏｌ配線構造でのｈｄｐｃｖｄ／ｐｅｃｖｄ２層キャップとその製法
JP2005277390A (ja) * 2004-02-27 2005-10-06 Handotai Rikougaku Kenkyu Center:Kk 半導体装置及びその製造方法
JP2006511716A (ja) * 2002-11-15 2006-04-06 プレジデント・アンド・フェロウズ・オブ・ハーバード・カレッジ 金属アミジナートを用いる原子層の析出
JP2007103546A (ja) * 2005-10-03 2007-04-19 Nec Electronics Corp 半導体装置およびその製造方法
JP2007173511A (ja) * 2005-12-22 2007-07-05 Sony Corp 半導体装置の製造方法
WO2008007732A1 (en) * 2006-07-14 2008-01-17 Ulvac, Inc. Method for manufacturing semiconductor device

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6077774A (en) * 1996-03-29 2000-06-20 Texas Instruments Incorporated Method of forming ultra-thin and conformal diffusion barriers encapsulating copper
US6060534A (en) 1996-07-11 2000-05-09 Scimed Life Systems, Inc. Medical devices comprising ionically and non-ionically crosslinked polymer hydrogels having improved mechanical properties
US6951682B1 (en) 1998-12-01 2005-10-04 Syntrix Biochip, Inc. Porous coatings bearing ligand arrays and use thereof
US6203613B1 (en) * 1999-10-19 2001-03-20 International Business Machines Corporation Atomic layer deposition with nitrate containing precursors
KR100383759B1 (ko) 2000-06-15 2003-05-14 주식회사 하이닉스반도체 반도체 소자의 구리 금속 배선 형성 방법
US6413815B1 (en) * 2001-07-17 2002-07-02 Macronix International Co., Ltd. Method of forming a MIM capacitor
US7026714B2 (en) * 2003-03-18 2006-04-11 Cunningham James A Copper interconnect systems which use conductive, metal-based cap layers
KR100563817B1 (ko) * 2003-12-30 2006-03-28 동부아남반도체 주식회사 반도체 소자의 구리 배선 형성 방법
DE102004019241A1 (de) 2004-04-16 2005-11-03 Cellmed Ag Injizierbare vernetzte und unvernetzte Alginate und ihre Verwendung in der Medizin und in der ästhetischen Chirurgie
US7879710B2 (en) 2005-05-18 2011-02-01 Intermolecular, Inc. Substrate processing including a masking layer
EP1909320A1 (en) * 2006-10-05 2008-04-09 ST Microelectronics Crolles 2 SAS Copper diffusion barrier
JP4272191B2 (ja) * 2005-08-30 2009-06-03 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP4236201B2 (ja) * 2005-08-30 2009-03-11 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
TW200729394A (en) 2005-12-07 2007-08-01 Nxp Bv A method of forming a layer over a surface of a first material embedded in a second material in a structure for a semiconductor device
CN102199119B (zh) * 2005-12-20 2014-07-16 西巴控股有限公司 肟酯光引发剂
JP4741965B2 (ja) * 2006-03-23 2011-08-10 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2007308789A (ja) 2006-04-19 2007-11-29 Tokyo Electron Ltd 成膜装置及び成膜方法
JP2008013848A (ja) 2006-06-08 2008-01-24 Tokyo Electron Ltd 成膜装置及び成膜方法
WO2008008319A2 (en) 2006-07-10 2008-01-17 President And Fellows Of Harvard College Selective sealing of porous dielectric materials
KR101797880B1 (ko) * 2007-04-09 2017-11-15 프레지던트 앤드 펠로우즈 오브 하바드 칼리지 구리 배선용 코발트 질화물층 및 이의 제조방법
DE102007035837A1 (de) * 2007-07-31 2009-02-05 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit einer Kornorientierungsschicht
US7884475B2 (en) * 2007-10-16 2011-02-08 International Business Machines Corporation Conductor structure including manganese oxide capping layer
US20090117731A1 (en) * 2007-11-01 2009-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor interconnection structure and method for making the same
US7555191B1 (en) 2008-01-30 2009-06-30 Joshua John Edward Moore Self-locking unidirectional interposer springs for optical transceiver modules
US7651943B2 (en) * 2008-02-18 2010-01-26 Taiwan Semicondcutor Manufacturing Company, Ltd. Forming diffusion barriers by annealing copper alloy layers
JP5820267B2 (ja) * 2008-03-21 2015-11-24 プレジデント アンド フェローズ オブ ハーバード カレッジ 配線用セルフアライン（自己整合）バリア層

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005515634A (ja) * 2002-01-15 2005-05-26 インターナショナル・ビジネス・マシーンズ・コーポレーション 最新ｂｅｏｌ配線構造でのｈｄｐｃｖｄ／ｐｅｃｖｄ２層キャップとその製法
JP2006511716A (ja) * 2002-11-15 2006-04-06 プレジデント・アンド・フェロウズ・オブ・ハーバード・カレッジ 金属アミジナートを用いる原子層の析出
JP2005277390A (ja) * 2004-02-27 2005-10-06 Handotai Rikougaku Kenkyu Center:Kk 半導体装置及びその製造方法
JP2007103546A (ja) * 2005-10-03 2007-04-19 Nec Electronics Corp 半導体装置およびその製造方法
JP2007173511A (ja) * 2005-12-22 2007-07-05 Sony Corp 半導体装置の製造方法
WO2008007732A1 (en) * 2006-07-14 2008-01-17 Ulvac, Inc. Method for manufacturing semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017508290A (ja) * 2014-02-28 2017-03-23 クアルコム，インコーポレイテッド 導電性バリア層の選択的形成
JP2017135237A (ja) * 2016-01-27 2017-08-03 東京エレクトロン株式会社 Ｃｕ配線の製造方法およびＣｕ配線製造システム
JP2020176104A (ja) * 2019-04-22 2020-10-29 気相成長株式会社 形成材料、形成方法、及び新規化合物
JP7161767B2 (ja) 2019-04-22 2022-10-27 気相成長株式会社 形成材料、形成方法、及び新規化合物

Also Published As

Publication number Publication date
US7932176B2 (en) 2011-04-26
CN102132398A (zh) 2011-07-20
KR20160102570A (ko) 2016-08-30
US20090263965A1 (en) 2009-10-22
WO2009117670A3 (en) 2012-03-22
HK1159852A1 (en) 2012-08-03
US20110254164A1 (en) 2011-10-20
WO2009117670A2 (en) 2009-09-24
KR101649714B1 (ko) 2016-08-30
KR20120020035A (ko) 2012-03-07
CN102132398B (zh) 2015-01-28
KR101803221B1 (ko) 2017-11-29
US8222134B2 (en) 2012-07-17
JP5820267B2 (ja) 2015-11-24

Similar Documents

Publication Publication Date Title
JP5820267B2 (ja) 配線用セルフアライン（自己整合）バリア層
JP5809153B2 (ja) 相互接続用自己整合バリアおよびキャッピング層
US8058728B2 (en) Diffusion barrier and adhesion layer for an interconnect structure
US20070210448A1 (en) Electroless cobalt-containing liner for middle-of-the-line (mol) applications
US7727883B2 (en) Method of forming a diffusion barrier and adhesion layer for an interconnect structure
TWI374482B (ja)
TWI694501B (zh) 防止銅擴散的介電/金屬阻障集成
JP2010186977A (ja) 半導体装置の製造方法及び半導体装置
Gordon et al. Chemical vapor deposition (CVD) of manganese self-aligned diffusion barriers for Cu interconnections in microelectronics
AU2013204566A1 (en) Self-aligned barrier and capping layers for interconnects

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120321

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120321

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131018

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140117

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140124

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140214

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140221

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140317

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140325

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141201

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150227

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150330

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150501

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150508

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150623

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150814

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151002

R150 Certificate of patent or registration of utility model

Ref document number: 5820267

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees