FR3025396A1 - Procede de fabrication d'un element de connexion electrique - Google Patents

Procede de fabrication d'un element de connexion electrique Download PDF

Info

Publication number
FR3025396A1
FR3025396A1 FR1458195A FR1458195A FR3025396A1 FR 3025396 A1 FR3025396 A1 FR 3025396A1 FR 1458195 A FR1458195 A FR 1458195A FR 1458195 A FR1458195 A FR 1458195A FR 3025396 A1 FR3025396 A1 FR 3025396A1
Authority
FR
France
Prior art keywords
layer
substrate
manganese
copper
carried out
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR1458195A
Other languages
English (en)
Inventor
Kilian Piettre
Pierre Fau
Jeremy Cure
Bruno Chaudret
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Centre National de la Recherche Scientifique CNRS
STMicroelectronics Tours SAS
Original Assignee
Centre National de la Recherche Scientifique CNRS
STMicroelectronics Tours SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Centre National de la Recherche Scientifique CNRS, STMicroelectronics Tours SAS filed Critical Centre National de la Recherche Scientifique CNRS
Priority to FR1458195A priority Critical patent/FR3025396A1/fr
Priority to US14/838,976 priority patent/US9460960B2/en
Publication of FR3025396A1 publication Critical patent/FR3025396A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/08—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/1204—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material inorganic material, e.g. non-oxide and non-metallic such as sulfides, nitrides based compounds
    • C23C18/1208—Oxides, e.g. ceramics
    • C23C18/1216—Metal oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/1225—Deposition of multilayers of inorganic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/125—Process of deposition of the inorganic material
    • C23C18/1275—Process of deposition of the inorganic material performed under inert atmosphere
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/125—Process of deposition of the inorganic material
    • C23C18/1283—Control of temperature, e.g. gradual temperature increase, modulation of temperature
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/125—Process of deposition of the inorganic material
    • C23C18/1295—Process of deposition of the inorganic material with after-treatment of the deposited inorganic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C23C18/1653—Two or more layers with at least one layer obtained by electroless plating and one layer obtained by electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

L'invention concerne un procédé de fabrication d'un élément de connexion électrique sur une surface d'un substrat (101) de silicium revêtue d'une couche (105) d'oxyde de silicium, comprenant les étapes suivantes : a) déposer une couche (107) de silicate de manganèse sur la couche d'oxyde de silicium (105), ce dépôt comprenant au moins une étape de trempage du substrat (101) dans une solution d'amidinate de manganèse ; et b) déposer une couche (109) de cuivre au-dessus de la couche de silicate de manganèse (107), ce dépôt comprenant une étape de trempage du substrat (101) dans une solution d'amidinate de cuivre.

Description

B13372 - 13-T000-0201 - D16345 1 PROCÉDÉ DE FABRICATION D'UN ÉLÉMENT DE CONNEXION ÉLECTRIQUE Domaine La présente demande concerne un procédé de réalisation d'un élément de connexion électrique sur une surface d'un substrat en silicium revêtue d'une couche isolante d'oxyde de silicium.
5 Elle vise plus particulièrement la réalisation d'un élément de connexion dans un via ou trou, traversant ou non, formé dans un substrat de silicium. Les modes de réalisation décrits peuvent toutefois aussi s'appliquer à d'autres types d'éléments de connexion électrique, par exemple à la réalisation d'une piste 10 conductrice ou d'une électrode conductrice sur une surface plane ou structurée du substrat. Exposé de l'art antérieur De nombreuses méthodes ont déjà été proposées pour former des éléments de connexion électrique dans des vias, c'est-15 à-dire des trous ou ouvertures, traversant tout ou partie de l'épaisseur d'un substrat de silicium. La surface du via est généralement revêtue d'une couche isolante, typiquement en oxyde de silicium, permettant notamment d'isoler l'élément de connexion du substrat.
20 De façon classique, la réalisation de l'élément de connexion comprend une étape de dépôt d'une couche barrière sur la couche d'oxyde de silicium, suivie d'une étape de dépôt d'une 3025396 B13372 - 13-T000-0201 - D16345 2 mince couche d'amorce en cuivre, revêtant la couche barrière, puis d'une étape de dépôt électrolytique d'une couche de cuivre plus épaisse, remplissant par exemple la totalité du via. La couche barrière a notamment pour fonction de prévenir une éventuelle 5 diffusion de cuivre à travers la couche d'oxyde de silicium, ce qui pourrait provoquer un court-circuit entre l'élément de connexion électrique et le substrat. La couche barrière doit en outre permettre l'adhésion de la couche d'amorce en cuivre sur les parois du via. Dans certains cas, une couche d'adhésion 10 spécifique peut être prévue entre la couche barrière et la couche d'amorce pour remplir cette fonction. Les étapes de dépôt de la couche barrière et de la couche d'amorce en cuivre sont généralement effectuées par dépôt en phase vapeur, par exemple par dépôt CVD (de l'anglais "Chemical Vapor 15 Deposition" - dépôt chimique en phase vapeur), ou par dépôt ALD (de l'anglais "Atomic Layer Deposition" - dépôt en couches atomiques), ou par dépôt PVD (de l'anglais "Physical Vapor Deposition" - dépôt physique en phase vapeur). Un inconvénient des procédés de fabrication d'élément 20 de connexion électrique existants est qu'ils sont mal adaptés à la réalisation d'éléments de connexion dans des vias présentant un facteur de forme élevé, c'est-à-dire un rapport profondeur sur largeur (ou diamètre) élevé, par exemple supérieur à 10. En pratique, dans de tels vias, on constate que la couche barrière 25 et/ou la couche d'amorce en cuivre ne se déposent pas uniformément sur toute la surface du via. Dans des vias à facteur de forme élevé, on peut notamment observer, par exemple au voisinage du fond du via, des interruptions de la couche barrière et/ou de la couche d'amorce, pouvant conduire à des dysfonctionnements.
30 Un autre inconvénient des procédés existants réside dans le coût élevé des équipements utilisés pour réaliser les étapes de dépôt en phase vapeur de la couche barrière et/ou de la couche d'amorce en cuivre.
3025396 B13372 - 13-T000-0201 - D16345 3 Résumé Ainsi, un mode de réalisation prévoit un procédé de fabrication d'un élément de connexion électrique sur une surface d'un substrat de silicium revêtue d'une couche d'oxyde de 5 silicium, comprenant les étapes suivantes : a) déposer une couche de silicate de manganèse sur la couche d'oxyde de silicium, ce dépôt comprenant au moins une étape de trempage du substrat dans une solution d'amidinate de manganèse ; et b) déposer une couche de cuivre au-dessus de la couche de silicate de manganèse, ce 10 dépôt comprenant une étape de trempage du substrat dans une solution d'amidinate de cuivre. Selon un mode de réalisation, l'étape a) comprend plusieurs étapes successives de trempage du substrat dans la solution d'amidinate de manganèse, alternées avec des étapes 15 d'application d'un plasma contenant de l'oxygène. Selon un mode de réalisation, le procédé comprend en outre une étape de recuit après le dépôt de la couche de cuivre. Selon un mode de réalisation, l'étape de recuit est effectuée à une température comprise entre 200 et 350°C pendant 20 environ lh sous une atmosphère contenant un mélange d'argon et de dihydrogène. Selon un mode de réalisation, le procédé comprend en outre une étape de recuit intermédiaire entre l'étape a) et l'étape b).
25 Selon un mode de réalisation, l'étape de recuit intermédiaire est effectuée à une température comprise entre 200 et 350°C pendant environ lh sous une atmosphère neutre, par exemple sous argon pur. Selon un mode de réalisation, à l'étape a), l'étape de 30 trempage est effectuée à température ambiante, sous une atmosphère contenant un gaz neutre tel que l'argon. Selon un mode de réalisation, à l'étape b), l'étape de trempage est effectuée à une température comprise entre 80 et 150°C, sous une atmosphère contenant du dihydrogène, pendant une 35 durée comprise entre 1 et 3h.
3025396 B13372 - 13-T000-0201 - D16345 4 Selon un mode de réalisation, la solution d'amidinate de manganèse et la solution d'amidinate de cuivre comprennent chacune un solvant choisi parmi l'anisole et le toluène. Selon un mode de réalisation, la surface est la surface 5 d'un via traversant tout au partie de l'épaisseur du substrat. Brève description des dessins Ces caractéristiques et leurs avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif 10 en relation avec les figures jointes parmi lesquelles : les figures lA à 1D sont des vues en coupe illustrant de façon schématique un exemple d'un mode de réalisation d'un procédé de fabrication d'un élément de connexion électrique isolé sur une surface d'un substrat de silicium.
15 Description détaillée Par souci de clarté, de mêmes éléments ont été désignés par de mêmes références aux différentes figures et, de plus, comme cela est habituel dans la représentation des circuits intégrés, les diverses figures ne sont pas tracées à l'échelle. Par 20 ailleurs, dans la présente demande, sauf indication contraire, les termes "approximativement", "sensiblement", "environ", "de l'ordre de", etc., signifient "à 20% près", et des références directionnelles telles que "supérieur", "inférieur", "surmontant", "au-dessus", "latéral", etc., s'appliquent à des 25 dispositifs orientés de la façon illustrée dans les vues en coupe correspondantes, étant entendu que, dans la pratique, ces dispositifs peuvent être orientés différemment. Les figures lA à 1D illustrent de façon schématique un exemple d'un mode de réalisation d'un procédé de fabrication d'un 30 élément de connexion électrique dans un via 103 s'étendant verticalement depuis la face supérieure ou face avant d'un substrat de silicium 101, sur une partie de l'épaisseur de ce substrat. La figure lA illustre une étape préalable de formation 35 du via 103 dans le substrat 101. Dans l'exemple représenté, le 3025396 B13372 - 13-T000-0201 - D16345 via 103 s'étend verticalement depuis la face supérieure du substrat 101, sur une partie de l'épaisseur du substrat. Les modes de réalisation décrits ne se limitent toutefois pas à cet exemple particulier. Le via 103 peut par exemple être formé par gravure 5 sèche ou humide du substrat 101 à partir de la face supérieure du substrat. Un masque, non représenté, peut être disposé sur la face supérieure du substrat 101 pendant la gravure, pour délimiter l'ouverture du via. La figure 1B illustre une étape de formation d'une couche d'oxyde de silicium 105 sur les parois latérales et le fond du via 103. Dans l'exemple représenté, la couche 105 s'étend en outre sur toute la surface supérieure du substrat 101. La couche d'oxyde de silicium 105 est par exemple formée par oxydation thermique, c'est-à-dire que le substrat 101 est chauffé sous une atmosphère contenant de l'oxygène, entrainant la formation d'une couche d'oxyde de silicium sur les surfaces du substrat en contact avec l'atmosphère oxygénée. Toute autre méthode de dépôt adaptée peut toutefois être utilisée pour former la couche 105. Dans le cas d'un via ou d'une autre structure (par exemple une tranchée) présentant un facteur de forme élevée, on utilisera de préférence une méthode de dépôt adaptée à la formation d'une couche d'oxyde de silicium 105 conforme, c'est-à-dire d'épaisseur approximativement constante sur toute la surface de la structure. A titre d'exemple non limitatif, l'épaisseur de la couche d'oxyde 25 de silicium 105 est comprise entre 3 nm et 10 pin. La figure 1C illustre une étape de formation d'une couche 107 de silicate de manganèse revêtant la couche 105 d'oxyde de silicium. La couche d'oxyde de manganèse 107 revêt notamment la couche 105 au niveau des parois latérales et du fond du via 30 103, et, dans cet exemple, s'étend en outre sur toute la surface supérieure du substrat 101. Selon un aspect d'un mode de réalisation, la couche de silicate de manganèse 107 est déposée en phase liquide, par trempage du substrat 101 dans un bain d'une solution contenant un 35 précurseur organométallique amidinate de manganèse. La solution 3025396 B13372 - 13-T000-0201 - DI6345 6 d'amidinate de manganèse comprend par exemple un solvant tel que l'anisole ou le toluène, ou tout autre solvant adapté. L'amidinate de manganèse contenu dans la solution est par exemple le bis(N,N'- diisopropylacetamidinate)manganèse(II). Le trempage peut être 5 effectué à température ambiante, par exemple à une température comprise entre 15 et 35°C. A titre d'exemple, le trempage est effectué sous une atmosphère neutre, par exemple sous argon. Les inventeurs ont constaté qu'au contact de la solution d'amidinate de manganèse, une réaction spontanée se produit à la surface de 10 la couche d'oxyde de silicium 105, conduisant à la formation d'une mince couche de silicate de manganèse, par exemple une couche de 0,1 à 3 nm d'épaisseur, sur la surface de la couche 105. La couche 107 de silicate de manganèse forme une barrière de diffusion au cuivre et une couche d'accroche du cuivre, permettant la mise en 15 oeuvre d'une étape ultérieure de dépôt d'une couche d'amorce en cuivre. De préférence, avant le trempage dans la solution d'amidinate de manganèse, l'ensemble comprenant le substrat 101 et la couche d'oxyde de silicium 105 est soumis à un plasma d'oxygène, puis mis au contact de l'air. Ceci permet de former 20 des silanols (SiOH) à la surface de la couche 105, qui favorisent la réaction avec l'amidinate de manganèse conduisant à la formation de la couche 107 de silicate de manganèse. A titre de variante, pour augmenter l'épaisseur de la couche de silicate de manganèse 107, on peut prévoir d'effectuer un ou plusieurs trempages supplémentaires successifs du substrat dans la solution d'amidinate de manganèse, et soumettre le substrat à un plasma contenant de l'oxygène après chaque trempage dans la solution d'amidinate de manganèse. Chaque étape de trempage supplémentaire suivie d'une étape d'application du plasma d'oxygène conduit à la formation d'une épaisseur d'oxyde de manganèse, sur la couche initiale de silicate de manganèse formée lors du premier trempage. Lorsque l'épaisseur d'oxyde de manganèse déposée est suffisamment importante, par exemple après 2 à 20 trempages, un traitement thermique, c'est-à-dire un recuit, peut être réalisé, pour transformer en silicate de manganèse l'oxyde 3025396 B13372 - 13-T000-0201 - D16345 7 de manganèse revêtant la couche initiale de silicate de manganèse, conduisant à former une unique couche 107 de silicate de manganèse à la surface de la couche d'oxyde de silicium 105. A titre d'exemple, le traitement thermique peut consister en un recuit à 5 une température comprise entre 200 et 350°C pendant environ lh sous une atmosphère neutre, par exemple sous argon pur. On notera que dans l'exemple de réalisation susmentionné à un unique trempage dans la solution d'amidinate de manganèse, un tel traitement thermique n'est pas nécessaire, la couche déposée à 10 l'issue du premier trempage étant directement une couche de silicate de manganèse. A titre d'exemple illustratif et non limitatif, les essais réalisés ont montré que trois alternés avec des étapes d'application trempages successifs, du plasma d'oxygène, silicate de manganèse trempages successifs, du plasma d'oxygène, 15 permettent de former une couche 107 de d'environ 1 nm d'épaisseur, et que 8 alternés avec des étapes d'application permettent de former une couche 107 de silicate de manganèse d'environ 5 à 10 nm d'épaisseur.
20 Les durées du ou des trempages effectués dans la solution d'amidinate de manganèse pour la formation de la couche 107 peuvent être relativement brèves. A titre d'exemple, la durée de chaque étape de trempage peut être comprise entre 10 secondes et 2 mn.
25 La figure 1D illustre une étape de formation d'une couche d'amorce de cuivre 109 revêtant la couche 107 de silicate de manganèse. La couche de cuivre 109 revêt notamment la couche 107 au niveau des parois latérales et du fond du via 103, et, dans cet exemple, s'étend en outre sur toute la surface supérieure du 30 substrat 101. La couche de cuivre 109 est déposée en phase liquide, par trempage du substrat 101 dans un bain d'une solution contenant un précurseur organométallique amidinate de cuivre. La solution d'amidinate de cuivre comprend par exemple un solvant tel que 35 l'anisole ou le toluène, ou tout autre solvant adapté. L'amidinate 3025396 B13372 - 13-T000-0201 - DI6345 8 de cuivre contenu dans la solution est par exemple le (N,N'- diisopropylacetamidinate)cuivre(I). Le trempage est par exemple effectué à une température comprise entre 80 et 150°C, par exemple une température de l'ordre de 110°C. La durée de trempage est par 5 exemple comprise entre 1 et 4 heures, par exemple de l'ordre de 2h. Le trempage peut être effectué sous une atmosphère contenant du dihydrogène, par exemple à une pression comprise entre 2 et 4 bars, par exemple une pression de l'ordre de 3 bars. L'épaisseur de cuivre déposée lors de cette étape est par exemple comprise 10 entre 30 et 250 nm, par exemple de l'ordre de 100 nm. On notera que dans cet exemple, le solvant de la solution d'amidinate de cuivre ne participe pas à la constitution du dépôt, c'est-à-dire qu'il ne se co-dépose pas avec le cuivre sur la surface de la couche 107.
15 Après l'étape de dépôt de la couche de cuivre 109, un recuit peut être prévu pour stabiliser cette couche de cuivre, par exemple à une température comprise entre 200 et 350°C pendant environ lh sous une atmosphère contenant un mélange d'argon et de dihydrogène.
20 On notera que dans la variante de réalisation susmentionnée dans laquelle le dépôt de la couche de silicate de manganèse 107 comprend plusieurs étapes successives de trempage du substrat dans la solution d'amidinate de manganèse, alternées avec des étapes d'application d'un plasma oxygène, l'étape de 25 recuit visant à transformer la couche d'oxyde de manganèse en silicate de manganèse peut être commune avec l'étape de recuit de stabilisation de la couche de cuivre 109. Dans ce cas, la couche de cuivre 109 peut être déposée directement sur l'oxyde de manganèse. La transformation de l'oxyde de manganèse en silicate 30 de manganèse s'opère alors pendant l'étape de recuit de stabilisation du cuivre de la couche 109. Après la formation de la couche de cuivre 109, une couche de cuivre plus épaisse (non représentée), peut être déposée sur la couche 109, par exemple par dépôt électrolytique, ou par tout 3025396 B13372 - 13-T000-0201 - DI6345 9 autre procédé de dépôt pouvant tirer profit de la présence de la couche d'amorce 109. Un avantage du procédé décrit en relation avec les figures LA à 1D est qu'il permet de réaliser aisément un élément 5 de connexion électrique sur toute surface d'un substrat de silicium revêtue d'une couche d'oxyde de silicium. En particulier, ce procédé permet de réaliser aisément un élément de connexion électrique dans un via, y compris un via présentant un facteur de forme élevé. En effet, les étapes de dépôt de la couche barrière 10 107 en silicate de manganèse et de la couche d'amorce 109 en cuivre étant effectués en phase liquide, elles permettent de déposer des couches présentant un taux de conformité particulièrement élevé. A titre d'exemple, les essais réalisés ont permis d'obtenir des couches 107 et 109 présentant un taux de 15 conformité de l'ordre de 100% dans un via de 100 pin de profondeur par 10 pin de largeur. De plus, le coût des équipements nécessaires à la mise en oeuvre du procédé décrit ci-dessus est relativement faible par rapport au coût des équipements nécessaires au dépôt en phase 20 vapeur de couches barrière ou de couches d'accroche. Par ailleurs, les essais réalisés ont montré que le taux de carbone incorporé dans la couche de cuivre 109 et dans la couche de silicate de manganèse 107 déposées en phase liquide selon le procédé décrit en relation avec les figure 1C et 1D est 25 nul ou négligeable par rapport aux taux de carbone que l'on peut typiquement retrouver dans des couches en silicate de manganèse ou des couches d'amorce en cuivre déposées par CVD. Il résulte de ce faible taux de carbone une conductivité électrique accrue de la couche 109, et une plus grande fiabilité de l'élément de 30 connexion électrique réalisé.

Claims (10)

  1. REVENDICATIONS1. Procédé de fabrication d'un élément de connexion électrique sur une surface d'un substrat (101) de silicium revêtue d'une couche (105) d'oxyde de silicium, comprenant les étapes suivantes : a) déposer une couche (107) de silicate de manganèse sur la couche d'oxyde de silicium (105), ce dépôt comprenant au moins une étape de trempage du substrat (101) dans une solution d'amidinate de manganèse ; et b) déposer une couche (109) de cuivre au-dessus de la 10 couche de silicate de manganèse (107), ce dépôt comprenant une étape de trempage du substrat (101) dans une solution d'amidinate de cuivre.
  2. 2. Procédé selon la revendication 1, dans lequel l'étape a) comprend plusieurs étapes successives de trempage du 15 substrat (101) dans la solution d'amidinate de manganèse, alternées avec des étapes d'application d'un plasma contenant de l'oxygène.
  3. 3. Procédé selon la revendication 1 ou 2, comprenant en outre une étape de recuit après le dépôt de la couche de cuivre 20 (109).
  4. 4. Procédé selon la revendication 3, dans lequel ladite étape de recuit est effectuée à une température comprise entre 200 et 350°C pendant environ lh sous une atmosphère contenant un mélange d'argon et de dihydrogène. 25
  5. 5. Procédé selon la revendication 3 ou 4 dans leur rattachement à la revendication 2, comprenant en outre une étape de recuit intermédiaire entre l'étape a) et l'étape b).
  6. 6. Procédé selon la revendication 5, dans lequel ladite étape de recuit intermédiaire est effectuée à une température 30 comprise entre 200 et 350°C pendant environ lh sous une atmosphère neutre, par exemple sous argon pur.
  7. 7. Procédé selon l'une quelconque des revendications 1 à 6, dans lequel, à l'étape a), ladite au moins une étape de 3025396 B13372 - 13-T000-0201 - D16345 11 trempage est effectuée à température ambiante, sous une atmosphère contenant un gaz neutre tel que l'argon.
  8. 8. Procédé selon l'une quelconque des revendications 1 à 7, dans lequel, à l'étape b), l'étape de trempage est effectuée 5 à une température comprise entre 80 et 150°C, sous une atmosphère contenant du dihydrogène, pendant une durée comprise entre 1 et 3h.
  9. 9. Procédé selon l'une quelconque des revendications 1 à 8, dans lequel la solution d'amidinate de manganèse et la 10 solution d'amidinate de cuivre comprennent chacune un solvant choisi parmi l'anisole et le toluène.
  10. 10. Procédé selon l'une quelconque des revendications 1 à 9, dans lequel ladite surface est la surface d'un via (103) traversant tout au partie de l'épaisseur du substrat (101).
FR1458195A 2014-09-02 2014-09-02 Procede de fabrication d'un element de connexion electrique Withdrawn FR3025396A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR1458195A FR3025396A1 (fr) 2014-09-02 2014-09-02 Procede de fabrication d'un element de connexion electrique
US14/838,976 US9460960B2 (en) 2014-09-02 2015-08-28 Electric connection element manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1458195A FR3025396A1 (fr) 2014-09-02 2014-09-02 Procede de fabrication d'un element de connexion electrique

Publications (1)

Publication Number Publication Date
FR3025396A1 true FR3025396A1 (fr) 2016-03-04

Family

ID=51790733

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1458195A Withdrawn FR3025396A1 (fr) 2014-09-02 2014-09-02 Procede de fabrication d'un element de connexion electrique

Country Status (2)

Country Link
US (1) US9460960B2 (fr)
FR (1) FR3025396A1 (fr)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080254232A1 (en) * 2007-04-09 2008-10-16 President And Fellows Of Harvard College Cobalt nitride layers for copper interconnects and methods for forming them

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5820267B2 (ja) 2008-03-21 2015-11-24 プレジデント アンド フェローズ オブ ハーバード カレッジ 配線用セルフアライン（自己整合）バリア層
JP4415100B1 (ja) 2008-12-19 2010-02-17 国立大学法人東北大学 銅配線、半導体装置および銅配線形成方法
US20120141667A1 (en) 2010-07-16 2012-06-07 Applied Materials, Inc. Methods for forming barrier/seed layers for copper interconnect structures
JPWO2013191065A1 (ja) * 2012-06-18 2016-05-26 東京エレクトロン株式会社 マンガン含有膜の形成方法
US9159610B2 (en) * 2013-10-23 2015-10-13 Globalfoundires, Inc. Hybrid manganese and manganese nitride barriers for back-end-of-line metallization and methods for fabricating the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080254232A1 (en) * 2007-04-09 2008-10-16 President And Fellows Of Harvard College Cobalt nitride layers for copper interconnects and methods for forming them

Also Published As

Publication number Publication date
US20160064278A1 (en) 2016-03-03
US9460960B2 (en) 2016-10-04

Similar Documents

Publication Publication Date Title
US9343407B2 (en) Method to fabricate copper wiring structures and structures formed thereby
JP2008124275A (ja) 半導体装置の製造方法
CN103003939A (zh) 改善窄铜填充过孔的导电性的方法及结构
FR3025396A1 (fr) Procede de fabrication d'un element de connexion electrique
WO2015128399A2 (fr) Procede de realisation d'une structure par assemblage d'au moins deux elements par collage direct
EP1328012A1 (fr) Procédé de fabrication d'un composant électronique incorporant un microcomposantinductif
EP2922088B1 (fr) Procédé de gravure d'un matériau diélectrique poreux
JP5025679B2 (ja) 半導体装置
JP5303568B2 (ja) 半導体装置の製造方法
JP5377489B2 (ja) Ｃｕ配線膜の形成方法
JP2011029554A (ja) 半導体装置の製造方法
KR101417723B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
FR2979478A1 (fr) Procede de realisation d'une tranchee profonde dans un substrat de composant microelectronique
WO2010134231A1 (fr) Dispositif à semi-conducteur et son procédé de fabrication
EP2747140B1 (fr) Procédé d'obtention d'au moins un nanoélément à base de silicium dans une couche d'oxyde de silicium, et procédé de fabrication d'un dispositif éléctronique muni d'au moins un tel nanoélément.
JP2007266460A (ja) 半導体装置およびその製造方法
EP1316974A1 (fr) Procédé de fabrication d'un composant électronique incorporant un micro-composant inductif
US10079177B1 (en) Method for forming copper material over substrate
TW201733066A (zh) 製造包含穿過基板延伸之通孔之互連的方法
JP2008311543A (ja) 半導体装置の製造方法
EP3414775B1 (fr) Procede de realisation de connexions d'une puce electronique
US9401328B2 (en) Electric contact structure having a diffusion barrier for an electronic device and method for manufacturing the electric contact structure
WO2016050932A1 (fr) Procede de controle de la fermeture de cavite par depot non conforme d'une couche
JP2012169480A (ja) 半導体装置及びその製造方法
FR2948496A1 (fr) Via electrique a surface laterale rugueuse

Legal Events

Date Code Title Description
PLSC Publication of the preliminary search report

Effective date: 20160304

ST Notification of lapse

Effective date: 20160531