JP5303568B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5303568B2
JP5303568B2 JP2010534714A JP2010534714A JP5303568B2 JP 5303568 B2 JP5303568 B2 JP 5303568B2 JP 2010534714 A JP2010534714 A JP 2010534714A JP 2010534714 A JP2010534714 A JP 2010534714A JP 5303568 B2 JP5303568 B2 JP 5303568B2
Authority
JP
Japan
Prior art keywords
carbon
wiring
semiconductor device
insulating layer
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010534714A
Other languages
English (en)
Other versions
JPWO2010047118A1 (ja
Inventor
真一 隣
高博 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Ulvac Inc
Original Assignee
Renesas Electronics Corp
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp, Ulvac Inc filed Critical Renesas Electronics Corp
Priority to JP2010534714A priority Critical patent/JP5303568B2/ja
Publication of JPWO2010047118A1 publication Critical patent/JPWO2010047118A1/ja
Application granted granted Critical
Publication of JP5303568B2 publication Critical patent/JP5303568B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02359—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the surface groups of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、多孔質絶縁層を備える半導体装置およびその製造方法に関する。
特許文献１には、ハイドロカーボンプラズマ処理により、多孔質絶縁膜表面にポリマー膜を付けることによりバリア膜の被覆完全性を向上させる方法が記載されている。
特許文献１に記載の方法においては、まず、図５（ａ）のように、半導体基板上において配線１０２を有する下地膜１０１上に、エッチングストップ・拡散防止膜１０３を形成する。エッチングストップ・拡散防止膜は通常窒化シリコン膜（Ｓｉ３Ｎ４）やシリコンカーバイド膜（ＳｉＣ）である。そして、低誘電率である多孔質絶縁層１０４を形成する。その後フォトレジストマスクを用いビア１０７とトレンチ１０８をエッチングにより形成する。アッシングにてマスクを除去した後、ビアは多孔質絶縁層１０４、エッチングストップ・拡散防止膜１０３を貫通し配線１０２に達し、トレンチは多孔質絶縁層１０４の膜厚の約１／２の深さの断面形状を備える（図５（ｂ））。
そして、ハイドロカーボンガスプラズマ処理を行い、層間絶縁膜表面やビア１０７の底部に露出している配線の表面に薄いポリマー膜１０９ｃを付ける（図５（ｃ））。ポリマー膜１０９ｃは、Ｃ２Ｈ４ガスを用い７〜６０ｍＴｏｒｒの圧力、５００〜１７００Ｗのパワーにて形成される。
Ｃｕバリア性のＴａＮ膜１１０、Ｃｕめっき時の給電Ｃｕ膜をＰＶＤ法にて形成した後、めっき法にてビア１０７、トレンチ１０８にＣｕ膜１１１を埋設する（図６（ａ））。そして、ＣＭＰにより、多孔質絶縁層表面のＣｕ膜１１１、ＴａＮ膜１１０、ポリマー膜１０９ｃを順次除去し配線を形成する（図６（ｂ））。
また、特許文献２には、以下の方法が記載されている。
まず、図７（ａ）のように、半導体基板上において配線１０２を有する下地膜１０１上に、エッチングストップ・拡散防止膜１０３を形成する。そして、低誘電率である多孔質絶縁層１０４にビア１０７とトレンチ１０８を所定の方法により形成する（図７（ｂ））。
そして、ビア１０７、トレンチ１０８の側壁や基板最表面に、ＣＶＤや塗布法によりポリマー膜１０９ｃを付ける。次いで、異方性プラズマエッチングにより、ポリマー膜１０９ｃをビア１０７、トレンチ１０８の側面に残す（図７（ｃ））。
Ｃｕバリア性のＴａＮ膜１１０、Ｃｕめっき時の給電Ｃｕ膜をＰＶＤ法にて形成した後、めっき法にてビア１０７、トレンチ１０８にＣｕ膜１１１を埋設する（図８（ａ））。そして、ＣＭＰにより、多孔質絶縁層表面のＣｕ膜１１１、ＴａＮ膜１１０、ポリマー膜１０９ｃを順次除去し配線を形成する（図８（ｂ））。
米国特許公報７０６７９２５号公報 米国特許公報７０５７２８７号公報
しかしながら、上記文献記載の技術は、以下の点で改善の余地を有していた。
特許文献１に記載の方法においては、ビア底の配線表面にポリマー膜１０９ｃが形成されているため下層配線１０２とビア配線（Ｃｕ膜１１１）との間の接触抵抗が高くなることがあった。特に近年、ＬＳＩの性能向上を実現するため、配線ピッチの縮小化と多層配線層数の増大が進められている。ビア抵抗はビア底の面積に比例するので、配線ピッチの縮小化率以上にビア抵抗は増大化する傾向にある。また配線層数が増えるほど、配線抵抗に占めるビア抵抗の割合は大きくなる。
つまり、特許文献１に記載の半導体装置においては、配線間の抵抗が増大し、接続信頼性が低下することがあった。そのため、半導体装置の品質低下や歩留まりの低下を引き起こすことがあった。
特許文献２に記載の半導体装置においては、ビア、トレンチ内においてポリマー膜を有していない箇所が存在する。そのため、バリアメタル膜を有していたとしても、多孔質膜へのＣｕの拡散は充分に抑制されず、エレクトロマイグレーションやストレスマイグレーション等が発生することがあり、接続信頼性が低下することがあった。
また、特許文献２に記載の方法においては、ビア１０７、トレンチ１０８の側壁のみに薄いポリマー膜１０９ｃを残すために行う異方性エッチングは、エッチングガスの回り込みの影響で基板最表面に近い箇所の膜ほどエッチング速度が大きい。そのため、ビア底についたポリマー膜１０９ｃを完全に除去する間に、トレンチ底１０８ａに付いたポリマー膜１０９ｃや基板最上層のポリマー膜１０９ｃは先に除去され、その下層の膜まで過剰に除去される。多孔質絶縁層１０４はポリマー膜１０９ｃに比べ密度が小さいのでエッチング速度が大きく、トレンチ底１０８ａについた薄いポリマー膜１０９ｃだけを選択的にエッチングすることは困難である。その結果トレンチ深さ均一に保つことが困難になるので製造ロットにより配線性能が安定せず、歩留まりが低下することがあった。
またポリマー膜１０９ｃと多孔質絶縁層１０４の双方に最適なエッチング結果を得ることが困難であるばかりか、ポリマー膜１０９ｃのエッチング条件で多孔質絶縁層１０４をエッチングすると多孔質絶縁層１０４の表面が荒れてしまう。このため、薄いポリマー膜１０９ｃを除去した後のオーバーエッチングにより、トレンチ底１０８ａに露出した多孔質絶縁層１０４の表面が荒れることがあった。そのため、上下配線間の絶縁性が低下し、接続信頼性が低下することがあった。
このように、特許文献２に記載の方法においては、得られる半導体装置の接続信頼性が低下することがあった。そのため、半導体装置の品質低下や歩留まりの低下を引き起こすことがあった。
本発明によれば、第１配線と、前記第１配線上に形成された多孔質絶縁層と、前記多孔質絶縁層中に埋設され、第１配線と電気的に接続された第２配線と、前記多孔質絶縁層と前記第２配線との間にのみ設けられ、これらの層を隔離する炭素含有金属膜と、を備える半導体装置が提供される。
この発明によれば、多孔質絶縁層と第２配線とを隔離する炭素含有金属膜を有しているので、金属の拡散が抑制される。そのため、エレクトロマイグレーションやストレスマイグレーション等の発生が抑制され、接続信頼性が向上するので、動作保証寿命の長い高品質な配線を有する半導体装置を提供することができる。
さらに、第１配線と第２配線との間には絶縁性の膜を有していないので、第１配線と電気的に接続された第２配線間の接触抵抗は小さくなり、配線抵抗の小さい高性能な配線が形成される。そのため、半導体装置の品質が向上し、歩留まりも向上する。
本発明によれば、第１配線上に多孔質絶縁層を形成する工程と、前記多孔質絶縁層に配線溝を形成する工程と、前記多孔質絶縁層に反応性炭素含有化合物を含浸する工程と、前記配線溝の側面に位置する前記多孔質絶縁層表面および前記配線溝の底面に露出する前記第１配線の表面に金属膜を堆積させ、該金属膜に前記反応性炭素含有化合物に含まれる炭素を導入することにより、前記多孔質絶縁層表面に炭素含有金属膜を形成する工程と、前記炭素含有金属膜が形成された前記配線溝に、第２配線を形成する工程と、を含む半導体装置の製造方法が提供される。
この発明によれば、多孔質絶縁層表面において、金属膜に反応性炭素含有化合物に含まれる炭素を導入することにより、多孔質絶縁層表面に選択的に炭素含有金属膜を形成することができ、さらに、第１配線表面には絶縁膜が形成されない。このように、簡便な方法で、配線溝内の多孔質絶縁層表面のみをバリア性の高い炭素含有金属膜で効率よく覆うことができ、接続信頼性および品質に優れ、製品の歩留まりが向上した半導体装置を得ることができる。
本発明の半導体装置は、配線間の接続信頼性に優れているので、品質に優れ、歩留まりが向上する。さらに、本発明の半導体装置の製造方法によれば、このような半導体装置を簡便な方法で効率良く得ることができる。
第１実施形態に係る半導体装置の製造方法を模式的に示した工程断面図である。 第１実施形態に係る半導体装置の製造方法を模式的に示した工程断面図である。 第２実施形態に係る半導体装置の製造方法を模式的に示した工程断面図である。 第２実施形態に係る半導体装置の製造方法を模式的に示した工程断面図である。 従来の半導体装置の製造方法を模式的に示した工程断面図である。 従来の半導体装置の製造方法を模式的に示した工程断面図である。 従来の半導体装置の製造方法を模式的に示した工程断面図である。 従来の半導体装置の製造方法を模式的に示した工程断面図である。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
（第１実施形態）
本実施形態の半導体装置は、図２（ｂ）に示すように、第１配線２と、第１配線２上に形成された多孔質絶縁層４と、多孔質絶縁層４中に埋設され、第１配線２と電気的に接続された第２配線１１と、多孔質絶縁層４と第２配線１１との間に設けられ、これらの層を隔離する炭素含有金属膜９ａとを備える。第１配線２と第２配線１１との間には、金属膜９ｂを備える。第１配線２を含む下地膜１の上には、多孔質絶縁層４との間にエッチングストップ・拡散防止膜３を備える。
第１配線２や第２配線１１は低抵抗の配線材料で形成され、その材料は例えばＣｕやＡｌやあるいはそれらを主成分とする合金からなる。エッチングストップ・拡散防止膜３としては、特に限定はなく窒化シリコン膜（Ｓｉ３Ｎ４）やシリコンカーバイド膜（ＳｉＣ）窒化シリコンカーバイド膜（ＳｉＣＮ）等であり、それらの積層膜を用いることもできる。
多孔質絶縁層４は、ＳｉＯＣやＳｉＯ２等から構成され、誘電率が２．５以下の低誘電率多孔質絶縁膜である。
炭素含有金属膜９ａは、ＴｉＣ、ＴａＣ、ＷＣまたはＡｌＣ３等から構成される。炭素含有金属膜９ａの膜厚は、３ｎｍ以上、５０ｎｍ以下である。本実施形態においては、膜厚２５ｎｍ程度の炭素含有金属膜９ａを用いた例によって説明する。なお、炭素含有金属膜９ａに、酸素原子が含まれていてもよい。
金属膜９ｂは、チタン（Ｔｉ）、タングステン（Ｗ）、アルミ（Ａｌ）、タンタル（Ｔａ）等から形成されている。
次に、本実施形態における半導体装置の製造方法について説明する。
本実施形態における半導体装置の製造方法は、以下の工程を備える。
（ａ）第１配線２上に多孔質絶縁層４を形成する工程（図１（ａ）〜（ｂ））
（ｂ）多孔質絶縁層４に配線溝（ビア７、トレンチ８）を形成する工程（図１（ｂ））
（ｃ）多孔質絶縁層４に反応性炭素含有化合物を含浸させる工程
（ｄ）ビア７およびトレンチ８の側面に位置する多孔質絶縁層４表面およびビア７の底面に露出する第１配線２の表面に金属膜を堆積させ、該金属膜に反応性炭素含有化合物に含まれる炭素を導入することにより、多孔質絶縁層４表面に炭素含有金属膜９ａを形成する工程（図１（ｃ））
（ｅ）炭素含有金属膜９ａが形成された配線溝（ビア７、トレンチ８）に、第２配線１１を形成する工程（図２（ａ）〜（ｂ））
以下、各工程を順に説明する。
工程（ａ）：第１配線２上に多孔質絶縁層４を形成する。
まず、図１（ａ）に示すように、図示しない半導体基板上において第１配線２を有する下地膜１上に、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により２０ｎｍ厚程度のエッチングストップ・拡散防止膜３を形成する。
そして、エッチングストップ・拡散防止膜３上に、多孔質絶縁層４を形成する。多孔質絶縁層４を形成する材料としては、加熱やＵＶ照射で気化しやすい有機物を加え、そしてＣＶＤ法やＳＯＤ（Ｓｐｉｎ Ｏｎ Ｄｉｅｌｅｃｔｒｉｃ）法における成膜工程またはその後の加熱工程や、またはＵＶ照射において、有機物が分解等により消失して多孔性のＳｉＯＣやＳｉＯ２を形成するものであれば使用することができる。多孔質絶縁層４を形成する材料として、例えば、シロキサンオリゴマー、有機シリコン前駆体、シロキサンモノマー等を挙げることができる。本実施形態においては、界面活性剤とシロキサンオリゴマーとを含む溶液を塗布し３５０℃窒素雰囲気中で焼成し、ＳｉＯ２からなる低誘電率多孔質絶縁膜を形成することができる。
工程（ｂ）：多孔質絶縁層４に配線溝（ビア７、トレンチ８）を形成する。
多孔質絶縁層４を形成後、通常の方法により、フォトレジストマスクを用いて多孔質絶縁層４をエッチングし、ビア７とトレンチ８を形成する。そして、アッシングにてフォトレジストマスクを除去する（図１（ｂ））。ビア７は、多孔質絶縁層４とエッチングストップ・拡散防止膜３を貫通し下地膜１に達しており、トレンチ８は多孔質絶縁層４の膜厚の約１／２の深さである。
工程（ｃ）：多孔質絶縁層４に反応性炭素含有化合物を含浸させる。
工程（ｃ）においては、ビア７およびトレンチ８が形成された多孔質絶縁層４を、気化された反応性炭素含有化合物を含む雰囲気下に曝すことにより、多孔質絶縁層４中に反応性炭素含有化合物を含浸させる。
反応性炭素含有化合物としては、環状シロキサンや、酸化反応や還元反応をする第２級アルコールなどを用いることができる。環状シロキサンとしては、ヘキサメチルジシラザン（ＨＭＤＳ）、トリメチルシリルジメチルアミン（ＴＭＳＤＭＡ）、トリメチルシリルアセトアミド（ＴＭＳＡ）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）などを挙げることができ、第２級アルコールとしてはイソプロパノールなどを挙げることができる。これらの化合物は、１種または２種以上混合して用いることができる。
本実施形態では、３５０℃程度に加熱した減圧炉内において、気化したヘキサメチルジシラザン（ＨＭＤＳ）雰囲気中で、ビア７およびトレンチ８が形成された多孔質絶縁層４を３０分間曝し、多孔質絶縁層４内部へ蒸気を拡散させることができる。これにより、多孔質絶縁層４内の細孔表面が、有機シリコンや有機基で修飾されると考えられる。
そして、洗浄工程により第１配線表面に付着した反応性炭素含有化合物を除去する。
工程（ｄ）：ビア７およびトレンチ８の側面に位置する多孔質絶縁層４表面およびビア７の底面に露出する第１配線２の表面に金属膜を堆積させ、該金属膜に反応性炭素含有化合物に含まれる炭素を導入することにより、多孔質絶縁層４表面に炭素含有金属膜９ａを形成する。
まず、金属スパッタ・ターゲット、ＨｅやＡｒ等のガスプラズマを用いたＰＶＤ法により、多孔質絶縁層４表面およびビア７の底面に露出する第１配線２の表面に金属膜を堆積する。ＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法における熱により、多孔質絶縁層４中から反応性炭素含有化合物を気散させ、堆積された金属膜に反応性炭素含有化合物に含まれる炭素を導入する。これにより、多孔質絶縁層４表面に選択的に炭素含有金属膜９ａが形成され、第１配線２の表面には、ＰＶＤ法により堆積された金属により金属膜９ｂが形成される（図１（ｃ））。なお、本実施形態において、ＰＶＤ法における熱には、加熱された基板の熱およびスパッタの際に発生する熱のいずれも含まれる。
金属スパッタ・ターゲットとしては、チタン（Ｔｉ）、タングステン（Ｗ）、アルミ（Ａｌ）、タンタル（Ｔａ）等の、比較的安定な酸化物、炭化物を形成する金属の単体やそれらの合金を使用することができる。
本実施形態においては、Ｔｉターゲット、Ｈｅガスプラズマを用いたＰＶＤ法により、多孔質絶縁層４表面およびビア７の底面に露出する第１配線２の表面にＴｉを堆積させることができる。多孔質絶縁層４表面には、炭素含有金属膜としてＴｉＣ膜を形成することができる。炭素含有金属膜９ａの組成は、オージェ電子分光法（製品名：ＰＨＩ ６５０、アルバック・ファイ株式会社製）を用いて測定することができる。なお、第１配線２の表面にはＴｉ膜が形成される。
工程（ｅ）：炭素含有金属膜９ａが形成された配線溝（ビア７、トレンチ８）に、第２配線１１を形成する。
本実施形態においては、給電膜を付けた後、めっき法にてビア７、トレンチ８にＣｕまたはＡｌを埋設する（図２（ａ））。そして、通常のＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法にて余分な金属等を除去し、第２配線１１を形成する。
そして、その後通常の工程により半導体装置を製造する。
以下、本実施形態の効果について説明する。
本実施形態の半導体装置は、多孔質絶縁層４と第２配線１１とを隔離する炭素含有金属膜９ａを有している。
炭素含有金属膜９ａは金属拡散を抑制する効果が高く、第２配線１１から多孔質絶縁層４への金属拡散が抑制される。そのため、エレクトロマイグレーションやストレスマイグレーション等の発生が抑制され、接続信頼性が向上するので、動作保証寿命の長い高品質な配線を有する半導体装置を提供することができる。
さらに、第１配線２と第２配線１１との間には炭素含有金属膜９ａ等の絶縁膜が形成されていないので、配線間の接触抵抗は小さくなり、配線抵抗の小さい高性能な配線が形成される。そのため、半導体装置の品質が向上し、歩留まりも向上する。
炭素含有金属膜９ａは、ＴｉＣ、ＴａＣ、ＷＣまたはＡｌＣ３を含むことができる。
これにより、第２配線１１から多孔質絶縁層４への金属拡散が効果的に抑制され、接続信頼性に優れた半導体装置を得ることができる。
炭素含有金属膜９ａの膜厚は、３ｎｍ以上、５０ｎｍ以下とすることができる。
これにより、第２配線１１から多孔質絶縁層４への金属拡散が効果的に抑制され、接続信頼性により優れた半導体装置を得ることができる。
本実施形態の半導体装置の製造方法においては、反応性炭素含有化合物が含浸した多孔質絶縁層４表面およびビア７の底面に露出する第１配線２の表面に金属膜を堆積させる。当該工程において、堆積された金属膜に、反応性炭素含有化合物に含まれる炭素を導入することにより、多孔質絶縁層４表面にのみ炭素含有金属膜９ａを形成することができる。さらに、第１配線２と第２配線１１との間には、炭素含有金属膜９ａ等の絶縁膜は形成されない。
本実施形態によれば、多孔質絶縁層４表面において、金属膜に反応性炭素含有化合物に含まれる炭素を導入することにより、多孔質絶縁層４表面に選択的に炭素含有金属膜９ａを形成することができ、さらに、第１配線２表面には絶縁膜が形成されない。このように、簡便な方法で、接続信頼性および品質に優れ、製品の歩留まりが向上した半導体装置を得ることができる。
本実施形態においては、気化された反応性炭素含有化合物を含む雰囲気下に多孔質絶縁層４を曝し、反応性炭素含有化合物を多孔質絶縁層４中に含浸させる。
この工程により、多孔質絶縁層４に反応性炭素含有化合物を効率的に含有させることができる。
本実施形態における反応性炭素含有化合物は、熱により、堆積された金属膜に炭素を導入することができる。そのため、スパッタリング（ＰＶＤ法）により金属膜を堆積させるとともに、スパッタリングにおける熱により金属膜に炭素を導入することができる。
このように簡便な方法により、多孔質絶縁層４表面には選択的に炭素含有金属膜９ａが形成され、一方、第１配線２表面には絶縁膜が形成されない半導体装置が製造される。
本実施形態において、反応性炭素含有化合物は、環状シロキサンおよび第２級アルコールから選択される。
これらの化合物は気化された状態で多孔質絶縁層４内に含浸されやすく、スパッタリングの熱により蒸散するとともに堆積された金属膜に炭素を容易に導入することができる。そのため、多孔質絶縁層４表面において選択的に炭素含有金属膜９ａを形成することができる。
（第２実施形態）
本実施形態の半導体装置は、図４（ｂ）に示すように、第１配線２と、第１配線２上に形成された多孔質絶縁層４と、多孔質絶縁層４中に埋設され、第１配線２と電気的に接続された第２配線１１とを備える。さらに、多孔質絶縁層４と第２配線１１との間には、多孔質絶縁層４側から順に、炭素含有金属膜９ａと、バリアメタル膜１０とを備える。第１配線２とバリアメタル膜１０との間には、金属膜９ｂを備える
炭素含有金属膜９ａは、第１実施形態と同様の炭化金属を含む。なお、本実施形態において、炭素含有金属膜９ａの膜厚は、３ｎｍ以上、５０ｎｍ以下である。本実施形態においては、膜厚２５ｎｍ程度の炭素含有金属膜９ａを用いた例によって説明する。
本実施形態において、バリアメタル膜１０の膜厚は、１０ｎｍ程度である。
次に、本実施形態における半導体装置の製造方法について説明する。
本実施形態における半導体装置の製造方法は、以下の工程を備える。
（ａ）第１配線２上に多孔質絶縁層４を形成する工程（図３（ａ）〜（ｂ））
（ｂ）多孔質絶縁層４に配線溝（ビア７、トレンチ８）を形成する工程（図３（ｂ））
（ｃ）多孔質絶縁層４に反応性炭素含有化合物を含浸させる工程
（ｄ）ビア７およびトレンチ８の側面に位置する多孔質絶縁層４表面およびビア７の底面に露出する第１配線２の表面に金属膜を堆積させ、該金属膜に反応性炭素含有化合物に含まれる炭素を導入することにより、多孔質絶縁層４表面に炭素含有金属膜９ａを形成する工程（図３（ｃ））
（ｅ）炭素含有金属膜９ａおよび金属膜９ｂ上に、バリアメタル膜１０を形成する工程（図４（ａ））
（ｆ）炭素含有金属膜９ａが形成された配線溝（ビア７、トレンチ８）内に、第２配線１１を形成する工程（図４（ａ）〜（ｂ））
以下、第１実施形態と異なる、工程（ｅ）および工程（ｆ）についてのみ説明する。
工程（ｅ）：炭素含有金属膜９ａおよび金属膜９ｂ上に、バリアメタル膜１０を形成する（図４（ａ））。
本実施形態において、バリアメタル膜１０は通常の方法で形成することができる。バリアメタル膜１０を構成する金属としては、第２配線１１を構成する金属の拡散を抑制する効果の大きいものを用いることができる。
工程（ｆ）：炭素含有金属膜９ａが形成された配線溝（ビア７、トレンチ８）内に、第２配線１１を形成する工程（図４（ａ）〜（ｂ））
本実施形態においては、炭素含有金属膜９ａ表面および金属膜９ｂ表面に給電膜を付けた後、めっき法にてビア７、トレンチ８にＣｕまたはＡｌを埋設する（図４（ａ））。そして、通常のＣＭＰ法にて余分な金属等を除去し、第２配線１１を形成する（図４（ｂ））。
そして、その後通常の工程により半導体装置を製造する。
以下、本実施形態の効果について説明する。
本実施形態の半導体装置は、炭素含有金属膜９ａ上に、バリアメタル膜１０を備えているので、第２配線１１から多孔質絶縁層４への金属拡散がより抑制される。そのため、エレクトロマイグレーションやストレスマイグレーション等の発生が抑制され、接続信頼性が向上するので、動作保証寿命の長い高品質な配線を有する半導体装置を提供することができる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
第１実施形態の半導体装置においては、炭素含有金属膜９ａが均一な組成である例により説明したが、多孔質絶縁層４側の炭素含有金属膜９ａ表層の炭素濃度が、第２配線１１側の炭素含有金属膜９ａ表層の炭素濃度よりも高くなっていてもよい。
本実施形態の半導体装置の製造方法においては、気化された反応性炭素含有化合物を用いて多孔質絶縁層４中に反応性炭素含有化合物を含浸させたが、反応性炭素含有化合物を溶解または分散させた溶媒等を細孔に浸透させ、そして加熱乾燥するにより多孔質絶縁層４中に反応性炭素含有化合物を含浸させることもできる。

Claims (8)

  1. 第１配線上に多孔質絶縁層を形成する工程と、
    前記多孔質絶縁層に配線溝を形成する工程と、
    前記多孔質絶縁層に反応性炭素含有化合物を含浸する工程と、
    前記配線溝の側面に位置する前記多孔質絶縁層表面および前記配線溝の底面に露出する前記第１配線の表面に金属膜を堆積させ、該金属膜に前記反応性炭素含有化合物に含まれる炭素を導入することにより、前記多孔質絶縁層表面に炭素含有金属膜を形成する工程と、
    前記炭素含有金属膜が形成された前記配線溝に、第２配線を形成する工程と、
    を含む半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法において、
    前記反応性炭素含有化合物を含浸する前記工程は、
    気化した前記反応性炭素含有化合物を含む雰囲気下において、前記多孔質絶縁層に反応性炭素含有化合物を含浸する工程を含むことを特徴とする半導体装置の製造方法。
  3. 請求項１に記載の半導体装置の製造方法において、
    前記反応性炭素含有化合物を含浸させる前記工程は、
    前記反応性炭素含有化合物を含む溶液に、前記配線溝が形成された前記多孔質絶縁層を浸漬し、加熱乾燥する工程を含むことを特徴とする半導体装置の製造方法。
  4. 請求項１乃至３のいずれかに記載の半導体装置の製造方法において、
    前記反応性炭素含有化合物は熱反応性であって、
    前記炭素含有金属膜を形成する前記工程は、
    前記多孔質絶縁層表面および前記配線溝の底面に露出する前記第１配線の表面にスパッタリングにより金属膜を堆積させ、このスパッタリングにおける熱により該金属膜に前記反応性炭素含有化合物に含まれる炭素を導入する工程を含むことを特徴とする半導体装置の製造方法。
  5. 請求項１乃至４のいずれかに記載の半導体装置の製造方法において、
    前記炭素含有金属膜を形成する前記工程の後に、
    前記炭素含有金属膜上に、バリアメタル膜を形成する工程を含むことを特徴とする半導体装置の製造方法。
  6. 請求項１乃至５のいずれかに記載の半導体装置の製造方法において、
    前記反応性炭素含有化合物は、環状シロキサンおよび第２級アルコールから選択されることを特徴とする半導体装置の製造方法。
  7. 請求項１乃至６のいずれかに記載の半導体装置の製造方法において、
    前記炭素含有金属膜は、ＴｉＣ、ＴａＣ、ＷＣまたはＡｌＣ３ を含むことを特徴とする半導体装置の製造方法。
  8. 請求項１乃至７のいずれかに記載の半導体装置の製造方法において、
    前記炭素含有金属膜の膜厚は、３ｎｍ以上、５０ｎｍ以下であることを特徴とする半導体装置の製造方法。
JP2010534714A 2008-10-24 2009-10-22 半導体装置の製造方法 Active JP5303568B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010534714A JP5303568B2 (ja) 2008-10-24 2009-10-22 半導体装置の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008274798 2008-10-24
JP2008274798 2008-10-24
JP2010534714A JP5303568B2 (ja) 2008-10-24 2009-10-22 半導体装置の製造方法
PCT/JP2009/005550 WO2010047118A1 (ja) 2008-10-24 2009-10-22 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2010047118A1 JPWO2010047118A1 (ja) 2012-03-22
JP5303568B2 true JP5303568B2 (ja) 2013-10-02

Family

ID=42119171

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010534714A Active JP5303568B2 (ja) 2008-10-24 2009-10-22 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US8981563B2 (ja)
JP (1) JP5303568B2 (ja)
TW (1) TWI397126B (ja)
WO (1) WO2010047118A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10043706B2 (en) * 2013-01-18 2018-08-07 Taiwan Semiconductor Manufacturing Company Limited Mitigating pattern collapse
US10714382B2 (en) * 2018-10-11 2020-07-14 International Business Machines Corporation Controlling performance and reliability of conductive regions in a metallization network
US11462397B2 (en) * 2019-07-31 2022-10-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of forming the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007012996A (ja) * 2005-07-01 2007-01-18 Toshiba Corp 半導体装置
JP2007043018A (ja) * 2005-08-05 2007-02-15 Toshiba Corp 半導体装置
JP2007173511A (ja) * 2005-12-22 2007-07-05 Sony Corp 半導体装置の製造方法
JP2008066428A (ja) * 2006-09-06 2008-03-21 Sony Corp 半導体装置の製造方法および半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6787453B2 (en) 2002-12-23 2004-09-07 Intel Corporation Barrier film integrity on porous low k dielectrics by application of a hydrocarbon plasma treatment
US7057287B2 (en) 2003-08-21 2006-06-06 International Business Machines Corporation Dual damascene integration of ultra low dielectric constant porous materials
US7217648B2 (en) 2004-12-22 2007-05-15 Taiwan Semiconductor Manufacturing Company, Ltd. Post-ESL porogen burn-out for copper ELK integration
US7135402B2 (en) 2005-02-01 2006-11-14 Taiwan Semiconductor Manufacturing Company, Ltd. Sealing pores of low-k dielectrics using CxHy
US7473634B2 (en) 2006-09-28 2009-01-06 Tokyo Electron Limited Method for integrated substrate processing in copper metallization

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007012996A (ja) * 2005-07-01 2007-01-18 Toshiba Corp 半導体装置
JP2007043018A (ja) * 2005-08-05 2007-02-15 Toshiba Corp 半導体装置
JP2007173511A (ja) * 2005-12-22 2007-07-05 Sony Corp 半導体装置の製造方法
JP2008066428A (ja) * 2006-09-06 2008-03-21 Sony Corp 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
TW201025451A (en) 2010-07-01
US8981563B2 (en) 2015-03-17
TWI397126B (zh) 2013-05-21
US20110204519A1 (en) 2011-08-25
JPWO2010047118A1 (ja) 2012-03-22
WO2010047118A1 (ja) 2010-04-29

Similar Documents

Publication Publication Date Title
JP5554951B2 (ja) 半導体装置の製造方法
TWI291742B (en) Reliability improvement of SiOC etch stop with trimethylsilane gas passivation in Cu damascene interconnects
TWI528454B (zh) 半導體裝置及半導體裝置之製造方法
JP4492947B2 (ja) 半導体装置の製造方法
JP5267130B2 (ja) 半導体装置およびその製造方法
JP4321570B2 (ja) 半導体装置の製造方法
US9059259B2 (en) Hard mask for back-end-of-line (BEOL) interconnect structure
JP3615205B2 (ja) 半導体装置及び半導体装置の製造方法
JP2010278330A (ja) 半導体装置及び半導体装置の製造方法
US20060261483A1 (en) Semiconductor device and method for manufacturing the same
US20080188074A1 (en) Peeling-free porous capping material
JP2007165428A (ja) 半導体装置の製造方法
US20040061236A1 (en) Semiconductor device provided with a dielectric film including porous structure and manufacturing method thereof
JP5303568B2 (ja) 半導体装置の製造方法
JP5823359B2 (ja) 半導体装置の製造方法
JP2011009556A (ja) 半導体装置の製造方法及び半導体装置
JP5025679B2 (ja) 半導体装置
JP2007157959A (ja) 半導体装置の製造方法および半導体装置
JP2006196642A (ja) 半導体装置およびその製造方法
JP2005340601A (ja) 半導体装置の製造方法及び半導体装置
JP5152093B2 (ja) 半導体装置の製造方法
JP4447433B2 (ja) 半導体装置の製造方法及び半導体装置
JP2009094123A (ja) 半導体装置の製造方法
JP2001110808A (ja) 半導体装置の製造方法
JP2011124472A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130529

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130618

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130624

R150 Certificate of patent or registration of utility model

Ref document number: 5303568

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250