JP4321570B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4321570B2
JP4321570B2 JP2006241039A JP2006241039A JP4321570B2 JP 4321570 B2 JP4321570 B2 JP 4321570B2 JP 2006241039 A JP2006241039 A JP 2006241039A JP 2006241039 A JP2006241039 A JP 2006241039A JP 4321570 B2 JP4321570 B2 JP 4321570B2
Authority
JP
Japan
Prior art keywords
film
layer
porous
wiring
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006241039A
Other languages
English (en)
Other versions
JP2008066428A (ja
Inventor
義行 大庭
利彦 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006241039A priority Critical patent/JP4321570B2/ja
Priority to TW096131009A priority patent/TWI367545B/zh
Priority to US11/850,332 priority patent/US7612452B2/en
Priority to KR1020070090323A priority patent/KR20080022528A/ko
Publication of JP2008066428A publication Critical patent/JP2008066428A/ja
Application granted granted Critical
Publication of JP4321570B2 publication Critical patent/JP4321570B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置の製造方法に関し、さらに詳しくは、配線またはヴィアと層間絶縁膜との間に自己形成バリア膜が設けられたダマシン構造を有する半導体装置の製造方法に関する。
半導体装置の銅（Ｃｕ）配線形成プロセスにおいては、一般的に、層間絶縁膜に設けられた配線溝を埋め込むことで、配線パターンを形成するダマシン法が行われている。ダマシン法によるＣｕ配線の形成の際には、層間絶縁膜へのＣｕの拡散を防止するため、通常Ｃｕを埋め込む前に、配線溝の内壁を覆う状態で、タンタル(Ｔａ)、もしくはタンタル窒化膜(ＴａＮ)等のバリア膜を１０ｎｍ程度の膜厚で成膜する。その後、電解めっき法により、バリア膜が設けられた配線溝内にＣｕ層を埋め込む。
しかし、配線ピッチの微細化に伴い、Ｃｕの埋め込み難易度が上がっていること、配線の総体積に占めるバリア膜の割合が増加し、配線抵抗が上昇していること等の理由により、バリア膜を成膜せずに、Ｍｎを含有したＣｕ層からなるシード層を形成し、その後の熱処理によりＭｎを拡散させて、層間絶縁膜とＣｕ配線との界面にＭｎ化合物からなる自己形成バリア膜を２〜３ｎｍ程度の膜厚で形成する技術が提案されている（例えば、非特許文献１参照）。
上記自己形成バリアプロセスについて、図１２を用いて説明する。まず、図１２（ａ）に示すように、シリコンウェハからなる基板１１上に、酸化シリコン（ＳｉＯ2）からなる層間絶縁膜１２を形成した後、この層間絶縁膜１２に基板１１に達する状態の接続孔１３を形成し、接続孔１３内に例えばタングステン（Ｗ）からなるヴィア１４を埋め込み形成する。
次に、ヴィア１４上を含む層間絶縁膜１２上に、ＳｉＯ2からなる層間絶縁膜１５を形成する。次いで、層間絶縁膜１５に、層間絶縁膜１２およびヴィア１４に達する状態の配線溝１６を形成した後、配線溝１６の内壁を覆う状態で、層間絶縁膜１５上に、ＣｕＭｎからなる合金層１７を形成する。この合金層１７は、後工程で行う電解めっき法のシード層として機能する。
次いで、図１２（ｂ）に示すように、電解めっき法により、配線溝１６を埋め込む状態で、合金層１７上に、純Ｃｕからなる導電層１８を形成する。
次に、図１２（ｃ）に示すように、熱処理を行い、合金層１７中に含まれるＭｎを層間絶縁膜１２、１５の構成成分と反応させて、合金層１７と層間絶縁膜１２、１５との界面に、Ｍｎ化合物からなる自己形成バリア膜１９を形成する。この自己形成バリア膜１９は、２ｎｍ〜３ｎｍの膜厚で形成される。この際、導電層１８の表面側にもＭｎが偏析し、酸化マンガン（ＭｎＯ）層Ｍが形成される。
その後、ここでの図示は省略したが、化学的機械的研磨(Chemical Mechanical Polishing（ＣＭＰ））法により、ＭｎＯ層Ｍとともに、配線パターンとして不要な部分の導電層１８および自己形成バリア膜１９を除去し、露出された層間絶縁膜１５の表面側を削り込むことで、上記配線溝１６に配線を形成する。
上述したような製造方法により形成された配線構造においては、通常のＴａ、ＴａＮからなるバリア膜を用いた埋め込みプロセスに比べて、合金層１７中のＭｎと層間絶縁膜１２、１５の構成成分とを反応させて、薄膜化された自己形成バリア膜１９を形成するため、導電層１８の埋め込み特性に優れている。また、Ｔａ、ＴａＮからなるバリア膜と比較して自己形成バリア膜１９は膜厚が薄いため、配線の低抵抗化が図れる、という利点もある。
Low Resistive and Highly Reliable Cu Dual-Damascene Interconnect Technology Using Self-Formed MnSixOy Barrier Layer,「2005年 IEEE International Interconnect Technology Conference」p.188-190
しかし、上述したような製造方法では、図１２（ｃ）を用いて説明した工程において、熱処理により、合金層１７中のＭｎを層間絶縁膜１２、１５の構成成分と反応させて、合金層１７と層間絶縁膜１２、１５との界面に自己形成バリア膜１９を形成するが、図１３に示すように、自己形成バリア膜１９の形成が不十分であると、導電層１８と層間絶縁膜１２、１５との密着性が低下する。このため、特に、熱処理の初期の段階において、自己形成バリア膜１９の形成が不十分であると、熱処理による急激な応力変化により導電層１８の膜剥がれが生じてしまう。また、その後のＣＭＰ工程の際にも、研磨により横方向からの応力を受けるため、導電層１８の膜剥がれが生じ易い、という問題がある。
この対策としては、合金層１７中のＭｎを高濃度化させることが有効であるが、ＭｎはＣｕよりも抵抗値が高いため、配線中に残存した場合の配線抵抗が増大するだけでなく、合金層１７のシート抵抗値が高くなるため、めっき法により導電層を埋め込む際のプロセスに負荷がかかる、という問題がある。
以上のことから、本発明は、合金層（シード層）中のＭｎを高濃度化せずに、導電層の膜剥がれを防止する半導体装置の製造方法および半導体装置を提供することを目的としている。
上記目的を達成するために、本発明の半導体装置の第１の製造方法は、次のような工程を順次行うことを特徴としている。まず、第１工程では、基板上に設けられた絶縁膜に、少なくとも内壁側の一部が多孔質化された凹部を形成する工程を行う。次に、第２工程では、凹部の内壁を覆う状態で、銅と銅以外の金属とからなる合金層を形成する工程を行う。次いで、第３工程では、合金層が設けられた凹部に、銅を主成分とする導電層を埋め込む工程を行う。続いて、第４工程では、熱処理を行い、合金層中の金属を絶縁膜の構成成分と反応させて、合金層と絶縁膜との界面に、Ｃｕの拡散バリア性を有する金属化合物からなるバリア膜を形成する工程を行う。
また、本発明の第１の半導体装置は、基板上に設けられた絶縁膜と、当該絶縁膜に設けられた凹部に埋め込まれた銅を主成分とする導電層とを備えた半導体装置において、前記導電層との界面側を構成する絶縁膜の少なくとも一部が多孔質化されており、導電層と絶縁膜との界面には、絶縁膜と銅以外の金属とが反応してなる銅の拡散バリア性を有する金属化合物からなるバリア膜が設けられていることを特徴としている。
このような半導体装置の第１の製造方法およびこれにより得られる第１の半導体装置によれば、凹部の内壁側を構成する絶縁膜の少なくとも一部が多孔質化されていることから、多孔質化された部分は、非多孔性の絶縁膜と比較して、低密度であるため、凹部の内壁の表面ラフネスが増大する。これにより、上記第４工程において、熱処理を行い、合金層中の金属を絶縁膜の構成成分と反応させる際に、合金層中の金属が偏析するサイトが増加する。このため、上記反応が促進され、合金層と絶縁膜の界面における自己形成バリア膜の形成が促進される。また、多孔質化された部分は水分が吸着し易く、この水分から合金層と絶縁膜との界面に酸素が供給されることによっても、合金層中の金属と絶縁膜の構成成分との反応が促進されるため、上記自己形成バリア膜の形成が促進される。
また、半導体装置の第２の製造方法は、次のような工程を順次行うことを特徴としている。まず、第１工程では、基板上に設けられた絶縁膜に凹部を形成する工程を行う。次に、第２工程では、絶縁膜にプラズマ処理を行うことで、凹部の内壁側に絶縁膜よりも密度の低い改質層を形成する工程を行う。次いで、第３工程では、凹部の内壁を覆う状態で、改質層上に、銅と銅以外の金属とからなる合金層を形成する工程を行う。続いて、第４工程では、合金層が設けられた凹部に、銅を主成分とする導電層を埋め込む工程を行う。その後、第５工程では、熱処理を行い、合金層中の金属を改質層の構成成分と反応させて、合金層と改質層との界面に、銅の拡散バリア性を有する金属化合物からなるバリア膜を形成する工程を行う。
さらに、本発明の第２の半導体装置は、基板上に設けられた絶縁膜と、当該絶縁膜に設けられた凹部に埋め込まれた銅を主成分とする導電層とを備えた半導体装置において、絶縁膜の導電層との界面側には、絶縁膜よりも密度の低い改質層が設けられており、導電層と改質層との界面には、改質層と銅以外の金属とが反応してなる銅の拡散バリア性を有する金属化合物からなるバリア膜が設けられていることを特徴としている。
このような半導体装置の第２の製造方法およびこれにより得られる第２の半導体装置によれば、凹部の内壁側に絶縁膜よりも密度の低い改質層を形成することから、凹部の内壁側を構成する絶縁膜の表面ラフネスが増大する。これにより、上記第５工程において、熱処理を行い、合金層中の金属を絶縁膜の構成成分と反応させる際に、合金層中の金属が偏析するサイトが増加する。このため、上記反応が促進され、合金層と改質層の界面における自己形成バリア膜の形成が促進される。また、改質層は水分が吸着し易く、この水分から合金層と改質層との界面に酸素が供給されることによっても、合金層中の金属と改質層の構成成分との反応が促進されるため、上記自己形成バリア膜の形成が促進される。
以上説明したように、本発明の半導体装置の製造方法および半導体装置によれば、合金層と絶縁膜の界面における自己形成バリア膜の形成が促進されるため、熱処理の初期の段階においても、連続的な自己形成バリア膜が形成され易くなる。これにより、導電層と絶縁膜との密着性が向上するため、導電層の膜剥がれを防止することができる。したがって、半導体装置の歩留まりを向上させることができる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、各実施形態においては、本発明に係る半導体装置の構成を製造工程順に説明する。
（第１実施形態）
本実施形態例は、本発明にかかる半導体装置の製造方法の実施形態の一例であり、シングルダマシン配線構造の形成に係わる。以下、図１〜図２の製造工程断面図を用いて本発明の第１実施形態を説明する。なお、背景技術と同様の構成には、同一の番号を付して説明することとする。
まず、図１（ａ）に示すように、トランジスタ等の素子が形成されたシリコンウェハからなる基板１１上に、例えばＳｉＯ2からなる非多孔性の層間絶縁膜１２を形成した後、基板１１に達する状態の接続孔１３を形成し、接続孔１３内に例えばＷからなるヴィア１４を埋め込み形成する。
次に、例えばプラズマ励起化学的気相成長（Plasma Enhanced Chemical Vapor Deposition（ＰＥＣＶＤ））法により、成膜ガスにシラン（ＳｉＨ4）を用いて、ヴィア１４上を含む層間絶縁膜１２上に、例えばＳｉＯ2からなる非多孔性の層間絶縁膜１５を５００ｎｍの膜厚で形成する。
次いで、層間絶縁膜１５上に、配線溝パターンを有するレジストパターン（図示省略）を形成し、このレジストパターンをマスクに用いたエッチングにより層間絶縁膜１５に、層間絶縁膜１２およびヴィア１４に達する状態の配線溝１６（凹部）を形成する。ここで、後工程において、この配線溝１６を覆う状態で、多孔質性の絶縁膜（多孔質膜）を形成することから、多孔質膜が形成される分、配線溝１６を広く開口する。
続いて、図１（ｂ）に示すように、配線溝１６の内壁を覆う状態で、層間絶縁膜１５上に、例えばポーラス炭素含有酸化シリコン（ＳｉＯＣ）膜からなる多孔質膜２０を形成する。この多孔質膜２０は、非多孔性の層間絶縁膜１２、１５よりも低密度であることから、配線溝１６の内壁側の表面ラフネスが増大する。これにより、後工程で、多孔質膜２０上に、ＣｕＭｎからなる合金層を形成し、配線溝１６を埋め込む状態で導電層を形成した後、熱処理を行い、合金層中のＭｎと多孔質膜２０の構成成分とを反応させる際に、多孔質膜２０表面のＭｎの偏析サイトが増加する。このため、上記反応が促進され、合金層と多孔質膜２０の界面における自己形成バリア膜の形成が促進される。また、多孔質膜２０は、非多孔性の層間絶縁膜１２、１５と比較して水分が吸着し易く、この水分から合金層と多孔質膜との界面に酸素が供給されることによっても、上記反応が促進され、自己形成バリア膜の形成が促進される。
ここで、上記多孔質膜２０の密度は、１．５ｇ／ｃｍ3以下であることが好ましく、この密度範囲の多孔質膜２０が後述する合金層に接することで、自己形成バリア膜の形成を確実に促進させることができる。なお、自己形成バリア膜の形成においては、上記密度は低い程好ましいが、密度が低すぎると多孔質膜２０の成膜ダメージや膜剥がれが生じるため、０．７ｇ／ｃｍ3以上、好ましくは１．０ｇ／ｃｍ3以上であることとする。また、この多孔質膜２０は、１ｎｍ以上１０ｎｍ以下の膜厚で形成され、ここでは、例えば多孔質膜２０の密度は１．２５ｇ／ｃｍ3であり、５ｎｍの膜厚で形成されることとする。
また、上記多孔質膜２０を構成するポーラスＳｉＯＣ膜は、例えば次のように成膜される。まず、トリメチルシラン（３ＭＳ）、テトラメチルシラン（４ＭＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ)等のシラン系ガスと、有機ガスからなるポアジェンソースとを含む成膜ガスを用いて、ＰＥ−ＣＶＤ法により、３５０℃の成膜温度で非多孔性の絶縁膜を成膜する。その後、２００℃以上の熱処理または電子線照射によるキュアにより、この絶縁膜を多孔質化する。電子線照射条件の一例としては、ヘリウム（Ｈｅ）雰囲気下で、加速電圧を１３ＫｅＶ、温度を３５０℃、電流を２２００μＡ以上、圧力 ８．６５ｋＰａ以下に設定する。
なお、ここでは、ポーラスＳｉＯＣ膜からなる多孔質膜２０を形成することとしたが、配線溝１６の内壁を覆う状態で形成可能な多孔質膜２０であれば特に限定されることはなく、例えばＰＥＣＶＤ法により、ポーラスＳｉＯ2膜等の他の多孔質膜を形成してもよい。
次いで、図１（ｃ）に示すように、配線溝１６の底部のヴィア１４の表面を露出させるため、例えばエッチバックを行う。これにより、配線溝１６の底部の層間絶縁膜１２上および層間絶縁膜１５上の多孔質膜２０は、薄く残存した状態となる。
次に、図２（ｄ）に示すように、例えばＣｕＭｎからなる合金ターゲットを用いて、スパッタリング法等の物理的気相成長（Physical Vapor Deposition（ＰＶＤ））法により、配線溝１６の内壁を覆う状態で、多孔質膜２０上に、ＣｕＭｎからなる合金層１７を形成する。この合金層１７は、後工程で、電解めっき法により配線溝１６を埋め込む際のシード層となる。この際、多孔質膜２０は非多孔性の層間絶縁膜１２、１５と比較して、スパッタリング法によるイオンのノックオン効果を受け易いため、多孔質膜２０の表面ラフネスはさらに増大し、上述した合金層１７中のＭｎの偏析サイトも増大する。
ここで、合金層１７中のＭｎは、後工程で熱処理を行うことにより、多孔質膜２０の構成成分と反応して自己形成バリア膜を形成する。このため、合金層１７中のＭｎ濃度および合金層１７の膜厚は、後工程で行う熱処理により、合金層１７と層間絶縁膜１２、１５の界面に連続的な自己形成バリア膜を形成可能なＭｎ濃度および膜厚以上で、かつ配線溝１６内に形成する配線中にＭｎが残存した場合の配線抵抗が許容範囲内となるＭｎ濃度および膜厚以下で規定される。
具体的には、合金層１７中のＭｎ濃度は１atomic％以上１０atomic％以下であり、好ましくは２atomic％以上６atomic％以下であることとする。また、合金層１７の膜厚は、上記範囲の上限に加えて、その後のめっき法による導電層の埋め込み特性が悪化しない程度の膜厚以下となるように規定される。具体的には、合金層１７の膜厚は、２０ｎｍ〜８０ｎｍであり、ここでは、例えば６０ｎｍの膜厚で形成することとする。
次いで、図２（ｅ）に示すように、例えば電解めっき法により、配線溝１６を埋め込む状態で、合金層１７上に、例えば純Ｃｕからなる導電層１８を８００ｎｍ以上の膜厚で成膜する。
なお、ここでは、導電層１８が純Ｃｕで構成される例について説明するが、上記導電層１８としては、Ｃｕを主成分として含んでいればよく、例えば比抵抗の上昇が少ないＣｕＡｇ合金を用いてもよい。また、ここでは、電解めっき法により導電層１８を成膜する例について説明するが、例えばスパッタリング法等のＰＶＤ法により導電層１８を成膜してもよい。
その後、図２（ｆ）に示すように、例えば３００℃で３０分間の熱処理を行うことで、合金層１７（前記図２（ｅ）参照）中のＭｎを多孔質膜２０の構成成分と反応させて、合金層１７と多孔質膜２０との界面に、Ｃｕの拡散防止性を有する自己形成バリア膜１９を形成する。ここで、自己形成バリア膜１９が形成される熱処理の温度範囲および処理時間は、自己形成バリア膜１９の確実な形成を促進し、熱処理によるデバイスへの悪影響を防ぐため、２００℃〜４００℃、６０秒〜２時間であることが好ましく、より好ましくは６０秒〜３０分間である。また、多孔質膜２０の構成成分には、多孔質膜２０の表面に吸着する大気中からの酸素または水分等も含まれることとする。
ここでは、多孔質膜２０がポーラスＳｉＯＣ膜で構成されているため、自己形成バリア膜１９は、シリコン含有Ｍｎ酸化物（ＭｎＳｉxＯy）またはＭｎ酸化物（ＭｎxＯy）等のＭｎ化合物で構成され、２ｎｍ〜３ｎｍの膜厚で形成される。また、この熱処理により、導電層１８の表面側にもＭｎが偏析することで、ＭｎＯ層Ｍが形成される。
この際、上述したように、多孔質膜２０は非多孔質性の層間絶縁膜１２、１５よりも低密度であるため、配線溝１６の内壁の表面ラフネスが増大することから、Ｍｎの偏析サイト数が増加し、上記自己形成バリア膜１９の形成が促進される。また、多孔質膜２０の表面ラフネスが増大することで、水分が吸着し易く、この水分によっても、例えば下記反応式（１）に示すように、例えばＭｎＳｉxＯyからなる自己形成バリア膜１９の生成反応が促進される。
Figure 0004321570
そして、上述したように、自己形成バリア膜１９の形成が促進されることで、熱処理の初期の段階においても、連続的な自己形成バリア膜が形成され易くなる。これにより、導電層１８と層間絶縁膜１２、１５との密着性が向上し、熱処理の初期の段階における急激な応力変化により、導電層１８の膜剥がれが生じることが防止される。また、熱処理条件のマージンを広く確保することが可能となる。
続いて、図３に示すように、例えばＣＭＰ法により、２段階の研磨を行い、１段階目では、ＭｎＯ層Ｍ（前記図２（ｆ）参照）とともに配線パターンとして不要な部分の導電層１８（前記図２（ｆ）参照）を除去する。続いて、２段階目の研磨では、自己形成バリア膜１９を除去し、露出された層間絶縁膜１５を１００ｎｍ削り込む。これにより、配線溝１６にＣｕからなる配線１８’が形成される。この際、導電層１８と多孔質膜２０との界面には、上述したように、連続的な自己形成バリア膜１９が設けられていることで、ヘッド圧力の高いＣＭＰ条件でも導電層１８の膜剥がれが防止されるため、ＣＭＰ条件のマージンを広く確保することが可能である。
次いで、クエン酸水溶液やシュウ酸水溶液等を用いた有機酸洗浄を行うことで、配線１８’上の酸化膜と上記ＣＭＰ工程で配線１８’表面に残存するベンゾトリアゾール誘導体等のＣｕの防食剤を除去する。その後、３ＭＳ等のシリコン含有材料とアンモニア（ＮＨ3）等を成膜ガスとして用いたＣＶＤ法により、配線１８’上および層間絶縁膜１５上に、例えば炭窒化シリコン（ＳｉＣＮ）からなるキャップ膜２１を５０ｎｍの膜厚で成膜する。
このような半導体装置の製造方法およびこれにより得られる半導体装置によれば、配線溝１６の内壁を覆う状態で多孔質膜２０を形成することで、合金層１７と多孔質膜２０の界面における自己形成バリア膜１９の形成を促進させることができる。これにより、熱処理の初期の段階においても、連続的な自己形成バリア膜１９が形成され易くなり、導電層１８と多孔質膜２０との密着性が向上するため、導電層１８の膜剥がれを防止することができる。また、その後のＣＭＰ工程においても導電層１８の膜剥がれを防止することができる。したがって、半導体装置の歩留まりを向上させることができる。
なお、上記実施形態においては、図１（ｂ）を用いて説明したように、配線溝１６の内壁を覆う状態で、多孔質膜２０を形成することで、配線溝１６の内壁側を多孔質化する例について説明したが、層間絶縁膜１２、１５自体を多孔質膜で構成してもよい。この場合には、上述したＰＥＣＶＤ法により形成される多孔質膜２０として用いられるポーラスＳｉＯＣ膜、ポーラスＳｉＯ2膜以外に、塗布形成可能な多孔質膜を用いてもよい。このような多孔質膜としては、例えば、ポーラスＳｉＯＣ膜の塗布膜やポーラスポリアリールエーテル（ポーラスＰＡＥ）膜、およびポーラスポリアリレン（ポーラスＰＡｒ）膜からなる有機系の塗布膜等を用いることができる。ただし、層間絶縁膜１２、１５自体を多孔質化した場合には、強度が低くなるため、ＣＭＰ耐性が得られない場合もあることから、配線溝１６の内壁を覆う状態で多孔質膜２０を形成した方が強度的な点においては好ましい。また、層間絶縁膜１２、１５が有機系の塗布膜で構成される場合には、自己形成バリア膜１９として、Ｍｎ炭化物（ＭｎxＣy）が形成される場合もある。
ここで、異なる密度の種々の絶縁膜を用いて、合金層（シード層）と絶縁膜との間にＭｎ化合物からなる自己形成バリア膜を形成した場合の、絶縁膜の密度と、合金層と絶縁膜の界面に偏析されるＭｎ濃度との関係を図４のグラフに示す。
このグラフに示すように、絶縁膜の密度が低い方がシード層と絶縁膜の界面に偏析されるＭｎ濃度が高くなることが確認された。特に、密度が１．５ｇ／ｃｍ3以下である多孔質膜を絶縁膜として用いた場合に、上記Ｍｎ濃度は高くなることが確認された。
（変形例１）
上述した実施形態においては、図１（ｂ）を用いて説明したように、配線溝１６の内壁を覆う状態で多孔質膜２０を形成し、配線溝１６の内壁側を多孔質化することで低密度化したが、次のような方法で配線溝１６の内壁側を低密度化してもよい。
まず、図５（ａ）に示すように、層間絶縁膜１５に、層間絶縁膜１２およびヴィア１４に達する配線溝１６を形成する。次に、配線溝１６が設けられた状態の層間絶縁膜１２、１５にプラズマ処理を行うことで、配線溝１６の内壁側に層間絶縁膜１２、１５よりも密度の低い改質層２２を形成する。この改質層２２は、非多孔性の層間絶縁膜１２、１５と比較して表面ラフネスが増大されているため、後工程で、改質層２２上に、ＣｕＭｎからなる合金層を形成し、配線溝１６を埋め込む状態で導電層を形成した後、熱処理を行い、合金層中のＭｎと改質層２２の構成成分とを反応させる際に、改質層２２表面のＭｎの偏析サイトが増加する。このため、上記反応が促進され、合金層と改質層２２の界面における自己形成バリア膜の形成が促進される。また、改質層２２は、非多孔性の層間絶縁膜１２、１５と比較して水分が吸着し易く、この水分から合金層と改質層の界面に酸素が供給されることによっても、上記反応が促進され、自己形成バリア膜の形成が促進される。
上記改質層２２の密度は、１．５ｇ／ｃｍ3以下であることが好ましく、この密度範囲の改質層が後述する合金層に接することで、自己形成バリア膜の形成を確実に促進させることができる。なお、自己形成バリア膜の形成においては、上記密度は低い程好ましいが、密度が低すぎると改質層２２にダメージや剥がれが生じるため、０．７ｇ／ｃｍ3以上、好ましくは１．０ｇ／ｃｍ3以上であることとする。また、この改質層２２は、配線溝１６の内壁面からの距離が１ｎｍ以上１０ｎｍ以下の範囲で形成される。ここでは、例えば改質層の密度は１．３ｇ／ｃｍ3であり、上記距離が５ｎｍで形成されることとする。
また、改質層２２を形成する際のプラズマ処理は、層間絶縁膜１２、１５を掘り込まず、かつ配線溝１６の内壁を構成する層間絶縁膜１２、１５の表面を荒らすような条件で行われる。このプラズマ処理条件の一例としては、２周波容量結合型プラズマエッチャーを用いて行い、処理に用いるガスとしては四フッ化炭素（ＣＦ4）を５００ｍｌ／ｍｉｎのガス流量に設定し、トップの上部電極パワーを１０００Ｗ、ボトムの下部電極（バイアス）パワーを１０００Ｗ、処理圧力を５．３２Ｐａ、基板１１（ウェハ）の裏面側にかけるヘリウム圧力は、センター側を１．３ｋＰａ、エッジ側を４．７ｋＰａとし、処理温度は、上部電極および側壁を６０℃、下部電極を２０℃に設定する。また、処理時間を１０秒とする。このプラズマ処理条件は、配線溝１６を形成する際のプラズマ処理条件よりも、例えば下部電極パワーと処理圧力が低くなるように設定される。
この後の工程は、第１実施形態と同様に行う。すなわち、図５（ｂ）に示すように、配線溝１６の内壁を覆う状態で、改質層２２上に、ＣｕＭｎからなる合金層１７を成膜する。次いで、電解めっき法により、配線溝１６を埋め込む状態で、合金層１７上に、導電層１８を成膜する。
続いて、図５（ｃ）に示すように、例えば３００℃で３０分間の熱処理を行うことで、合金層１７（前記図５（ｂ）参照）中のＭｎを改質層２２の構成成分と反応させて、合金層１７と改質層２２との界面に、Ｃｕの拡散防止性を有する自己形成バリア膜１９を形成する。ここでは、改質層２２が低密度化されたＳｉＯ2膜で構成されているため、自己形成バリア膜１９は、シリコン含有Ｍｎ酸化物（ＭｎＳｉxＯy）またはＭｎ酸化物（ＭｎxＯy）等のＭｎ化合物で構成され、２ｎｍ〜３ｎｍの膜厚で形成される。また、この熱処理により、導電層１８の表面側にもＭｎが偏析することで、ＭｎＯ層Ｍが形成される。
この際、上述したように、改質層２２は非多孔質性の層間絶縁膜１２、１５よりも低密度であり、表面ラフネスが増大するため、第１実施形態と同様に、Ｍｎの偏析サイト数が増加し、上記自己形成バリア膜１９の形成が促進される。また、改質層２２の表面ラフネスが増大することで、水分が吸着し易く、この水分によっても、自己形成バリア膜１９の生成反応が促進される。
そして、上述したように、自己形成バリア膜１９の形成が促進されることで、熱処理の初期の段階においても、連続的な自己形成バリア膜が形成され易くなる。これにより、導電層１８と層間絶縁膜１２、１５との密着性が向上し、熱処理の初期の段階における急激な応力変化により、導電層１８の膜剥がれが生じることが防止される。また、熱処理条件のマージンを広く確保することが可能となる。
この後の工程は、第１実施形態で図３を用いて説明した工程と同様に行う。すなわち、例えばＣＭＰ法により、２段階の研磨を行い、ＭｎＯ層Ｍとともに配線パターンとして不要な部分の導電層１８と、自己形成バリア膜１９および露出された層間絶縁膜１５を削り込むことで、配線溝１６にＣｕからなる配線を形成する。この際、導電層１８と改質層２２との界面には、上述したように、連続的な自己形成バリア膜１９が設けられているため、ヘッド圧力の高いＣＭＰ条件でも導電層１８の膜剥がれが防止されるため、ＣＭＰ条件のマージンを広く確保することが可能である。続いて、有機酸洗浄を行うことで、配線上の酸化膜とＣｕの防食剤を除去した後、配線上および層間絶縁膜１５上に、例えばＳｉＣＮからなるキャップ膜２１を形成する。
このような半導体装置の製造方法およびこれにより得られる半導体装置であっても、配線溝１６の内壁に層間絶縁膜１２、１５よりも密度の低い改質層２２を形成することで、配線溝１６の内壁の表面ラフネスが増大するため、合金層１７と改質層２２界面における自己形成バリア膜１９の形成を促進させることができる。したがって、第１実施形態と同様の効果を奏することができる。
なお、ここでは、層間絶縁膜１２、１５に非多孔質性のＳｉＯ2膜を用いた例について説明したが、層間絶縁膜１２または層間絶縁膜１５がポーラスＳｉＯＣ膜等の多孔質膜である場合には、さらに低密度の改質層２２を形成することができるため、自己形成バリア膜１９の形成をさらに促進させることができる。
（第２実施形態）
次に、本発明の半導体装置の製造方法に係る第２の実施の形態を、図６〜図９の製造工程断面図を用いて説明する。ここでは、第１実施形態で図３を用いて説明したキャップ膜２１の上層に、デュアルダマシン配線構造を形成する例について説明する。
まず、図６（ａ）に示すように、キャップ膜２１上に、例えばＰＥ−ＣＶＤ法により、例えばＳｉＯ2からなる層間絶縁膜２３を７００ｎｍの膜厚で形成する。ここでは、層間絶縁膜２３がＳｉＯ2の単層膜で形成されることとするが、層間絶縁膜２３は、有機絶縁層と無機絶縁層とが積層されたハイブリッド構造であってもよい。
続いて、層間絶縁膜２３上に、接続孔パターンを有するレジストパターン（図示省略）を形成し、このレジストパターンをマスクに用いたエッチングにより、キャップ膜２１に達する状態の接続孔２４ａを形成する。
次に、図６（ｂ）に示すように、接続孔２４ａを埋め込む状態で、層間絶縁膜２３上にレジストＲを塗布する。続いて、レジストＲ上にＳＯＧ（Spin On Glass)膜を形成し、ＳＯＧ膜上に配線溝パターンを有するレジストパターン（図示省略）を形成した後、このレジストパターンをマスクに用いたエッチングにより、ＳＯＧ膜を加工して、ハードマスク２５を形成する。
次いで、図６（ｃ）に示すように、ハードマスク２５をマスクに用いたエッチングにより、上記レジストＲを加工し、配線溝パターンを有するレジストパターンＲ’を形成する。また、接続孔２４ａの底部側を覆うレジストＲは残存させる。
続いて、図７（ｄ）に示すように、上記ハードマスク２５（前記図６（ｃ）参照）とレジストパターンＲ’とをマスクに用いたエッチングにより、層間絶縁膜２３の上層側に接続孔２４ａと連通する状態の配線溝２４ｂを形成する。これにより、配線溝２４ｂとその底部に連通する接続孔２４ａとからなるデュアルダマシン開口部２４（凹部）が形成される。この際、エッチング時間を制御することで、上記配線溝２４ｂの深さを制御する。ここで、接続孔２４ａの開口幅は７５ｎｍ、深さは１１０ｎｍ、配線溝２４ｂの開口幅は７５〜１００ｎｍ、深さは１５０ｎｍであることとする。さらに、接続孔２４ａの内部にレジストＲを残存させることで、接続孔２４ａの側壁がエッチングされることを防止し、側壁が垂直に維持される。また、このエッチングにより、上記ハードマスク２５は除去される。
その後、図７（ｅ）に示すように、アッシングおよび薬液洗浄により、上記レジストパターンＲ’（前記図７（ｄ）参照）およびレジストＲ（前記図７（ｄ）参照）を除去した後、接続孔２４ａの底部のキャップ膜２１を露出する。
次に、図７（ｆ）に示すように、接続孔２４ａ底部のキャップ膜２１を除去し、配線１８’の表面を露出する。
次いで、図８（ｇ）に示すように、第１実施形態と同様に、例えばＰＥ−ＣＶＤ法により、デュアルダマシン開口部２４の内壁を覆う状態で、層間絶縁膜２３上に、例えばポーラスＳｉＯＣ膜からなる多孔質膜２６を形成する。この多孔質膜２６の密度は、１．５ｇ／ｃｍ3以下であることが好ましく、多孔質膜２６の膜厚は、１ｎｍ以上１０ｎｍ以下の膜厚で形成されることとする。
続いて、図８（ｈ）に示すように、配線１８’の表面を露出させるために、低圧条件でのエッチバックを行うことで、接続孔２４ａの底部の多孔質膜２６を除去する。このエッチバックにより、配線溝２４ｂ底部および層間絶縁膜２３上の多孔質膜２６は薄くなる。
その後、図８（ｉ）に示すように、デュアルダマシン開口部２４の内壁を覆う状態で、多孔質膜２６上に、ＣｕＭｎからなる合金層２７を形成する。ここで、第１実施形態と同様に、この合金層２７のＭｎ濃度は、１atomic％以上１０atomic％以下であり、好ましくは２atomic％以上６atomic％以下である。また、この合金層２７の膜厚は、２０ｎｍ〜８０ｎｍである。
次に、図９（ｊ）に示すように、デュアルダマシン開口部２４を埋め込む状態で、合金層２７上に、例えば純Ｃｕからなる導電層２８を形成する。
次に、図９（ｋ）に示すように、例えば３００℃で３０分間の熱処理を行うことで、合金層２７（前記図９（ｊ）参照）中のＭｎを多孔質膜２６の構成成分と反応させて、合金層２７と多孔質膜２６との間にＭｎ化合物からなる自己形成バリア膜２９を形成する。ここでは、第１実施形態と同様に、多孔質膜２６がポーラスＳｉＯＣ膜で構成されているため、自己形成バリア膜２９はＭｎＳｉxＯyまたはＭｎxＯyで構成され、２ｎｍ〜３ｎｍの膜厚で形成される。また、この熱処理により、導電層２８の表面側にもＭｎが偏析されてＭｎＯ層Ｍが形成される。
その後、図９（ｌ）に示すように、例えばＣＭＰ法により、ＭｎＯ層Ｍ（前記図９（ｋ）参照）とともに配線パターンとして不要な部分の導電層２８（前記図９（ｋ）参照）と、自己形成バリア膜２９を除去し、露出された層間絶縁膜２３を１００ｎｍ削り込む。これにより、接続孔２４ａに配線１８’と連通する状態のヴィア２８ａ’が形成されるとともに、配線溝２４ｂに配線２８ｂ’が形成される。
次いで、有機酸洗浄を行うことで、配線２８ｂ’上の酸化膜と配線２８ｂ’表面に残存するＣｕの防食剤を除去する。その後、配線２８ｂ’上および層間絶縁膜２３上に、例えばＳｉＣＮからなるキャップ膜３０を５０ｎｍの膜厚で成膜する。
このような半導体装置の製造方法であっても、デュアルダマシン開口部２４の内壁を覆う状態で多孔質膜２６を形成することで、第１実施形態と同様の効果を奏することができる。
（第３実施形態）
本実施形態においては、第２実施形態において図６（ａ）を用いて説明した層間絶縁膜２３を多孔質性の絶縁膜を有するハイブリッド構造とすることで、デュアルダマシン開口部の内壁側の少なくとも一部を多孔質化する例について説明する。なお、第２実施形態と同様の構成には、同一の番号を付して説明する。
まず、図１０（ａ）に示すように、キャップ膜２１上に、例えばポーラスＳｉＯＣ膜からなる無機絶縁層２３ａ’と、例えばポーラスＰＡＥ膜からなる有機絶縁層２３ｂ’とＳｉＯ2膜からなる非多孔質性のハードマスク層２３ｃ’とを順次積層してなる層間絶縁膜２３’を形成する。ここで、各層の密度は、ＳｉＯＣ膜＝１．３g／ｃｍ3、ＰＡＥ膜＝１．０５g／ｃｍ3、ＳｉＯ２膜＝２．３g／ｃｍ3である。なお、ここでは、ハードマスク層２３ｃ’を非多孔質性のＳｉＯ2膜で形成することとしたが、ポーラスＳｉＯ2膜からなる多孔質膜で形成してもよい。
ここで、ポーラスＳｉＯＣ膜からなる無機絶縁層２３ａ’は、塗布法やプラズマＣＶＤ法により形成される。また、ポーラスＰＡＥ膜からなる有機絶縁層２３ｂ’は、塗布法により形成される。さらに、ＳｉＯ2膜からなるハードマスク層２３ｃ’は、プラズマＣＶＤ法により形成される。
次に、本構造の層間絶縁膜２３’に、キャップ膜２１に達する状態の接続孔２４ａと配線溝２４ｂとからなるデュアルダマシン開口部２４を形成する。ここで、無機絶縁層２３ａ’には接続孔２４ａを形成し、ハードマスク層２３ｃ’および有機絶縁層２３ｂ’には配線溝２４ｂを形成する。これにより、接続孔２４ａの側壁が多孔質化されるとともに、配線溝２４ｂの側壁の一部および底部が多孔質化されるため、デュアルダマシン開口部２４の内壁側の少なくとも一部が多孔質化された状態となる。
ここで、配線溝２４ｂの底部を構成する無機絶縁層２３ａ’が多孔質膜で構成されることで、配線溝２４ｂの底部側で、配線溝２４ｂに埋め込まれる導電層と無機絶縁層２３ａ’との界面における自己形成バリア膜の形成が促進される。このため、後工程で、デュアルダマシン開口部２４を導電層で埋め込んだ後に、ＣＭＰ法により配線パターンとして不要な導電層を除去する際に、横方向からの応力がかかっても、配線溝２４ｂの底部における導電層と無機絶縁層２３ａ’との密着性が向上することで、研磨による膜剥がれが確実に防止される。
上記デュアルダマシン開口部２４の形成方法としては、最初に接続孔２４ａを開口し、その後に配線溝２４ｂを開口する方法を用いることができる。また、上記層間絶縁膜２３’上に形成した積層ハードマスク（図示省略）に配線溝パターンを形成した後、上記層間絶縁膜２３’に接続孔２４ｂを途中まで開口し、その後、上記積層ハードマスクを用いて配線溝２４ａと接続孔２４ｂとを完全に開口する製造方法を用いてもよい。この詳細な形成方法は、例えば特開２００４−６３８５９号公報に開示されている。
以上のようにして、層間絶縁膜２３’に接続孔２４ａと配線溝２４ｂとを形成した後、接続孔２４ａの底部のキャップ膜２１を除去し、配線１８’を露出させる。
この後の工程は、第２実施形態で図８（ｉ）〜図９（ｌ）を用いて説明した工程と同様に行う。すなわち、図１０（ｂ）に示すように、デュアルダマシン開口部２４の内壁を覆う状態で、ハードマスク層２３ｃ’上に、ＣｕＭｎからなる合金層２７を形成する。
次に、図１０（ｃ）に示すように、デュアルダマシン開口部２４を埋め込む状態で、合金層２７上に、例えば純Ｃｕからなる導電層２８を形成する。
次いで、図１１（ｄ）に示すように、例えば３００℃で３０分間の熱処理を行うことで、合金層２７（前記図１０（ｃ）参照）中のＭｎを層間絶縁膜２３’の構成成分と反応させて、合金層２７と層間絶縁膜２３’との間にＭｎ化合物からなる自己形成バリア膜２９を形成する。ここで、層間絶縁膜２３’はポーラスＳｉＯＣ膜、ポーラスＰＡＥ膜、ＳｉＯ2膜が順次積層して構成されており、キャップ膜２１はＳｉＣＮで構成されるため、自己形成バリア膜２９は、シリコン含有Ｍｎ酸化物（ＭｎＳｉxＯy)、Ｍｎ酸化物（ＭｎxＯy)、Ｍｎ炭化物（ＭｎxＣy)のいずれかを含む状態で構成され、２ｎｍ〜３ｎｍの膜厚で形成される。また、この際、導電層２８の表面側にもＭｎが偏析されてＭｎＯ層Ｍが形成される。
その後、図１１（ｅ）に示すように、例えばＣＭＰ法により、２段階の研磨を行い、ＭｎＯ層Ｍ（前記図１１（ｄ）参照）とともに配線パターンとして不要な部分の導電層２８（前記図１１（ｄ）参照）と、自己形成バリア膜２９とを除去し、露出されたハードマスク層２３’を１００ｎｍ削り込む。これにより、接続孔２４ａに配線１８’と連通する状態のヴィア２８ａ’が形成されるとともに、配線溝２４ｂに配線２８ｂ’が形成される。
次いで、有機酸洗浄を行うことで、配線２８ｂ’上の酸化膜と配線２８ｂ’表面に残存するＣｕの防食剤を除去する。その後、配線２８ｂ’上および層間絶縁膜２３上に、例えばＳｉＣＮからなるキャップ膜３０を５０ｎｍの膜厚で成膜する。
このような半導体装置の製造方法であっても、デュアルダマシン開口部２４の内壁側の少なくとも一部が多孔質化されているため、第２実施形態と同様の効果を奏することができる。
なお、上述した第１実施形態〜第３実施形態においては、ＣｕＭｎで合金層１７ａ、２４ａを構成する例について説明したが、合金層１７ａ、２４ａを構成するＣｕ以外の金属としては、上述したＭｎの他に、アルミニウム（Ａｌ）、亜鉛（Ｚｎ）、クロム（Ｃｒ）、バナジウム（Ｖ）、チタン（Ｔｉ）、タンタル（Ｔａ）を例示することができる。例えば、合金層１７、２７をＣｕＡｌとする場合には、自己形成バリア膜１９、２９として、例えばシリコン含有Ａｌ酸化物（ＡｌＳｉxＯy)、Ａｌ酸化物（ＡｌxＯy)およびＡｌ炭化物（ＡｌxＣy)の少なくとも１種が形成される。また、合金層１７、２７をＣｕＺｎとする場合には、自己形成バリア膜１９、２９は、例えばシリコン含有Ｚｎ酸化物（ＺｎＳｉxＯy)、Ｚｎ酸化物（ＺｎxＯy)およびＺｎ炭化物（ＺｎxＣy)の少なくとも１種で形成される。
本発明の半導体装置の製造方法について、具体的に説明する。
（実施例１）
まず、実施例１として、第３実施形態のキャップ膜２１上とほぼ同様の構成で、シリコン基板上に、密度１．２５ｇ／ｃｍ3のポーラスＳｉＯＣ膜からなる無機絶縁層２３ａ’、ポーラスＰＡＥ膜からなる有機絶縁層２３ｂ’およびＳｉＯ2膜からなるハードマスク層２３ｃ’を順次積層した、層間絶縁膜２３’を形成した。その後、ハードマスク層２３ｃ’および有機絶縁層２３ｂ’に配線溝２４ｂを形成した。次いで、配線溝２４ｂの内壁を覆う状態で、ハードマスク層２３ｃ’上にＣｕＭｎからなる合金層２７を形成した後、凹部を埋め込む状態で導電層２８を形成し、熱処理により、導電層２８と層間絶縁膜２３’およびキャップ膜２１の界面にＭｎ化合物からなる自己形成バリア膜２９を形成した。その後、ＣＭＰ法により、配線パターンとして余分な導電層２８、自己形成バリア膜２９を研磨して除去し、露出された層間絶縁膜２３’を削り込むことで、配線溝２４ｂ内に配線２８’を形成した。
（比較例１）
一方、上記実施例１の比較例１として、上記ポーラスＳｉＯＣ膜の代わりに、シリコン基板の表面を酸化することで、密度２．２ｇ／ｃｍ3の熱酸化膜（ＳｉＯ2膜）を形成し、その後の工程は、実施例１と同様に行った。
そして、実施例１と比較例１の半導体装置について、ＣＭＰ後の膜剥がれを比較した。
その結果を表１に示す。
Figure 0004321570
この表に示すように、配線溝２４ｂの底部が密度２．２ｇ／ｃｍ3のＳｉＯ2膜（非多孔質膜）で構成されている比較例１の半導体装置では、ＣＭＰ後の膜剥がれがほぼ全域で確認された。一方、配線溝２４ｂの底部が密度１．２５ｇ／ｃｍ3のポーラスＳｉＯＣ膜（多孔質膜）で構成されている実施例１の半導体装置では、膜剥がれが全く確認されなかった。この結果から、配線溝２４ｂの底部を構成する絶縁膜が密度１．５ｇ／ｃｍ3以下の多孔質膜で構成されている方が、自己形成バリア膜２９の形成が促進され、導電層２８の膜剥がれを防止できることが確認された。
本発明の半導体装置の製造方法に係る第１実施形態を説明するための製造工程断面図（その１）である。 本発明の半導体装置の製造方法に係る第１実施形態を説明するための製造工程断面図（その２）である。 本発明の半導体装置の製造方法に係る第１実施形態を説明するための製造工程断面図（その３）である。 絶縁膜の密度と、合金層と絶縁膜の界面に偏析されるＭｎ濃度との関係を示すグラフである。 本発明の半導体装置の製造方法に係る第１実施形態の変形例１を説明するための製造工程断面図である。 本発明の半導体装置の製造方法に係る第２実施形態を説明するための製造工程断面図（その１）である。 本発明の半導体装置の製造方法に係る第２実施形態を説明するための製造工程断面図（その２）である。 本発明の半導体装置の製造方法に係る第２実施形態を説明するための製造工程断面図（その３）である。 本発明の半導体装置の製造方法に係る第２実施形態を説明するための製造工程断面図（その４）である。 本発明の半導体装置の製造方法に係る第３実施形態を説明するための製造工程断面図（その１）である。 本発明の半導体装置の製造方法に係る第３実施形態を説明するための製造工程断面図（その２）である。 従来の半導体装置の製造方法を説明するための製造工程断面図である。 従来の半導体装置の製造方法に係る課題を説明するための断面図である。
符号の説明
１１…基板、１２，１５，２３，２３’…層間絶縁膜、１６，２４ｂ…配線溝、１７，２７…合金層、１８，２８…導電層、１８’，２８ｂ’…配線、１９，２９…自己形成バリア膜、２４ａ…接続孔、２８ａ’…ヴィア

Claims (2)

  1. 基板上に設けられた絶縁膜に凹部を形成する第１工程と、
    前記絶縁膜にプラズマ処理を行うことで、前記凹部の内壁側に当該絶縁膜よりも密度の低い改質層を形成する第２工程と、
    前記凹部の内壁を覆う状態で、前記改質層上に、銅と銅以外の金属とからなる合金層を形成する第３工程と、
    前記合金層が設けられた前記凹部に、銅を主成分とする導電層を埋め込む第４工程と、
    熱処理を行い、前記合金層中の前記金属を前記改質層の構成成分と反応させて、当該合金層と当該改質層との界面に、銅の拡散バリア性を有する金属化合物からなるバリア膜を形成する第５工程とを有する
    半導体装置の製造方法。
  2. 前記改質層の密度は、１．５ｇ／ｃｍ3以下である
    請求項１記載の半導体装置の製造方法。
JP2006241039A 2006-09-06 2006-09-06 半導体装置の製造方法 Expired - Fee Related JP4321570B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006241039A JP4321570B2 (ja) 2006-09-06 2006-09-06 半導体装置の製造方法
TW096131009A TWI367545B (en) 2006-09-06 2007-08-22 Method for manufacturing a semiconductor device and semiconductor device
US11/850,332 US7612452B2 (en) 2006-09-06 2007-09-05 Method for manufacturing a semiconductor device and semiconductor device
KR1020070090323A KR20080022528A (ko) 2006-09-06 2007-09-06 반도체 장치 및 반도체 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006241039A JP4321570B2 (ja) 2006-09-06 2006-09-06 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008066428A JP2008066428A (ja) 2008-03-21
JP4321570B2 true JP4321570B2 (ja) 2009-08-26

Family

ID=39150363

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006241039A Expired - Fee Related JP4321570B2 (ja) 2006-09-06 2006-09-06 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US7612452B2 (ja)
JP (1) JP4321570B2 (ja)
KR (1) KR20080022528A (ja)
TW (1) TWI367545B (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005006231B4 (de) * 2005-02-10 2007-09-20 Ovd Kinegram Ag Verfahren zur Herstellung eines Mehrschichtkörpers
EP1909320A1 (en) * 2006-10-05 2008-04-09 ST Microelectronics Crolles 2 SAS Copper diffusion barrier
JP2008047719A (ja) * 2006-08-17 2008-02-28 Sony Corp 半導体装置の製造方法
WO2009037531A1 (en) * 2007-09-20 2009-03-26 Freescale Semiconductor, Inc. Improvements for reducing electromigration effect in an integrated circuit
JP2009147096A (ja) * 2007-12-14 2009-07-02 Panasonic Corp 半導体装置及びその製造方法
JP2010040771A (ja) * 2008-08-05 2010-02-18 Rohm Co Ltd 半導体装置の製造方法
US8110504B2 (en) * 2008-08-05 2012-02-07 Rohm Co., Ltd. Method of manufacturing semiconductor device
JP5353109B2 (ja) 2008-08-15 2013-11-27 富士通セミコンダクター株式会社 半導体装置の製造方法
US8258626B2 (en) 2008-09-16 2012-09-04 Advanced Interconnect Materials, Llc Copper interconnection, method for forming copper interconnection structure, and semiconductor device
WO2010047118A1 (ja) * 2008-10-24 2010-04-29 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
JP2010245235A (ja) * 2009-04-03 2010-10-28 Panasonic Corp 半導体装置及びその製造方法
US8653664B2 (en) * 2009-07-08 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier layers for copper interconnect
JP5507909B2 (ja) * 2009-07-14 2014-05-28 東京エレクトロン株式会社 成膜方法
US8531033B2 (en) 2009-09-07 2013-09-10 Advanced Interconnect Materials, Llc Contact plug structure, semiconductor device, and method for forming contact plug
US8653663B2 (en) 2009-10-29 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier layer for copper interconnect
US8361900B2 (en) 2010-04-16 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier layer for copper interconnect
US8852674B2 (en) * 2010-11-12 2014-10-07 Applied Materials, Inc. Method for segregating the alloying elements and reducing the residue resistivity of copper alloy layers
US8461683B2 (en) * 2011-04-01 2013-06-11 Intel Corporation Self-forming, self-aligned barriers for back-end interconnects and methods of making same
US8765602B2 (en) 2012-08-30 2014-07-01 International Business Machines Corporation Doping of copper wiring structures in back end of line processing
US8907483B2 (en) * 2012-10-10 2014-12-09 Globalfoundries Inc. Semiconductor device having a self-forming barrier layer at via bottom
US8871639B2 (en) 2013-01-04 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US9728502B2 (en) * 2014-11-10 2017-08-08 Samsung Electronics Co., Ltd. Metal oxysilicate diffusion barriers for damascene metallization with low RC delays and methods for forming the same
US9536780B1 (en) * 2016-04-15 2017-01-03 International Business Machines Corporation Method and apparatus for single chamber treatment
US10163695B1 (en) * 2017-06-27 2018-12-25 Lam Research Corporation Self-forming barrier process
US11152294B2 (en) 2018-04-09 2021-10-19 Corning Incorporated Hermetic metallized via with improved reliability
TWI833747B (zh) * 2018-04-20 2024-03-01 美商康寧公司 形成金屬互連的方法及包含金屬互連的顯示器蓋片
WO2020006532A1 (en) * 2018-06-30 2020-01-02 Lam Research Corporation Zincating and doping of metal liner for liner passivation and adhesion improvement
KR20210090639A (ko) * 2018-11-13 2021-07-20 코닝 인코포레이티드 유리 비아를 갖는 3d 인터포저-구리와 유리 표면 사이의 접착을 증가시키는 방법 및 이로부터의 물품
CN113474311B (zh) 2019-02-21 2023-12-29 康宁股份有限公司 具有铜金属化贯穿孔的玻璃或玻璃陶瓷制品及其制造过程
JP2021136271A (ja) * 2020-02-25 2021-09-13 キオクシア株式会社 半導体装置およびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4193438B2 (ja) 2002-07-30 2008-12-10 ソニー株式会社 半導体装置の製造方法
JP4478038B2 (ja) * 2004-02-27 2010-06-09 株式会社半導体理工学研究センター 半導体装置及びその製造方法
JP2005340601A (ja) 2004-05-28 2005-12-08 Renesas Technology Corp 半導体装置の製造方法及び半導体装置
JP2007012996A (ja) 2005-07-01 2007-01-18 Toshiba Corp 半導体装置
JP4272191B2 (ja) * 2005-08-30 2009-06-03 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP2007081113A (ja) * 2005-09-14 2007-03-29 Sony Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2008066428A (ja) 2008-03-21
TWI367545B (en) 2012-07-01
US7612452B2 (en) 2009-11-03
US20080054467A1 (en) 2008-03-06
TW200818396A (en) 2008-04-16
KR20080022528A (ko) 2008-03-11

Similar Documents

Publication Publication Date Title
JP4321570B2 (ja) 半導体装置の製造方法
JP2008047719A (ja) 半導体装置の製造方法
JP2007173511A (ja) 半導体装置の製造方法
JP2007059660A (ja) 半導体装置の製造方法および半導体装置
JP5560696B2 (ja) 半導体装置の製造方法
JP5141761B2 (ja) 半導体装置及びその製造方法
JP2007281114A (ja) 半導体装置の製造方法および半導体装置
JPH1116918A (ja) 銅配線構造およびその製造方法
JP2009141058A (ja) 半導体装置およびその製造方法
JP2004335998A (ja) 半導体素子の金属配線形成方法
JP2009182000A (ja) 半導体装置およびその製造方法
JP2007027347A (ja) 半導体装置およびその製造方法
JP2007294625A (ja) 半導体装置の製造方法
JP2007157959A (ja) 半導体装置の製造方法および半導体装置
JP2008071850A (ja) 半導体装置の製造方法
JP2008060431A (ja) 半導体装置の製造方法
JP5303568B2 (ja) 半導体装置の製造方法
JP2010040771A (ja) 半導体装置の製造方法
JP2007335578A (ja) 半導体装置及びその製造方法
JP2006196642A (ja) 半導体装置およびその製造方法
WO2010140279A1 (ja) 半導体装置及びその製造方法
JP2001284355A (ja) 半導体装置およびその製造方法
TWI399811B (zh) 半導體元件及其製造方法
JP2010080607A (ja) 半導体装置の製造方法
JP2005340601A (ja) 半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090512

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090525

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120612

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130612

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees