JPH1116918A - 銅配線構造およびその製造方法 - Google Patents

銅配線構造およびその製造方法

Info

Publication number
JPH1116918A
JPH1116918A JP9168813A JP16881397A JPH1116918A JP H1116918 A JPH1116918 A JP H1116918A JP 9168813 A JP9168813 A JP 9168813A JP 16881397 A JP16881397 A JP 16881397A JP H1116918 A JPH1116918 A JP H1116918A
Authority
JP
Japan
Prior art keywords
film
wiring
interlayer film
copper
organic interlayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9168813A
Other languages
English (en)
Other versions
JP3031301B2 (ja
Inventor
Kazuyoshi Ueno
和良 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=15874979&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH1116918(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9168813A priority Critical patent/JP3031301B2/ja
Priority to KR1019980023870A priority patent/KR100306993B1/ko
Priority to US09/104,044 priority patent/US6486559B1/en
Publication of JPH1116918A publication Critical patent/JPH1116918A/ja
Priority to US09/377,717 priority patent/US6482741B1/en
Application granted granted Critical
Publication of JP3031301B2 publication Critical patent/JP3031301B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3146—Carbon layers, e.g. diamond-like layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76823—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. transforming an insulating layer into a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/7688—Filling of holes, grooves or trenches, e.g. vias, with conductive material by deposition over sacrificial masking layer, e.g. lift-off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】微細な溝配線構造の銅配線が低抵抗で高い信頼
性のもとに安定して形成できる銅配線構造とその製造方
法を提供する。 【解決手段】炭素を主成分とする有機層間膜に形成され
た配線溝あるいは孔に銅材料が埋め込まれた溝配線構造
の銅配線であって、この銅材料と有機層間膜との間に導
電性の炭素層が形成される。ここで、この導電性の炭素
層は、有機層間膜の所定の領域に配線溝あるいは孔が形
成され、この配線溝あるいは孔の内壁がプラズマ照射等
で改質されて形成される。そして、この導電性の炭素層
上に銅が堆積され上記のような溝配線構造の銅配線が形
成される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置に用いる
銅配線構造とその製造方法に関する。
【０００２】
【従来の技術】半導体素子の構造の微細化および高密度
化は依然として精力的に推し進められている。微細化で
は、現在では０．１３μｍ程度の寸法で形成される半導
体素子が用いられ、この寸法を設計基準にした半導体装
置たとえば４ギガビットＤＲＡＭ等のメモリデバイスあ
るいはロジックデバイスが開発検討されている。
【０００３】また、高密度化については、微細化による
平面的な高密度化と共に半導体素子の３次元化による方
法が検討され、その中で特に微細構造の多層配線技術が
最も重要になってきている。この多層配線技術では、配
線に使用される導電体材料と配線層間の層間絶縁膜に使
用される絶縁膜材料の選択が重要になってくる。
【０００４】このような中で、銅配線は、現在の半導体
装置の配線層として主に用いられているアルミニウム
（Ａｌ）合金配線に比較して、その低い抵抗値のために
将来の微細な配線層の候補として研究開発がなされてい
る。ここで、銅配線の構造としては、例えば特開平７−
２９７１８６号公報に記載されているような配線溝に銅
材料が埋め込まれた溝配線構造のものが主に検討されて
いる。これは、銅材料の反応性イオンエッチング（ＲＩ
Ｅ）による微細加工が非常に難しくなるためである。
【０００５】以下、従来の技術として上記の公開公報に
示されている銅配線構造およびその製造方法を図６と図
７に基づいて説明する。ここで、図６および図７は銅に
よる溝配線構造の製造工程順の断面図である。
【０００６】図６（ａ）に示すように、シリコン基板１
０１上に化学気相成長（ＣＶＤ）法で絶縁膜１０２が形
成される。ここで、絶縁膜１０２はシリコン酸化膜等で
ある。次いで、図１（ｂ）に示すように、ＲＩＥ法で絶
縁膜１０２の所定の領域がエッチングされ配線溝１０３
が形成される。ここで、配線溝の幅は０．４μｍ、その
深さは０．６〜０．７μｍである。次に、図６（ｃ）に
示すように、５０ｎｍ程度の膜厚の窒化チタン膜（Ｔｉ
Ｎ膜）１０４が全面に形成される。このようなＴｉＮ膜
１０４はスパッタ法で堆積される。
【０００７】次に、図７（ａ）に示すように、ＣＶＤ法
で銅膜（Ｃｕ膜）１０５がＴｉＮ膜１０４上の全面に形
成される。ここで、Ｃｕ膜１０５の膜厚は８００ｎｍ程
度に設定され、配線溝１０３内はＣｕ膜１０５により完
全に埋められる。このＣＶＤ法によるＣｕ膜１０５の堆
積では、ＴｉＮ膜１０４はＣｕ膜成長のシード層として
の役割を有している。
【０００８】次に、図７（ｂ）に示すように、全面の化
学機械研磨（ＣＭＰ）で配線溝１０３上部に突出するＣ
ｕ膜１０５、および配線溝１０３の外の絶縁膜１０２上
のＣｕ膜１０５やＴｉＮ膜１０４が除去される。このよ
うにして、シリコン基板１０１上の絶縁膜１０２表面部
に配線溝１０３が形成され、この配線溝１０３内にのみ
シード層としてＴｉＮ膜１０４ａを介在させた銅配線１
０５ａが形成されるようになる。
【０００９】上記の従来の技術では、配線溝が形成され
て層間絶縁膜となる絶縁材料としては、シリコン酸化膜
が使用されている。しかし、最近では１９９６ Ｓｙｍ
ｐｏｓｉｕｍ ｏｎ ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ
のＤｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅ
ｒｓ ８８頁 に記載されているようにベンゾシクロブ
テン（ＢＣＢ）のような有機絶縁材料が検討されてきて
いる。
【００１０】このように層間絶縁材料として有機絶縁材
料が検討されるのは、その比誘電率が２〜３とシリコン
酸化膜の比誘電率４に比べて低減するためである。この
ような比誘電率の低減は、配線間の寄生容量を低減さ
せ、銅配線の低抵抗値と相まって配線層の伝送速度を大
幅に向上させるようになる。
【００１１】
【発明が解決しようとする課題】しかし、先述した従来
のような技術では、配線溝の幅が微細になりその深さが
大きくなってくると、配線溝の内壁全面にシード層を形
成することが難しくなる。これは、従来の技術では、シ
ード層となるＴｉＮ膜、タンタル膜（Ｔａ膜）等の金属
膜はスパッタ法で堆積されるため膜のステップカバレッ
ジが悪くなるからである。このために、配線溝に銅を完
全に埋め込むことが困難になる。
【００１２】また、配線溝の内壁全面にシード層を形成
すると、配線溝の間口でシード層の膜厚が増大する。そ
して、配線溝の銅を埋め込んでも配線抵抗が上昇するよ
うになる。これは、シード層の電気抵抗は銅のそれより
大きくなるからである。
【００１３】以上のように従来の技術では、微細構造、
特に、配線の高さと配線幅との比すなわちアスペクト比
が大きくなる溝配線の形成が困難になってしまう。
【００１４】本発明の目的は、上記のような問題を解決
し、微細構造の溝配線である銅配線構造とその製造方法
を提供することにある。
【００１５】
【課題を解決するための手段】このために本発明の銅配
線構造では、炭素を主成分とする有機層間膜に形成され
た配線溝あるいは孔に銅材料が埋め込まれ、この銅材料
と有機層間膜との間に導電性の炭素層が形成されてい
る。
【００１６】あるいは、炭素を主成分とする有機層間膜
上に無機絶縁膜が積層して形成され、これらの有機層間
膜および無機絶縁膜に形成された配線溝あるいは孔に銅
材料が埋め込まれ、銅材料と有機層間膜との間に導電性
の炭素層が形成されている。あるいは、上記のような銅
配線が多層構造に形成されている。
【００１７】ここで、有機層間膜はアモルファスカーボ
ン膜あるいはフッ素添加のアモルファスカーボン膜で構
成されている。
【００１８】また、本発明の銅配線構造の製造方法は、
半導体基板上に炭素を主成分とする有機層間膜を堆積さ
せる工程と、この有機層間膜の所定の領域に配線溝ある
いは孔を形成する工程と、有機層間膜の上面および前記
配線溝あるいは孔の内壁を改質し導電性の炭素層に変換
する工程と、上記の導電性の炭素層上に銅を堆積させる
工程とを含む。
【００１９】あるいは、半導体基板上に炭素を主成分と
する有機層間膜と無機絶縁膜とをこの順に積層して堆積
させる工程と、上記の有機層間膜と無機絶縁膜の所定の
領域に配線溝あるいは孔を形成する工程と、有機層間膜
に形成された配線溝あるいは孔の内壁のみを改質し導電
性の炭素層に変換する工程と、上記の導電性の炭素層上
に銅を選択的に堆積させる工程とを含む。
【００２０】ここで、上記の有機層間膜の所定の領域に
配線溝あるいは孔を形成した後、プラズマ照射がなされ
て上記の配線溝あるいは孔の内壁に導電性の炭素層が形
成される。
【００２１】このようなプラズマ照射は水素ガスのプラ
ズマ励起された反応ガス中で行われる。あるいは、プラ
ズマ照射はアルキルガスのプラズマ励起された反応ガス
中で行われる。
【００２２】本発明では溝配線構造の銅配線において、
有機層間膜の所定の領域に配線溝あるいは孔が形成さ
れ、この配線溝あるいは孔の内壁面がプラズマ照射等の
方法で導電性炭素層に改質される。しかも、このような
改質は選択的に配線溝あるいは孔の内壁のみにおいて行
える。また、このような方法による改質は、均一な層に
しかも厚さの制御が高精度にできるために、配線溝ある
いは孔の寸法が微細になってもその適用が可能となる。
【００２３】しかも、このようにして形成される導電性
炭素層は銅膜形成の成長シード層として機能する。そし
て、配線溝あるいは孔の側壁に形成されたこのシード層
により、配線溝が埋め込まれるように銅材が堆積されて
溝配線構造の銅配線が形成される。そして、このように
してできあがった銅配線構造において、この導電性炭素
層はバリア層としても機能し 銅配線の酸化あるいは腐
食等を防止するようになる。
【００２４】このようにして、超微細な溝配線構造の銅
配線が高い信頼性のもとに安定して形成できるようにな
り、その配線抵抗の低減が容易になる。
【００２５】
【発明の実施の形態】次に、図１と図２に基づいて本発
明の第１の実施の形態について説明する。図１および図
２は本発明の溝配線構造である銅配線の製造工程順の断
面図である。本発明の銅配線構造はこの製造工程の中で
説明される。
【００２６】図１（ａ）に示すように、シリコン基板１
上に全面に平坦化された下地絶縁膜２が形成される。こ
こで、下地絶縁膜２はＣＶＤ法で堆積される膜厚２００
ｎｍ程度のシリコン酸化膜である。
【００２７】次に、下地絶縁膜２上に８００ｎｍ程度の
膜厚の有機層間膜３が形成される。ここで、有機層間膜
３は、４フッ化炭素（ＣＦ4 ）ガスとメタン（ＣＨ4 ）
ガスを反応ガスとするプラズマＣＶＤ法で堆積される有
機絶縁膜である。このようにして堆積される有機絶縁膜
はフッ素添加のアモルファスカーボン膜でありその比誘
電率は３以下となる。以下、このフッ素添加のアモルフ
ァスカーボン膜はａ−ＣＦ膜と記される。ここで、ａ−
ＣＦ膜のフッ素の含有量は３０〜４０ａｔ％に設定され
る。
【００２８】次に、図１（ｂ）に示すように、ａ−ＣＦ
膜で構成される有機層間膜３の所定の領域がフォトリソ
グラフィ技術とドライエッチング技術とで微細加工さ
れ、有機層間膜３に配線溝４が形成される。ここで、配
線溝４の幅は０．２μｍ程度であり配線溝４間の間隔は
０．２μｍ程度である。そして、この配線溝４の深さは
０．５μｍ程度である。
【００２９】次に、配線溝４の形成された有機層間膜３
が水素プラズマに曝される。すなわちプラズマ照射され
る。そして、２００℃程度の熱処理が施される。このよ
うにして、図１（ｃ）に示すように、配線溝４の内壁お
よび有機層間膜３の上部に導電性炭素層５が形成される
ようになる。ここで、導電性炭素層５の層厚は１０ｎｍ
程度に設定される。なお、このプラズマ照射による有機
層間膜３の表面の改質については、図３に基づいて後述
される。
【００３０】次に、図２（ａ）に示すように、ＣＶＤ法
で４００ｎｍ程度の膜厚のＣｕ膜６が、導電性炭素層５
を被覆するように全面に堆積される。ここで、Ｃｕ膜の
ＣＶＤでの反応ガスとしてヘキサフルオロアセチルアセ
トン銅（１）トリメチルビニルシランが用いられる。な
お、この成膜の温度は１８０℃に設定され、反応ガスの
圧力は２０Ｔｏｒｒに設定された。この場合のＣｕ膜の
堆積速度は１００ｎｍ／ｍｉｎである。
【００３１】次に、従来の技術と同様にして、ＣＭＰ法
で不要のＣｕ膜と有機層間膜３上の導電性炭素層が除去
され、図２（ｂ）に示すように、導電性炭素層５ａを介
在して配線溝４内に銅配線６ａが形成される。このよう
にして、シリコン基板１上の下地絶縁膜２を被覆する有
機層間膜３に配線溝４が形成され、この中に溝配線構造
の銅配線６ａが形成されることになる。ここで、導電性
炭素層５ａはバリア層として機能する。すなわち、この
導電性炭素層５ａによって、銅配線６ａが有機層間膜３
に存在する水分等で酸化されるのが完全に防止される。
【００３２】従来の技術では、この実施の形態のような
微細な溝配線を有する銅配線は形成できなかった。これ
に対し、本発明によればディープサブμｍ寸法の銅配線
でも容易に形成できるようになる。
【００３３】また、従来の技術で説明したのと同様の設
計寸法で溝配線構造の銅配線を形成し、従来の技術と本
発明の方法とを比較したところ、本発明の方法で形成さ
れる銅配線の抵抗値が低くなることが確認された。この
場合、その値は、従来の技術で形成したものより３０％
程度低減するようになる。
【００３４】本発明では有機層間膜の表面を改質しその
厚さの均一な導電性炭素層を形成することが重要な技術
構成となっている。そこで、この改質について図３を参
照して説明する。
【００３５】図３において、ａ−ＣＦ膜である有機層間
膜３の表面が水素プラズマに曝されると、水素プラズマ
中の水素イオンあるいは水素のラジカルが有機層間膜３
表面のａ−ＣＦ膜中のＦと反応するようになる。そし
て、フッ化水素（ＨＦ）が形成され反応ガスとして外部
に放出される。このようにして、有機層間膜３の表面は
炭素のみで形成されるようになる。さらに、２００℃程
度の熱処理が施されると、この有機層間膜３表面の炭素
層は焼結され先述した導電性炭素層５に変化するように
なる。
【００３６】上記のような水素プラズマ処理による有機
層間膜３表面の改質は、その表面形状に無関係に均一に
行われる。このため、配線溝４の内壁あるいは有機層間
膜３の上部は均一に導電性炭素層５に変換されるように
なる。
【００３７】本発明においては、導電性炭素層５の厚さ
は１０ｎｍ程度と非常に薄く制御される。そこで、水素
プラズマ処理による有機層間膜３表面の改質では、シリ
コン基板が冷却され有機層間膜３が低温にされるとよ
い。例えば、シリコン基板の温度は液体窒素程度に冷却
される。この有機層間膜３の低温化で、有機層間膜中の
水素イオンあるいは水素のラジカルの熱拡散が抑制さ
れ、有機層間膜の最表面のみが改質されるようになる。
なお、水素プラズマ処理は平行平板電極を用いる水素の
放電あるいはダウンフロー方式による方法で行われる。
【００３８】ここで、水素プラズマ処理に代わって、メ
タンガスあるいはエタンガスのようなアルキルガスをプ
ラズマ励起し、このようなプラズマ励起ガス中で有機層
間膜３の表面の改質が行われてもよい。この場合には、
表面の改質と同時に炭素の堆積が行われる。このため
に、改質のための処理時間が大幅に短縮する。
【００３９】次に、本発明の第２の実施の形態を図４と
図５に基づいて説明する。これは、Ｃｕ膜が選択的に堆
積される場合の製造工程順の断面図である。ここで、図
１と図２で説明したものと同一のものは同一の符号で説
明される。
【００４０】第１の実施の形態と同様にして、図４
（ａ）に示すように、シリコン基板１上に全面に下地絶
縁膜２が形成される。ここで、下地絶縁膜２は膜厚１０
０ｎｍ程度のシリコン酸化膜である。
【００４１】次に、下地絶縁膜２上に５００ｎｍ程度の
膜厚の有機層間膜３が形成される。ここで、有機層間膜
３は第１の実施の形態で説明したａ−ＣＦ膜である。そ
して、この有機層間膜３上に積層して保護絶縁膜７が形
成される。ここで、保護絶縁膜７は、プラズマＣＶＤ法
で堆積される膜厚１００ｎｍ程度のシリコン窒化膜であ
る。
【００４２】次に、図４（ｂ）に示すように、積層する
保護絶縁膜７と有機層間膜３の所定の領域がフォトリソ
グラフィ技術とドライエッチング技術とで微細加工され
る。そして、マスク絶縁膜８と配線溝４が同一のパター
ンに形成される。ここで、配線溝４の幅は０．１μｍ程
度であり配線溝４間の間隔も０．１μｍ程度である。そ
して、この配線溝４の深さは０．３μｍ程度である。
【００４３】次に、第１の実施の形態と同様にして、配
線溝４の形成された有機層間膜３が水素プラズマに曝さ
れる。そして、２００℃程度の熱処理が施される。この
ようにして、図４（ｃ）に示すように、配線溝４の内壁
のみに導電性炭素層５が形成されるようになる。ここ
で、導電性炭素層５の層厚は１０ｎｍ程度に設定される
ようになる。なお、この場合には、有機層間膜３の上部
はマスク絶縁膜８で保護されるため、この領域には導電
性炭素層は形成されない。また、マスク絶縁膜８はシリ
コン窒化膜であるため、この表面にも導電性炭素層は形
成されない。
【００４４】次に、図５（ａ）に示すように、選択ＣＶ
Ｄで選択Ｃｕ膜９が配線溝４に埋め込まれるように形成
される。このＣｕ膜の選択ＣＶＤは第１の実施の形態で
説明したのと同様にして行われる。すなわち、ＣＶＤで
の反応ガスとしてヘキサフルオロアセチルアセトン銅
（１）トリメチルビニルシランが用いられる。ここで、
成膜の温度は１８０℃に設定され、反応ガスの圧力は５
０ｍＴｏｒｒに設定される。この場合の選択Ｃｕ膜の堆
積速度は４０ｎｍ／ｍｉｎである。
【００４５】このような条件でＣｕ膜を堆積させると、
Ｃｕ原子は導電性のあるところすなわち導電性炭素層５
を成長のシードとして堆積する。そして、導電性炭素層
５のある配線溝４の内壁をシードにＣｕ原子が堆積して
いき、選択Ｃｕ膜９が配線溝４に形成されるようにな
る。しかし、選択性が悪くなるとマスク絶縁膜８上に僅
かに非選択Ｃｕ膜１０が形成される。
【００４６】次に、マスク絶縁膜８が化学薬液中で除去
される。この場合、マスク絶縁膜８はシリコン窒化膜で
あるのでホットリン酸溶液中で除去される。このマスク
絶縁膜８の除去工程で、非選択Ｃｕ膜１０もリフトオフ
と同一の原理で同時に除去される。このようにして、図
５（ｂ）に示すように、有機層間膜３に設けられた配線
溝４内に導電性炭素層５が介在し、選択Ｃｕ膜９が埋め
込まれるように形成される。
【００４７】次に、第１の実施の形態で説明したよう
に、ＣＭＰ法で選択Ｃｕ膜９の出っ張り部が除去され
る。このようにして、図２（ｂ）で説明したのと同様の
溝配線構造である銅配線が形成される。
【００４８】この実施の形態では、マスク絶縁膜８はシ
リコン窒化膜で形成されているが、これに限定されるこ
となくシリコン酸化膜のような無機絶縁膜でも同様に適
用できることに言及しておく。
【００４９】この第２の実施の形態では、ＣＭＰの工程
で除去されるものが選択Ｃｕ膜の出っ張り部だけである
ため、ＣＭＰの工程が大幅に短縮される。例えば、第１
の実施の形態でＣＭＰ工程時間が５分であったものがこ
の場合では１分に短縮される。そして、このような銅配
線を有する半導体装置の製造歩留まりが大幅に向上する
ようになる。
【００５０】なお、Ｃｕ膜の選択ＣＶＤにおいてその選
択性が完全になり、その厚さの制御性が向上するとこの
ようなＣＭＰの工程は不要になる。そして、製造工程が
さらに短縮するようになる。
【００５１】以上の実施の形態では、Ｃｕ膜がＣＶＤ法
で形成される場合について説明された。このＣｕ膜の堆
積ではメッキ法も同様に本発明に適用できることに言及
しておく。また、有機層間膜としてａ−ＣＦ膜が使用さ
れる場合について説明されているが、この他、実施の形
態で説明したようなプラズマ処理でその表面が炭素層に
改質されるような有機絶縁材料であれば、本発明は適用
できることにも言及しておく。また、配線溝の代わりに
有機層間膜に形成される孔内に銅材を埋め込む場合でも
同様に本発明の方法は適用できる。
【００５２】本発明の説明では、有機層間膜に設けられ
る配線溝あるいは孔の内壁が導電性炭素層に改質される
場合について詳述されている。このような配線溝あるい
は孔の内壁の改質では、導電性炭素層以外にシリコンを
含有するＳｉＣ層、チタン（Ｔｉ）および窒素（Ｎ）を
含有するＴｉＣＮ層が形成されてもよい。ここで、シリ
コンを含有するＳｉＣ層の形成では、シラン（ＳｉＨ
4 ）とＣＨ4 の混合ガスが照射される。ＴｉおよびＮを
含有するＴｉＣＮ層の形成では、テトラキスジエチルア
ミノチタン（ＴＴＥＡＴ）あるいはテトラキスジメチル
アミノチタン（ＴＴＭＡＴ）ガスが照射される。また、
このような照射ガスはプラズマ励起されてもよい。
【００５３】なお、上記の実施の形態では第１層の銅配
線について説明されているが、実施の形態で説明したの
と同様にして第２層の銅配線が形成されれば、溝配線構
造の銅配線が多層構造に形成できるようになる。
【００５４】
【発明の効果】以上に説明したように、本発明では溝配
線構造の銅配線において、有機層間膜の所定の領域に配
線溝が形成され、この配線溝の内壁面がプラズマ処理を
通して導電性炭素層に改質される。そして、この導電性
炭素層が銅膜形成の成長シード層として用いられる。そ
して、配線溝が埋め込まれるように銅膜が堆積されて溝
配線構造の銅配線が形成される。ここで、この導電性炭
素層はバリア層としても機能し 銅配線の酸化あるいは
腐食等を防止する。
【００５５】本発明で形成される導電性炭素層は薄くか
つ均一に形成される。このために、配線の寸法が微細に
なっても容易に溝配線構造の銅配線が形成できるように
なる。また、この銅配線の断面において導電性炭素層の
占める割合は１０％以下にできるため、従来の技術の場
合よりも実効的な配線の抵抗が大幅に低減される。、ま
た、本発明では比誘電率の小さい有機層間膜に銅配線が
形成できるため、配線の寄生容量も低減される。このよ
うな銅材であるための低抵抗化と低容量化とにより、半
導体装置の微細化においても配線層での伝送速度は向上
するようになる。そして、半導体装置の高速化が促進さ
れる。
【００５６】このようにして、微細な溝配線構造の銅配
線が低抵抗で高い信頼性のもとに安定して形成できるよ
うになり、半導体デバイスの高集積化あるいは高速化が
促進されるようになる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を説明するための製
造工程順の断面図である。
【図２】本発明の第１の実施の形態を説明するための製
造工程順の断面図である。
【図３】本発明の導電性炭素層の形成を説明するための
模式図である。
【図４】本発明の第２の実施の形態を説明するための製
造工程順の断面図である。
【図５】本発明の第２の実施の形態を説明するための製
造工程順の断面図である。
【図６】従来の技術を説明するための製造工程順の断面
図である。
【図７】従来の技術を説明するための製造工程順の断面
図である。
【符号の説明】
１，１０１ シリコン基板 ２ 下地絶縁膜 ３ 有機層間膜 ４，１０３ 配線溝 ５，５ａ 導電性炭素層 ６，１０５ Ｃｕ膜 ６ａ，１０５ａ 銅配線 ７ 保護絶縁膜 ８ マスク絶縁膜 ９ 選択Ｃｕ膜 １０ 非選択Ｃｕ膜 １０２ 層間絶縁膜 １０４，１０４ａ ＴｉＮ膜

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 炭素を主成分とする有機層間膜に形成さ
    れた配線溝あるいは孔に銅材料が埋め込まれた配線であ
    って、前記銅材料と有機層間膜との間に導電性の炭素層
    が形成されていることを特徴とする銅配線構造。
  2. 【請求項２】 炭素を主成分とする有機層間膜上に無機
    絶縁膜が積層して形成され、前記有機層間膜および無機
    絶縁膜に形成された配線溝あるいは孔に銅材料が埋め込
    まれた配線であって、前記銅材料と有機層間膜との間に
    導電性の炭素層が形成されていることを特徴とする銅配
    線構造。
  3. 【請求項３】 請求項１あるいは請求項２に記載の銅配
    線が多層構造に形成されていることを特徴とする銅配線
    構造。
  4. 【請求項４】 前記有機層間膜がフッ素添加のアモルフ
    ァスカーボン膜で構成されていることを特徴とする請求
    項１、請求項２または請求項３記載の銅配線構造。
  5. 【請求項５】 半導体基板上に炭素を主成分とする有機
    層間膜を堆積させる工程と、前記有機層間膜の所定の領
    域に配線溝あるいは孔を形成する工程と、前記有機層間
    膜の上面および前記配線溝あるいは孔の内壁を改質し導
    電性の炭素層に変換する工程と、前記導電性の炭素層上
    に銅を堆積させる工程とを含むことを特徴とする銅配線
    構造の製造方法。
  6. 【請求項６】 半導体基板上に炭素を主成分とする有機
    層間膜と無機絶縁膜とをこの順に積層して堆積させる工
    程と、前記有機層間膜と無機絶縁膜の所定の領域に配線
    溝あるいは孔を形成する工程と、前記有機層間膜に形成
    された配線溝あるいは孔の内壁のみを改質し導電性の炭
    素層に変換する工程と、前記導電性の炭素層上に銅を選
    択的に堆積させる工程とを含むことを特徴とする銅配線
    構造の製造方法。
  7. 【請求項７】 前記有機層間膜の所定の領域に配線溝あ
    るいは孔を形成した後、プラズマ照射がなされて前記配
    線溝あるいは孔の内壁に前記導電性の炭素層が形成され
    ることを特徴とする請求項５または請求項６記載の銅配
    線構造の製造方法。
  8. 【請求項８】 前記プラズマ照射が水素ガスのプラズマ
    励起された反応ガス中で行われることを特徴とする請求
    項７記載の銅配線構造の製造方法。
  9. 【請求項９】 前記プラズマ照射がアルキルガスのプラ
    ズマ励起された反応ガス中で行われることを特徴とする
    請求項７記載の銅配線構造の製造方法。
JP9168813A 1997-06-25 1997-06-25 銅配線構造およびその製造方法 Expired - Fee Related JP3031301B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP9168813A JP3031301B2 (ja) 1997-06-25 1997-06-25 銅配線構造およびその製造方法
KR1019980023870A KR100306993B1 (ko) 1997-06-25 1998-06-24 반도체장치에서절연막의공동내에매립된구리재료및공동과구리재료간에탄소층을포함하는구리배선구조및그제조방법
US09/104,044 US6486559B1 (en) 1997-06-25 1998-06-25 Copper wiring structure comprising a copper material buried in a hollow of an insulating film and a carbon layer between the hollow and the copper material in semiconductor device and method of fabricating the same
US09/377,717 US6482741B1 (en) 1997-06-25 1999-08-20 Copper wiring structure comprising a copper material buried in a hollow of an insulating film and a carbon layer between the hollow and the copper material in semiconductor device and method fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9168813A JP3031301B2 (ja) 1997-06-25 1997-06-25 銅配線構造およびその製造方法

Publications (2)

Publication Number Publication Date
JPH1116918A true JPH1116918A (ja) 1999-01-22
JP3031301B2 JP3031301B2 (ja) 2000-04-10

Family

ID=15874979

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9168813A Expired - Fee Related JP3031301B2 (ja) 1997-06-25 1997-06-25 銅配線構造およびその製造方法

Country Status (3)

Country Link
US (2) US6486559B1 (ja)
JP (1) JP3031301B2 (ja)
KR (1) KR100306993B1 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999035684A1 (fr) * 1998-01-10 1999-07-15 Tokyo Electron Limited Dispositif a semi-conducteurs presentant une couche isolante constituee d'un film de carbone fluore et procede de production dudit dispositif
WO1999057760A1 (fr) * 1998-05-07 1999-11-11 Tokyo Electron Limited Dispositif a semiconducteurs
KR100380154B1 (ko) * 2001-06-29 2003-04-11 주식회사 하이닉스반도체 반도체 소자의 트랜지스터 제조 방법
KR100398038B1 (ko) * 2000-12-18 2003-09-19 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법
KR100407682B1 (ko) * 2000-06-26 2003-12-01 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
CN100416817C (zh) * 2000-09-07 2008-09-03 株式会社东芝 半导体装置及其制造方法
JP2011096705A (ja) * 2009-10-27 2011-05-12 Fujitsu Ltd 基板製造方法及び基板
WO2013125647A1 (ja) * 2012-02-22 2013-08-29 東京エレクトロン株式会社 半導体装置の製造方法及び半導体装置
KR20140105569A (ko) * 2011-12-13 2014-09-01 램 리써치 코포레이션 무전해 구리 증착
WO2020262265A1 (ja) * 2019-06-27 2020-12-30 ソニーセミコンダクタソリューションズ株式会社 半導体装置、電子機器及び半導体装置の製造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6531384B1 (en) * 2001-09-14 2003-03-11 Motorola, Inc. Method of forming a bond pad and structure thereof
JP2003188115A (ja) * 2001-12-17 2003-07-04 Shin Meiwa Ind Co Ltd 半導体配線形成方法及び装置、半導体デバイス製造方法及び装置、並びにウエハ
JP3556206B2 (ja) * 2002-07-15 2004-08-18 沖電気工業株式会社 金属配線の形成方法
JP4290953B2 (ja) * 2002-09-26 2009-07-08 奇美電子股▲ふん▼有限公司 画像表示装置、有機ｅｌ素子および画像表示装置の製造方法
US7150622B2 (en) * 2003-07-09 2006-12-19 Molecular Imprints, Inc. Systems for magnification and distortion correction for imprint lithography processes
US6841466B1 (en) 2003-09-26 2005-01-11 Taiwan Semiconductor Manufacturing Company Method of selectively making copper using plating technology
DE10345393B4 (de) * 2003-09-30 2007-07-19 Infineon Technologies Ag Verfahren zur Abscheidung eines leitfähigen Materials auf einem Substrat und Halbleiterkontaktvorrichtung
US7220982B2 (en) * 2004-07-27 2007-05-22 Micron Technology, Inc. Amorphous carbon-based non-volatile memory
US7288784B2 (en) * 2004-08-19 2007-10-30 Micron Technology, Inc. Structure for amorphous carbon based non-volatile memory
US20090079080A1 (en) * 2007-09-24 2009-03-26 Infineon Technologies Ag Semiconductor Device with Multi-Layer Metallization
KR20100032644A (ko) * 2008-09-18 2010-03-26 삼성전자주식회사 선택적 플라즈마 처리를 이용한 반도체 소자의 금속배선 형성방법
US8298948B2 (en) * 2009-11-06 2012-10-30 International Business Machines Corporation Capping of copper interconnect lines in integrated circuit devices
US9530737B1 (en) * 2015-09-28 2016-12-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4631117A (en) * 1985-05-06 1986-12-23 Olin Hunt Specialty Products Inc. Electroless plating process
JP2808616B2 (ja) 1988-10-25 1998-10-08 セイコーエプソン株式会社 半導体装置の製造方法
JPH04350937A (ja) 1991-05-29 1992-12-04 Sony Corp 銅配線の処理方法
JP3332456B2 (ja) 1992-03-24 2002-10-07 株式会社東芝 半導体装置の製造方法及び半導体装置
JP2997371B2 (ja) 1992-10-27 2000-01-11 川崎製鉄株式会社 集積回路装置
JP3333313B2 (ja) 1994-04-21 2002-10-15 富士通株式会社 半導体装置の製造方法
AU695669B2 (en) * 1994-05-19 1998-08-20 Canon Kabushiki Kaisha Photovoltaic element, electrode structure thereof, and process for producing the same
US5559367A (en) 1994-07-12 1996-09-24 International Business Machines Corporation Diamond-like carbon for use in VLSI and ULSI interconnect systems
CA2157257C (en) 1994-09-12 1999-08-10 Kazuhiko Endo Semiconductor device with amorphous carbon layer and method of fabricating the same
JP2748864B2 (ja) 1994-09-12 1998-05-13 日本電気株式会社 半導体装置及びその製造方法及び非晶質炭素膜の製造方法及びプラズマｃｖｄ装置
JPH08102463A (ja) 1994-09-30 1996-04-16 Mitsubishi Electric Corp 集積回路、その製造方法およびその薄膜形成装置
KR100232506B1 (ko) 1995-06-27 1999-12-01 포만 제프리 엘. 전기적 접속을 제공하는 배선 구조 및 도체와 그 도체형성방법
JPH0945771A (ja) 1995-07-31 1997-02-14 Sanyo Electric Co Ltd 半導体集積回路の製造方法
JP3150095B2 (ja) * 1996-12-12 2001-03-26 日本電気株式会社 多層配線構造の製造方法
JPH10173210A (ja) * 1996-12-13 1998-06-26 Canon Inc 電極、その形成方法及び該電極を有する光起電力素子
JPH10214832A (ja) 1997-01-29 1998-08-11 Toshiba Corp 多層配線構造及びその製造方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6337290B1 (en) 1998-01-10 2002-01-08 Tokyo Electron Limited Semiconductor device having fluorine-added carbon dielectric film and method of fabricating the same
US6479897B2 (en) 1998-01-10 2002-11-12 Tokyo Electron Limited Semiconductor device having fluorine-added carbon dielectric film and method of fabricating the same
WO1999035684A1 (fr) * 1998-01-10 1999-07-15 Tokyo Electron Limited Dispositif a semi-conducteurs presentant une couche isolante constituee d'un film de carbone fluore et procede de production dudit dispositif
WO1999057760A1 (fr) * 1998-05-07 1999-11-11 Tokyo Electron Limited Dispositif a semiconducteurs
US6720659B1 (en) 1998-05-07 2004-04-13 Tokyo Electron Limited Semiconductor device having an adhesion layer
KR100407682B1 (ko) * 2000-06-26 2003-12-01 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
CN100416817C (zh) * 2000-09-07 2008-09-03 株式会社东芝 半导体装置及其制造方法
KR100398038B1 (ko) * 2000-12-18 2003-09-19 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법
KR100380154B1 (ko) * 2001-06-29 2003-04-11 주식회사 하이닉스반도체 반도체 소자의 트랜지스터 제조 방법
JP2011096705A (ja) * 2009-10-27 2011-05-12 Fujitsu Ltd 基板製造方法及び基板
KR20140105569A (ko) * 2011-12-13 2014-09-01 램 리써치 코포레이션 무전해 구리 증착
JP2015507352A (ja) * 2011-12-13 2015-03-05 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ 無電解銅蒸着
WO2013125647A1 (ja) * 2012-02-22 2013-08-29 東京エレクトロン株式会社 半導体装置の製造方法及び半導体装置
JPWO2013125647A1 (ja) * 2012-02-22 2015-07-30 東京エレクトロン株式会社 半導体装置の製造方法及び半導体装置
US9543191B2 (en) 2012-02-22 2017-01-10 Zeon Corporation Wiring structure having interlayer insulating film and wiring line without a barrier layer between
WO2020262265A1 (ja) * 2019-06-27 2020-12-30 ソニーセミコンダクタソリューションズ株式会社 半導体装置、電子機器及び半導体装置の製造方法

Also Published As

Publication number Publication date
KR19990007283A (ko) 1999-01-25
KR100306993B1 (ko) 2002-03-08
US6486559B1 (en) 2002-11-26
US6482741B1 (en) 2002-11-19
JP3031301B2 (ja) 2000-04-10

Similar Documents

Publication Publication Date Title
JP3031301B2 (ja) 銅配線構造およびその製造方法
JP4350337B2 (ja) 半導体装置
JP2773530B2 (ja) 半導体装置の製造方法
US7304386B2 (en) Semiconductor device having a multilayer wiring structure
US6972253B2 (en) Method for forming dielectric barrier layer in damascene structure
TWI239069B (en) Method and apparatus for forming metal-metal oxide etch stop/barrier for integrated circuit interconnects
US20060019485A1 (en) Multi-layer wiring structure, semiconductor apparatus having multi-layer wiring structure, and methods of manufacturing them
US6503830B2 (en) Method of manufacturing a semiconductor device
TW201011863A (en) Air gap formation and integration using a patterning cap
JP2008066428A (ja) 半導体装置の製造方法および半導体装置
JP5141761B2 (ja) 半導体装置及びその製造方法
US6277765B1 (en) Low-K Dielectric layer and method of making same
US9659817B1 (en) Structure and process for W contacts
JP2573621B2 (ja) 電気的相互接続部の製造方法
JPH10335459A (ja) 半導体装置およびその製造方法
JP2010080607A (ja) 半導体装置の製造方法
US20230178379A1 (en) Film deposition for patterning process
US11101172B2 (en) Dielectric damage-free dual damascene Cu interconnects without barrier at via bottom
JPH1074837A (ja) 半導体装置及びその製造方法
JP2000323569A (ja) 半導体集積回路装置およびその製造方法
CN115295483A (zh) 半导体器件及其制作方法
JPH11340227A (ja) 半導体装置及びその製造方法
JPH11307629A (ja) 半導体装置の製造方法
JPH10199977A (ja) 半導体装置の製造方法
KR20060078663A (ko) 반도체 소자의 구리 배선 형성방법

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080210

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090210

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 11

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 11

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130210

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140210

Year of fee payment: 14

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees