JPH0945771A - 半導体集積回路の製造方法 - Google Patents
半導体集積回路の製造方法Info
- Publication number
- JPH0945771A JPH0945771A JP19508995A JP19508995A JPH0945771A JP H0945771 A JPH0945771 A JP H0945771A JP 19508995 A JP19508995 A JP 19508995A JP 19508995 A JP19508995 A JP 19508995A JP H0945771 A JPH0945771 A JP H0945771A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- wiring layer
- layer
- polyimide
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Abstract
(57)【要約】
【課題】 ポリイミド絶縁膜を用いた多層配線構造の、
配線間のリーク電流の低減を図る。 【解決手段】 ポリイミド絶縁膜１３の上に第２の配線
層１６を形成した後、第２の配線層１６をマスクとして
ポリイミド絶縁膜１３の表面を浅く除去する。エッチン
グは酸素プラズマエッチングを用い、ポリイミド絶縁膜
１３表面に形成された導電性のカーボン層を除去して清
浄なポリイミド表面が露出するまでエッチングを行う。
配線間のリーク電流の低減を図る。 【解決手段】 ポリイミド絶縁膜１３の上に第２の配線
層１６を形成した後、第２の配線層１６をマスクとして
ポリイミド絶縁膜１３の表面を浅く除去する。エッチン
グは酸素プラズマエッチングを用い、ポリイミド絶縁膜
１３表面に形成された導電性のカーボン層を除去して清
浄なポリイミド表面が露出するまでエッチングを行う。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路の
多層配線技術に関し、特に層間絶縁膜としてポリイミド
系の絶縁膜を用いた半導体集積回路の製造方法に関す
る。
多層配線技術に関し、特に層間絶縁膜としてポリイミド
系の絶縁膜を用いた半導体集積回路の製造方法に関す
る。
【０００２】
【従来の技術】半導体集積回路においては、高集積化、
高機能化を実現するためにアルミ配線の多層配線技術が
不可欠となっている。その技術の一つとして、層間絶縁
膜を容易に且つ安価に製造できる点で、ポリイミド系の
層間絶縁膜が広く用いられている。（例えば、特開平０
２ー２８９２３号）。
高機能化を実現するためにアルミ配線の多層配線技術が
不可欠となっている。その技術の一つとして、層間絶縁
膜を容易に且つ安価に製造できる点で、ポリイミド系の
層間絶縁膜が広く用いられている。（例えば、特開平０
２ー２８９２３号）。
【０００３】ポリイミド系の絶縁膜を用いた多層配線構
造の製造方法を図４、５を用いて説明する。図４（Ａ）
を参照して、回路素子を形成した半導体基板の上を被覆
する絶縁膜１上にアルミの堆積をパターニングにより第
１層目の配線層２を形成し、第１の配線層２の覆うよう
にポリイミド系の絶縁膜を回転塗布して層間絶縁膜３を
形成し、該層間絶縁膜３に層間接続用のスルーホール４
を形成する。
造の製造方法を図４、５を用いて説明する。図４（Ａ）
を参照して、回路素子を形成した半導体基板の上を被覆
する絶縁膜１上にアルミの堆積をパターニングにより第
１層目の配線層２を形成し、第１の配線層２の覆うよう
にポリイミド系の絶縁膜を回転塗布して層間絶縁膜３を
形成し、該層間絶縁膜３に層間接続用のスルーホール４
を形成する。
【０００４】図４（Ｂ）を参照して、スルーホール４の
内部に露出する第１の配線層２の表面に不可避的に形成
される自然酸化膜（Ａｌ↓２Ｏ↓３：アルミナ）を除去
するために全面を逆スパッタ処理する。図４（Ｃ）を参
照して、全面に第２層目の配線層を形成するためのアル
ミ層５を形成する。
内部に露出する第１の配線層２の表面に不可避的に形成
される自然酸化膜（Ａｌ↓２Ｏ↓３：アルミナ）を除去
するために全面を逆スパッタ処理する。図４（Ｃ）を参
照して、全面に第２層目の配線層を形成するためのアル
ミ層５を形成する。
【０００５】図５（Ａ）を参照して、アルミ層５をパタ
ーニングすることにより第２の配線層６を形成する。図
５（Ｂ）を参照して、第２の配線層６を被覆するポリイ
ミド系の絶縁膜７を形成する。絶縁膜７は最終パッシベ
ーション皮膜となるかあるいは第２層目と第３層目の配
線層の層間絶縁膜となる。
ーニングすることにより第２の配線層６を形成する。図
５（Ｂ）を参照して、第２の配線層６を被覆するポリイ
ミド系の絶縁膜７を形成する。絶縁膜７は最終パッシベ
ーション皮膜となるかあるいは第２層目と第３層目の配
線層の層間絶縁膜となる。
【０００６】
【発明が解決しようとする課題】しかしながら、ポリイ
ミド層の表面に図４（Ｂ）の逆スパッタ処理を与える
と、ポリイミド素材が変質して表面にカーボン層８を形
成する。このカーボン層８は導電性を持つため、第２の
配線層６間のリーク電流を増大させるという欠点があっ
た。
ミド層の表面に図４（Ｂ）の逆スパッタ処理を与える
と、ポリイミド素材が変質して表面にカーボン層８を形
成する。このカーボン層８は導電性を持つため、第２の
配線層６間のリーク電流を増大させるという欠点があっ
た。
【０００７】また、第２の配線層６にシリコンを含むア
ルミニウム・シリコンを用いた場合は、アルミニウム・
シリコン素材から析出したシリコンノジュール９が表面
に付着するが、これを除去するため表面をＣＦ系のガ
ス、例えばＣＦ４＋Ｏ２雰囲気中のプラズマ処理を行う
が、この時のＣＦ４ガス中のＣＦがフロロカーボンとし
て全面に付着する。そしてフロロカーボン層が生じた層
の上にポリイミド系の絶縁膜を付着させると、前記フロ
ロカーボンからガスが生じてポリイミド絶縁膜が膨張ま
たは爆発するという欠点がある。
ルミニウム・シリコンを用いた場合は、アルミニウム・
シリコン素材から析出したシリコンノジュール９が表面
に付着するが、これを除去するため表面をＣＦ系のガ
ス、例えばＣＦ４＋Ｏ２雰囲気中のプラズマ処理を行う
が、この時のＣＦ４ガス中のＣＦがフロロカーボンとし
て全面に付着する。そしてフロロカーボン層が生じた層
の上にポリイミド系の絶縁膜を付着させると、前記フロ
ロカーボンからガスが生じてポリイミド絶縁膜が膨張ま
たは爆発するという欠点がある。
【０００８】
【課題を解決するための手段】本発明は上記従来の欠点
に鑑みなされたもので、第２の配線層を形成した後に、
ポリイミド層表面を酸素プラズマ処理してエッチングす
ることにより、表面のカーボン層他を除去した半導体装
置尾製造方法を提供するものである。
に鑑みなされたもので、第２の配線層を形成した後に、
ポリイミド層表面を酸素プラズマ処理してエッチングす
ることにより、表面のカーボン層他を除去した半導体装
置尾製造方法を提供するものである。
【０００９】
【発明の実施の形態】以下に本発明の第１の実施例を図
面を参照しながら詳細に説明する。図１（Ａ）を参照し
て、周知の手法により回路機能素子を形成した半導体基
板の表面を被覆している酸化膜１１の上に、第１の配線
層１２とポリイミド絶縁膜１３を形成し、該ポリイミド
絶縁膜１３に層間接続用のコンタクトホール１４を形成
する。
面を参照しながら詳細に説明する。図１（Ａ）を参照し
て、周知の手法により回路機能素子を形成した半導体基
板の表面を被覆している酸化膜１１の上に、第１の配線
層１２とポリイミド絶縁膜１３を形成し、該ポリイミド
絶縁膜１３に層間接続用のコンタクトホール１４を形成
する。
【００１０】第１の配線層１２は、まず前記酸化膜１１
に回路素子相互接続用のコンタクトホールを形成し、酸
化膜１１上に膜厚１．０μ程度の純粋アルミニウムまた
はアルミニウム・シリコンからなる材料層を蒸着あるい
はスパッタ法により堆積し、堆積した材料層の上にホト
レジストマスクを形成し、該ホトレジストマスクにより
前記材料層を所望形状にエッチングする事により得られ
る。エッチングは、ＢＣｌ３＋Ｃｌ２＋ＣＨＦ３ガスを
反応種としたＲＩＥ手法、またはウェット手法により行
う。
に回路素子相互接続用のコンタクトホールを形成し、酸
化膜１１上に膜厚１．０μ程度の純粋アルミニウムまた
はアルミニウム・シリコンからなる材料層を蒸着あるい
はスパッタ法により堆積し、堆積した材料層の上にホト
レジストマスクを形成し、該ホトレジストマスクにより
前記材料層を所望形状にエッチングする事により得られ
る。エッチングは、ＢＣｌ３＋Ｃｌ２＋ＣＨＦ３ガスを
反応種としたＲＩＥ手法、またはウェット手法により行
う。
【００１１】ポリイミド絶縁膜１３は、第１の配線層１
２を形成したウェハの表面に溶液をスピンオン塗布しこ
れを３００から４００℃数十分の熱処理でベークする事
で得られる。膜厚は２．０μ程度である。スルーホール
１４は、ポリイミド絶縁膜１３の上にホトレジストマス
クを形成し、第１の配線層１２の層間接続部分を露出す
るように、ヒドラジン溶液でポリイミド絶縁膜１３をエ
ッチングすることにより形成する。
２を形成したウェハの表面に溶液をスピンオン塗布しこ
れを３００から４００℃数十分の熱処理でベークする事
で得られる。膜厚は２．０μ程度である。スルーホール
１４は、ポリイミド絶縁膜１３の上にホトレジストマス
クを形成し、第１の配線層１２の層間接続部分を露出す
るように、ヒドラジン溶液でポリイミド絶縁膜１３をエ
ッチングすることにより形成する。
【００１２】図１（Ｂ）を参照して、次の配線層を形成
するに当たりその前処理としてウェハをスパッタ装置内
にセットし、スルーホール１４の内部に露出した第１の
配線層１２の表面に不可避的に発生したＡｌ２Ｏ３：ア
ルミナ）膜を除去するためにその表面を逆スパッタ処理
する。このスパッタ処理はグロー放電中のアルゴンイオ
ンをウェハ表面に衝突させることで前記アルミナを除去
するものであるが、この時アルゴンイオンはポリイミド
絶縁膜１３の表面にも衝突し、その表面の状態を変質さ
せて、全面に導電性のカーボン層１８を形成する。
するに当たりその前処理としてウェハをスパッタ装置内
にセットし、スルーホール１４の内部に露出した第１の
配線層１２の表面に不可避的に発生したＡｌ２Ｏ３：ア
ルミナ）膜を除去するためにその表面を逆スパッタ処理
する。このスパッタ処理はグロー放電中のアルゴンイオ
ンをウェハ表面に衝突させることで前記アルミナを除去
するものであるが、この時アルゴンイオンはポリイミド
絶縁膜１３の表面にも衝突し、その表面の状態を変質さ
せて、全面に導電性のカーボン層１８を形成する。
【００１３】図１（Ｃ）を参照して、前記セットしたス
パッタ処理装置内でスパッタ処理を行うことにより、膜
厚１．０μ程度の純粋アルミニウム層１５を形成する。
図２（Ａ）を参照して、アルミニウム層１５の上にホト
レジストマスクを形成し、アルミニウム層１５をウェッ
トエッチングすることにより第２の配線層１６を形成す
る。第２の配線層１６はスルーホールを介して下の第１
の配線層１２とコンタクトする。
パッタ処理装置内でスパッタ処理を行うことにより、膜
厚１．０μ程度の純粋アルミニウム層１５を形成する。
図２（Ａ）を参照して、アルミニウム層１５の上にホト
レジストマスクを形成し、アルミニウム層１５をウェッ
トエッチングすることにより第２の配線層１６を形成す
る。第２の配線層１６はスルーホールを介して下の第１
の配線層１２とコンタクトする。
【００１４】図２（Ｂ）を参照して、第２の配線層１６
上のレジストマスクを残した状態で、酸素プラズマ処理
により、ポリイミド絶縁膜１３の表面を数十〜数百オン
グストローム程度エッチングして第２の配線層１６間の
カーボン層１８を除去する。エッチングする深さはポリ
イミド絶縁膜１３の表面状態に応じ、清浄なポリイミド
表面が露出するまで行う。この後前記レジストマスクを
除去する。
上のレジストマスクを残した状態で、酸素プラズマ処理
により、ポリイミド絶縁膜１３の表面を数十〜数百オン
グストローム程度エッチングして第２の配線層１６間の
カーボン層１８を除去する。エッチングする深さはポリ
イミド絶縁膜１３の表面状態に応じ、清浄なポリイミド
表面が露出するまで行う。この後前記レジストマスクを
除去する。
【００１５】図２（Ｃ）を参照して、第２の配線層１６
を被覆する第２のポリイミド絶縁膜１７を形成する。第
２のポリイミド絶縁膜１７は、第２の配線層１６を形成
したウェハの表面に溶液をスピンオン塗布しこれを３０
０から４００℃数十分の熱処理でベークする事で得られ
る。膜厚は２．０μ程度である。第２のポリイミド絶縁
膜１７の上に第２の配線層を形成する場合は第２のポリ
イミド絶縁膜１７が第２の層間絶縁膜となり、配線層の
形成がない場合は第２のポリイミド絶縁膜１７が最終パ
ッシベーション皮膜となる。
を被覆する第２のポリイミド絶縁膜１７を形成する。第
２のポリイミド絶縁膜１７は、第２の配線層１６を形成
したウェハの表面に溶液をスピンオン塗布しこれを３０
０から４００℃数十分の熱処理でベークする事で得られ
る。膜厚は２．０μ程度である。第２のポリイミド絶縁
膜１７の上に第２の配線層を形成する場合は第２のポリ
イミド絶縁膜１７が第２の層間絶縁膜となり、配線層の
形成がない場合は第２のポリイミド絶縁膜１７が最終パ
ッシベーション皮膜となる。
【００１６】以上の方法により形成した多層配線構造
は、第２の配線層１６の下部にはカーボン層が１８が残
存するものの、第２の配線層１６間のカーボン層１８は
除去したので、第２の配線層１６間のリーク電流を低減
できる。以下に本発明の第２の実施例を図面を参照しな
がら詳細に説明する。先の実施レが配線材量に純粋アル
ミニウムを用いたのに比べ、本実施例はアルミニウム・
シリコンを用いた場合である。従って、第２の配線層１
６を形成するまでの工程は図１（Ａ）（Ｂ）（Ｃ）と全
く同じであり、図１（Ｃ）の工程で第２の配線層１６の
素材としてシリコンを１重量％程度含むアルミニウム・
シリコンを用いた点が異なる。
は、第２の配線層１６の下部にはカーボン層が１８が残
存するものの、第２の配線層１６間のカーボン層１８は
除去したので、第２の配線層１６間のリーク電流を低減
できる。以下に本発明の第２の実施例を図面を参照しな
がら詳細に説明する。先の実施レが配線材量に純粋アル
ミニウムを用いたのに比べ、本実施例はアルミニウム・
シリコンを用いた場合である。従って、第２の配線層１
６を形成するまでの工程は図１（Ａ）（Ｂ）（Ｃ）と全
く同じであり、図１（Ｃ）の工程で第２の配線層１６の
素材としてシリコンを１重量％程度含むアルミニウム・
シリコンを用いた点が異なる。
【００１７】続いて図３（Ａ）を参照して、アルミニウ
ム層１５の上にホトレジストマスクを形成し、アルミニ
ウム層１５をウェットエッチングすることにより第２の
配線層１６を形成する。第２の配線層１６はスルーホー
ルを介して下の第１の配線層１２とコンタクトする。こ
の時除去したアルミニウム層１５中のシリコンがポリイ
ミド絶縁膜１３の表面にシリコンノジュール１９として
残る。
ム層１５の上にホトレジストマスクを形成し、アルミニ
ウム層１５をウェットエッチングすることにより第２の
配線層１６を形成する。第２の配線層１６はスルーホー
ルを介して下の第１の配線層１２とコンタクトする。こ
の時除去したアルミニウム層１５中のシリコンがポリイ
ミド絶縁膜１３の表面にシリコンノジュール１９として
残る。
【００１８】図３（Ｂ）を参照して、第２の配線層１６
上のレジストマスクを残した状態で第２の配線層１６を
マスクとして、先ずシリコンノジュール１９を除去する
ためにＣＦ４＋Ｏ２雰囲気中のプラズマエッチングによ
りシリコンノジュールを除去し、続いて酸素プラズマ処
理によりポリイミド絶縁膜１３の表面を数十〜数百オン
グストローム程度エッチングして第２の配線層１６間の
カーボン層１８を除去する。この時前記ＣＦ４ガスから
吸着したフロロカーボン層も同時に除去される。エッチ
ングする深さはポリイミド絶縁膜１３の表面状態に応
じ、清浄なポリイミド表面が露出するまで行う。
上のレジストマスクを残した状態で第２の配線層１６を
マスクとして、先ずシリコンノジュール１９を除去する
ためにＣＦ４＋Ｏ２雰囲気中のプラズマエッチングによ
りシリコンノジュールを除去し、続いて酸素プラズマ処
理によりポリイミド絶縁膜１３の表面を数十〜数百オン
グストローム程度エッチングして第２の配線層１６間の
カーボン層１８を除去する。この時前記ＣＦ４ガスから
吸着したフロロカーボン層も同時に除去される。エッチ
ングする深さはポリイミド絶縁膜１３の表面状態に応
じ、清浄なポリイミド表面が露出するまで行う。
【００１９】図３（Ｃ）を参照して、レジストマスクを
除去し、第２の配線層１６を被覆する第２のポリイミド
絶縁膜１７を形成する。第２のポリイミド絶縁膜１７
は、第２の配線層１６を形成したウェハの表面に溶液を
スピンオン塗布しこれを３００から４００℃数十分の熱
処理でベークする事で得られる。膜厚は２．０μ程度で
ある。第２のポリイミド絶縁膜１７の上に第２の配線層
を形成する場合は第２のポリイミド絶縁膜１７が第２の
層間絶縁膜となり、配線層の形成がない場合は第２のポ
リイミド絶縁膜１７が最終パッシベーション皮膜とな
る。
除去し、第２の配線層１６を被覆する第２のポリイミド
絶縁膜１７を形成する。第２のポリイミド絶縁膜１７
は、第２の配線層１６を形成したウェハの表面に溶液を
スピンオン塗布しこれを３００から４００℃数十分の熱
処理でベークする事で得られる。膜厚は２．０μ程度で
ある。第２のポリイミド絶縁膜１７の上に第２の配線層
を形成する場合は第２のポリイミド絶縁膜１７が第２の
層間絶縁膜となり、配線層の形成がない場合は第２のポ
リイミド絶縁膜１７が最終パッシベーション皮膜とな
る。
【００２０】以上の方法により形成した多層配線構造
は、ポリイミド絶縁膜１３表面層のカーボン層１８を除
去したので、第２の配線層１６間のリーク電流を低減で
きる。また、ＣＦ４ガスから吸着したフロロカーボン層
も同時的に除去できるので、この上をポリイミド系絶縁
膜で被覆しても、ポリイミド絶縁膜の膨張、爆発といっ
た不具合を回避できる。しかも新たなレジストマスクは
必要ないので極めて簡単に処理を行うことができる。
は、ポリイミド絶縁膜１３表面層のカーボン層１８を除
去したので、第２の配線層１６間のリーク電流を低減で
きる。また、ＣＦ４ガスから吸着したフロロカーボン層
も同時的に除去できるので、この上をポリイミド系絶縁
膜で被覆しても、ポリイミド絶縁膜の膨張、爆発といっ
た不具合を回避できる。しかも新たなレジストマスクは
必要ないので極めて簡単に処理を行うことができる。
【００２１】
【発明の効果】以上に説明したとおり、本発明によれば
第２の配線層１６を形成した後に、第２の配線層１６を
マスクとしてポリイミド絶縁膜１３表面をエッチング除
去する工程を具備することで、第２の配線層１６間のリ
ークを低減できる利点を有する。また、シリコンノジュ
ール１９の除去工程を備える場合は、その上に形成する
ポリイミド絶縁膜１７の膨張、爆発を防止できる利点を
有する。そして、新たな専用マスクを形成せずに済むの
で、工程が簡素である利点を有する。
第２の配線層１６を形成した後に、第２の配線層１６を
マスクとしてポリイミド絶縁膜１３表面をエッチング除
去する工程を具備することで、第２の配線層１６間のリ
ークを低減できる利点を有する。また、シリコンノジュ
ール１９の除去工程を備える場合は、その上に形成する
ポリイミド絶縁膜１７の膨張、爆発を防止できる利点を
有する。そして、新たな専用マスクを形成せずに済むの
で、工程が簡素である利点を有する。
【図１】本発明の製造方法をを説明する断面図である。
【図２】本発明の製造方法をを説明する断面図である。
【図３】本発明の第２の実施例を説明する断面図であ
る。
る。
【図４】従来例を説明する断面図である。
【図５】従来例を説明する断面図である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/90 Ｑ
Claims (3)
- 【請求項１】 回路素子を形成した半導体基板の上に絶
縁膜を形成する工程と、 前記絶縁膜の上に第１の配線
層を形成する工程と、 前記第１の配線層を被覆するようにポリイミド系の層間
絶縁膜を形成する工程と、 前記層間絶縁膜にスルーホールを形成する工程と、 前記スルーホール内部に露出した前記第１の配線層の表
面を逆スパッタ処理する工程と、 前記層間絶縁膜上に第２の配線層を形成する工程と、 前記第２の配線層をマスクとして前記第２の配線層で被
覆されたいない前記層間絶縁膜の表面を除去する工程
と、 前記第２の配線層を被覆する絶縁膜を形成する工程と、
を具備することを特徴とする半導体集積回路の製造方
法。 - 【請求項２】 前記第２の配線層が純粋アルミニウムか
らなることを特徴とする請求項１記載の半導体集積回路
の製造方法。 - 【請求項３】 前記第２の配線層がシリコンを含むアル
ミニウム・シリコンからなることを特徴とする請求項１
記載の半導体集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19508995A JPH0945771A (ja) | 1995-07-31 | 1995-07-31 | 半導体集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19508995A JPH0945771A (ja) | 1995-07-31 | 1995-07-31 | 半導体集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0945771A true JPH0945771A (ja) | 1997-02-14 |
Family
ID=16335359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19508995A Pending JPH0945771A (ja) | 1995-07-31 | 1995-07-31 | 半導体集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0945771A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6482741B1 (en) | 1997-06-25 | 2002-11-19 | Nec Corporation | Copper wiring structure comprising a copper material buried in a hollow of an insulating film and a carbon layer between the hollow and the copper material in semiconductor device and method fabricating the same |
| JP2006351873A (ja) * | 2005-06-16 | 2006-12-28 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP2007019104A (ja) * | 2005-07-05 | 2007-01-25 | Seiko Epson Corp | 半導体装置の製造方法 |
-
1995
- 1995-07-31 JP JP19508995A patent/JPH0945771A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6482741B1 (en) | 1997-06-25 | 2002-11-19 | Nec Corporation | Copper wiring structure comprising a copper material buried in a hollow of an insulating film and a carbon layer between the hollow and the copper material in semiconductor device and method fabricating the same |
| US6486559B1 (en) | 1997-06-25 | 2002-11-26 | Nec Corporation | Copper wiring structure comprising a copper material buried in a hollow of an insulating film and a carbon layer between the hollow and the copper material in semiconductor device and method of fabricating the same |
| JP2006351873A (ja) * | 2005-06-16 | 2006-12-28 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP4595694B2 (ja) * | 2005-06-16 | 2010-12-08 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP2007019104A (ja) * | 2005-07-05 | 2007-01-25 | Seiko Epson Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4321284A (en) | Manufacturing method for semiconductor device | |
| JPH0945771A (ja) | 半導体集積回路の製造方法 | |
| JPH0313744B2 (ja) | ||
| US6740471B1 (en) | Photoresist adhesion improvement on metal layer after photoresist rework by extra N2O treatment | |
| JPH0590417A (ja) | 半導体素子の多層配線の形成方法 | |
| US6559047B1 (en) | Method of forming a metal interconnect that substantially reduces the formation of intermetallic residue regions | |
| JPH05217965A (ja) | 半導体装置の製造方法 | |
| JPH04171744A (ja) | 半導体装置の製造方法 | |
| KR100197116B1 (ko) | 반도체 소자의 다층금속배선 형성 방법 | |
| KR100390832B1 (ko) | 반도체소자제조공정에서의폴리머제거방법 | |
| JPS63272050A (ja) | 半導体装置の製造方法 | |
| KR100293458B1 (ko) | 반도체 소자의 금속 배선 및 그의 제조 방법 | |
| JP2991388B2 (ja) | 半導体装置の製造方法 | |
| KR100216730B1 (ko) | 반도체 금속막 식각공정 | |
| KR920007067B1 (ko) | 층간배선 금속의 제조방법 | |
| JPH11176935A (ja) | 半導体装置の製造方法 | |
| KR100202199B1 (ko) | 반도체소자의 금속박막 평탄화방법 | |
| JPH04132221A (ja) | 半導体集積回路の製造方法 | |
| JPS61203654A (ja) | 半導体装置及びその製造方法 | |
| JPS58155A (ja) | 半導体装置の製造方法 | |
| JPH04290460A (ja) | 半導体装置の製造方法 | |
| JPH04250618A (ja) | 半導体装置の製造方法 | |
| JPH05251381A (ja) | 半導体装置の製造方法 | |
| JPH1022382A (ja) | 半導体装置の製造方法 | |
| JPH0261142B2 (ja) |