JPH04132221A - 半導体集積回路の製造方法 - Google Patents

半導体集積回路の製造方法

Info

Publication number
JPH04132221A
JPH04132221A JP25446390A JP25446390A JPH04132221A JP H04132221 A JPH04132221 A JP H04132221A JP 25446390 A JP25446390 A JP 25446390A JP 25446390 A JP25446390 A JP 25446390A JP H04132221 A JPH04132221 A JP H04132221A
Authority
JP
Japan
Prior art keywords
pressure
film
gas
etching
sputter etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25446390A
Other languages
English (en)
Inventor
Akiyoshi Maeda
明寿 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP25446390A priority Critical patent/JPH04132221A/ja
Publication of JPH04132221A publication Critical patent/JPH04132221A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路の製造方法に関し、特にスパッ
タエツチングの方法に関する。
〔従来の技術〕
大規模半導体集積回路(LSI)の製造においては、高
密度・高速化の要求から多層配線の構造が多用されてい
る。
即ち第1の配線上に層間絶縁膜を形成し、その一部に電
気的接続をとる為のスルーホールを形成した後、層間絶
縁膜上に第2の配線膜を形成する。以下、必要に応じて
層間絶縁膜と配線金属膜を交互に形成し多層配線構造に
するものである。
配線金属膜にはアルミニウムやアルミニウム合金等が、
そして層間絶縁膜には酸化シリコンや窒化シリコン等が
多用されている。特にプラズマ化学気相成長法による酸
化シリコンや酸化窒化シリコンのような酸素を含む絶縁
膜は、配線金属膜に与える応力が窒化シリコンよりも小
さく、配線金属膜のストレスマイグレーションに効果が
あり、さちに絶縁容量が低減でき信号伝達速度も向上で
きることから、層間絶縁膜として主流になっている。ま
た多層配線の場合は、平坦化の為にこれらの絶縁間の間
にシリカフィルム等の有機シリコン化合物をはさんで用
いたり、あるいはシリコンポリイミド等の有機シリコン
化合物を併用する場合が一般的である。これらの有機シ
リコン化合物には酸素と同時に多量の水分が含まれてい
る。
一般に下層配線上に層間絶縁膜を形成し、スルーホール
を開口した後、上層配線用の金属膜を形成する際、両配
線膜間のオーミックコンタクトを良くする為に次の手法
が用いられている。
スルーホール開口工程で、通常フォトレジストをマスク
材として層間絶縁膜をエツチングして開口した後、フォ
トレジストを剥離除去する。その後まず真空中でスパッ
タエツチングによるスルーホール部分の下層配線用の金
属膜表面の酸化物(金属膜と大気中の酸素が反応して形
成されたもの)や、スルーホール開口工程でスルーホー
ル部分に付着した反応生成物(スルーホールのエツチン
グ工程で付着し、その後のフォトレジスト剥X工程でと
りきれなかったもの)等を除去した後、同一真空中で上
層配線用の金属膜をスパッタリングにより形成する方法
である。
ここでスパッタエツチングはエツチング室にアルゴン等
の不活性ガスを導入し、通常数mTorr〜十数Tor
rの一定の圧力下で高周波放電して行なわれている。有
機シリコン化合物を他の絶縁膜の間にはさんだり、他の
絶縁膜と併用する場合は、スパッタエツチングと同一の
真空中で基板加熱を行ない、あらかじめ有機シリコン化
合物から水分等のガスを十分放出させている。
以上のように同一真空中でスパッタエツチングとスパッ
タリングを連続的に行なうことにより、多層配線膜間の
電気的接続をとっている。
〔発明が解決しようとする課題〕
しかしながら、特に層間絶縁膜に酸素や水分が含まれる
場合、スパッタエツチング時のガス圧力が高いと、多層
配線間のオーミックコンタクトが不安定になり、半導体
集積回路の信頼性及び歩留りが低下するという欠点かあ
る。この対策として発明者は、1〜4mTorr程度の
比較的低い圧力下でスパッタエツチングを行なう必要か
あることを見出した。しかし上述した従来のスパッタリ
ング装置によるスパッタエツチングの方法では、通常こ
のような低圧下で、放電が全く起こらないが、−度放電
しても入射波の同調が困難で、放電が安定して持続しな
いという問題点があった。
スパッタエツチング時のガス圧力が高い場合、オーミッ
クコンタクトが不安定になるのは、層間絶縁膜表面やス
ルーホール側壁部から一度解離した絶縁膜の分子や水あ
るいは酸素等がガス分子に衝突して再びスルーホール部
の配線金属膜表面に再付着または再給台する確率が高く
なる結果、スルーホール部での上層配線と下層配線がそ
の界面で不連続になりやすい為と推定される。
〔課題を解決するための手段〕
本発明の半導体集積回路の製造方法は、半導体基板上に
形成された下層配線上に層間絶縁膜を形成する工程と、
この層間絶縁膜にスルーホールを形成したのちスパッタ
エツチングを行う工程と、スパッタエツチング後同一装
置を用いスバ・ツタリング法により上層配線膜を形成す
る工程とを有する半導体集積回路の製造方法において、
前記スパッタエツチングを行なう際にエツチング室に導
入した気体の放!開始時の圧力をスパッタエツチング時
の圧力より高くするものである。
〔実施例〕
次に本発明について図面を参照して説明する。
第1図(a)〜<f)は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図である。
第1図(a)において、11はシリコン基板、12は例
えば熱酸化により形成された酸化シリコン膜、13は一
層目配線でここではアルミニウム配線である。この上に
まず化学気相成長法やプラズマ化学気相成長法あるいは
バイアススパッタリング法により低温の酸化シリコン膜
14を形成し、次でシリカフィルム等の有機シリコン化
合物膜15を塗布して形成し、熱処理して平担化を行な
う。こ゛の時必要に応じてエッチハックも行なう0次で
その上に再び低温の酸化シリコン膜16を形成して層間
絶縁膜とする。ここで低温の酸化シリコン膜14.16
は、プラズマ化学気相成長法による低温の酸化窒化シリ
コン膜や低温の窒化シリコン膜でもよい。
次に第1図(b)に示すように、フォトリソグラフィー
工程を通して層間絶縁膜にスルーホール17を開口する
。ここでは等方性エツチングと異方性エツチングにより
開口した例を示しである。
このとき−層目アルミニウム配線13の表面は大気中の
酸素と反応してアルミニウム酸化物18になっている。
スルーホール17開口の際の異方性エツチング(反応性
イオンエツチング)は、フォトレジストとエツチングガ
スとの反応生成物(例えばフッ化ポリマー)が少ない条
件で行なう必要がある。ドライ及びウェット処理による
フォトレジスト剥離工程で、この反応生成物はほぼ完全
に除去される。
次に第1図(C)に示すように、スパッタリング装置を
用いて、スパッタエツチングを行なった後、大気に開放
することなく連続的にスパッタリングして二層目の配線
金属膜を形成する。この時のスパッタエツチングは次の
ようにして行なわれる。
あらかじめエツチング室にアルゴン等の不活性ガスを、
例えば1〜4mTorrの圧力で導入しておく、基板が
所定のエツチング位置に搬送されると交周波電源により
電圧が印加される。電圧が印加されてから数秒はエツチ
ング室に導入する不活性ガスの流量を一時的に増加させ
、ガス圧力が例えば4〜8mTo rrになるようにす
る。それ以降は通常の自動圧力制御に切換え、ガス圧力
が当初設定した値に徐々にもどるようにする。ガス圧力
は、数秒でもとの値にもどり安定する。1〜4mTor
rのような比較的低圧力では通常電圧が印加されても全
く放電しないか、または放電しても入射波の同調がとれ
ず放電が安定して持続しない。しかしこのように放電開
始時のガス圧力を少し高くすることで、放電が安定的に
開始されガス圧力がもとの低い値にもどってもそのまま
持続させることかできる。ここで放電電力(パワー)は
、カス圧力が当初の値に安定するまでの間は入射波の同
調をとりやすくする為放電持続可能な低いパワーになる
ようにしてアイドリング状態に保ち、ガス圧力が安定し
たら所定のエツチングパワーが所定時間かかるようにし
ておく、以上のようにして安定したスパッタエツチング
が連続的に可能になる。
第2図は実施例に用いるスパッタリング装置のスパッタ
エツチングの方法の一例をフローチャートで示したもの
である。ここではソフトで対応する方法を説明する。
即ち、スパッタエツチング時のガス圧力の設定値Aが、
A (4mTo r r (実際にはAは1〜4mTo
rrの間の適用な値)の場合、電圧印加後数秒(ここで
は5秒)はガス圧力をAより高い値B(実際にはBは4
〜8mTo rrの間の適当な値)保ち、以降はガス圧
力を設定値Aにもどす。
このとき放電電力は、ガス圧力が設定値Aにほぼもどる
まで(ここでは10秒間)、放電持続可能な低いパワー
(ここでは50W)に保ち、それ以降は設定パワーに上
がり、設定時間だけエツチングが行なわれる。一方、A
≧4mTorrの場合は、ガス圧力は当初から設定値の
まま従来技術と同様にスパッタエツチングが行なわれる
。ここでスパッタリング装置のエツチング室の構造、電
極板の材質・構造等により安定して放電が持続できるガ
ス圧力が異なってくる為、ガス圧力の境界値(ここでは
4 m T o r r )はスパッタリング装置の種
類により適切な値に設定する必要がある。
第3図には実施例におけるスパッタエツチング開始時の
ガス圧力の変化の様子の一例を示した。
電圧圧力印加後、瞬間的に圧力が8mTorr程度まで
上がるが、放電開始時にはアイドリング設定値までもど
っているので全く問題ない。また、ガス圧力のアイドリ
ング設定値Bからエツチング設定値Aまでガス圧力は徐
々に下がるので、放電は安定的に持続できる。
第1図(c)に示したように、スパッタエッチングによ
りスルーホール部のアルミニウム酸化物18等を除去す
るが、このとき同時に層間絶縁膜の表面層やスルーホー
ル側壁部から絶縁膜分子や水あるいは酸素が解離して、
スルーホール部のアルミニウム表面に再付養したり、再
結合したりする。しかし上述したように、エツチング時
のガス圧力を低くしているので、これら−度解離した分
子または原子がガス分子に衝突してスルーホール部のア
ルミニウム表面に到達する確率を小さくすることができ
、従ってこれらによる再付着物19を減少させることが
できる。このスパッタエツチング終了後、同一真空中で
アルゴン等の不活性ガスを数mTorrの圧力下で放電
させ、二層目の配線金属膜(ここではアルミニウム膜)
とスパッタリングにより所定の膜厚被着する。なお有機
シリコン化合物15から水分等のガス出しを行なう為、
あらかじめ同一真空中で適当な基板加熱を行なうとよい
このようにしてスパッタエツチング時にスルーホール部
の一層目アルミニウム配線13上に生じるアルミニウム
酸化物やシリコン酸化物等の再1寸着物1つを低減させ
る二とができ、この結果スルーホール部で安定したオー
ミックコンタクトを得ることができる。その後フォトリ
ソグラフィー工程を通して二層目アルミニウム配線20
を形成する。
さて、本発明による効果が最も詔著に現われるのは、シ
リコンポリイミド等の多量に水分を含む有機シリコン化
合物を層間絶縁膜に用いた場合、特に他の絶縁膜と併用
するときはこれを一番上層に用いた場合である。この実
施例について引き続き説明する。
第1図(d)に示すように、二層目アルミニウム配線2
0の上に、プラズマ化学気相成長法により低温の酸化窒
化シリコン膜21を形成した後、シリコンポリイミド等
の厚膜化できる有機シリコン化合物膜22を塗布して形
成し、熱処理して平坦化を行ない層間絶縁膜とする。こ
こで低温の酸化窒化シリコン膜21は、プラズマ化学気
相成長法による低温の窒化シリコン膜や同法もしくはバ
イアススパ・ツタリング法による低温の酸化シリコン膜
でもよい。
次に第1図(e)に示すように、フォトリソグラフィー
工程を通して層間絶縁膜にスルーホール23を開口する
。ここでも異方性エツチングと等方性エツチングを併用
して開口した例を示しである。二層目アルミニウム配線
20の表面は大気中の酸素と反応してアルミニウム酸化
物24になっている。
次に第1図(f>に示すように、熱処理を行ない、シリ
コンポリイミド等の有機シリコン化合物膜22中に含ま
れる水分等のガス出しをする。この後同一真空中でスパ
ッタエツチング後、三層目の配線金属膜(ここではチタ
ン・白金膜25)を所定の膜厚被着する。スパッタエツ
チングは前述した方法と全く同様にして行なわれる6但
しこの場合はスパッタエツチングの前に同一真空中で基
板加熱を行ない、有機シリコ化合物膜22がら水分等の
ガス出しを十分性なう必要がある。前述したスパッタエ
ツチングによりスルーホール部のアルミニウム酸化@ 
24等を除去し、同時に層間絶縁膜の表面層やスルーホ
ール側壁部から解離する絶縁膜分子や水、あるいは酸素
による再付着物26を減少させることができる。
第4図はこの場合のスルーホール抵抗とスパッタエツチ
ング時のガス圧力の相関を示したデータの一例である。
ガス圧力が1〜4mTo r rでは安定しなオーミッ
クコンタクトが得られている。
このようにシリコンポリイミド等の有機シリコン化合物
を層間絶縁膜に用いた場合は、特にそれから放出される
水分等のガスが多い為、スパッタエツチングを低い圧力
で行なう効果が大きい。
この後熱処理を行ない、スルーホール部でのオーミック
コンタクトを安定させる。そして、例えばメツキ法によ
り、チタン・白金膜25の上に金膜27を形成し、これ
をマスクとして反応性イオンエツチングあるいはイオン
ミリングを行ない、三層目チタン・白金・金配線28を
形成する。
以上のようにしてスパッタエツチング時のスルーホール
部への再付着物(アルミニウム酸化物やシリコン酸化物
等)を減少させることができ、スルーホール部でのオー
ミックコンタクトが良好で信頼性の高い多層配線を安定
して形成することができる。
〔発明の効果〕
以上説明したように本発明では、層間絶縁膜上に配線金
属膜をスパッタリングする際、スパッタエツチングの放
電開始時のガス圧力をエツチング時のガス圧力より高く
して放電を容易にし、しかもエツチングを比較的低圧力
で行なうことにより、スルーホール部でのスパッタエツ
チングの再付着物を減少させることができる。この結果
スルーホール部でのオーミックコンタクトが良好な多層
配線を安定して形成できるため、半導体・集積回路の歩
留及び信頼性を向上させることができる。
【図面の簡単な説明】
第1図は本発明の一実施例を説明するための半導体チッ
プの断面図、第2図及び第3図は本発明の実施例に用い
るスパッタリング装置のスパッタエツチングの方法を示
すフローチャート図及びスパッタエツチング時のガス圧
力と時間との関係を示す図、第4図はスパッタエツチン
グガス圧力とスルーホール抵抗との関係を示す図である
。 11・・・シリコン基板、12・・・酸化シリコン膜、
13・・・−層目アルミニウム配線、14.16・・・
酸化シリコン膜、15・・・有機シリコン化合物腰、2
1・・・酸化窒化シリコン膜、22・・・有機シリコン
化合物膜、17.23・・・スルーホール、18゜24
・・・アルミニウム酸化膜、20・・・二層目アルミニ
ウム配線、19.26・・・再付着物、25・・・チタ
ン・白金膜、27・・・金膜、28・・・三層目チタン
・白金・金配線。

Claims (1)

  1. 【特許請求の範囲】 1、半導体基板上に形成された下層配線上に層間絶縁膜
    を形成する工程と、この層間絶縁膜にスルーホールを形
    成したのちスパッタエッチングを行う工程と、スパッタ
    エッチング後同一装置を用いスパッタリング法により上
    層配線膜を形成する工程とを有する半導体集積回路の製
    造方法において、前記スパッタエッチングを行なう際に
    エッチング室に導入した気体の放電開始時の圧力をスパ
    ッタエッチング時の圧力より高くすることを特徴とする
    半導体集積回路の製造方法。 2、スパッタエッチングを行う際の圧力は1〜4mTo
    rrである請求項1記載の半導体集積回路の製造方法。
JP25446390A 1990-09-25 1990-09-25 半導体集積回路の製造方法 Pending JPH04132221A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25446390A JPH04132221A (ja) 1990-09-25 1990-09-25 半導体集積回路の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25446390A JPH04132221A (ja) 1990-09-25 1990-09-25 半導体集積回路の製造方法

Publications (1)

Publication Number Publication Date
JPH04132221A true JPH04132221A (ja) 1992-05-06

Family

ID=17265378

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25446390A Pending JPH04132221A (ja) 1990-09-25 1990-09-25 半導体集積回路の製造方法

Country Status (1)

Country Link
JP (1) JPH04132221A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007294279A (ja) * 2006-04-26 2007-11-08 Matsushita Electric Ind Co Ltd プラズマ処理装置およびプラズマ処理方法
JP2009260376A (ja) * 2009-07-29 2009-11-05 Panasonic Corp プラズマドーピング方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6332932A (ja) * 1986-03-28 1988-02-12 Toshiba Corp ドライエツチング方法
JPS6373524A (ja) * 1986-09-16 1988-04-04 Matsushita Electronics Corp プラズマ処理方法
JPS6490534A (en) * 1987-10-01 1989-04-07 Matsushita Electric Ind Co Ltd Plasma reactor
JPH01218024A (ja) * 1988-02-26 1989-08-31 Matsushita Electric Ind Co Ltd ドライエッチング装置
JPH02139932A (ja) * 1988-11-21 1990-05-29 Toshiba Corp 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6332932A (ja) * 1986-03-28 1988-02-12 Toshiba Corp ドライエツチング方法
JPS6373524A (ja) * 1986-09-16 1988-04-04 Matsushita Electronics Corp プラズマ処理方法
JPS6490534A (en) * 1987-10-01 1989-04-07 Matsushita Electric Ind Co Ltd Plasma reactor
JPH01218024A (ja) * 1988-02-26 1989-08-31 Matsushita Electric Ind Co Ltd ドライエッチング装置
JPH02139932A (ja) * 1988-11-21 1990-05-29 Toshiba Corp 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007294279A (ja) * 2006-04-26 2007-11-08 Matsushita Electric Ind Co Ltd プラズマ処理装置およびプラズマ処理方法
JP2009260376A (ja) * 2009-07-29 2009-11-05 Panasonic Corp プラズマドーピング方法
JP4640521B2 (ja) * 2009-07-29 2011-03-02 パナソニック株式会社 プラズマドーピング方法

Similar Documents

Publication Publication Date Title
US4818334A (en) Method of etching a layer including polysilicon
US6607986B2 (en) Dry etching method and semiconductor device manufacturing method
US5792672A (en) Photoresist strip method
US6136691A (en) In situ plasma clean for tungsten etching back
JP2891952B2 (ja) 半導体装置の製造方法
JPH10326830A (ja) 半導体装置の製造方法
KR100220933B1 (ko) 반도체 소자의 금속배선 형성방법
JPH04132221A (ja) 半導体集積回路の製造方法
JPH1041389A (ja) 半導体装置の製造方法
JPH09172079A (ja) 半導体装置およびその製造方法
JPH01100946A (ja) 半導体装置の製造方法
JP2000164569A (ja) 半導体装置の製造方法
JP2842405B2 (ja) 半導体装置の製造方法
JPS61214538A (ja) 配線構造体の製造方法
JPH07297281A (ja) 接続孔の製造方法
JP2002158213A (ja) 半導体装置の製造方法
JPH0547720A (ja) 自然酸化膜の除去方法
KR100585082B1 (ko) 반도체 장치의 콘택홀 형성방법
US6156650A (en) Method of releasing gas trapped during deposition
JPH1022379A (ja) 半導体装置の製造方法
JPH05217965A (ja) 半導体装置の製造方法
JP2001110895A (ja) 金属配線の形成方法
JPH05109673A (ja) 半導体装置の製造方法
JP3592209B2 (ja) 半導体装置の製造方法
JP2991388B2 (ja) 半導体装置の製造方法