JP2891952B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2891952B2
JP2891952B2 JP8336670A JP33667096A JP2891952B2 JP 2891952 B2 JP2891952 B2 JP 2891952B2 JP 8336670 A JP8336670 A JP 8336670A JP 33667096 A JP33667096 A JP 33667096A JP 2891952 B2 JP2891952 B2 JP 2891952B2
Authority
JP
Japan
Prior art keywords
dry etching
etching
gas
metal film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8336670A
Other languages
English (en)
Other versions
JPH10178014A (ja
Inventor
西 優 葛
利 康 小野田
田 丈 二 福
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHIBAURA MEKATORONIKUSU KK
Original Assignee
SHIBAURA MEKATORONIKUSU KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHIBAURA MEKATORONIKUSU KK filed Critical SHIBAURA MEKATORONIKUSU KK
Priority to JP8336670A priority Critical patent/JP2891952B2/ja
Publication of JPH10178014A publication Critical patent/JPH10178014A/ja
Application granted granted Critical
Publication of JP2891952B2 publication Critical patent/JP2891952B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に係り、特に半導体基板の層間絶縁膜に穿孔された
電極用の接続孔にタングステンなどの金属膜を埋設する
半導体装置の製造方法に関する。
【0002】
【従来の技術】半導体装置は、集積度の向上に伴い回路
線幅が益々微細化している。このため、電極コンタクト
・ホール、すなわち電極接続孔も小径化し、配線層の充
分なカバレイジを得るためにタングステンが電極接続孔
に埋設される。このタングステンの埋設は一般に以下の
ように行われる。すなわち、半導体基板の層間絶縁膜に
電極接続孔をドライエッチングによって形成して、その
後にバリアメタル膜としてチタン膜及びチタン化合物膜
をスパッタリングで成膜し、更にCVD法によって半導
体基板の全面にタングステン膜を成膜して電極接続孔に
タングステン膜を埋込み、その後に電極接続孔以外の領
域のタングステン膜をエッチングによって除去する。
【0003】このようなバリアメタル膜上のタングステ
ンの除去は、バリアメタル膜上にタングステン残渣が残
存しないように行う必要があり、このためにオーバーエ
ッチングが行われている。
【0004】
【発明が解決しようとする課題】ところが、上述した従
来の半導体装置の製造方法は、オーバーエッチングによ
ってタングステン残渣を全て除去しようとすると、しば
しば電極接続孔のタングステン膜を掘り過ぎてしまうと
いった問題がある。これを詳述すると、一般にタングス
テン膜のエッチングは、半導体装置の生産のスループッ
トを高めるために出来るだけ高速で行われる。この高速
エッチングによってタングステン残渣を全て除去するよ
うにオーバーエッチングを行うと、電極接続孔のタング
ステン膜を掘り過ぎてしまう。
【0005】なお、特開平7−221178号公報は、
反応性イオンエッチング処理において、最初にフッ素系
のガスと酸素ガスとの混合ガスを用いてタングステン膜
について第1のエッチングを行い、その後に、フッ素系
のガスと窒素ガスとの混合ガスを用いてタングステン残
渣を除去するオーバーエッチングを行う半導体装置の製
造方法を開示している。このようにエッチング処理を2
段階に別けて行うことによって、電極接続孔のタングス
テン膜を掘り過ぎないようにしながらタングステン残渣
を全て除去する。
【0006】しかしながら、上述した特開平7−221
178号公報は、反応性イオンエッチング処理によって
タングステン残渣を除去することができる半導体装置の
製造方法を開示するものであって、ケミカルドライエッ
チング処理によってタングステン残渣を除去する方法に
ついてはなんら開示していない。
【0007】そこで、本発明の目的は、ケミカルドライ
エッチングによって、半導体装置の製造のスループット
の低下を避けると共に電極接続孔の金属膜を掘り過ぎな
いようにしながら金属膜の残渣を実質的に全て除去する
ことができる半導体装置の製造方法を提供することであ
る。
【0008】
【課題を解決するための手段】この目的を達成するため
に請求項1に記載された発明は、半導体基板の層間絶縁
膜に電極用の接続孔を穿孔する工程と、上記電極用の接
続孔と上記層間絶縁膜との上にバリヤメタル膜を形成す
る工程と、上記電極用の接続孔を埋めるように上記電極
用の接続孔及び上記バリヤメタル膜の上に金属膜を形成
する工程と、ケミカルドライエッチングによって上記電
極用の接続孔以外の領域の上記金属膜を除去する工程と
を具備する半導体装置の製造方法において、上記ケミカ
ルドライエッチング工程は、フッ素原子を含むガスと塩
素原子を含むガスと酸素ガスとを混合した第1の反応性
ガスを用いた第1のドライエッチングと、上記第1のド
ライエッチングの後に行われ、フッ素原子を含むガスと
酸素ガスとを混合した第2の反応性ガスを用いた第2の
ドライエッチングとを含み、上記第2のドライエッチン
グは上記第1のドライエッチングよりも低いパワーで行
われ、上記第2の反応性ガスは上記フッ素原子を含むガ
スと上記酸素ガスとの比が1:(1.5〜10)である
ことを特徴とするものである。
【0009】第1のエッチングはフッ素原子を含むガス
と塩素原子を含むガスと酸素ガスとを混合した第1の反
応性ガスを用いて比較的高速度で行われ、従って、比較
的短時間でバリヤメタル膜上の金属膜のエッチング除去
が行われる。第2のエッチングはフッ素原子を含むガス
と酸素ガスとを混合した第2の反応性ガスを用いて行わ
れ、第1のエッチングよりも低いパワーであるため、比
較的低速度のエッチングによって第1のエッチングの際
に残存した金属膜残渣を除去する。
【0010】第1のエッチングは比較的高速度であるた
め半導体装置の製造のスループットの低下を回避する。
第2のエッチングは比較的低速度であるためその終了時
点の制御を比較的容易に行うことができ、従って、電極
接続孔の金属膜を掘り過ぎないようにしながら金属膜の
残渣を実質的に全て除去することができる。請求項2に
記載された発明は、請求項1に記載の半導体装置の製造
方法において、上記フッ素原子を含むガスはCFとC
とCとNFとSFとから選択されたい
ずれかであり、上記塩素原子を含むガスはClである
ことを特徴とするものである。
【0011】フッ素原子を含むガスとしては、種々の組
成のガスを使用することができるが、CFとC
とCとNFとSFが好ましい。請求項3に記
載された発明は、請求項2に記載の半導体装置の製造方
法において、上記第1及び第2のドライエッチングは放
電分離型のマイクロ波励起プラズマ方式ドライエッチン
グであり、上記第2のドライエッチングのマイクロ波パ
ワーは上記第1のドライエッチングのマイクロ波パワー
の約1/2以下であることを特徴とするものである。
【0012】第2のドライエッチングのマイクロ波パワ
ーを第1のドライエッチングのマイクロ波パワーの約1
/2以下に選定することによって、第2のドライエッチ
ングは第1のドライエッチングに比べて充分に低速にす
ることができる。請求項4に記載された発明は、請求項
2に記載の半導体装置の製造方法において、上記ケミカ
ルドライエッチング工程は、上記金属膜を上記バリヤメ
タル膜に対して選択比が100以上で選択的にエッチン
グすることを特徴とするものである。
【0013】第1の反応性ガス及び第2の反応性ガスの
使用によって、金属膜をバリヤメタル膜に対して選択比
が100以上で選択的にエッチングすることができる。
請求項5に記載された発明は、請求項4に記載の半導体
装置の製造方法において、上記第1及び第2のドライエ
ッチングは約40℃以下の温度で行われることを特徴と
するものである。上述の選択比を100以上とするため
には、温度を約40℃以下に選定することが望ましい。
【0014】
【発明の実施の形態】以下に本発明による半導体装置の
製造方法の実施例を図1乃至図4を参照して説明する。
図1は、本発明による半導体装置の製造方法の第1の実
施例を実施するために適した放電分離型のマイクロ波励
起ドライエッチング装置を示したものである。真空容器
1のエッチング室2内には、被処理物Wを載置する載置
台3が設置されている。この載置台3は温度調節機構を
有し、載置された被処理物Wの加熱温度を制御可能であ
る。真空容器1の上壁にはガス導入管4が連通し、この
ガス導入管4には放電管5が接続されている。この放電
管5にはそのガス導入口6から反応性ガスが導入され
る。放電管5にはマイクロ波導波管7が接続され、この
マイクロ波導波管7は放電管5にマイクロ波を印加し
て、放電管5内にプラズマを発生させる。また、真空容
器1の下壁には排気管8が接続されている。
【0015】次に、載置台3に載置された被処理物Wの
構造について説明する。被処理物Wは、図2に示したよ
うにシリコン基板9と、この上に積層されたシリコン酸
化膜からなる層間絶縁膜10と、この層間絶縁膜10に
穿孔された電極接続孔11と、この電極接続孔11内及
び層間絶縁膜10の表面に形成されたバリヤメタル膜と
して機能するチタン膜12及び窒化チタン膜13と、電
極接続孔11を埋めるようにシリコン基板9の全面に積
層されたタングステン膜14とから構成される。なお、
このタングステン膜14はタングステン合金膜やその他
の金属膜を使用することもできる。
【0016】なお、電極接続孔11は、層間絶縁膜10
にレジストを塗布しそれをパターニングした後に、ドラ
イエッチングを行うことによって穿孔される。また、チ
タン膜12及び窒化チタン膜13はスパッタリングによ
って成膜され、タングステン膜14はCVD(化学気相
成長)法によって成膜される。
【0017】図2に示した構成の被処理物Wが図1の載
置台3に載置されると、第1のエッチング処理が行われ
る。この第1のエッチング処理では、被処理物Wは載置
台3に内蔵された温度調節機構によって約25℃に加熱
され、エッチング室2の圧力は30Paに選定され、マ
イクロ波パワーは700Wに選定されている。この状態
で、CFガスとClガスとOガスとを混合した第
1の反応性ガスがガス導入口6から放電管5に導入され
ると共に、700Wパワーのマイクロ波がマイクロ波導
波管7から放電管5に印加されてプラズマを発生させ
る。放電管5に導入された第1の反応性ガスは、プラズ
マによって活性化されてエッチング室2に流入し、載置
台3に載置された被処理物Wのタングステン膜14をエ
ッチングして、排気管8から排出される。
【0018】この第1のエッチング処理は比較的高速度
で被処理物Wのタングステン膜14をエッチングし、こ
れによって図3に示したように電極接続孔12以外の領
域のタングステン膜14は僅かなタングステン残渣15
を残して全て除去される。被処理物Wは、上述の第1の
エッチング処理を受けた後に、第2のエッチング処理を
受ける。この第2のエッチング処理では、被処理物Wの
加熱温度及びエッチング室2の圧力が第1のエッチング
処理の場合と同一の約25℃及び30Paに夫々選定さ
れ、マイクロ波パワーが第1のエッチング処理の場合の
1/2以下の300Wに選定されている。この状態で、
CFガスとOガスとを混合した第2の反応性ガスが
ガス導入口6から放電管5に導入されると共に、300
Wパワーのマイクロ波がマイクロ波導波管7から放電管
5に印加されてプラズマを発生させる。放電管5に導入
された第2の反応性ガスは、プラズマによって活性化さ
れてエッチング室2に流入し、載置台3に載置された被
処理物Wのタングステン膜の残渣15をエッチングし
て、排気管8から排出される。なお、第2の反応性ガス
は、CFガスとOガスとの比が1:(1.5〜1
0)に選定されている。この範囲に選定した理由はエッ
チング速度を低速に抑えることが主目的である。全反応
性ガスに対する酸素ガスの比率を50%以上にした方が
エッチング速度を低く抑えられるからである。
【0019】この第2のエッチング処理は、第1のエッ
チング処理に比べて除去すべきタングステン膜、即ちタ
ングステン残渣15が極めて少ないため、第1のエッチ
ング処理に比べてマイクロ波パワーを充分に低減するこ
とができ、エッチング処理速度を充分に下げることがで
きる。従って、電極接続孔11に埋設されたタングステ
ン膜14を殆ど掘り下げることなく、窒化チタン膜13
上のタングステン膜14をほぼ完全に除去することがで
きる。
【0020】このように、第1のエッチングと第2のエ
ッチングとの組み合わせによって、全体のエッチング時
間の増大を引き起こすことなく、電極接続孔11に埋設
されたタングステン膜14の掘れ量dを極めて小さくな
るように制御することができる。また、被処理物Wの加
熱温度を25℃に選定したので、タングステン膜14を
窒化チタン膜13に対して選択比が100以上でエッチ
ングすることができる。
【0021】図4は上述の第1及び第2のエッチング処
理におけるエッチング時間とタングステン膜のエッチン
グ量(厚さ)との関係を示したもので、直線Aは第1の
エッチング処理の場合の関係を表し、直線Bは第1のエ
ッチング処理の場合の関係を表し、ハッチングした領域
はタングステン残渣が残り易い範囲を表している。直線
Aと直線Bとを比較すると分かるように、第1のエッチ
ング処理のエッチング速度は第2のエッチング処理のエ
ッチング速度よりも非常に大きい。従って、第1のエッ
チング処理を、僅かにタングステン残渣が残る程度で、
例えば図4のT付近で終了し、その後に第2のエッチン
グ処理を行うと、全体のエッチング時間をできるだけ短
縮しながら、図3のタングステン膜14の掘れ量dを極
めて小さく抑えることができる。特に、第2のエッチン
グ処理は比較的低速度で行われるため、その終了時点を
高精度に制御することができる。
【0022】上述の実施例では、第1及び第2の反応性
ガスはフッ素原子を含むガスとしてCFガスを使用し
たが、しかしながら、CFガスの他に、CとC
とNFとSFなどを使用することもできる。
また、塩素原子を含むガスもCl以外のガスを使用す
ることもできる。また、タングステン膜14を窒化チタ
ン膜13に対して選択比100以上でエッチングするた
めには、上述の実施例では被処理物Wの加熱温度を25
℃としたが、約40℃以下の温度であれば、同様の効果
を得ることができる。
【0023】更に、実施例は放電分離型のマイクロ波励
起プラズマ方式ケミカルドライエッチング方法を使用し
たが、自己バイアス効果の少ないECRやICP等のド
ライエッチング方法も使用することができる。
【0024】
【発明の効果】以上の説明から明らかなように本発明に
よれば、第1のエッチングは比較的高速度であるため半
導体装置の製造のスループットの低下を回避することが
できると共に、第2のエッチングは比較的低速度である
ためその終了時点の制御を比較的容易に行うことがで
き、従って、電極接続孔の金属膜を掘り過ぎないように
しながら金属膜の残渣を実質的に全て除去することがで
きる。
【図面の簡単な説明】
【図1】本発明による半導体装置の製造方法の実施例に
使用される放電分離型のマイクロ波励起プラズマ方式ケ
ミカルドライエッチング装置を示した概略図。
【図2】タングステン膜のエッチング前の被処理物を示
した断面図。
【図3】タングステン膜の残渣が残った被処理物を示し
た断面図。
【図4】第1及び第2のエッチング処理についてエッチ
ング時間とエッチング量との関係を示したグラフ。
【符号の説明】
9 半導体基板 10 層間絶縁膜 11 電極接続孔 12 、13 バリアメタル膜 12 チタン膜 13 窒化チタン膜 14 金属膜(タングステン膜)
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 21/28 - 21/288 H01L 21/3205 - 21/3213 H01L 21/768 H01L 21/302 H01L 21/3065

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】半導体基板の層間絶縁膜に電極用の接続孔
    を穿孔する工程と、上記電極用の接続孔と上記層間絶縁
    膜との上にバリヤメタル膜を形成する工程と、上記電極
    用の接続孔を埋めるように上記電極用の接続孔及び上記
    バリヤメタル膜の上に金属膜を形成する工程と、ケミカ
    ルドライエッチングによって上記電極用の接続孔以外の
    領域の上記金属膜を除去する工程とを具備する半導体装
    置の製造方法において、上記ケミカルドライエッチング
    工程は、フッ素原子を含むガスと塩素原子を含むガスと
    酸素ガスとを混合した第1の反応性ガスを用いた第1の
    ドライエッチングと、上記第1のドライエッチングの後
    に行われ、フッ素原子を含むガスと酸素ガスとを混合し
    た第2の反応性ガスを用いた第2のドライエッチングと
    を含み、上記第2のドライエッチングは上記第1のドラ
    イエッチングよりも低いパワーで行われ、上記第2の反
    応性ガスは上記フッ素原子を含むガスと上記酸素ガスと
    の比が1:(1.5〜10)であることを特徴とする半
    導体装置の製造方法。
  2. 【請求項2】上記フッ素原子を含むガスはCFとC
    とCとNFとSFとから選択されたいず
    れかであり、上記塩素原子を含むガスはClであるこ
    とを特徴とする請求項2に記載の半導体装置の製造方
    法。
  3. 【請求項3】上記第1及び第2のドライエッチングは放
    電分離型のマイクロ波励起プラズマ方式ドライエッチン
    グであり、上記第2のドライエッチングのマイクロ波パ
    ワーは上記第1のドライエッチングのマイクロ波パワー
    の約1/2以下であることを特徴とする請求項2に記載
    の半導体装置の製造方法。
  4. 【請求項4】上記ケミカルドライエッチング工程は、上
    記金属膜を上記バリヤメタル膜に対して選択比が100
    以上で選択的にエッチングすることを特徴とする請求項
    2に記載の半導体装置の製造方法。
  5. 【請求項5】上記第1及び第2のドライエッチングは約
    40℃以下の温度で行われることを特徴とする請求項4
    に記載の半導体装置の製造方法。
JP8336670A 1996-12-17 1996-12-17 半導体装置の製造方法 Expired - Fee Related JP2891952B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8336670A JP2891952B2 (ja) 1996-12-17 1996-12-17 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8336670A JP2891952B2 (ja) 1996-12-17 1996-12-17 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH10178014A JPH10178014A (ja) 1998-06-30
JP2891952B2 true JP2891952B2 (ja) 1999-05-17

Family

ID=18301591

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8336670A Expired - Fee Related JP2891952B2 (ja) 1996-12-17 1996-12-17 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2891952B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8129270B1 (en) 2008-12-10 2012-03-06 Novellus Systems, Inc. Method for depositing tungsten film having low resistivity, low roughness and high reflectivity
US9548228B2 (en) 2009-08-04 2017-01-17 Lam Research Corporation Void free tungsten fill in different sized features
US8119527B1 (en) * 2009-08-04 2012-02-21 Novellus Systems, Inc. Depositing tungsten into high aspect ratio features
US9034768B2 (en) 2010-07-09 2015-05-19 Novellus Systems, Inc. Depositing tungsten into high aspect ratio features
US10256142B2 (en) 2009-08-04 2019-04-09 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
JP5713808B2 (ja) 2010-07-09 2015-05-07 東京エレクトロン株式会社 プラズマ処理方法及び半導体装置の製造方法
CN113862634A (zh) 2012-03-27 2021-12-31 诺发系统公司 钨特征填充
US9082826B2 (en) 2013-05-24 2015-07-14 Lam Research Corporation Methods and apparatuses for void-free tungsten fill in three-dimensional semiconductor features
US9972504B2 (en) 2015-08-07 2018-05-15 Lam Research Corporation Atomic layer etching of tungsten for enhanced tungsten deposition fill
US9978610B2 (en) 2015-08-21 2018-05-22 Lam Research Corporation Pulsing RF power in etch process to enhance tungsten gapfill performance
US10566211B2 (en) 2016-08-30 2020-02-18 Lam Research Corporation Continuous and pulsed RF plasma for etching metals

Also Published As

Publication number Publication date
JPH10178014A (ja) 1998-06-30

Similar Documents

Publication Publication Date Title
JP3210359B2 (ja) ドライエッチング方法
JP2003506866A (ja) エッチングプロセス用側壁ポリマー形成ガス添加物
US6383942B1 (en) Dry etching method
KR100493486B1 (ko) 개선된 전도층 엣칭방법 및 장치
JP2891952B2 (ja) 半導体装置の製造方法
JP3318801B2 (ja) ドライエッチング方法
JP2991177B2 (ja) 半導体装置の製造方法
US6277736B1 (en) Method for forming gate
US6756314B2 (en) Method for etching a hard mask layer and a metal layer
US6740598B2 (en) Wiring layer dry etching method and semiconductor device manufacturing method
US6057230A (en) Dry etching procedure and recipe for patterning of thin film copper layers
JP2727966B2 (ja) 半導体装置の製造方法
JPH07202189A (ja) 半導体装置の製造方法
JP2000164571A (ja) コンタクトホール形成方法およびプラズマエッチング方法
JP3324466B2 (ja) 金属配線のドライエッチング方法
JP3191344B2 (ja) 銅膜のエッチング方法
JP3238563B2 (ja) 半導体装置の製造方法
JPH04350939A (ja) 銅配線の形成方法
JPH10177997A (ja) Barcおよび窒化物のその場エッチングプロセス
JP2001077193A (ja) コンタクトの形成方法
JP3440599B2 (ja) ビアホール形成方法
JPH07263426A (ja) 積層配線のドライエッチング方法
JPH11135481A (ja) エッチング方法
JPH08339987A (ja) 配線形成方法
JP3877461B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080226

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090226

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090226

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100226

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100226

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110226

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120226

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120226

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130226

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees