JP2001077193A - コンタクトの形成方法 - Google Patents

コンタクトの形成方法

Info

Publication number
JP2001077193A
JP2001077193A JP24609099A JP24609099A JP2001077193A JP 2001077193 A JP2001077193 A JP 2001077193A JP 24609099 A JP24609099 A JP 24609099A JP 24609099 A JP24609099 A JP 24609099A JP 2001077193 A JP2001077193 A JP 2001077193A
Authority
JP
Japan
Prior art keywords
titanium
contact
tungsten
contact hole
barrier metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24609099A
Other languages
English (en)
Inventor
Shinki Taguchi
真貴 田口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp, Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electronics Corp
Priority to JP24609099A priority Critical patent/JP2001077193A/ja
Publication of JP2001077193A publication Critical patent/JP2001077193A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 タングステンプラグを形成したコンタクトに
おいて、コンタクト抵抗を劣化させない製造方法を提供
する。 【解決手段】 コンタクトホール5を形成したSi基板
1に、チタンまたはチタン化合物からなるバリアメタル
6を形成し、コンタクトホール内部を埋めるようにタン
グステン7を堆積し、エッチバックしてタングステンを
埋め込む。この時、エッチングガスに含まれるフッ素が
バリヤメタルと反応しチタンフッ化物ができるが、これ
が大気中の水分と反応して異物を生じるのを防止するた
めにO 2プラズマ処理すると、チタンの酸化膜10が形
成される。次にチタンの酸化膜10を逆スパッタして除
去し、第2アルミニウム配線12を形成する。このよう
にチタンの酸化膜10を除去するのでコンタクト抵抗が
上昇せず信頼性の高いコンタクトが形成できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置のコン
タクトの形成方法、特にタングステンプラグを用いたコ
ンタクトおよびコンタクトホールの形成方法に関するも
のである。
【0002】
【従来の技術】近年、半導体装置の素子パターンの微細
化に伴い、絶縁膜の厚さはあまり変わらないが、横方向
の寸法は小さくなるのでコンタクトの高アスペクト化が
進み、タングステンプラグ等を用いた埋め込み技術が広
く用いられている。
【0003】図3は、従来の一般的なタングステンプラ
グ形成工程を示した半導体装置の断面概略図である。図
3において、1はSi基板、2はSi基板1上に形成さ
れた第1層間絶縁膜、3は第1層間絶縁膜2上に形成さ
れた第1アルミニウム配線、4は第1アルミニウム配線
3上の第2層間絶縁膜、5は第1アルミニウム配線3と
上層の第2アルミニウム配線14とをつなぐコンタクト
ホール、6はバリアメタル、7はタングステン、8はタ
ングステンプラグ、9は、タングステン7をエッチバッ
クする際、オーバーエッチ中にエッチングガスとバリア
メタル6が反応してできたTixy等の反応生成物、1
3は反応生成物9と大気中の水分が反応し、発生したT
xyの異物、14は第2アルミニウム配線である。
【0004】まず、図3(a)に示すようなコンタクトホ
ール5を形成した基板に図3(b)に示すバリアメタル6
としてチタンおよび窒化チタンをそれぞれ50ないし1
00nmの膜厚にスパッタリング形成する。さらにタン
グステン7をCVDにより約400nm堆積する。
【0005】次に図3(c)に示すように全面エッチバッ
クを行い、コンタクトホール5を埋め込んだタングステ
ン7のみを残した状態でエッチングを停止することによ
ってタングステンプラグ8が形成される。エッチバック
は例えば、SF6=100sccm、圧力300mTo
rr、13.56MHzの高周波電力2W/cm2の条
件で30%オーバーエッチングし、タングステン7のみ
エッチングし、バリアメタル6はエッチングしない。こ
のオーバーエッチング時にバリアメタル6とエッチング
ガスから供給されるフッ素(F)が反応し、バリアメタル
6上に付着し、Tixy等の反応生成物9を形成する。
この状態で大気中に放置すると、図3(d)に示すように
大気中の水分と反応生成物9とが反応、凝集し、最終的
にTixyの異物13に変化し、これが核となって図3
(e)に示す第2アルミニウム配線14の形成時にパター
ン不良を引き起こし、歩留まり低下の要因となる。
【0006】これを防止するために発明者らは、エッチ
バック直後に酸素(O2)を含むプラズマ処理(以下、O2
プラズマ処理という)を施し表面に酸化膜層を形成する
方法を見出し、特許出願(特願平10−136897
号)した。
【0007】図4は、タングステンエッチバック後の異
物13の発生を抑制するためにO2プラズマ処理工程を
追加した半導体装置の製造工程の断面概略図である。図
4において、工程(a)から(c)までの1〜9は図3
の工程(a)から(c)までと同様の構成要素である。
工程(d)における10はTixy等反応生成物9をO
2プラズマ処理して形成された酸化膜、11は主にチタ
ンからなる酸化膜、15は第2アルミニウム配線であ
る。
【0008】この方法において歩留低下を引き起こす異
物13の発生を防ぐために、図4に示すようにタングス
テンエッチバック処理で発生する反応生成物9に対し
て、タングステンエッチバックと同一チャンバーでO2
プラズマ処理を行う。そうすることで反応生成物9を酸
化し、大気中の水分と反応してできる異物13の発生を
抑制している。その結果、異物13による第2アルミニ
ウム配線15の形成時のパターン不良を防止でき、歩留
まり低下を防ぐ事ができる。
【0009】
【発明が解決しようとする課題】しかしながら前記タン
グステンエッチバック後にO2プラズマ処理を行う方法
は、タングステンプラグ8の表面にもTixy等の反応
生成物9が酸化されて生じた主にチタンを主成分とする
酸化膜11が実際には堆積される。タングステンをエッ
チバックした後の表面はコンタクトホール5の領域にお
いてはタングステンが露出しており、エッチングガスに
よってWFが生成されるが、WFはガス状になりやす
く、ガスのままエッチングチャンバーから真空ポンプ側
に容易に排気されてしまうので、エッチバックされたタ
ングステン表面にはほとんど残留しない。これに対して
バリアメタル6とエッチングガスとが反応して生じるT
iFはガス状になりにくく、コンタクト領域にもTiF
反応性生物ができる。よってO 2プラズマ処理後はコン
タクト領域を含めて図4(c)の断面図に示すように全
面に反応生成物(チタン酸化物)9が生じるのである。
【0010】このためO2プラズマ処理に引き続き上層
の第2アルミニウム配線15を形成した場合、タングス
テンプラグ8と上層配線である第2アルミニウム配線1
5とのコンタクト抵抗が高くなる。今後、パターンの微
細化と半導体集積回路の動作の高速化が進行するなか
で、コンタクト抵抗の上昇は、デバイス特性の劣化をも
たらし、所定の特性を満足しない歩留まり低下の要因と
なる。
【0011】したがって本発明の目的はデバイス特性、
特にコンタクト抵抗を劣化させないタングステンプラグ
の形成方法を提供することにより、半導体製品の高い歩
留まりを確保することである。
【0012】
【課題を解決するための手段】本発明は上記問題を解決
し目的を達成するためにコンタクトホールを形成した基
板にチタンまたはチタン化合物を被着する工程と、コン
タクトホール内部を埋めるように高融点金属を堆積する
工程と、高融点金属をエッチングして、コンタクトホー
ル内部を除く部分の高融点金属を除去し、チタンまたは
チタン化合物を露出させる工程と、チタン又はチタン化
合物をO2プラズマ処理する工程と、O2プラズマ処理し
たチタン又はチタン化合物の表面層を除去する工程とを
含むものである。
【0013】前記O2プラズマ処理したチタン又はチタ
ン化合物の表面層を除去する工程は、具体的には逆スパ
ッタで行うことができる。
【0014】以上のようにO2プラズマ処理したチタン
又はチタン化合物の表面層を除去する工程を実施するこ
とによってO2プラズマ処理した後に生ずるチタン又は
チタン化合物の表面上の酸化物が除去されるから、コン
タクト抵抗を劣化させないコンタクトが得られる。
【0015】
【発明の実施の形態】以下、本発明の実施の形態を、図
面を参照しながら説明する。
【0016】図1は、本発明の実施の形態におけるコン
タクトの形成方法のタングステンプラグ形成工程を示す
半導体装置の製造工程の断面概略図である。図1におい
て、1〜9までは図4と同様の構成要素である。10
は、Tixy等反応生成物のO 2プラズマ処理により反
応生成物9が酸化されできた酸化膜、12はタングステ
ンプラグ8を形成後に形成した第2アルミニウム配線で
ある。
【0017】本発明の製造方法においては、図1(a)
〜(c)までのO2プラズマ処理を施したタングステン
プラグ8の形成までは従来と同様の手段である。上記O
2プラズマ処理は100%酸素でなくともよく、酸素を
含む混合ガスでもよい。エッチバックも従来と同様例え
ば、SF6=100sccm、圧力300mTorr、
13.56MHzの高周波2W/cmの条件で30%オ
ーバーエッチングし、タングステン7のみエッチング
し、バリアメタル6はエッチングしない。オーバーエッ
チング時にバリアメタル6とエッチングガスから供給さ
れるFが反応し、バリアメタル6上に付着し、反応生成
物9を形成する。
【0018】次にエッチバック後に連続で同一チャンバ
ーにてO2プラズマ処理を行う。O2プラズマ条件は例え
ばO2=100sccm、圧力30mTorr、高周波
100Wで10secである。このO2プラズマ処理に
より、図1(d)に示すように反応生成物9上が酸化さ
れ、10nm程度の酸化膜10が形成される。
【0019】ここで本発明の方法においては、図1
(f)に示すように酸化膜10に対して第2アルミニウ
ム配線12となるAl成長前に逆スパッタ処理を行う。
逆スパッタ条件は例えばAr=5sccm、圧力0.4
mTorr、高周波電力100Wで10secである。
この逆スパッタ処理により、O2プラズマ処理で形成さ
れた酸化膜10が図1(e)に示すように除去される。
その後にAl成長を行うことで、第2アルミニウム配線
12を形成させコンタクト抵抗の上昇を抑制することが
できる。しかし、逆スパッタ時間が長すぎた場合、酸化
膜10の下地であるバリアメタル6をも逆スパッタする
ため、第2アルミニウム配線12のマイグレーション信
頼性保持の役割を担っているバリヤメタルの膜厚が薄く
なり、配線の信頼性を悪化させ、歩留まり低下の要因と
なるので逆スパッタ条件は重要である。
【0020】図2は逆スパッタ時間と逆スパッタでエッ
チングされるスパッタ量膜厚の関係を示す。逆スパッタ
時間が7.5secで10nm程度の酸化膜は除去され
るが、20%の時間増しの10secにする事でウエハ
面内の酸化膜層を完全に除去する事ができる。
【0021】Al成長前のこの逆スパッタ処理は、アル
ミニウムスパッタ用チャンバーでも実施できるが、これ
とは独立した専用の逆スパッターチャンバーで行うこと
が望ましい。それは、もしAlのスパッタチャンバーで
逆スパッタ処理を施した場合、TiF系の汚染がチャン
バー内壁に付着し、それがスパッタ堆積するAl膜中に
取り込まれ、配線の特性が変化する恐れがあるからであ
る。
【0022】なお、以上のようなTi酸化膜反応生成物
を逆スパッタで除去する以外に、エッチバック工程後に
スピンエッチを行う事も可能である。酸化膜スピンエッ
チ条件はフッ酸系の溶液、代表的には20:1でフッ化
アンモニウム希釈したHF溶液を20℃に温調し20〜
50sec処理することで、同様の効果が得られる。
【0023】本実施の形態では、コンタクトの形成工程
について説明したが、基板とアルミニウム配線とのコン
タクト工程等のタングステンプラグ形成工程すべてにつ
いて同様の効果が得られることはいうまでもない。
【0024】
【発明の効果】以上説明したように、本発明の半導体装
置のコンタクトの形成方法によれば、タングステンエッ
チバックと同一チャンバーでのO2プラズマ処理終了
後、反応生成物であるTi酸化物を逆スパッタまたは希
釈HFによるエッチングを行うことでタングステンプラ
グ形成時のコンタクト抵抗の上昇を防ぎ、安定したデバ
イス特性を実現できる。
【図面の簡単な説明】
【図1】本発明の実施の形態におけるコンタクトの形成
方法のタングステンプラグ形成工程を示す半導体装置の
製造工程の断面概略図
【図2】逆スパッタ時間と逆スパッタ量膜厚の関係図
【図3】従来のタングステンプラグ形成工程を示す半導
体装置の製造工程の断面概略図
【図4】異物発生対策をしたO2プラズマ処理工程を追
加した半導体装置の製造工程の断面概略図
【符号の説明】
1 Si基板 2 第1層間絶縁膜 3 第1アルミニウム配線 4 第2層間絶縁膜 5 コンタクトホール 6 バリアメタル 7 タングステン 8 タングステンプラグ 9 Tixy等の反応生成物 10 O2プラズマ処理で形成した酸化膜 11 主にチタンからなる酸化膜 12,14,15 第2アルミニウム配線 13 Tixyの異物
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F004 AA16 BA04 BB13 BD05 CA01 DA18 DA23 DB10 DB13 EA27 EA38 EB02 FA08 5F033 HH08 JJ18 JJ19 JJ33 KK08 NN01 NN06 NN07 PP06 PP15 QQ12 QQ20 QQ31 QQ37 QQ53 QQ89 QQ91 QQ94 XX08

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 コンタクトホールを形成した基板にチタ
    ンまたはチタン化合物を被着する工程と、前記コンタク
    トホール内部を埋めるように高融点金属を堆積する工程
    と、前記高融点金属をエッチングして、前記コンタクト
    ホール内部を除く部分の前記高融点金属を除去し、前記
    チタンまたはチタン化合物を露出させる工程と、前記チ
    タン又はチタン化合物を少なくとも酸素を含むプラズマ
    処理する工程と、前記プラズマ処理したチタン又はチタ
    ン化合物の表面層を除去する工程とを含むことを特徴と
    するコンタクトの形成方法。
  2. 【請求項2】 前記プラズマ処理したチタン又はチタン
    化合物の表面層を除去する工程は、逆スパッタまたはフ
    ッ酸系の溶液を用いたエッチングによることを特徴とす
    る請求項1記載のコンタクトの形成方法。
JP24609099A 1999-08-31 1999-08-31 コンタクトの形成方法 Pending JP2001077193A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24609099A JP2001077193A (ja) 1999-08-31 1999-08-31 コンタクトの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24609099A JP2001077193A (ja) 1999-08-31 1999-08-31 コンタクトの形成方法

Publications (1)

Publication Number Publication Date
JP2001077193A true JP2001077193A (ja) 2001-03-23

Family

ID=17143353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24609099A Pending JP2001077193A (ja) 1999-08-31 1999-08-31 コンタクトの形成方法

Country Status (1)

Country Link
JP (1) JP2001077193A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030052828A (ko) * 2001-12-21 2003-06-27 동부전자 주식회사 반도체 소자의 금속 배선 형성 방법
KR100399910B1 (ko) * 2000-12-28 2003-09-29 주식회사 하이닉스반도체 반도체 소자의 구리 배선 형성 방법
KR100871358B1 (ko) * 2002-06-29 2008-12-02 매그나칩 반도체 유한회사 반도체 소자의 금속배선 형성방법
US8945414B1 (en) 2013-11-13 2015-02-03 Intermolecular, Inc. Oxide removal by remote plasma treatment with fluorine and oxygen radicals
WO2019058554A1 (ja) * 2017-09-25 2019-03-28 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置およびプログラム

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100399910B1 (ko) * 2000-12-28 2003-09-29 주식회사 하이닉스반도체 반도체 소자의 구리 배선 형성 방법
KR20030052828A (ko) * 2001-12-21 2003-06-27 동부전자 주식회사 반도체 소자의 금속 배선 형성 방법
KR100871358B1 (ko) * 2002-06-29 2008-12-02 매그나칩 반도체 유한회사 반도체 소자의 금속배선 형성방법
US8945414B1 (en) 2013-11-13 2015-02-03 Intermolecular, Inc. Oxide removal by remote plasma treatment with fluorine and oxygen radicals
WO2019058554A1 (ja) * 2017-09-25 2019-03-28 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置およびプログラム

Similar Documents

Publication Publication Date Title
US6177347B1 (en) In-situ cleaning process for Cu metallization
US5786272A (en) Metallization over tungsten plugs
EP1041614B1 (en) Plasma cleaning process for openings formed in one or more low dielectric constant insulation layers over copper metallization integrated circuit structures
US6872652B2 (en) Method of cleaning an inter-level dielectric interconnect
JP2809087B2 (ja) 配線形成方法
JP2891952B2 (ja) 半導体装置の製造方法
US6136691A (en) In situ plasma clean for tungsten etching back
US20040188842A1 (en) Interconnect structure
JP2001077193A (ja) コンタクトの形成方法
US6057230A (en) Dry etching procedure and recipe for patterning of thin film copper layers
US6872656B2 (en) Semiconductor device and method of fabricating the same
JP2000058643A (ja) プラグの形成方法
JPH1041389A (ja) 半導体装置の製造方法
US7517802B2 (en) Method for reducing foreign material concentrations in etch chambers
US5915202A (en) Blanket etching process for formation of tungsten plugs
KR20000071322A (ko) 반도체 장치 제조 방법
JP3199945B2 (ja) 半導体装置の製造方法およびその製造装置
JP3453719B2 (ja) 半導体装置の製造方法
JPH0745587A (ja) 半導体装置の製造方法
JP3440599B2 (ja) ビアホール形成方法
JP3214146B2 (ja) 窒化チタン成膜の前処理方法および窒化チタン膜の成膜方法
JP3592209B2 (ja) 半導体装置の製造方法
JPH0963988A (ja) 高融点金属含有膜のエッチング方法並びにそれを用いた半導体装置およびその製造方法
KR0181959B1 (ko) 반도체 장치의 비아홀 형성방법
JPH11204457A (ja) CVD−Ti膜の成膜方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080205

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100205

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees