JP2991177B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2991177B2
JP2991177B2 JP9345217A JP34521797A JP2991177B2 JP 2991177 B2 JP2991177 B2 JP 2991177B2 JP 9345217 A JP9345217 A JP 9345217A JP 34521797 A JP34521797 A JP 34521797A JP 2991177 B2 JP2991177 B2 JP 2991177B2
Authority
JP
Japan
Prior art keywords
etching
gas
film
bias power
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP9345217A
Other languages
English (en)
Other versions
JPH11176804A (ja
Inventor
栄一 曽田
和由 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP9345217A priority Critical patent/JP2991177B2/ja
Priority to TW087120351A priority patent/TW417191B/zh
Priority to KR1019980054455A priority patent/KR100280866B1/ko
Priority to US09/211,112 priority patent/US6103631A/en
Priority to CN98125282A priority patent/CN1220485A/zh
Publication of JPH11176804A publication Critical patent/JPH11176804A/ja
Application granted granted Critical
Publication of JP2991177B2 publication Critical patent/JP2991177B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、半導体装置の製
造方法に係り、詳しくは、基板上にポリシリコン膜とチ
タンシリサイド膜とが積層されてなるチタンポリサイド
膜をエッチングする工程に特徴を有する半導体装置の製
造方法に関する。
【0002】
【従来の技術】半導体デバイスの高集積化に伴い、集積
回路の高速性を保持するために、ゲート電極及び配線材
料の低抵抗化が必要となっている。ゲート電極や配線と
して、リンやホウ素をドープした低抵抗のポリシリコン
膜のみが用いられていたが、さらなる微細化の進展によ
り一層低抵抗化が要求され、ポリシリコン膜上に金属シ
リサイド膜を積層させた金属ポリサイド膜が現在の主流
となってきている。金属ポリサイド膜は、ポリシリコン
膜と下地のゲート酸化膜との成膜、化学的安定性、加工
性及び電気的特性等に関する従来の蓄積した技術を生か
しつつ、低抵抗化が可能であるため、ゲート電極や配線
に用いて、大変効果的である。
【0003】高融点金属ポリサイド膜のエッチング方法
は、数多くの報告がある。例えば、特開平3−1416
41号公報に記載されているように、HBr単体で高融
点金属ポリサイド膜のエッチングが可能としており、同
公報には、図7に示すように、シリコン基板1上のゲー
ト酸化膜2の上に順にポリシリコン膜3、タングステン
シリサイド膜4を成膜して得られたタングステンポリサ
イド膜5を、バイアス電力でプラズマのイオンを加速し
てエッチングする方法が開示されている。このエッチン
グ方法では、エッチング装置として平行平板型RIE
(Reactive Ion Etching)装置を用いている。
【0004】同公報記載のエッチング条件は、下記の通
りである。 HBrガスの流量:10sccm(sccm;standard
cubic centimeter per minute) ガス圧力:1Pa(7.5mTorr) RF電力:300W エッチング温度:15℃ バイアス電圧(イオン加速電圧)Vdc::300V
【0005】同公報記載の技術にあっては、同図(a)
に示すように、HBrガスはプラズマ化され、プラズマ
中のイオン種が、シリコン基板1に印加されたバイアス
電力で加速されて、ホトレジスト膜6で被覆されていな
い領域のタングステンポリサイド膜5を選択エッチング
する。タングステンの臭化物は蒸気圧が低いので、高い
バイアス電圧によるスパッタによってエッチングが進行
する。この処理では、臭素原子(Br)は、フッ素
(F)、塩素(Cl)等の原子よりも反応性が低いた
め、サイドエッチングが生じ難い上、同図(b)に示す
ように、エッチングによる反応生成物のうち、結合が不
安定なSiBrxとエッチング装置に付属のカソードカ
バー(SiO2)等から出てくる酸素とが反応して、よ
り安定なSixyという副反応生成物が形成されて、側
壁保護膜7となるので、さらに、サイドエッチングが生
じ難いとしている。
【0006】しかしながら、タングステンシリサイドの
比抵抗は約80μΩcmであるのに対して、同じ高融点
金属のチタンシリサイド(TiSi)の比抵抗は約20
μΩcmとタングステンシリサイドの比抵抗の約1/4
となるため、最近では、金属シリサイドとしてチタンシ
リサイドを用いることが望まれている。
【0007】そこで、特開平6−29257号公報に
は、HBrガスと塩素系ガス(Cl2,BCl3,HCl
等)との混合ガスを用いてチタンシリサイド層をエッチ
ングする例が記載されている。この公報記載の技術で
は、エッチング装置としてマグネトロンRIE装置を用
い、エッチングの際には、シリコン酸化膜又はシリコン
窒化膜をセルフアラインマスクとして用いている。HB
rガスと塩素系ガスの混合比を1:1〜1:9とし、ガ
ス圧力30mTorr以下でエッチングしている。ここでの
HBrガスは、チタンシリサイド層のサイドエッチング
を防止するための側壁保護膜の形成に寄与している。
【0008】
【発明が解決しようとする課題】しかしながら、特開平
6−29257号公報に記載の従来技術にあっては、H
Brと塩素系ガス、例えばCl2との混合ガスを用いて
チタンシリサイド膜をエッチングする場合、残さやサイ
ドエッチングが発生する、という問題がある。すなわ
ち、チタンシリサイドをスパッタする時のターゲットの
組成がSiリッチ(TiSi2・4)である場合、チタン
シリサイド膜を形成した後の熱処理により余剰のSiが
凝集し、ノジュール(小塊)が形成される。この後、H
Brと塩素系ガスHBrガスとの混合ガスでチタンシリ
サイド膜をエッチングした場合、Ti>TiSi2>S
iというようなエッチングレートの大小関係があるた
め、チタンシリサイド膜中に存在するシリコンノジュー
ルが残さとなるためである。
【0009】また、HBrと塩素系ガス、例えばBCl
3との混合ガスを用い、マスクとしてホトレジスト膜を
用いた場合、残さの生成の抑制に一定の効果があるが、
反面、ホトレジスト膜の膜減りが多くてチタンシリサイ
ド膜の側壁にホトレジストの反応生成物が付着し、この
結果、パターン幅が設計値よりも太くなる、という問題
もある。
【0010】とは言え、タングステンシリサイドのエッ
チング条件(特開平3−141641号公報に記載の技
術)を、同じく高融点金属シリサイドであるチタンシリ
サイドに、そのまま適用することはできない。何故な
ら、HBrに対して、タングステンシリサイドとチタン
シリサイの反応性やこれらの反応生成物の間の蒸気圧が
異なるからである。すなわち、HBr単体では、タング
ステンシリサイドよりチタンシリサイドの方がエッチン
グレートが大きく、反応性が高い。また、タングステン
シリサイドとチタンシリサイドそれぞれの反応生成物の
蒸気圧は、SiBrx>TiBrx>WBrxのような関
係があり、TiBrxの方がWBrxよりも蒸気圧が高い
ため、チタンシリサイドの方が反応生成物の体積による
側壁保護効果が減少する。参考までに、図8に、エッチ
ングによる反応生成物の蒸気圧曲線を示す。したがっ
て、上述したタングステンシリサイドのエッチング条件
をチタンシリサイドにそのまま適用すると、サイドエッ
チングが生じ易くなるので、不都合である。
【0011】さらに、低抵抗化のためのアニールではア
ニール後の膜抵抗を安定化させるために、チタンシリサ
イドを構成するチタンに対するシリコンの理論原子数を
2よりも大きくする必要がある。この場合、チタンシリ
サイドをアニール処理したときに、余剰シリコンによる
ノジュール(小塊)が生成し、膜組成はTiSi2とシ
リコンノジュールの2種類の混合物となる。TiSi2
とシリコンノジュールのエッチングレートは通常異なる
ため、残さが発生する。
【0012】この発明は、上述の事情に鑑みてなされた
もので、チタンポリサイド膜をゲート電極等として用い
る半導体装置の製造方法において、残さやサイドエッチ
ングが発生せず、寸法制御性に優れる異方性エッチング
方法を提供することを目的としている。
【0013】
【課題を解決するための手段】上記課題を解決するため
に請求項1記載の発明は、基板上にポリシリコン膜とチ
タンシリサイド膜とがこの順に積層されてなるチタンポ
リサイド膜を、上記基板にバイアス電力を印加した状態
でエッチングガスのプラズマにより異方性エッチングす
る半導体装置の製造方法に係り、HBrガスを全成分又
は主成分とする上記エッチングガスを用い、ガス圧力を
0.5〜2mTorrの範囲に保持した状態で、上記エッチン
グガスをプラズマ化する工程と、上記プラズマを用い、
上記バイアス電力を150〜300Wの範囲に保持した
状態で、上記チタンシリサイド膜と上記ポリシリコン膜
を連続してエッチングする工程とを含むことを特徴とし
ている。
【0014】また、請求項2記載の発明は、基板上にポ
リシリコン膜とチタンシリサイド膜とがこの順に積層さ
れてなるチタンポリサイド膜を、上記基板にバイアス電
力を印加した状態でエッチングガスのプラズマにより異
方性エッチングする半導体装置の製造方法に係り、HB
rガスを全成分又は主成分とする第1のエッチングガス
を用い、そのガス圧力を0.5〜2mTorrの範囲に保持し
た状態で、上記第1のエッチングガスをプラズマ化する
工程と、上記第1のエッチングガスのプラズマを用い、
上記バイアス電力を150〜300Wの範囲に保持した
状態で、上記チタンシリサイド膜をエッチングする工程
と、HBrガスを全成分又は主成分とする第2のエッチ
ングガスを用いて、そのガス圧力を5〜10mTorrの範
囲に保持した状態で、上記第2のエッチングガスをプラ
ズマ化する工程と、上記第2のエッチングガスのプラズ
マを用い、上記バイアス電力を10〜100Wの範囲に
保持した状態で、上記ポリシリコン膜をエッチングする
工程とを有することを特徴としている。
【0015】請求項3記載の発明は、請求項2記載の半
導体装置の製造方法に係り、上記基板が、半導体基板上
に絶縁膜が形成されてなることを特徴としている。
【0016】請求項4記載の発明は、請求項1,2又は
3記載の半導体装置の製造方法に係り、上記エッチング
ガス又は上記第1のエッチングガスが、HBrガスとC
4ガスとの混合ガスであることを特徴としている。
【0017】請求項5記載の発明は、請求項4記載の半
導体装置の製造方法に係り、上記HBrガスとCF4
スとの混合ガスにおいて、該CF4ガスの混合比が、0.
5〜10%に設定されていることを特徴としている。
【0018】請求項6記載の発明は、請求項1乃至5の
何れか1に記載の半導体装置の製造方法に係り、上記エ
ッチングが、減圧可能なチャンバ内で行われ、少なくと
も該チャンバの容積,該チャンバ内の排気速度、ガス圧
力及び該チャンバ内に導入されるエッチングガスの流量
から決定される、上記エッチングガス、上記第1のエッ
チングガス又は第2のエッチングガスの上記チャンバ内
の滞在時間が0.001〜0.02秒であることを特徴と
している。
【0019】請求項7記載の発明は、請求項1乃至6の
何れか1に記載の半導体装置の製造方法に係り、上記エ
ッチングの際のマスクとして上記チタンシリサイド膜上
に形成されたシリコン酸化膜又はシリコン窒化膜を用い
ることを特徴としている。
【0020】また、請求項8記載の発明は、請求項1乃
至7の何れか1に記載の半導体装置の製造方法に係り、
上記エッチングの際の基板温度を、20〜60℃に設定
したことを特徴としている。
【0021】
【作用】この出願に係る発明者が行った実験によれば、
HBrガスでチタンシリサイド膜をエッチングした場
合、ガス圧力を低くすること、基板へのバイアス電力を
高くすること、エッチングの温度を低くすることによっ
て、Ti、TiSi2、Si間のエッチングレート差が
低減することをつき止めた。これは、ガス圧力を低くす
ることで、イオンの平均自由行程を長くして異方性を向
上させ、さらに、バイアス電力を高くすることで、イオ
ンの入射エネルギーを高くして強制的にシリコンノジュ
ールを除去することができるからであると考える。ま
た、TiSi2とBrラジカルの反応性、SiとBrラ
ジカルの反応性の温度に対する依存性を比較した場合、
TiSi2の場合の方が温度依存性が大きいために、高
温ではTiSi2とSiのエッチングレート差が顕著に
なる。それゆえ、エッチング温度が低いほど、残さが発
生し難い。
【0022】上記実験結果を踏まえてなされた、この発
明の構成では、HBrガスを全成分又は主成分とするエ
ッチングガスを低圧(0.5〜2mTorr)に保持してプラ
ズマ化し、生成されたイオンを高いバイアス電力(15
0〜300W)で加速して、チタンポリサイド膜をエッ
チングするので、TiSi2とシリコンノジュールのエ
ッチングレート差が小さくなる。この結果、エッチング
時に生成される残さが低減する。
【0023】また、TiSi2とBrとの反応性は比較
的高いが、低いガス圧力(0.5〜2mTorr)と、高いバ
イアス電力(150〜300W)でイオンを加速するこ
とで、エッチングの異方性特性を向上させて、サイドエ
ッチングを抑制する。さらに、エッチング温度(基板温
度)を低くすることで、サイドエッチングをより一層抑
制する。エッチング温度を20〜60℃とすることが好
ましい。
【0024】また、この発明の別の構成では、まず、低
いガス圧力(0.5〜2mTorr)と、高いバイアス電力
(150〜300W)でイオンを加速して、チタンポリ
サイド膜の上層部分(ポリシリコン膜を含む層)のエッ
チングを行い、次に、比較的高いガス圧力(5〜10mT
orr)と、低いバイアス電力(10〜100W)でイオ
ンを加速して、残りのポリシリコン膜をエッチングす
る。この2段階エッチングは、特に、チタンポリサイド
膜の下地が、シリコン酸化膜等の絶縁膜である場合に適
用して効果的である。すなわち、低いガス圧力、高いバ
イアス電力の下で、チタンシリサイド膜をエッチングす
ることで、残さの生成を抑制でき、次に、高いガス圧
力、低いバイアス電力の下で、残りのポリシリコン膜の
エッチングを行えば、ポリシリコン膜と下地の絶縁膜と
の高い選択比を維持できるので、オーバエッチングを軽
減できる。
【0025】
【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。 ◇第1の実施の形態 図1は、この発明の第1の実施の形態に係る成膜プロセ
スを工程順に示す断面図、また、図2は、同第1の実施
の形態に係るエッチング方法を説明するための断面図で
ある。この実施の形態は、シリコン基板(半導体基板)
上に成膜されたチタンポリサイド膜を、HBrガスのプ
ラズマで、2段階エッチングして、ゲート電極や配線等
を形成する方法に係り、上記従来技術と大きく異なると
ころは、まず、第1のエッチングステップとして、HB
rガス(第1のエッチングガス)を低圧(略2mTorr)
に保持してプラズマ化し、生成されたプラズマを高いバ
イアス電力(略150W)で加速して、低温(略20
℃)下のチタンポリサイド膜の上層(チタンシリサイド
膜)部分をエッチングし、次いで、第2のエッチングス
テップとして、HBrガス(第2のエッチングガス)を
比較的高圧(略5mTorr)に保持してプラズマ化し、生
成されたプラズマを低いバイアス電力(略50W)で加
速して、低温(略20℃)下のチタンポリサイド膜の下
層(ポリシリコン膜)部分をエッチングするようにした
点である。
【0026】図1及び図2を参照して、この実施の形態
についてさらに詳述する。まず、図1(a)に示すよう
に、シリコン基板8上に熱酸化により膜厚略7nmのゲ
ート酸化膜(シリコン酸化膜)9を形成する。次に、ゲ
ート酸化膜9上にCVD(Chemical Vapor Depositio
n)法により膜厚略100nmのポリシリコン膜10を
堆積させる(同図(b))。次いで、堆積したポリシリ
コン膜10上に、スパッタ法により、膜厚略100nm
のチタンシリサイド膜11を形成する(同図(c))。
これにより、チタンポリサイド膜12が形成される。
【0027】次に、チタンポリサイド膜12の低抵抗化
を行うため、温度800〜950℃、好ましくは、85
0℃の温度環境下で熱処理を行う。ここで、チタンシリ
サイド膜11をスパッタする際のターゲットの組成がS
iリッチ(TiSi2・4)であるときは、熱処理により
余剰のSiが凝集して、ノジュールが形成されるので、
熱処理は、チタンシリサイド膜11の形成後でエッチン
グ前に行うことが大事である。何故なら、この熱処理を
エッチング後に行えば、チタンシリサイド膜11の配線
抵抗のばらつきが大きくなるからである。熱処理の後、
チタンシリサイド膜11の上にシリコン酸化膜13を形
成した後(同図(d))、シリコン酸化膜をパターニン
グして、酸化膜マスク13を形成する(同図(e))。
【0028】次に、シリコン酸化膜13をセルフアライ
ンメントマスクとしてチタンポリサイド膜12のエッチ
ングを行う。エッチングは、2段階に分けて行うが、例
えば誘導結合型プラズマエッチング装置を用いて、減圧
可能なチャンバ内のプラズマ生成電極上にシリコン基板
8を置いて連続的に行う。ここで、各エッチングステッ
プにおいて、プラズマ密度の制御は、プラズマ生成電極
に供給されるソース電力を調整することで、また、イオ
ンの入射エネルギーは、シリコン基板8に供給されるバ
イアス電力を調整することで、それぞれ行われる。ま
た、HBrガス(第1,第2のエッチングガス)のチャ
ンバ内の滞在時間を0.001〜0.02秒に設定す
る。チャンバ内のHBrガス滞在時間は、チャンバの容
積、チャンバ内の排気速度、チャンバ内のガス圧力及び
チャンバ内に導入されるエッチングガスの流量等から決
定される。チャンバ内のHBrガス滞在時間を、0.0
01〜0.02秒に設定したのは、チャンバ内に0.0
2秒以上滞在すると、エッチング中に、チタンポリサイ
ド膜12の側壁にTixBryやSixBry等の反応生成
物が付着する余裕を与え、これがマスクとなって、ゲー
ト電極等のパターニング寸法精度を悪化させるからであ
り、さりとて、0.001秒以下では、エッチングに長
時間を要することになるからである。
【0029】第1のエッチングステップでは、チタンシ
リサイド膜11の全部及びポリシリコン膜10の途中ま
でをエッチングする(図2(f))。
【0030】第1のエッチングステップにおける好まし
いエッチング条件の一例は、以下の通りである。 ガス圧 略2mTorr ソース電力 略250W バイアス電力 略150W HBr流量 略50sccm 基板温度 略20℃
【0031】第2のエッチングステップでは、第1のエ
ッチングステップでは除去されなかったポリシリコン膜
10の残り部分及びゲート酸化膜9の表層部に対してオ
ーバエッチングを行う(図2(g))。このようにし
て、チタンポリサイド膜12からなるゲート電極や配線
パターンが完成する(同図(g))。
【0032】なお、第2のエッチングステップにおける
好ましいエッチング条件の一例は、以下の通りである。 ガス圧 略5mTorr ソース電力 略200W バイアス電力 略50W HBr流量 略130sccm 基板温度 略20℃
【0033】この実施の形態によれば、第1のエッチン
グステップにおいて、低いガス圧力(略2mTorr)と、
高いバイアス電力(略150W)でイオンを加速して、
チタンポリサイド膜12の上層部分(ポリシリコン膜1
0を含む層)の異方性エッチングを行うので、残さの生
成とサイドエッチングを抑制でき、また、第2のエッチ
ングステップにおいて、比較的高いガス圧力(略5mTor
r)と、低いバイアス電力(略50W)でイオンを加速
して、残りのポリシリコン膜10をエッチングするの
で、ポリシリコン膜10と下地のゲート酸化膜9との高
い選択比を維持でき、このため、オーバエッチングを軽
減できるしたがって、この2段階エッチングは、特に、
チタンポリサイド膜12の下地が、ゲート酸化膜9等の
絶縁膜である場合に適用して効果的である。
【0034】また、上述の2段階エッチングの際のマス
クとして、ゲート酸化膜9を、セルフアラインメントマ
スクとして用いるので、良好なパターニング寸法精度を
確保できる。また、HBrガス(第1,第2のエッチン
グガス)のチャンバ内の滞在時間を0.001〜0.0
2秒に設定したので、エッチング中に、チタンポリサイ
ド膜12の側壁にTixBryやSixBry等の反応生成
物が付着せず、それゆえ、より一層、高精度なパターニ
ング寸法精度を確保できる。
【0035】上述の好ましいエッチング条件は、この出
願に係る発明者が行った、チタンポリサイド膜12に対
するエッチング実験により得られた。図3は、この第1
の実施の形態の効果をサポートするエッチング実験結果
を示すグラフであり、ガス圧力(mTorr)、バイアス電
力(W)、温度(℃)に対する残さ発生度を示すグラフ
である。通常のエッチング条件では、Ti>TiSi2
>Siのようにエッチングレートに大小関係があるた
め、チタンシリサイド膜11中に存在するシリコンノジ
ュールが残さの原因となる。ところが、図3によれば、
ガス圧力を低くするほど、バイアス電力を高くするほ
ど、また、エッチング温度を低くするほど、残さの発生
度が低減できることが分かる。これは、ガス圧力を低く
すると、イオンの平均自由行程が長くなるので、エッチ
ング異方性を向上させることができ、さらに、バイアス
電力を高くすれば、イオンの入射エネルギーが高くなる
ので、シリコンノジュールを強制除去できるからであ
る。また、エッチング温度を低くければ、残さの発生度
が低減できるのは、TiSi2とBrラジカル、Siと
Brラジカルの反応性の温度に対する依存性を比較した
場合、TiSi2の方がSiに比べて温度依存性が大き
いために、高温では、TiSi2とSiのエッチングレ
ート差が顕著になるが、低温では、エッチングレート差
が低減するからである。
【0036】次に、図4は、ソース電力(W)、基板温
度(℃)に対する残さ発生度を示すグラフである。図4
によれば、ソース電力が増大するほど、イオン密度が増
大し、残さをスパッタ除去する確率が高くなる。
【0037】実験によれば、残さが発生しない低いガス
圧力(0.5〜2mTorr)、高いバイアス電力(150〜
300W)、低温(20〜60℃)の条件下では、チタ
ンシリサイド膜11にサイドエッチングは発生しない。
しかしながら、このような条件を下層のポリシリコン膜
10及びゲート酸化膜9の表出後のオーバエッチングに
適用する場合には、エッチングはシリコン基板8にまで
達するので、シリコン基板8にダメージが生じる。
【0038】図5は、ポリシリコン膜10に対するサイ
ドエッチング量とガス圧力及び基板温度との関係を示す
グラフである。図5より明らかなように、基板温度が高
ければ、側壁保護膜が形成され難く、また、TiSi2
とBrとの反応性が高くなるため、サイドエッチング量
が増えるが、基板温度が低いと、サイドエッチング量は
抑制される。また、ガス圧力が低いほど、イオンの直進
性が増してエッチング異方性が向上するので、サイドエ
ッチングが抑制でき、また、ガス圧5mTorrでは、ポリ
シリコン膜10対ゲート酸化膜9のエッチングの選択比
は94もあり、高選択比が得られるが、ガス圧5mTorr
以下では、ポリシリコン膜10とゲート酸化膜9とのエ
ッチングの選択比が低下する。
【0039】このように、チタンポリサイド膜12の上
層を構成するチタンシリサイド膜11に対する好適なエ
ッチング条件と、下層を構成するポリシリコン膜10に
対する好適なエッチング条件とは、異なるので、2段階
エッチングを行うのが、得策である。それゆえ、この実
施の形態では、第1のエッチングステップにおいて、低
いガス圧力(略2mTorr)と、高いバイアス電力(略1
50W)でイオンを加速して、チタンポリサイド膜12
の上層部分(ポリシリコン膜10を含む層)の異方性エ
ッチングを行うこととし、第2のエッチングステップに
おいて、比較的高いガス圧力(略5mTorr)と、低いバ
イアス電力(略50W)でイオンを加速して、残りのポ
リシリコン膜10をエッチングし、さらに、ゲート酸化
膜9の表層部に対してオーバエッチングすることとし
た。
【0040】しかしながら、上記のエッチング条件は、
好適な条件の一例に過ぎず、これに限定されないこと
は、上述の説明から明かである。すなわち、図3乃至図
5より明らかなように、第1のエッチングステップとし
て、HBrガス(第1のエッチングガス)を低圧(0.
5〜2mTorr)に保持してプラズマ化し、生成されたプ
ラズマを高いバイアス電力(150〜300W)で加速
して、低温(20〜60℃)下のチタンポリサイド膜の
上層(チタンシリサイド膜)部分をエッチングし、次い
で、第2のエッチングステップとして、HBrガス(第
2のエッチングガス)を比較的高圧(5〜10mTorr)
に保持してプラズマ化し、生成されたプラズマを低いバ
イアス電力(10〜100W)で加速して、低温(20
〜60℃)下のチタンポリサイド膜の下層(ポリシリコ
ン膜)部分をエッチングするようにしても、上述したと
略同様の効果が得られる。
【0041】◇第2の実施の形態 次に、この発明の第2の実施の形態について説明する。
図6は、この発明の第2の実施の形態に係る異方性エッ
チング方法について示す断面図である。この第2の実施
の形態が、上述の第1の実施の形態と大きく異なるとこ
ろは、同図(a)に示すように、第1のエッチングステ
ップにおいては、エッチングガスとして、HBrとCF
4の混合ガスを用いるようにした点である。なお、第2
のエッチングステップにおいては、上述の第1の実施の
形態と同様に、HBrガスのみを用いるようにした(同
図(b))。第1のエッチングステップにおいては、C
4ガスを混合することにより、プラズマ中にシリコン
のエッチング種であるFラジカルが生成されると同時
に、フロロカーボン系のデポジション種も生成される。
【0042】この第2の実施の形態において、生成され
るエッチング種とデポジション種の役割について説明す
る。まず、エッチング種の役割について述べる。エッチ
ング残さの発生原因は、上記したように、TiSi2
シリコンとに対するエッチングレート差、つまり、シリ
コンのエッチングレートが遅いことにより生じる。とこ
ろで、シリコンとハロゲン元素との反応性を比較した場
合、SiF>SiCl>SiBrであるので、Fラジカ
ルを添加すれば、HBrガスだけの場合に比べてシリコ
ンのエッチングレートが増大する。これに対して、Ti
Si2中のTiはFラジカルによりほとんどエッチング
されない。したがって、TiSi2のエッチングレート
はシリコンほど増大しない。
【0043】このため、Fラジカル量、すなわち、CF
4の混合比を制御することで残さの発生を制御できる。
HBrガス単体でエッチングを行う場合には、残さの発
生を抑制するためには、上記したように、2mTorr以下
のガス圧力、150W以上のバイアス電力が必要である
のに対して、HBrガスにCF4を混合すると、ガス圧
力を略10mTorrまで高めることができ、また、バイア
ス電力を100Wまで下げることができるので、この第
2の実施の形態によれば、ガス圧力及びバイアス電力に
対するマージンを広げることができ、それゆえ、ガス圧
の安定性、制御性も一段と向上する。何故なら、2mTor
r以下のガス圧力では、ガス圧力の安定性、制御性に支
障が生じる虞があるからである。
【0044】次に、デポジション種の役割について述べ
る。HBrガスにCF4ガスを混合すると、フロロカー
ボン系のデポジション種が生成され、このデポジション
種が、同図(a),(b)に示すように、チタンポリサ
イド膜12の側壁に付着して側壁保護膜14を形成す
る。これに対して、HBrガス単体で行うエッチングで
は、このような側壁保護膜は形成されない。それゆえ、
この第2の実施の形態とれば、サイドエッチングを一段
と抑制でき、このため、パターンの寸法制御性が向上す
るので、サイドエッチングに対してもマージンを拡大で
きる。
【0045】以上、この発明の実施の形態を図面により
詳述してきたが、具体的な構成は、上記実施の形態に限
られるものではなく、この発明の要旨を逸脱しない範囲
の設計変更等があっても、この発明に含まれる。例え
ば、ゲート酸化膜(シリコン酸化膜)9に代えて、ゲー
ト窒化膜(シリコン窒化膜)でも良い。また、上記実施
の形態では、2段階エッチングを行う場合について述べ
たが、チタンポリサイド膜12の下地がゲート酸化膜9
等の絶縁膜でなければ、同一のエッチング条件で異方性
エッチングを行うようにしても良い。すなわち、HBr
ガスを全成分又は主成分とするエッチングガスを用い、
ガス圧力を0.5〜2mTorrの範囲に保持した状態で、こ
のエッチングガスをプラズマ化して、バイアス電力を1
50〜300Wの範囲に保持した状態で、チタンシリサ
イド膜とポリシリコン膜とを連続エッチングするように
しても良い。
【0046】
【発明の効果】以上説明したのように、この発明の構成
によれば、HBrガスを全成分又は主成分とするエッチ
ングガスを低圧(0.5〜2mTorr)に保持してプラズマ
化し、生成されたイオンを高いバイアス電力(150〜
300W)で加速して、チタンポリサイド膜をエッチン
グするので、TiSi2とシリコンノジュールのエッチ
ングレート差が小さくなる。それゆえ、エッチング時に
生成される残さを一段と低減できる。また、TiSi2
とBrとの反応性は比較的高いが、低いガス圧力(0.
5〜2mTorr)と、高いバイアス電力(150〜300
W)でイオンを加速するので、エッチングの異方性特性
が向上し、このため、サイドエッチングを一段と抑制で
きる。
【0047】また、この発明の別の構成によれば、ま
ず、低いガス圧力(0.5〜2mTorr)と、高いバイアス
電力(150〜300W)でイオンを加速して、チタン
ポリサイド膜の上層部分(ポリシリコン膜を含む層)の
エッチングを行い(第1段階のエッチング)、次に、比
較的高いガス圧力(5〜10mTorr)と、低いバイアス
電力(10〜100W)でイオンを加速して、残りのポ
リシリコン膜をエッチングするため(第2段階のエッチ
ング)、特に、チタンポリサイド膜の下地が、シリコン
酸化膜等の絶縁膜である場合に適用して効果的である。
すなわち、低いガス圧力、高いバイアス電力の下で、チ
タンシリサイド膜をエッチングすることで、残さの生成
を抑制でき、次に、高いガス圧力、低いバイアス電力の
下で、残りのポリシリコン膜のエッチングを行えば、ポ
リシリコン膜と下地の絶縁膜との高い選択比を維持でき
るので、オーバエッチングを軽減できる。
【0048】なお、上記2段階エッチングにおいては、
上層のチタンシリサイド膜のエッチング(第1段階のエ
ッチング)時に、HBrガスとCF4ガスの混合ガスを
用いるようにすれば、エッチング残さ及びサイドエッチ
ングに対するマージンを拡大できる。
【図面の簡単な説明】
【図1】この発明の第1の実施の形態に係る成膜プロセ
スを工程順に説明するための断面である。
【図2】同第1の実施の形態に係るエッチング方法を説
明するための断面図である。
【図3】この発明の第1の実施の形態の効果をサポート
するエッチング実験結果を示すグラフであり、ガス圧力
(mTorr)、バイアス電力(W)、温度(℃)に対する
残さ発生度を示すグラフである。
【図4】同第1の実施の形態の効果をサポートするエッ
チング実験結果を示すグラフであり、ソース電力
(W)、基板温度(℃)に対する残さ発生度を示すグラ
フである。
【図5】同第1の実施の形態の効果をサポートするエッ
チング実験結果を示すグラフであり、ポリシリコン膜に
対するサイドエッチング量とガス圧力及び基板温度との
関係を示すグラフである。
【図6】この発明の第2の実施の形態に係る異方性エッ
チング方法について示す断面図である。
【図7】従来技術の説明に用いられる図で、タングステ
ンポリサイド膜を異方性エッチングする方法を説明する
ための断面図である。
【図8】従来技術の説明に用いられる図で、異方性エッ
チング方法においてエッチング反応生成物の蒸気圧曲線
を示すグラフである。
【符号の説明】
8 シリコン基板(基板、半導体基板) 9 ゲート酸化膜(絶縁膜) 10 ポリシリコン膜 11 チタンシリサイド膜 12 チタンポリサイド膜 13 酸化膜マスク 14 側壁保護膜

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項1】 基板上にポリシリコン膜とチタンシリサ
    イド膜とがこの順に積層されてなるチタンポリサイド膜
    を、前記基板にバイアス電力を印加した状態でエッチン
    グガスのプラズマにより異方性エッチングする半導体装
    置の製造方法において、 HBrガスを全成分又は主成分とする前記エッチングガ
    スを用い、ガス圧力を0.5〜2mTorrの範囲に保持した
    状態で、前記エッチングガスをプラズマ化する工程と、 前記プラズマを用い、前記バイアス電力を150〜30
    0Wの範囲に保持した状態で、前記チタンシリサイド膜
    と前記ポリシリコン膜を連続してエッチングする工程と
    を含むことを特徴とする半導体装置の製造方法。
  2. 【請求項2】 基板上にポリシリコン膜とチタンシリサ
    イド膜とがこの順に積層されてなるチタンポリサイド膜
    を、前記基板にバイアス電力を印加した状態でエッチン
    グガスのプラズマにより異方性エッチングする半導体装
    置の製造方法において、 HBrガスを全成分又は主成分とする第1のエッチング
    ガスを用い、そのガス圧力を0.5〜2mTorrの範囲に保
    持した状態で、前記第1のエッチングガスをプラズマ化
    する工程と、 前記第1のエッチングガスのプラズマを用い、前記バイ
    アス電力を150〜300Wの範囲に保持した状態で、
    前記チタンシリサイド膜をエッチングする工程と、 HBrガスを全成分又は主成分とする第2のエッチング
    ガスを用いて、そのガス圧力を5〜10mTorrの範囲に
    保持した状態で、前記第2のエッチングガスをプラズマ
    化する工程と、 前記第2のエッチングガスのプラズマを用い、前記バイ
    アス電力を10〜100Wの範囲に保持した状態で、前
    記ポリシリコン膜をエッチングする工程とを有すること
    を特徴とする半導体装置の製造方法。
  3. 【請求項3】 前記基板は、半導体基板上に絶縁膜が形
    成されてなることを特徴とする請求項2に記載の半導体
    装置の製造方法。
  4. 【請求項4】 前記エッチングガス又は前記第1のエッ
    チングガスは、HBrガスとCF4ガスとの混合ガスで
    あることを特徴とする請求項1,2又は3記載の半導体
    装置の製造方法。
  5. 【請求項5】 前記HBrガスとCF4ガスとの混合ガ
    スにおいて、該CF4ガスの混合比を、0.5〜10%に
    設定したことを特徴とする請求項4記載の半導体装置の
    製造方法。
  6. 【請求項6】 前記エッチングは、減圧可能なチャンバ
    内で行われ、少なくとも該チャンバの容積,該チャンバ
    内の排気速度、ガス圧力及び該チャンバ内に導入される
    エッチングガスの流量から決定される、前記エッチング
    ガス、前記第1のエッチングガス又は第2のエッチング
    ガスの前記チャンバ内の滞在時間が0.001〜0.02
    秒であることを特徴とする請求項1乃至5の何れか1に
    記載の半導体装置の製造方法。
  7. 【請求項7】 前記エッチングの際のマスクとして前記
    チタンシリサイド膜上に形成されたシリコン酸化膜又は
    シリコン窒化膜を用いることを特徴とする請求項1乃至
    6の何れか1に記載の半導体装置の製造方法。
  8. 【請求項8】 前記エッチングの際の基板温度を、20
    〜60℃に設定したことを特徴とする請求項1乃至7の
    何れか1に記載の半導体装置の製造方法。
JP9345217A 1997-12-15 1997-12-15 半導体装置の製造方法 Expired - Lifetime JP2991177B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP9345217A JP2991177B2 (ja) 1997-12-15 1997-12-15 半導体装置の製造方法
TW087120351A TW417191B (en) 1997-12-15 1998-12-08 Method of manufacturing semiconductor device
KR1019980054455A KR100280866B1 (ko) 1997-12-15 1998-12-11 반도체장치의 제조방법
US09/211,112 US6103631A (en) 1997-12-15 1998-12-14 Method of manufacturing semiconductor device
CN98125282A CN1220485A (zh) 1997-12-15 1998-12-15 半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9345217A JP2991177B2 (ja) 1997-12-15 1997-12-15 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH11176804A JPH11176804A (ja) 1999-07-02
JP2991177B2 true JP2991177B2 (ja) 1999-12-20

Family

ID=18375099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9345217A Expired - Lifetime JP2991177B2 (ja) 1997-12-15 1997-12-15 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US6103631A (ja)
JP (1) JP2991177B2 (ja)
KR (1) KR100280866B1 (ja)
CN (1) CN1220485A (ja)
TW (1) TW417191B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000052749A1 (en) * 1999-03-05 2000-09-08 Applied Materials, Inc. Method for enhancing etching of titanium silicide
JP2001156045A (ja) 1999-11-26 2001-06-08 Kawasaki Steel Corp 半導体装置の製造方法および製造装置
US6617257B2 (en) * 2001-03-30 2003-09-09 Lam Research Corporation Method of plasma etching organic antireflective coating
CN1956618B (zh) * 2001-06-15 2013-06-12 东京毅力科创株式会社 干蚀刻方法
JP2006086295A (ja) * 2004-09-15 2006-03-30 Toshiba Corp 半導体装置の製造方法
US7341951B2 (en) * 2005-12-27 2008-03-11 Micron Technology, Inc. Methods of forming semiconductor constructions
US7758929B2 (en) * 2006-03-31 2010-07-20 Tokyo Electron Limited Plasma processing apparatus and method
US7807581B2 (en) * 2007-03-07 2010-10-05 Hitachi High-Technologies Corporation Plasma processing apparatus and plasma processing method
US20090242512A1 (en) * 2008-03-27 2009-10-01 Dalsa Semiconductor Inc. Deep reactive ion etching
JP2011100760A (ja) * 2009-11-04 2011-05-19 Ulvac Japan Ltd エッチング方法
CN102087970B (zh) * 2009-12-03 2012-08-01 无锡华润上华半导体有限公司 刻蚀多晶硅层的工艺、mos晶体管的形成方法
JP6153755B2 (ja) * 2013-04-03 2017-06-28 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
CN110047801B (zh) * 2019-04-19 2021-11-30 京东方科技集团股份有限公司 阵列基板制备方法及阵列基板
US11373877B2 (en) 2020-04-13 2022-06-28 Applied Materials, Inc. Methods and apparatus for in-situ protection liners for high aspect ratio reactive ion etching

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3222453B2 (ja) * 1989-10-26 2001-10-29 ソニー株式会社 半導体装置の製造方法
JP2591209B2 (ja) * 1990-01-22 1997-03-19 ソニー株式会社 ドライエッチング方法
JPH03241829A (ja) * 1990-02-20 1991-10-29 Fujitsu Ltd 半導体装置の製造方法
US5160407A (en) * 1991-01-02 1992-11-03 Applied Materials, Inc. Low pressure anisotropic etch process for tantalum silicide or titanium silicide layer formed over polysilicon layer deposited on silicon oxide layer on semiconductor wafer
JPH04294533A (ja) * 1991-03-25 1992-10-19 Fujitsu Ltd 半導体装置の製造方法
JPH0817172B2 (ja) * 1992-05-08 1996-02-21 インターナショナル・ビジネス・マシーンズ・コーポレイション ゲート構造のプロファイルを制御する方法

Also Published As

Publication number Publication date
US6103631A (en) 2000-08-15
KR19990063000A (ko) 1999-07-26
JPH11176804A (ja) 1999-07-02
KR100280866B1 (ko) 2001-06-01
CN1220485A (zh) 1999-06-23
TW417191B (en) 2001-01-01

Similar Documents

Publication Publication Date Title
JP3210359B2 (ja) ドライエッチング方法
JP2991177B2 (ja) 半導体装置の製造方法
KR20030066673A (ko) 반도체 구조에서 텅스텐 또는 질화 텅스텐 전극 게이트식각 방법
JPH0621018A (ja) ドライエッチング方法
JPH0493022A (ja) シリコン系被エッチング材のエッチング方法
KR100747671B1 (ko) 드라이 에칭 방법 및 반도체 장치의 제조 방법
JP3160961B2 (ja) ドライエッチング方法
JPH10178014A (ja) 半導体装置の製造方法
JP2727966B2 (ja) 半導体装置の製造方法
JPH07202189A (ja) 半導体装置の製造方法
KR101057726B1 (ko) 반도체 장치 제조방법
JP3116276B2 (ja) 感光膜のエッチング方法
JP3277414B2 (ja) ドライエッチング方法
JP2591209B2 (ja) ドライエッチング方法
JP3108929B2 (ja) ドライエッチング方法
JP2907314B2 (ja) 半導体装置の製造方法
JP3353462B2 (ja) ドライエッチング方法
JP3371180B2 (ja) 配線形成方法
JP3225559B2 (ja) ドライエッチング方法
JP3238563B2 (ja) 半導体装置の製造方法
JPH04234116A (ja) ドライエッチング方法
JPH08274077A (ja) プラズマエッチング方法
JPH11162941A (ja) ドライエッチング方法
JPH07263406A (ja) 半導体装置の製造方法
JP3187020B2 (ja) 半導体装置の製造方法