JP2011100760A - エッチング方法 - Google Patents

エッチング方法 Download PDF

Info

Publication number
JP2011100760A
JP2011100760A JP2009252787A JP2009252787A JP2011100760A JP 2011100760 A JP2011100760 A JP 2011100760A JP 2009252787 A JP2009252787 A JP 2009252787A JP 2009252787 A JP2009252787 A JP 2009252787A JP 2011100760 A JP2011100760 A JP 2011100760A
Authority
JP
Japan
Prior art keywords
etching
layer
silicon
bias voltage
sio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009252787A
Other languages
English (en)
Inventor
Eriko Mase
江理子 眞瀬
Ken Maehira
謙 前平
Daichi Suzuki
大地 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2009252787A priority Critical patent/JP2011100760A/ja
Publication of JP2011100760A publication Critical patent/JP2011100760A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

【課題】 エッチングストップを必要とする多層構造の処理対象物にてエッチングすべき層に対しては略垂直な側壁をもって深さ方向に延びる深孔や深溝を形成するという機能を有しながら、下層については確実に残存させることができるエッチング方法を提供する。
【解決手段】 処理対象物Sをシリコン酸化層とシリコン層とが積層されたものとし、この処理対象物を、処理室1内に設けられバイアス電圧を印加し得るステージ10上に配置し、この処理室内にフッ素含有ガスを含むエッチングガスを導入してプラズマ雰囲気を形成すると共に処理対象物に所定値のバイアス電圧を印加し、シリコン層をエッチングする。シリコン層のエッチングが進行してシリコン酸化物層が露出するまでに、バイアス電圧を所定値以下に低下させるか、または、バイアス電圧の印加を停止する。
【選択図】 図1

Description

本発明は、エッチング方法に関し、より詳しくは、シリコン化合物層とシリコン層とが積層された処理対象物にてシリコン層に略垂直な側壁をもって深さ方向に延びる深孔や深溝を形成することに適したドライエッチング方法に関する。
従来、トランジスタの寄生容量を減少させる目的等から、シリコン基板と表面シリコン層の間に、シリコン酸化層(SiO層)を介在させた構造のSOI基板が開発されている。このようなSOI基板を利用してLSIを製造する場合、高精度な加工技術が要求され、例えば、表面シリコン層に、略垂直な側壁をもって深さ方向に延びる深孔や深溝を形成するために、反応性イオンエッチング(RIE)装置が用いられている。
この反応性イオンエッチング装置にて、エッチングガスとしてSFのようなフッ素含有ガスを用いて表面シリコン層をエッチングすると、常温ではSiとフッ素ラジカルとの反応が自発的となって反応し易く、主としてフッ素ラジカルによりエッチングが進行するようになる(等方性エッチング)。このため、SOI基板が配置される基板ステージを基板電極として構成し、エッチング中、SOI基板にバイアス電圧を印加してイオン種を積極的に引き込むことが一般に行われている。
ここで、バイアス電圧を印加した状態でシリコン層をエッチングし、シリコン酸化層が露出するようになると、シリコン酸化層もまた、主としてプラズマで分解されたフッ素イオンとの反応によりガス化されてエッチングされるようになる。このため、エッチングストップがかからず、そのままシリコン酸化層までもがエッチングされるという不具合が生じる。
上記のように、エッチングストップがかからない多層構造のものをエッチング処理する場合、シリコン層のエッチングが進行してシリコン酸化層が露出したことを検知する所謂終点検知法を適用することが考えられる。終点検知法としては、エッチングする処理対象物(シリコン層)とプラズマとの反応により生成される物質が発する光の波長を用い、エッチング中に、特定波長の光強度に所定の変動が生じた時点をエッチング終点として検知するものが挙げられる(例えば、特許文献1参照)。
然し、プラズマの放射光の強度は常に一定ではなく、時間的な揺らぎを有するため、誤差が生じてエッチング終点を確実に検知できない場合がある。このような場合には、シリコン酸化層が、ダメージを受ける程エッチングされる虞がある。即ち、シリコン化合物層が、所望の機能(例えば、絶縁性)を発揮し得る膜厚以下までエッチングされてしまう。
特開2002−176182号公報
本発明は、以上の点に鑑み、エッチングストップを必要とする多層構造の処理対象物にてエッチングすべき層に対しては略垂直な側壁をもって深さ方向に延びる深孔や深溝を形成するという機能を有しながら、下層については確実に残存させることができるエッチング方法を提供することをその課題としている。
上記課題を解決するために、本発明は、処理対象物をシリコン窒化層、シリコン酸化層またはシリコン酸窒化層のいずれかのシリコン化合物層とシリコン層とが積層されたものとし、この処理対象物を、処理室内に設けられバイアス電圧を印加し得るステージ上に配置し、この処理室内にフッ素含有ガスを含むエッチングガスを導入してプラズマ雰囲気を形成すると共に処理対象物に所定値のバイアス電圧を印加し、シリコン層をエッチングするエッチング方法において、前記シリコン層のエッチングが進行して前記シリコン化合物層が露出するまでに、バイアス電圧を所定値以下に低下させるか、または、バイアス電圧の印加を停止することを特徴とする。
本発明によれば、エッチング開始当初は、処理対象物へのバイアス電圧の印加により、フッ素イオンが積極的に引き込まれ、シリコン層に略垂直な側壁をもって深さ方向に延びるようにエッチングを進行させることができる。そして、所定深さまでエッチングが進行すると、バイアス電圧を所定値以下に低下させるか、または、バイアス電圧の印加を停止する。
これにより、シリコンとフッ素ラジカルとの反応が自発的となり、主としてフッ素ラジカルによりシリコン層のエッチングが進行するようになる一方、SiO層等のシリコン化合物層は、フッ素ラジカルと反応し難いため、このシリコン化合物層は殆どエッチングされなくなる。つまり、シリコン化合物層に対するシリコン層のエッチング選択比が極めて大きくなる。このため、シリコン化合物層が露出するようになっても、シリコン化合物層自体は然程エッチングされない。その結果、従来技術の終点検知法を適用してシリコン層のエッチング終了を検知する際に誤差が生じても、シリコン酸化層が必要以上にエッチングされることを防止できる。
このように本発明では、エッチング中に、イオン種主体のエッチングからラジカル種主体のエッチングに切り替えることで、シリコン層に、シリコン層に略垂直な側壁をもって深さ方向に延びる深孔や深溝を形成するという機能を有しながら、シリコン層下側のシリコン化合物層を確実に残存させることができる。
なお、ラジカル種主体のエッチングに切り替えると、等方性エッチングとなって、深孔や深溝に横方向のエッチングが生じて所謂ノッチが発生し得る。このため、例えば、所定のエッチング条件下でのシリコン層の膜厚やシリコン層のエッチング速度等を予め測定しておき、これらの測定値からノッチが最小限に抑制されるように、ラジカル種主体のエッチングへの切り替え時期を適宜設定することが望ましい。また、エッチングストップを必要とする多層構造の処理対象物にて、下層を確実に残存させるためには、上層(例えば、シリコン層/下層(SiO層)の選択比が100以上)となるようにすることが望ましい。
本発明においては、前記バイアス電圧の低下またはバイアス電圧の印加停止に先立って、処理室内の圧力を所定値に高めることが望ましい。これによれば、エッチング時の圧力が高くなるに従い、イオン種の平均自由工程が短くなってシリコン化合物層のエッチングレートが一層低下することで、シリコン酸化層が必要以上にエッチングされることを確実に防止できる。
この場合、前記圧力は1〜10Paの範囲であるとすればよい。1Paより低い圧力では、バイアス電圧を仮に0Vまで低下させたとしても、下層を確実に残存させることができる選択比(例えば、シリコン層/SiO層の選択比が100以上)が実現できない場合がある。他方、10Paを超えると、反応性イオンエッチング時に放電が安定しないという不具合が生じる。
さらに、本発明においては、前記フッ素含有ガスは、前記フッ素含有ガスは、SF、SF、CF、C、CHF及びXeFの中から選択されるものであることが望ましい。
(a)は、処理対象物を説明する部分拡大断面図、(b)及び(C)は、処理対象物のエッチング工程を説明する部分断面図。 本発明のエッチング方法を実施するエッチング装置の構成を概略的に示す図。 実施例2の実験結果を示すグラフ。
以下、処理対象物を、シリコン基板S1と表面シリコン層S2の間に、SiO層S3を介在させた構造のSOI基板Sとし(図1参照)、表面シリコン層S2を微細加工する場合を例に本発明の実施形態のエッチング方法を説明する。
図2を参照して、EMは、本実施形態のエッチング方法を実施し得るエッチング装置である。このエッチング装置EMは、処理室を画成する筒状の真空チャンバ1を備え、この真空チャンバ1の上部開口には、石英からなる天板2が真空シール2aを介して装着されている。天板2上には、この天板2と平行に二巻回のループを成す高周波ループアンテナ3が配置されている。高周波ループアンテナ3は、マッチング回路4を介して第1の高周波電源5に接続されている。
高周波ループアンテナ3の下方には、多数の板状の永久磁石6が、高周波ループアンテナ3に流れる電流に直交しかつ天板2と平行にループ状に配置されている。また、天板2と永久磁石6との間には、図示省略したが、線状金属材料からなる平面状電極7が設けられている。この場合、平面状電極7と天板2とは、両者の間隔が50mm以下であり、互いに平行に配置されている。さらに、平面状電極7は、可変コンデンサ8及びマッチング回路4を介して高周波電源5に高周波ループアンテナ3と並列に接続されている。この可変コンデンサ8を最適な値(例えば、10pF〜100pF)に調整することで、天板2の内表面への膜の付着を防止することができる。
真空チャンバ1の下部開口には、底板9が真空シール9aを介して装着されている。この底板9上には、SOI基板が位置決め保持されるステージ10が配置されている。ステージ10の上面は基板電極(図示せず)として構成され、基板電極にはマッチング回路11を介して第2の高周波電源12に接続され、エッチング中、SOI基板Sにバイアス電位を印加できるようになっている。
また、真空チャンバ1には、特に、図示しないが、ターボ分子ポンプやロータリーポンプなどの真空排気手段とガス導入手段とが設けられている。この場合、エッチング時の真空チャンバ1内の圧力が可変であるように、真空排気手段は、コンダクタンスバルブ等を備えていることが望ましい。
エッチング時、ガス導入手段により真空チャンバ1に導入されるエッチングガスとしてSFが用いられるが、SF、CF、C、CHF及びXeFの中から選択される少なくとも一種を含むフッ素含有ガスやこれらとSFとの混合ガスを用いることができる。なお、エッチングガスは、処理対象物に応じて、フッ素含有ガスの他、ClやHBr等のハロゲン含有ガスなど適宜選択することができ、また、Ar等のキャリアガスや酸素ガスを適宜添加することができる。
次に、図1に示すエッチング装置EMを用いたSOI基板Sのエッチングを具体例的に説明する。図1(b)に示すようにSOI基板Sの表面シリコン層S2上に、エッチング時にマスクとして役割を果たすレジストマスクRを公知のフォトリソグラフィ工程にて形成する。そして、SOI基板SをレジストマスクR側を上としてステージ10に位置決めして配置する。そして、真空排気手段を作動させて真空チャンバ1を所定の真空度(例えば、10−5Pa)真空引きする。
真空チャンバ1内の圧力が所定の真空度に達すると、エッチングガスとしてSFを用い、ガス導入手段8により真空チャンバ1内に一定の流量で導入する。この場合、真空チャンバ1内の圧力(エッチング時の作動圧力)を1〜10Paの範囲と設定する。1Paより低い圧力では、後述のようにバイアス電圧を仮に0Vまで低下させたとしても、シリコン層/SiO層の選択比を100以上にすることができない。他方、10Paを超えると、反応性イオンエッチング時に放電が安定せず、しかも、SiO層のエッチングレートは殆ど低下しない。
そして、第1の高周波電源5を介して主放電用の高周波電力を高周波ループアンテナ3に供給し、真空チャンバ1内にプラズマを発生させる。それに併せて、第2の高周波電源12によりステージ10上の基板電極にバイアス電圧を印加し、主放電により生成されたイオン種をSOI基板Sへ入射させるようにする。この場合、バイアス投入電力は、30〜100Wの範囲に設定される。電力が30Wより低いと、等方性エッチングとなる一方、100Wを超えると、レジストマスクRのエッチングレートが高くなり過ぎ、レジストマスクRとの選択比がとれないという不具合が生じる。
これにより、プラズマで分解されたフッ素イオンやフッ素ラジカルが、SOI基板Sに照射され、シリコン層S2との反応によりガス化してエッチングされていく。この場合、バイアス電圧を印加してイオン種を積極的に引き込むようにしたため、表面シリコン層S2には、略垂直な側壁をもって深さ方向に延びる深溝V(例えば、レジストマスクRの開口部内壁R1と表面シリコン層S2平面との為す角度が85〜90℃)が形成されていく(図1(c)参照)。
ところで、表面シリコン層S2のエッチングが進行してSiO層S3が露出するようになると、SiO層S3もまた、主としてプラズマで分解されたフッ素イオンとの反応によりガス化されてエッチングされるようになる。このため、エッチングストップがかからず、そのままSiO層S3もエッチングされる。
このため、公知の終点検知法、例えば、シリコンとプラズマとの反応により生成される物質が発する光の波長を用い、エッチング中に、この特定波長における光強度に所定の変動が生じた時点をエッチング終点として検知する方法を適用して、表面シリコン層S2のエッチング終了を判断している。但し、終点検知に誤差が生じても、SiO層S3が必要以上にエッチングされないようにする必要がある。
本実施形態では、表面シリコン層S2のエッチングが進行してSiO層S3が露出するまでに、第2の高周波電源12の稼働を停止させてバイアス電圧の印加を停止し、エッチング中に、イオン種主体のエッチングからラジカル種主体のエッチングに切り替えるようにした。ラジカル種主体のエッチングに切り替えた場合、等方性エッチングとなって、深溝Cに横方向のエッチングが生じる所謂ノッチが発生し得る。そこで、バイアス電圧の印加を停止までの時間は、例えば次のように設定される。
即ち、上記エッチング条件下で表面シリコン層S2をエッチングしたときの垂直方向へのエッチング速度、及びバイアス電圧を印加せず、他の条件を変更することなくエッチングしたときの横方向のエッチング速度を予め測定しておく。そして、レジストマスクの開口幅をDt、表面シリコン層S2にエッチングにより深溝Cを形成したときに深溝C相互の間に残存する柱部の横幅をRtとし、エッチングを切り替える際に残っているシリコン層S1の膜厚Stが、St<1/2Rtの関係を満たすように、測定した上記両エッチング速度と表面シリコン層S2とから、切り替え時期を設定する。
また、バイアス電圧の印加停止に先立って、真空チャンバ1内の圧力が、エッチング開始時の圧力より高くなるようにする。この場合、真空チャンバ1内の圧力が1〜10Paの範囲とすることが好ましい。これにより、エッチング時の圧力が高くなるに従いSiO層S3のエッチングレートを更に低下できる。1Paより低い圧力では、バイアスの投入電力を仮に0Wまで低下させたとしても、SiO層S3のエッチングレートが殆ど低下せず、表面シリコン層S2を確実に残存させることができる選択比(例えば、シリコン層/SiO層の選択比が100以上)が実現できない。他方、10Paを超えた圧力では、反応性イオンエッチング時に放電が安定しないという不具合が生じる。
上記実施形態のエッチング方法によれば、ラジカル種主体のエッチングに切り替えると、シリコンとフッ素ラジカルとの反応が自発的となり、主としてフッ素ラジカルにより表面シリコン層S2のエッチングが進行するようになる一方、SiO層S3は、フッ素ラジカルと反応し難いため、殆どエッチングされない。つまり、SiO層S3に対するシリコン層S2のエッチング選択比が極めて大きくなる。このため、終点検知に誤差が生じてSiO層S3が完全に露出するようになっても、SiO層S3自体は然程エッチングされない。これにより、表面シリコン層S2に、略垂直な側壁をもって深さ方向に延びる深孔や深溝を形成するという機能を有しながら、表面シリコン層S2下側のSiO層S3を確実に残存させることができる。
この場合、エッチング時の真空チャンバ1の圧力を高めれば、イオンの平均自由工程が短くなるため、SiO層S3のエッチングレートが一層低下し、SiO層S3がエッチングされることを確実に防止できる。また、上記のように、切り替え時期を設定しておけば、ラジカル種主体のエッチングに切り替えて深溝に横方向のエッチングが生じても、ノッチを最小限に抑制できる(つまり、デバイス構造上の問題は生じない)。
以上、本実施形態のエッチング方法について説明したが、本発明のエッチング方法は上記に限定されるものではない。例えば、本発明のエッチング方法を実施するエッチング装置として誘電結合型のエッチング装置等を用いることもできる。また、処理対象物としてSOI基板を例に説明したが、これに限定されるものではなく、シリコン窒化層やシリコン酸窒化層のシリコン化合物層と、シリコン層とを積層したものに適用でき、このような場合には、適宜エッチングガスが選択される。さらに、本実施形態では、SOI基板Sのシリコン層のエッチングの際に、イオン種主体のエッチングからラジカル種主体のエッチングに切り替えるようにしたものを説明したが、積層したものの上層をエッチングする際にエッチングストップを生じることがなく、かつ、ラジカル種主体のエッチングからイオン種主体のエッチングに切り替えるようなものに本発明は応用できる。
実施例1では、処理対象物としてシリコン基板の表面にSiO層が形成されたものを用いSiO層表面に、フォトリソグラフィ工程にてレジストマスクを形成した。そして、図2記載のエッチング装置を用い、処理対象物をエッチングした。
エッチングガスとしてSFを用い、エッチング時の真空チャンバ1の圧力を1Pa(ガス流量90sccm)となるように設定したエッチングガスを導入した。また、プラズマ発生用の高周波アンテナコイル3に接続した第1の高周波電源5の投入電力(周波数13.56MHz)を750W、基板電極に接続した第2の高周波電源12の投入電力(周波数12.5MHz)を50W、基板温度を70℃に設定した。なお、この条件にてエッチングを行うと、シリコン基板のエッチングレートは3.1×10nm/minであり、SiO層のエッチングレートは206.8nm/minであり、シリコン基板/SiO層の選択比は15.0であった(比較値)。
次に、エッチング開始から所定時間経過後に、バイアス電圧の印加停止(第2の高周波電源の出力の停止)及び/またはエッチング時の圧力を適宜変化させ、エッチングを行うこととした。この場合、実験1では、第2の高周波電源12の電力投入を停止し(基板バイアス電圧を0V)、その他は同一の条件とした。実験2では、真空チャンバ1の圧力を5Paに変更すると共に、第2の高周波電源12の出力を停止した。さらに、実験3では、真空チャンバ1の圧力を10Paに変更すると共に、第2の高周波電源12の電力投入を停止した。
上記によれば、実験1の場合には、シリコン基板のエッチングレートは3.6×10nm/minであり、SiO層のエッチングレートは、34.8nm/minであり、シリコン基板/SiO層の選択比は103.4であり、バイアス電圧の印加を停止すれば、上記比較値と比較してSiO層のエッチングレートが一桁下がることが確認された。
また、実験2の場合には、更に圧力を上げることで、シリコン基板のエッチングレートは5.7×10nm/minであり、SiO層のエッチングレートは10.6nm/minであり、シリコン基板/SiO層の選択比は537.7であり、バイアス電圧の印加を停止に加えて圧力を上げることで、更にSiO層のエッチングレートが下がることが確認された。なお、実験3では、シリコン基板のエッチングレートは6.2×10nm/minであり、SiO層のエッチングレートは4.0nm/minであり、シリコン基板/SiO層の選択比は1550.0であった。
実施例2では、実施例1と同一の処理対象物とし、図2記載のエッチング装置を用いて処理対象物をエッチングした。また、エッチング条件を同一として、エッチング開始から所定時間経過後に、所定の圧力(1、5、10Pa)下において、第2の高周波電源の出力を10、30、50Wにそれぞれ設定してエッチングを行うこととした。
図3を参照して、圧力が1Paにて、第2の高周波電源の出力が50Wの場合(エッチング初期の条件と同一のままエッチングした場合)、シリコン基板のエッチングレートは3.1×10nm/minであり、SiO層のエッチングレートは、206.4nm/minであり、シリコン基板/SiO層の選択比は15.0であった。そして、第2の高周波電源の出力を30Wに下げると、シリコン基板のエッチングレートは4.1×10nm/minであり、SiO層のエッチングレートは、154.1nm/minであり、シリコン基板/SiO層の選択比は26.6となり、また、第2の高周波電源の出力を10Wに下げると、シリコン基板のエッチングレートは4.2×10nm/minであり、SiO層のエッチングレートは、74.3nm/minであり、シリコン基板/SiO層の選択比は56.5となった。
次に、圧力が5Paにて、第2の高周波電源の出力が50Wの場合(圧力のみ変化させた場合)、シリコン基板のエッチングレートは9.5×10nm/minであり、SiO層のエッチングレートは、187.2nm/minであり、シリコン基板/SiO層の選択比は50.7であった。そして、第2の高周波電源の出力を30Wに下げると、シリコン基板のエッチングレートは7.9×10nm/minであり、SiO層のエッチングレートは、124.6nm/minであり、シリコン基板/SiO層の選択比は63.4となり、また、第2の高周波電源の出力を10Wに下げると、シリコン基板のエッチングレートは9.3×10nm/minであり、SiO層のエッチングレートは、59.4nm/minであり、シリコン基板/SiO層の選択比は156.6となった。
次に、圧力が10Paにて、第2の高周波電源の出力が50Wの場合(圧力のみ変化させた場合)、シリコン基板のエッチングレートは12.2×10nm/minであり、SiO層のエッチングレートは、116.4nm/minであり、シリコン基板/SiO層の選択比は104.8であった。そして、第2の高周波電源の出力を30Wに下げると、シリコン基板のエッチングレートは12.5×10nm/minであり、SiO層のエッチングレートは、84.8nm/minであり、シリコン基板/SiO層の選択比は147.4となり、また、第2の高周波電源の出力を10Wに下げると、シリコン基板のSiO層エッチングレートは13.4×10nm/minであり、SiO層のエッチングレートは、31.2nm/minであり、シリコン基板/SiO層の選択比は429.5となった。
以上より、バイアス電圧を低下させながら、エッチング時の真空チャンバ内の圧力を高めれば、シリコン基板の高いエッチング速度を保持したまま、シリコン基板/SiO層の選択比を大きくすることができることが判る。
なお、ここでは詳細な実験結果を示さないが、SF以外のSF、CF、C、CHFやXeFのいずれかを含むフッ素含有ガスを用いて、上記と同様の実験を行った結果、シリコン基板/SiO層の選択比を100以上にすることができることが確認された。
EM…エッチング装置、1…真空チャンバ(処理室)、3…高周波ループアンテナ、4、11…マッチング回路、5、12…高周波電源、6…永久磁石、10…基板ステージ、S…SOI基板(処理対象物)、S1…シリコン基板、S2…表面シリコン層、S3…SiO

Claims (4)

  1. 処理対象物をシリコン窒化層、シリコン酸化層またはシリコン酸窒化層のいずれかのシリコン化合物層とシリコン層とが積層されたものとし、
    この処理対象物を、処理室内に設けられバイアス電圧を印加し得るステージ上に配置し、
    この処理室内にフッ素含有ガスを含むエッチングガスを導入してプラズマ雰囲気を形成すると共に処理対象物に所定値のバイアス電圧を印加し、シリコン層をエッチングするエッチング方法において、
    前記シリコン層のエッチングが進行して前記シリコン化合物層が露出するまでに、バイアス電圧を所定値以下に低下させるか、または、バイアス電圧の印加を停止することを特徴とするエッチング方法。
  2. 前記バイアス電圧の低下またはバイアス電圧の印加停止に先立って、処理室内の圧力を所定値に高めることを特徴とする請求項1記載のエッチング方法。
  3. 前記圧力は1〜10Paの範囲であることを特徴とする請求項2記載のエッチング方法。
  4. 前記フッ素含有ガスは、SF、SF、CF、C、CHF及びXeFの中から選択されるものであることを特徴とする請求項1または請求項2記載のエッチング方法。
JP2009252787A 2009-11-04 2009-11-04 エッチング方法 Pending JP2011100760A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009252787A JP2011100760A (ja) 2009-11-04 2009-11-04 エッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009252787A JP2011100760A (ja) 2009-11-04 2009-11-04 エッチング方法

Publications (1)

Publication Number Publication Date
JP2011100760A true JP2011100760A (ja) 2011-05-19

Family

ID=44191738

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009252787A Pending JP2011100760A (ja) 2009-11-04 2009-11-04 エッチング方法

Country Status (1)

Country Link
JP (1) JP2011100760A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150115683A (ko) * 2014-04-04 2015-10-14 에스피티에스 테크놀러지스 리미티드 에칭 방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06132303A (ja) * 1991-11-29 1994-05-13 Semiconductor Energy Lab Co Ltd 薄膜トランジスタおよびその作製方法
JPH11176804A (ja) * 1997-12-15 1999-07-02 Nec Corp 半導体装置の製造方法
JP2002176182A (ja) * 2000-12-06 2002-06-21 Denso Corp 容量式力学量センサの製造方法
JP2002518825A (ja) * 1998-06-08 2002-06-25 ユナキス ユーエスエー インク. 実質的にアンダカットのないシリコンを絶縁体構造上に作製するエッチング工程
JP2003068709A (ja) * 2001-06-15 2003-03-07 Tokyo Electron Ltd ドライエッチング方法
JP2007059696A (ja) * 2005-08-25 2007-03-08 Hitachi High-Technologies Corp エッチング方法およびエッチング装置
JP2007509506A (ja) * 2003-10-21 2007-04-12 ウナクシス ユーエスエイ、インコーポレイテッド 時分割多重法及びrfバイアス変調を用いた高アスペクトsoi構造の無ノッチエッチング
JP2009206130A (ja) * 2008-02-26 2009-09-10 Panasonic Corp ドライエッチング方法及びドライエッチング装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06132303A (ja) * 1991-11-29 1994-05-13 Semiconductor Energy Lab Co Ltd 薄膜トランジスタおよびその作製方法
JPH11176804A (ja) * 1997-12-15 1999-07-02 Nec Corp 半導体装置の製造方法
JP2002518825A (ja) * 1998-06-08 2002-06-25 ユナキス ユーエスエー インク. 実質的にアンダカットのないシリコンを絶縁体構造上に作製するエッチング工程
JP2002176182A (ja) * 2000-12-06 2002-06-21 Denso Corp 容量式力学量センサの製造方法
JP2003068709A (ja) * 2001-06-15 2003-03-07 Tokyo Electron Ltd ドライエッチング方法
JP2007509506A (ja) * 2003-10-21 2007-04-12 ウナクシス ユーエスエイ、インコーポレイテッド 時分割多重法及びrfバイアス変調を用いた高アスペクトsoi構造の無ノッチエッチング
JP2007059696A (ja) * 2005-08-25 2007-03-08 Hitachi High-Technologies Corp エッチング方法およびエッチング装置
JP2009206130A (ja) * 2008-02-26 2009-09-10 Panasonic Corp ドライエッチング方法及びドライエッチング装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150115683A (ko) * 2014-04-04 2015-10-14 에스피티에스 테크놀러지스 리미티드 에칭 방법
JP2015201643A (ja) * 2014-04-04 2015-11-12 エスピーティーエス テクノロジーズ リミティド エッチング方法
KR102267521B1 (ko) 2014-04-04 2021-06-18 에스피티에스 테크놀러지스 리미티드 에칭 방법

Similar Documents

Publication Publication Date Title
KR101811910B1 (ko) 질화규소막에 피처를 에칭하는 방법
JP5108489B2 (ja) プラズマ処理方法
JP4554461B2 (ja) 半導体装置の製造方法
KR102023784B1 (ko) 질화규소막 에칭 방법
KR100801768B1 (ko) 에칭 방법 및 에칭 장치
KR101399181B1 (ko) 플라즈마 프로세싱 시스템에 대한 마스크 언더컷 및 노치를최소화시키는 방법
AU2008239010B2 (en) Dry etching method
KR101465107B1 (ko) 플라즈마 에칭 방법
JP4599212B2 (ja) プラズマ処理方法
WO2020161879A1 (ja) ドライエッチング方法及びドライエッチング装置
US20100133235A1 (en) Dry etching apparatus and dry etching method
JP2017050413A (ja) プラズマエッチング方法
US20150041060A1 (en) Plasma processing apparatus
KR102455749B1 (ko) 산화물 에칭 선택도를 증가시키기 위한 방법
JP2014072269A5 (ja)
JP2011100760A (ja) エッチング方法
JP2016207753A (ja) プラズマエッチング方法
JP2014216331A (ja) プラズマエッチング方法
US20120238100A1 (en) Etching method, etching apparatus, and computer-readable recording medium
KR100894300B1 (ko) 드라이에칭방법
US20070218696A1 (en) Dry etching method
JP2006295088A (ja) プラズマ処理方法及びプラズマ処理装置
JP2005251814A (ja) 層間絶縁膜のドライエッチング方法及びその装置
JP2022044696A (ja) プラズマ処理方法
JP2010153880A (ja) プラズマ処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121012

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130528

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131008