JP4599212B2 - プラズマ処理方法 - Google Patents

プラズマ処理方法 Download PDF

Info

Publication number
JP4599212B2
JP4599212B2 JP2005117846A JP2005117846A JP4599212B2 JP 4599212 B2 JP4599212 B2 JP 4599212B2 JP 2005117846 A JP2005117846 A JP 2005117846A JP 2005117846 A JP2005117846 A JP 2005117846A JP 4599212 B2 JP4599212 B2 JP 4599212B2
Authority
JP
Japan
Prior art keywords
film
etching
shape
processed
antireflection film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005117846A
Other languages
English (en)
Other versions
JP2006302924A5 (ja
JP2006302924A (ja
Inventor
誠浩 角屋
大本  豊
守 薬師寺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp filed Critical Hitachi High Technologies Corp
Priority to JP2005117846A priority Critical patent/JP4599212B2/ja
Publication of JP2006302924A publication Critical patent/JP2006302924A/ja
Publication of JP2006302924A5 publication Critical patent/JP2006302924A5/ja
Application granted granted Critical
Publication of JP4599212B2 publication Critical patent/JP4599212B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明はプラズマ処理方法およびプラズマ処理装置に係わり、特にプラズマを用いて半導体素子などの表面処理を行うのに好適なプラズマ処理方法および装置に関するものである。
プラズマ処理装置を用いてエッチング処理を行う場合、処理ガスを電離し活性化することで処理の高速化をはかり、また被処理材に高周波バイアス電力を供給しイオンを垂直に入射させることで、異方性形状などの高精度エッチング処理を実現している。配線およびその配線間を接続するプラグを形成するダマシンプロセスでは、消費電力低減の観点から、SiOCH膜の様な低誘電率膜が層間絶縁膜として使用されるようになってきた。この層間絶縁は、非許文献1に記載のように、O2プラズマ等の照射により、SiOC膜中の-CH3基が引抜かれ、K値が劣化することが知られている。
K. Maex et. al. : J. Appl. Phys., Vol93(2003) p8793
そこで、Oプラズマ等の照射によりSiOC膜中の-CH基が引抜かれ、K値が劣化することの対策として、O等のCを除去するガスを添加しない方法が検討されている。しかし、この方法は、エッチング形状との両立が難しいという問題がある。このため、エッチングプロセスにおける、エッチング形状とSiOC膜のK値劣化抑制の両立が急務である。
本発明の目的は、低誘電率膜(Low-k膜、例えばSiOCH等のSiOC系膜)において、高精度でかつ低誘電率膜の誘電率の劣化を抑制することが可能な処理条件を有するプラズマ処理方法およびプラズマ処理装置を提供することにある。
本発明による代表的な解決手段を挙げると、次のとおりである。
プラズマ処理装置において、プラズマを生成し、試料に高周波電圧を印加することによりSiOC系膜を含む多層構造膜を有する被処理材をエッチング処理するプラズマ処理方法であって、前記SiOC系膜のエッチングにおいて、対マスク選択比の高い異方性主体のエッチングを行った後、CxHyFzガス(x、y、z=0、1、2、…)を主体としかつN及びOを含まないガスを用いた等方的なエッチングを行うプラズマ処理方法。
プラズマを生成し、試料に高周波電圧を印加することにより被処理材をエッチング処理するプラズマ処理装置を用いて、レジストマスク、反射防止膜、キャップ膜、SiOCH膜を含む多層構造膜を有する被処理材をエッチングにて所定のエッチング加工形状に加工するプラズマ処理方法であって、前記レジストが前記所定のエッチング加工形状に対応するマスクパターンを有するものにおいて、前記多層構造膜の前記反射防止膜または該反射防止膜及び前記キャップ膜のエッチングステップにおいて、加工形状を前記マスクパターン寸法よりも細い形状に加工し、前記SiOCH膜のエッチングにおいて、第1のステップにて対マスク選択比の高い異方性主体のエッチングを行って所望の深さまで加工した後、第2のステップにてCxHyFzガス(x、y、z=0、1、2、…)を主体としかつN及びOを含まないガスを用いた等方的なエッチングを行って前記マスクパターン寸法に対応した所定のエッチング加工形状に加工することを特徴とするプラズマ処理方法。
CxHyFzガスとしては、CF4、CHF3、CH2F2、CH3F3、C4F8、C5F8、C4F6等があげられる。
また、以下の方法でも上記課題を解決可能である
第1の方法:反射防止膜(BARC)エッチングステップにてパターン寸法よりも溝又は孔を細く加工し、NまたはOを含む高マスク選択比条件にてエッチングを行う。その後NまたはOを含まず、基板に印加するバイアス出力を低下させて等方的なエッチングを行う。
第2の方法:パターン寸法よりも溝又は孔をやや細く加工するN等を含む高マスク選択比条件と、NまたはOを含まず、基板に印加するバイアス出力を低下させて等方的なエッチングを周期的に行う。
本発明によれば、SiOC系膜のエッチングにおいてk値劣化のない高垂直で高精度なエッチング処理が可能である。
図1は、本発明の実施態様として、典型的なシリコン基板(ウエハ)のSiOCH膜を含む多層構造膜に対してトレンチエッチング又はビアエッチングを行うステップを示す概念図である。図1の(a)において、106はシリコン基盤(Si)であり、その上の多層構造膜として、101はフォトレジストマスク、102は反射防止膜(BARC)、103はキャップ膜(TEOS)、104は被処理材(SiOCH)、105はエッチングストップ膜(SiC)である。
トレンチエッチング又はビアエッチングに際しては、まず、ArFフォトレジストマスク101をマスクにしてBARC膜102をエッチングし、その後、被処理材(例えばSiOCH)膜103をエッチングする。
層間絶縁膜のエッチングにはフロロカーボンガスが用いられ、SiO表面にCF系のポリマーを堆積させ、更に基板バイアスを印加することによりイオンを入射させエッチングを行う。特にSiO膜等のエッチングでは余剰なカーボン(C)等をOを添加することにより除去し、垂直なエッチング形状を実現していた。しかし、SiOCH膜等の低誘電率膜(Low-k膜)では、O又はNを添加することにより、SiOC膜中の-CH基が引抜かれ誘電率(k値)が増加する。これらK値の増加が発生すると、図1(b)に示したエッチング加工後のトレンチ又はビア周辺の層間絶縁膜のk値が上昇してしまうことから、製作するデバイスにおいて所望の電気特性等が得られない等の問題がある。
実際にSiOCH膜中の-CH基の引抜きを調べるために2次イオン質力分析計(SIMS)を用いたカーボン(C)の深さ方向プロファイルを測定した。また同じサンプルにて水銀プローブを用いてK値測定を実施した。その結果を図2に示す。
図2の縦軸がC濃度を示すイオン強度、横軸はSiOCH膜表面からの深さである。
図中には(a)プラズマ処理を施していないサンプル、(b)CHF3とN2の混合ガスを用いてエッチングを行ったサンプル、(c)NおよびOガスを含まないCFガス単体でエッチングしたサンプル、および(d)CHF3とN2の混合ガスを用いてエッチングを行った後、CFガス単体で約100nm程度エッチング処理を施したサンプルの各々に関して、C濃度の深さ方向プロファイルを示す。
測定結果によれば、(b)のCHF3とN2の混合ガスを用いてエッチングを行ったサンプルでは、k値が増加し更に表面のC濃度が低下しているが、(c)のCFガス単体でエッチングしたサンプルおよび(d)のCHF3とN2の混合ガスを用いてエッチングを行った後、CFガス単体で約100nm程度エッチング処理を施したサンプルでは、k値はほぼ初期膜と同等であり、また表面近傍でのC濃度の低下は見られなかった。このことから、SiOCH膜のk値劣化を抑制するためにはNまたはOを含まないガスでエッチングすることが重要であることがわかる。更に本結果より、ダメージ層は界面付近に形成されるということが分かる。
[実施例1]
本発明を用いた第2の実施例を図3を用いて説明する。図3は、基板(ウエハ)のトレンチエッチングを示す概念図である。図3(a)には所望の寸法のマスクパターン(トレンチ幅=D0)が形成されている。まずBARC膜(102)エッチング工程において、デポ性の強いガス系を使用することにより、図3(b)に示すようにエッチング加工形状をマスクパターンより細く形成する(トレンチ幅=D1、D1<D0)。ここでCFガスにCHF2、CHF、CH、HなどのHを含むガス、またはCOなどのカーボン比率の高いガスを添加することにより、マスク寸法に対してエッチング加工形状を細く形成することが可能である。
次に、図3(b)の形状をマスクにして、図3(c)に示すように、キャップ膜(103、 例えばTEOS膜、SiOC膜)およびLow-k膜(104、 例えばSiOC膜、ポーラスSiOC膜)のメインエッチング(第1のステップ)を行う。このとき、図3(b)で形成された寸法(トレンチ幅=D1)をほぼ維持するように調整する。この場合、N、O等のガスを添加し、対マスク選択比を増加した、対マスク選択比の高いエッチング条件にてエッチングを行う。
次に、N、Oガスを添加しないガス系で等方的なメインエッチング(第2のステップ)を行い、図3(d)のように図3(a)で形成されていた寸法の形状(トレンチ幅=D0)をほぼ維持するように調整する。この場合、N、O等のガスを添加し、対マスク選択比を形成する。
さらに、好ましくは図3(e)に示すように、フォトレジスト(101)も本メインエッチング(第2のステップ)で除去する。本工程では等方エッチングを実施するが、その際ウエハに印加するバイアス出力を低下させることで、より高精度な等方エッチングが可能である。この第2のステップでは、前の図3(c)のメインエッチング(第1のステップ)で形成されたトレンチ側壁のダメージ層がエッチングにより除去され、更にN、Oガスを添加しないガス系ではトレンチ側壁にダメージ層が形成されないことから、k値劣化を抑制することが可能である。
従って、BARCエッチングステップにてマスク寸法を縮小し(幅=D1、D1<D0)、その縮小されたマスクに対し高マスク選択比のエッチングを行い、更にバイアス出力を低下しN、Oガスを添加しないガス系で等方エッチングを行うことで、トレンチ・ビアの側壁にダメージ層が形成されず、更に所望の寸法(幅=D0)のエッチングを行うことが可能であり、エッチング加工形状とk値劣化のないエッチングが可能であるという効果がある。
[実施例2]
次に本発明を用いた第2の実施例を図4から図6を用いて説明する。第1の実施例と同一箇所は説明を省略する
図4は、本発明を適用するプラズマ処理装置の一実施例であるエッチング装置の縦断面図である。エッチング装置は、真空排気装置が接続され内部を減圧可能な処理室405と、この処理室内へガスを供給するガス供給装置407と、被処理材416を載置可能な基板電極415と、この基板電極に被処理材を吸着させるための静電吸着膜および被処理材を温調するために冷却ガス導入機構と、この基板電極に対向するプラズマを発生するための電磁波を放射するアンテナ電極403(=上部電極)と、基板電極へ接続された高周波電源413およびアンテナ電極へ接続された高周波電源408と、この基板電極へ接続された高周波電源417とこのアンテナ電極へ接続された高周波電源に印加する高周波の位相を制御する手段420を備えている。さらに、ガス供給装置407を時間的に変調するためのガス流量変調器および基板電極へ接続された高周波電源およびアンテナ電極へ接続された高周波電源の出力を時間変調する装置を具備している。さらに、ガス供給装置を時間的に変調するためのガス流量変調器および基板電極へ接続された高周波電源およびアンテナ電極へ接続された高周波電源の出力を同期して時間変調する装置を具備している。
より具体的には、上部が開放された真空容器401の上部に処理容器404、例えば石英製の誘電体窓402、例えばSi製のアンテナ電極(=上部電極)403を設置、密封することにより処理室405を形成する。上部電極403はエッチングガスを流すための多孔構造となっておりガス供給装置407に接続されている。また真空容器401には真空排気口406を介して真空排気装置(図示省略)が接続されている。アンテナ電極403の上部には同軸線路411、フィルター410及び整合器409、整合器412を介して高周波電源408(例えば周波数100MHz〜450MHz)、アンテナバイアス電源413が接続されている。アンテナバイアス電源413(例えば周波数400kHz〜4MHz)は外部トリガー信号により発振を制御することができる。
また、被処理材416を載置可能な基板電極415は真空容器401下部に設置され、整合器418を介して基板バイアス電源419に接続されている。また基板電極415は上部に静電吸着膜(図示省略)を有し、被処理材416と静電吸着膜間に冷却用ガスを供給することが可能である。これら冷却用ガスの圧力は任意の圧力に制御することが可能である。また基板バイアス電源419は外部トリガー信号により発振を制御可能である。また被処理材416を静電的に吸着させるために静電チャック(ESC)電源423がフィルター417を介して基板電極415に接続されている。またアンテナバイアス電源413と基板バイアス電源419は位相制御器420に接続されており、アンテナバイアス電源413と基板バイアス電源419より出力される高周波の位相を制御することができる。位相の設定は、位相検出プローブ421、422の信号を元に、所望の位相に制御することが可能である。ここで、その位相は主に180°±45°とした。
また位相制御器420とガス供給装置407には時間変調制御器424が接続されており、任意の時間周期(例えば0.1Hzから10kHzの範囲のいずれかの時間周期)にてチャンバー内に導入するガスの時間変調およびアンテナバイアス電源413および基板バイアス電源419の出力を時間変調することが可能である。またガス供給装置407はそれぞれのマスフローコントローラにてガス流量を時間変調することも可能であるが、2つ以上のガス系統に分類し、ピエゾバルブ等を用いて時間変調を行うことで、より高速なガス流量の時間変調が可能となる。
上記のように構成されたプラズマ処理装置において、処理室405内部を真空排気装置(図示省略)により減圧した後、ガス供給装置407によりエッチングガスを処理室405内に導入し所望の圧力に調整する。高周波電源408より発振された高周波電力は同軸線路411を伝播し、上部電極403および誘電体窓402を介して処理室405内に導入される。該高周波電源408と該同軸線路411との間には整合器409が接続され、該高周波電源408より出力された高周波電力を効率良く該処理室405内に供給するように作用する。
また、磁場発生用コイル414(例えばソレノイドコイル)により形成された磁場との相互作用により、処理室405内に高密度プラズマを生成する。特に電子サイクロトロン共鳴を起こす磁場強度(例えば160G)を処理室内に形成した場合、効率良く高密度プラズマを生成することができる。また、アンテナバイアス電源413より高周波電力は整合器412、同軸線路411を介してアンテナ電極403に供給される。このとき該整合器409、該整合器412と該同軸線路411の間にはフィルター410が設置されており、該フィルター410は該高周波電源408より出力された高周波電力を、該同軸線路411方向へ効率良く投入すると共に、該アンテナバイアス電源413より出力された高周波電力を、該同軸線路411方向へ効率良く投入するように作用する。
また、基板電極415に載置された被処理材416は、整合器418を介して基板バイアス電源419より高周波電力が供給され、表面処理(例えばエッチング処理)される。また該基板電極415には静電吸着用直流電源423が接続されており、該被処理材416を吸着することが可能である。また該静電吸着用直流電源423と該整合器418の間にはフィルター417が接続されており、該基板電極419および該静電吸着用直流電源423から出力された電力を効率良く基板電極415に投入するように作用する。
図5に、ガスを2系統に分離し時間変調を行い、更にアンテナバイアス出力およびウエハバイアス出力を時間変調制御器524を用いて変調した場合のタイムチャートを示す。GasAはN、Oガスを添加せずSiOC膜にダメージ層を形成しないガス系で、GasBはN等のガスを添加し高マスク選択比となるガス系を用いる。GasAを流す時間をT1とし、GasBを流す時間をT2とする。時間T1では印加するバイアス出力を低下または出力を停止し、より等方的なエッチングを進行させる。またアンテナバイアスも同期して出力を低下または出力を停止することにより、プラズマ電位の上昇を抑制しチャンバー壁等のスパッタを低減することが可能である。時間T2ではアンテナ・基板バイアスをそれぞれ印加し、異方性エッチングを行う。これらの時間T1、T2のエッチングを繰り返し周期0.1Hz〜10kHz程度で繰り返し実施することにより、SiOC膜のk値劣化を抑制し、更に高マスク選択比で高精度なエッチングが可能である。
そのエッチングの様子を模式的に図6に示す。図6(a)はBARCエッチング後のトレンチ・ビア形状である。この場合BARCエッチングはなるべくマスク寸法(幅=D0)と同じになるようにエッチングを行う。次に時間T2エッチング後の形状を図6(b)に示す。トレンチ側壁はややテーパ形状となるが、このトレンチ側壁にはデポ層が形成されるので、エッチング加工形状としてはスクパターンより細く形成される(幅=D1、D1<D0)。ここではN、Oガスを添加した場合でもトレンチ・ビア側壁にはデポ層が形成されるため、実際のトレンチ・ビアの側壁にはダメージ層が形成されない。
次に、時間T1のエッチング後の形状を図6(c)に示す。ここではN、Oガスを添加せず等方エッチングを行い、マスク寸法どおりのトレンチ・ビア幅(=D0)になるよう加工する。これらのステップを繰り返すことにより、図6(d)のトレンチ・ビア形状(幅=D0)が形成される。
実際に形成されたトレンチ・ビアの側壁はエッチング加工時にN、Oガスに暴露されることが無いため、ダメージ層は形成されず、k値劣化は発生しない。更に時間T1と時間T2の比率は可変であり、その比率は時間T1でのエッチングレート、時間T2での側壁デポレートの比率により決定される。
従って、高マスク選択比のエッチングと、更にバイアス出力を低下しN、Oガスを添加しないガス系で等方エッチングを周期的に行うことで、トレンチ・ビアの側壁にダメージ層が形成されず、更に所望の寸法のエッチングを行うことが可能であり、エッチング加工形状とk値劣化のないエッチングが可能であるという効果がある。
また、本実施例では、有磁場エッチング装置について述べたが、低圧力動作が可能であるアッシング装置など他のプラズマ処理装置においても同様の効果がある。
以上述べたように、本発明のプラズマ処理方法及び装置では、低誘電率膜(Low-k膜、例えばSiOCH)を行う際、BARCエッチングステップにてパターン寸法よりも溝又は孔を細く加工し、NまたはOを含む高マスク選択比条件にてエッチングを行う。その後NまたはOを含まず、ウエハに印加するバイアス出力を低下させて等方的なエッチングを行う、又はパターン寸法よりも溝又は孔をやや細く加工するN等を含む高マスク選択比条件と、NまたはOを含まず、ウエハに印加するバイアス出力を低下させて等方的なエッチングを周期的に行う。これらにより、エッチング形状を高精度に制御すると共に、かつ低誘電率膜の誘電率の劣化を抑制することが可能となる。
本発明の実施態様になるSiOCH膜を含む多層構造膜に対してトレンチエッチング又はビアエッチングを行うステップを示す概念図である。 SiOCH膜ダメージ層を示すカーボン(C)濃度の深さ方向分布を示す図である。 本発明の第1の実施例におけるエッチングプロセスの模式図である。 本発明の第2の実施例に用いられるエッチング装置の概略を示す縦断面図である。 本発明の第2の実施例におけるガス流量およびバイアス出力の時間変化を示す特性図である。 本発明の第2の実施例におけるエッチングプロセスの模式図である。
符号の説明
101…フォトレジストマスク、102…反射防止膜(BARC)、103…キャップ膜(TEOS)、104…被処理材(SiOCH)、105…エッチングストップ膜(SiC)、106…シリコン基盤(Si)、401…真空容器、402…誘電体窓、 403…アンテナ電極、404…処理容器、405…処理室、406…真空排気口、407…ガス供給装置、408…高周波電源、409…整合器、410…フィルター、411…同軸線路、412…整合器、413…アンテナバイアス電源、414…磁場発生コイル、415…基板電極、416…被処理材、417…フィルター、418…整合器、419…基板バイアス電源、420…位相制御器、421、422…位相検出プローブ、423…静電吸着用直流電源、424…時間変調制御器。

Claims (5)

  1. プラズマ処理装置において、プラズマを生成し、被処理材に高周波電圧を印加することにより該被処理材を所定のエッチング加工形状に加工するプラズマ処理方法であって、
    前記被処理材は、レジストマスク、反射防止膜、キャップ膜、SiOCH膜を含む多層構造膜を有し、前記レジストが前記所定のエッチング加工形状に対応するマスクパターンを有し、
    前記多層構造膜の前記反射防止膜または該反射防止膜及び前記キャップ膜のエッチングを行った後、前記SiOCH膜のエッチングを行うものにおいて、
    前記多層構造膜の前記反射防止膜または該反射防止膜及び前記キャップ膜のエッチングステップにおいては、加工形状を前記マスクパターン寸法よりも細い形状に加工し、
    前記SiOCH膜のエッチングにおいては、
    第1のステップにて、フロロカーボンガスにN またはO を含む混合ガスを用いた対マスク選択比の高い異方性主体のエッチングを行って所望の深さまで加工した後、
    第2のステップにて、CxHyFzガス(少なくともxが1以上、yが0又は1以上、且つ、zが1以上)を主体としかつN及びOを含まないガスを用いた等方的なエッチングを行って前記マスクパターン寸法に対応した所定のエッチング加工形状に加工する
    ことを特徴とするプラズマ処理方法。
  2. 請求項1記載のプラズマ処理方法であって、
    前記反射防止膜または反射防止膜およびキャップ膜のエッチングステップにおいて、CF とHを含む混合ガスを用いて前記加工形状を前記マスクパターン寸法よりも細い形状に加工する
    ことを特徴とするプラズマ処理方法。
  3. プラズマ処理装置において、プラズマを生成し、被処理材に高周波電圧を印加することにより該被処理材を所定のエッチング加工形状に加工するプラズマ処理方法であって、
    前記被処理材は、レジストマスク、反射防止膜、キャップ膜、SiOCH膜を含む多層構造膜を有し、前記レジストが前記所定のエッチング加工形状に対応するマスクパターンを有し、
    前記多層構造膜の前記反射防止膜または該反射防止膜及び前記キャップ膜のエッチングを行った後、前記SiOCH膜のエッチングを行うものにおいて、
    前記多層構造膜の前記反射防止膜または該反射防止膜及び前記キャップ膜のエッチングステップにおいては、前記加工形状を前記マスクパターン寸法よりも細い形状に加工し、
    前記SiOCH膜のエッチングにおいては、
    フロロカーボンガスとN またはO との混合ガスを用いた対マスク選択比の高い異方性主体のエッチングを行う第1のステップと、
    CxHyFzガス(少なくともxが1以上、yが0又は1以上、且つ、zが1以上)を主体としかつN 及びO のガスを用いない等方的なエッチングを行う第2のステップとを周期的に繰り返す
    ことを特徴とするプラズマ処理方法。
  4. 請求項3記載のプラズマ処理方法において、
    前記繰り返し周期を0.1Hz〜10kHzとする
    ことを特徴とするプラズマ処理方法。
  5. プラズマ処理装置において、プラズマを生成し、被処理材に高周波電圧を印加することにより、該被処理材にエッチング処理によって所定の形状のトレンチ加工を行うトレンチエッチング方法であって、
    前記被処理材が、レジストマスク、反射防止膜、キャップ膜、SiOCH膜を含む多層構造膜を有し、前記レジストが前記所定のトレンチエッチング加工形状に対応するマスクパターンを有し、
    前記多層構造膜の前記反射防止膜または該反射防止膜及び前記キャップ膜のエッチングを行った後、前記SiOCH膜のトレンチエッチングを行うものにおいて、
    前記多層構造膜の前記反射防止膜または該反射防止膜及び前記キャップ膜のエッチングステップにおいては、前記加工形状を前記マスクパターン寸法よりも細い形状に加工し、
    前記SiOCH膜のトレンチエッチングにおいては、
    第1のステップにて、フロロカーボンガスとN またはO との混合ガスを用いた対マスク選択比の高い異方性主体のトレンチエッチングを行って所望の深さまで加工した後
    第2のステップにて、CxHyFz(少なくともxが1以上、yが0又は1以上、且つ、zが1以上)を主体としかつN 及びO を含まないガスを用いた等方的なトレンチエッチングを行って前記マスクパターン寸法に対応した所定のトレンチ形状に加工する
    ことを特徴とするトレンチエッチング方法。
JP2005117846A 2005-04-15 2005-04-15 プラズマ処理方法 Expired - Fee Related JP4599212B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005117846A JP4599212B2 (ja) 2005-04-15 2005-04-15 プラズマ処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005117846A JP4599212B2 (ja) 2005-04-15 2005-04-15 プラズマ処理方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010012796A Division JP2010153880A (ja) 2010-01-25 2010-01-25 プラズマ処理装置

Publications (3)

Publication Number Publication Date
JP2006302924A JP2006302924A (ja) 2006-11-02
JP2006302924A5 JP2006302924A5 (ja) 2008-04-10
JP4599212B2 true JP4599212B2 (ja) 2010-12-15

Family

ID=37470920

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005117846A Expired - Fee Related JP4599212B2 (ja) 2005-04-15 2005-04-15 プラズマ処理方法

Country Status (1)

Country Link
JP (1) JP4599212B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104471686A (zh) * 2012-08-09 2015-03-25 东京毅力科创株式会社 等离子体蚀刻方法和等离子体蚀刻装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5103006B2 (ja) * 2006-11-16 2012-12-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR101179111B1 (ko) * 2007-02-09 2012-09-07 도쿄엘렉트론가부시키가이샤 에칭 방법 및 기억 매체
JP4919871B2 (ja) 2007-02-09 2012-04-18 東京エレクトロン株式会社 エッチング方法、半導体装置の製造方法および記憶媒体
JP5063154B2 (ja) * 2007-03-20 2012-10-31 株式会社日立ハイテクノロジーズ プラズマ処理装置及びプラズマ処理方法
JP5144213B2 (ja) * 2007-10-30 2013-02-13 シャープ株式会社 プラズマエッチング方法、プラズマエッチング装置、および固体撮像素子の製造方法
JP5260356B2 (ja) 2009-03-05 2013-08-14 東京エレクトロン株式会社 基板処理方法
WO2020121540A1 (ja) * 2019-02-04 2020-06-18 株式会社日立ハイテク プラズマ処理方法及びプラズマ処理装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001210627A (ja) * 1999-11-16 2001-08-03 Matsushita Electric Ind Co Ltd エッチング方法、半導体装置及びその製造方法
JP2002261082A (ja) * 2001-03-01 2002-09-13 Nec Corp 半導体装置の製造方法
JP2006041088A (ja) * 2004-07-26 2006-02-09 Hitachi High-Technologies Corp プラズマ処理装置
JP2006100628A (ja) * 2004-09-30 2006-04-13 Hitachi High-Technologies Corp プラズマ処理方法
JP2006295088A (ja) * 2005-04-15 2006-10-26 Hitachi High-Technologies Corp プラズマ処理方法及びプラズマ処理装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001210627A (ja) * 1999-11-16 2001-08-03 Matsushita Electric Ind Co Ltd エッチング方法、半導体装置及びその製造方法
JP2002261082A (ja) * 2001-03-01 2002-09-13 Nec Corp 半導体装置の製造方法
JP2006041088A (ja) * 2004-07-26 2006-02-09 Hitachi High-Technologies Corp プラズマ処理装置
JP2006100628A (ja) * 2004-09-30 2006-04-13 Hitachi High-Technologies Corp プラズマ処理方法
JP2006295088A (ja) * 2005-04-15 2006-10-26 Hitachi High-Technologies Corp プラズマ処理方法及びプラズマ処理装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104471686A (zh) * 2012-08-09 2015-03-25 东京毅力科创株式会社 等离子体蚀刻方法和等离子体蚀刻装置
CN104471686B (zh) * 2012-08-09 2017-03-22 东京毅力科创株式会社 等离子体蚀刻方法和等离子体蚀刻装置

Also Published As

Publication number Publication date
JP2006302924A (ja) 2006-11-02

Similar Documents

Publication Publication Date Title
US8809199B2 (en) Method of etching features in silicon nitride films
JP4599212B2 (ja) プラズマ処理方法
US6136214A (en) Plasma processing method and apparatus
JP4657473B2 (ja) プラズマ処理装置
TWI510669B (zh) 於裸露矽表面而非氧化物表面之聚合物膜選擇性沉積
KR101032831B1 (ko) 챔버 탈불화 및 웨이퍼 탈불화 단계들을 방해하는 플라즈마에칭 및 포토레지스트 스트립 프로세스
US20130344702A1 (en) Method of etching silicon nitride films
US8129282B2 (en) Plasma etching method and computer-readable storage medium
JPH098014A (ja) プラズマ成膜方法及びその装置
KR20150104043A (ko) 플라즈마 에칭 방법 및 플라즈마 에칭 장치
US7842619B2 (en) Plasma processing method
JP5271267B2 (ja) エッチング処理を実行する前のマスク層処理方法
JP2007080982A (ja) エッチング方法、エッチング装置及び半導体装置の製造方法
JP5064319B2 (ja) プラズマエッチング方法、制御プログラム及びコンピュータ記憶媒体
JPH09326383A (ja) プラズマ処理装置及びプラズマ処理方法
JP2003023000A (ja) 半導体装置の製造方法
US20090029557A1 (en) Plasma etching method, plasma etching apparatus and storage medium
JP4827567B2 (ja) プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
US20150041060A1 (en) Plasma processing apparatus
JP6579786B2 (ja) プラズマエッチング方法
JP4577328B2 (ja) 半導体装置の製造方法
JP2006295088A (ja) プラズマ処理方法及びプラズマ処理装置
JP2010153880A (ja) プラズマ処理装置
US11342195B1 (en) Methods for anisotropic etch of silicon-based materials with selectivity to organic materials
JP3172340B2 (ja) プラズマ処理装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080225

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080225

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20080225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100907

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100927

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131001

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees