KR101032831B1 - 챔버 탈불화 및 웨이퍼 탈불화 단계들을 방해하는 플라즈마에칭 및 포토레지스트 스트립 프로세스 - Google Patents

챔버 탈불화 및 웨이퍼 탈불화 단계들을 방해하는 플라즈마에칭 및 포토레지스트 스트립 프로세스 Download PDF

Info

Publication number
KR101032831B1
KR101032831B1 KR1020087025919A KR20087025919A KR101032831B1 KR 101032831 B1 KR101032831 B1 KR 101032831B1 KR 1020087025919 A KR1020087025919 A KR 1020087025919A KR 20087025919 A KR20087025919 A KR 20087025919A KR 101032831 B1 KR101032831 B1 KR 101032831B1
Authority
KR
South Korea
Prior art keywords
chamber
plasma
photoresist mask
gas
source power
Prior art date
Application number
KR1020087025919A
Other languages
English (en)
Other versions
KR20090026253A (ko
Inventor
이펭 죠우
제랄도 에이. 델가디노
창-린 시에
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20090026253A publication Critical patent/KR20090026253A/ko
Application granted granted Critical
Publication of KR101032831B1 publication Critical patent/KR101032831B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H01L21/02049—Dry cleaning only with gaseous HF

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

중합화 에칭 프로세스 가스를 사용하여 제품상에 포토레지스트 마스크로 수행되는 플라즈마 에칭 단계를 포함하는 플라즈마 에칭 프로세스로서, 중합화 에칭 프로세스 가스는 에칭 단계 동안에 포토레지스트의 표면상에 중합체층으로서 축적되는 플라즈마 중합화 종들에서 생성되며, 프로세스는, 에칭 단계 이후, 포토레지스트 마스크를 제거하기 이전에, (a) 챔버의 천장부를 포함하는 챔버 표면들로부터 중합체 물질을 포함하는 타입의 잔여물을 제거하는 단계 ― 잔여물을 제거하는 단계는, 실질적으로 챔버로 RF 플라즈마 바이어스 전력이 결합되지 않는 동안 챔버로 RF 플라즈마 소스 전력을 결합하는 단계, 및 챔버 표면들로부터 잔여물이 제거될 때까지 챔버로 수소-포함 가스를 주입하는 단계에 의하여 수행됨 ― ; 및 (b) 포토레지스트 마스크의 표면으로부터 중합체층을 제거하는 단계 ― 중합체층을 제거하는 단계는, 실질적으로 챔버로 RF 플라즈마 소스 전력이 결합되지 않는 동안 챔버로 RF 플라즈마 바이어스 전력을 결합하는 단계, 및 중합체층이 포토레지스트 마스크의 표면으로부터 제거될 때까지 산소 및 일산화탄소를 포함하는 프로세스 가스를 챔버로 주입하는 단계에 의하여 수행됨 ― 를 포함한다.

Description

챔버 탈불화 및 웨이퍼 탈불화 단계들을 방해하는 플라즈마 에칭 및 포토레지스트 스트립 프로세스{PLASMA ETCH AND PHOTORESIST STRIP PROCESS WITH INTERVENING CHAMBER DE-FLUORINATION AND WAFER DE-FLUORINATION STEPS}
본 발명은 챔버 탈불화 단계 및 웨이퍼 탈불화 단계들을 방해하는 플라즈마 에칭 및 포토레지스트 스트립 프로세스에 관한 것이다.
집적 회로 성능은 디바이스 스위칭 속도를 증가시키고, 상호접속부 밀도를 증가시키며, 금속간 유전체(IMD: inter-metal dielectric) 층들에 의해 분리되는 인접한 컨덕터들 사이에 혼선을 감소시킴으로써 계속해서 개선되고 있다. 스위칭 속도는 증가되어 왔으며, 혼선은 다공성 유기-실리케이트 유리와 같은 낮은 유전 상수("낮은-k 물질")를 갖는 IMD로서 새로운 유전 박막 물질을 이용함으로써 감소되었다. 상호접속부들은 상호접속된 도전성 층들의 개수를 증가시키고, 피쳐 크기(예를 들어, 라인 폭들, 홀 직경들)을 감소시킴으로써 증가되었다. 상이한 컨덕터들 사이에 접속은 저-k 물질을 통해 높은 종횡비(깊고 좁은) 개구들 또는 "비아들"을 남긴다. 그러한 미세한 피쳐들(예를 들어, 약 45nm상의 피쳐 크기들을 갖는)은 더 높은 파장들에 적응가능한 포토레지스트(포토리소그래피를 위한)를 요구하여 왔다. 그러한 포토레지스트는 더 얇은 경향이 있으며, 유전체 에칭 프로세스 동안에 핀 홀들 또는 줄무늬(striation)들과 같은 결점들을 형성하기 쉽다. 이러한 문제점은 저-k 유전체 막을 통해 좁은 비아들의 플라즈마 에칭 형성 동안에 탄화플루오르 케미스트리를 이용함으로써 처리된다. 탄화플루오르 에칭 케미스트리는 포토레지스트상에 보호 탄화플루오르 중합체를 증착한다. 에칭 프로세스는 통상적으로 구리 상호접속 라인들 위에 놓이는 바닥부 유전체층에 도달하면 멈춰야만 한다. 이러한 바닥부 유전체층은 통상적으로 컨덕터 라인으로부터의 구리 원자들의 확산을 방지하는 배리어층으로서 작용하고, 질소-도핑된 실리콘 카바이드와 같은 저-k 유전체 물질 자신이며, 통상적으로 매우 얇다(약 수백 옹스트롬의). 배리어층이 노출된 이후, 에칭 프로세스는 중지되고, 깊고 좁은(높은 종횡비) 개구 또는 비아를 형성한다. 다음 프로세스 단계를 위한 준비에서, 포토레지스트는 웨이퍼로부터 벗겨진다. 이러한 포토레지스트 스트립(strip) 프로세스는 웨이퍼에 인가된 바이어스 전력으로 암모니아-기반 플라즈마에서 수행될 수 있으며, 불필요한 웨이퍼 전송 단계를 방지하고 생산성을 최대화하기 위하여 앞선 에칭 프로세스가 수행된 동일한 챔버에서 수행된다. 문제점은 포토레지스트 스트립 프로세스가 취약한 저-k 물질로 구성된, 비아 바닥부에서 얇은 배리어층이 사라지게 한다는 것이다.
이러한 문제점에 대한 한 방법은 포토레지스트 애싱(ashing) 단계를 수행하기 이전에, 전용 포토레지스트 애싱 챔버로 웨이퍼를 수송하는 것일 수 있다. 불행히도, 그러한 접근법은 반응기 챔버들 사이에 웨이퍼의 수송에 고유한 지연들로 인하여 생산성을 감소시킬 것이다.
따라서, 비아 바닥부에서 얇은 배리어가 유지되는 포토레지스트 스트립 프로세스 및 결합 비아 에칭이 요구된다.
플라즈마 에칭 프로세스는 상기 에칭 단계 동안에 상기 포토레지스트의 표면상에 중합체층으로서 축적되는 플라즈마 중합화 종들에서 생성되는 중합화 에칭 프로세스 가스를 사용하여 제품상에 포토레지스트 마스크로 수행되는 플라즈마 에칭 단계를 포함하고, 프로세스는 에칭 단계 이후, 그리고 상기 포토레지스트 마스크를 제거하기 이전에, 동일한 챔버에서 수행되는 하기의 단계들을 포함한다:
상기 챔버의 천장부를 포함하는 챔버 표면들로부터 중합체 물질을 포함하는 타입의 잔여물을 제거하는 단계 ― 상기 잔여물을 제거하는 단계는, 실질적으로 상기 챔버로 RF 플라즈마 바이어스 전력이 결합되지 않는 동안 상기 챔버로 RF 플라즈마 소스 전력을 결합하는 단계, 및 상기 챔버 표면들로부터 상기 잔여물이 제거될 때까지 상기 챔버로 수소-포함 가스를 주입하는 단계에 의하여 수행됨 ― ; 및
상기 포토레지스트 마스크의 상기 표면으로부터 상기 중합체층을 제거하는 단계 ― 상기 중합체층을 제거하는 단계는, 실질적으로 상기 챔버로 RF 플라즈마 소스 전력이 결합되지 않는 동안 상기 챔버로 RF 플라즈마 바이어스 전력을 결합하는 단계, 및 상기 중합체층이 상기 포토레지스트 마스크의 상기 표면으로부터 제거될 때까지 산소 및 일산화탄소를 포함하는 프로세스 가스를 상기 챔버로 주입하는 단계에 의하여 수행됨 ―.
도 1은 본 발명을 구체화하는 프로세스의 블럭 흐름도이다.
도 2a, 2b, 2c 및 2d는 도 1의 프로세스의 연속적 단계들 동안에 박막 구조물에서의 연대순 변화들을 도시한다.
도 3은 도 1의 프로세스를 실행하고, 도 1의 프로세스를 실행하도록 프로그래밍된 제어기를 갖도록 적응된 타입의 플라즈마 반응기를 도시한다.
포토레지스트 스트립 프로세스에 의해 저-k 비아 바닥부 배리어층의 제거의 문제점은 본 발명의 포토레지스트 스트립 프로세스 및 플라즈마 에칭에서 해결된다. 본 발명은 포토레지스트 스트립 동안의 배리어층의 제거의 문제점이 챔버 내부 표면들 및 사후-에칭 포토레지스트 제거 단계의 개시에서 웨이퍼 자신상의 불소-포함 잔여물들의 존재로부터 야기된다는 것에 대한 발명자의 자각에 기초한다. 포토레지스트 스트립 프로세스는 에칭 프로세스 동안에 증착된 잔여물들로부터 불소 화합물들(및 자유 불소)를 유리시킨다(liberate). 포토레지스트를 벗기기 위하여 사용되는 암모니아-기반 플라즈마의 수소의 존재는 저-k 배리어층의 고도의 반응성 플라즈마 에칭을 생성하기 위하여 유리된 불소 화합물들과 협력한다. 본 발명의 프로세스는 이러한 문제점을 제거한다.
이제 도 1을 참조하여, 포토레지스트 마스크는 박막 구조물(도 1의 블럭(10))의 최상부 표면상에 포토리소그래피적으로 형성된다. 프로세스의 이러한 단계에서의 이러한 박막 구조물이 도 2a에 개시된다. 도 2a의 박막 구조물은 도 1의 블럭(10)의 단계에서 증착된 포토레지스트층(14)에 의해 커버되는 반사 방지 코팅(12)으로 구성되며, 개구(14a)는 포토레지스트층(14)에서 포토리소그래피적으로 형성된다. 실리콘 다이옥사이드-포함 유전체층(16)은 반사방지 코팅(12) 아래에 놓이며, 유기-실리케이트 유리층(18)은 유전체층(16) 아래에 놓이고, 두꺼운 다공성 유기-실리케이트 유리층(20)(저-k 유전체 물질)은 유기-실리케이트 유리층(18) 아래에 놓인다. 얇은 확산 배리어층(22)은 다공성 유기-실리케이트 유리층(20) 아래에 놓이며, 질소-도핑된 실리콘 카바이드와 같은 구리 원자들의 확산에 저항하거나 확산을 차단할 수 있는 저-k 유전체 물질로 구성된다. 옥사이드층(26)에 의해 둘러싸이는 구리 컨덕터 라인(24)은 배리어층(22) 아래에 놓인다.
다음 단계(도 1의 블럭(30))에서, 탄화플루오르 또는 플루오로-탄화수소 프로세스 가스는 플라즈마 RF 소스 전력 및 상대적으로 낮은 챔버 압력(예를 들어, 약 밀리토르)에서 플라즈마를 형성하기 위하여 플라즈마 RF 바이어스 전력이 인가되는 동안 반응기 챔버로 흐른다. 이러한 조건은 비아 개구(32)가 배리어층(22)의 최상부 표면을 향해 아래로 도 2b의 박막 구조물을 통해 열려질 때까지 챔버에서 유지된다. 도 2b는 도 1의 블럭(30)의 단계의 완료시 박막 구조물을 도시한다. 도 1의 블럭(30)의 에칭 단계 동안에, 일부 프로세스 가스는 개구(32)(도 2b)의 형성을 수행하는 단순한(높은 불소-함량) 탄화플루오르 에칭제 종들을 형성한다. 동시에, 포토레지스트층(14)의 최상부 표면상에 중합체층(23)으로서(도 2b), 그리고 반응기 챔버의 내부 표면들상의 중합체층으로서(도 2b에 미도시) 축적되는 다른 탄소-풍부 탄화플루오르 종들이 형성된다.
도 1의 블럭(40)에서, 취약한 얇은 배리어층(22)을 제거하거나 손상시키지 않고 반응기 챔버 내부 표면들로부터 불소-포함 중합체를 제거하는 포토레지스트층(14)의 제거 이전에 단계가 수행된다. 이것은 웨이퍼상의 바이어스 전력을 제거하고, 그 후, 반응기 챔버에서 탄화플루오르 또는 플루오로-탄화수소 프로세스 가스를 암모니아 가스로 교체함으로써 달성된다. 플라즈마 RF 소스 전력은 암모니아 프로세스 가스로부터 수소가 내부 챔버 표면들상의 중합체의 불소 및 탄소 원자들과 반응하기에 충분히 암모니아를 해리시켜, 그러한 표면들로부터 중합체를 제거한다. 웨이퍼상의 RF 바이어스 전력은 얇은 배리어층(22)을 공격하기 위하여 암모니아 가스로부터 발생된 플라즈마가 아래로 좁은 비아 개구들에 도달하는 것을 방지하기 위하여 0으로(또는 0에 충분히 가깝게) 설정된다. 결과적으로, 이러한 단계는 내부 챔버 표면들로부터 축적된 중합체의 제거를 통해 보증하기에 충분한 시간 동안 수행될 수 있다.
도 1의 블럭(42)에서, 비아(32)의 바닥부에서 취약하고 얇은 배리어층(22)을 손상시키거나 제거하지 않고 포토레지스트층(14)의 최상부 표면으로부터 불소-포함 중합체층(34)을 제거하는 포토레지스트층(14)의 제거 이전에 다른 단계가 수행된다. 이것은 RF소스 전력을 제거하고, 웨이퍼에 RF 바이어스 전력을 인가함으로써 달성된다. 또한, 프로세스 가스 환경은 산소 및 일산화탄소로 구성되는 반응기 챔버 내에서 달성되며, 임의의 수소-포함 또는 불소-포함 화합물들로부터 자유롭다. 예를 들어, 블럭(40 및 42)의 단계들이 수행되는 순서가 반대일 수 있는 반면, 블럭(42)의 단계가 블럭(40)의 단계 이후에 수행된다면, 그 후, 암모니아 프로세스 가스를 완전히 제거하고, RF 플라즈마 소스 전력을 제거하고, 산소 및 일산화탄소를 반응기 챔버로 흘려보내며, 웨이퍼에 RF 플라즈마 바이어스 전력을 인가함으로써 적절한 가스 환경이 달성된다. RF 플라즈마 소스 전력의 부족은 산소 분자들의 해리를 제한(또는 방지)한다. 해리되지 않은 산소는 얇은 배리어층(22)을 공격하지 않으나, 이것은 포토레지스트층(14)의 표면상에 중합체층(34)을 공격한다. 중합체층(34)과 산소의 반응은 정교한 배리어층(22)을 공격할 수 있는 플라즈마의 몇몇 높은 반응성의(저-탄소 함량) 탄화플루오르-포함 종들을 발생시키는 동안, 도 2c에 도시된 구조물을 생성하기 위하여 중합체층(34)을 제거한다. 그러한 공격은 프로세스 가스의 일산화탄소 원자들의 존재에 의해 방지된다. 일산화탄소 원자들은 반응하여, 그러한 반응성 종들을 취약한 배리어층(22)을 공격하지 않는 보다 비활성의 탄소-풍부 탄화플루오르 종들로 변환하기 위하여 본 단계에서 발생된 낮은 탄소-함량 반응성 종들과 빠르게 결합한다.
최종 단계(도 1의 블럭(46)에서, 포토레지스트층(14)은 동일한 반응기 챔버에서 제거된다. 블럭(46)의 레지스트 스트립 또는 제거 단계는 통상적으로 산소 및 일산화탄소 프로세스 가스를 제거하고, 암모니아 가스를 주입하고, 반응기 오버헤드(overhead) 전극에 RF 플라즈마 소스 전력을 인가하며, RF 플라즈마 바이어스 전력을 웨이퍼에 인가함으로써 수행된다. 모든 불소-포함 증착물들이 챔버 내부 표면들 및 웨이퍼 자신으로부터 제거되기 때문에, 플라즈마 환경은 불소가 결여되고, 따라서, 이러한 최종 단계(포토레지스트 제거) 동안에 유리된 수소는 노출된 배리어층(22)을 손상시키지 않는다. 이러한 단계는 또한 반사방지 코팅 또는 층(12)을 제거한다. 블럭(46)의 포토레지스트 제거 단계는 포토레지스트 제거를 보장하기에 충분한 시간 동안 수행되며, 도 2d에 도시된 박막 구조물을 초래한다.
도 1의 프로세스들로 수행된 테스트들에서, 우리는 배리어층(22)으로부터의 물질의 손실이 무시할 정도의 양인 2nm 이하이며, 따라서, 45nm까지의 웨이퍼상의 피쳐 크기의 감소를 허용함을 발견하였다.
도 3은 도 1의 프로세스를 수행하기 위한 플라즈마 반응기를 도시한다. 도 2의 반응기는 디스크-형태 천장부 전극(110) 및 원통형 측벽(105)에 의해 한정되는 진공 챔버(100)를 갖는다. 웨이퍼(120)를 지지하는 정전 척(115)은 D.C. 척킹 전압 공급부(135)에 결합된 내부 전극(130)을 갖는 절연체층(125)을 포함한다. RF 플라즈마 바이어스 전력 발생기(140)는 임피던스 매칭 엘리먼트(145) 및 절연 캐패시터(150)를 통해 전극에 결합된다. VHF(예를 들어, 162MHz) RF 소스 전력 발생기(155)는 천장부 전극(110)에 임피던스 매칭 엘리먼트(162)를 통해 결합된다. 임피던스 매칭 엘리먼트는 본 양수인에게 양도된, Daniel Hoffman 등에 의한 2003년 3월 4일자로 발행된 "PLASMA REACTOR WITH OVERHEAD RF ELECTRODE TUNED TO THE PLASMA"라는 제목의 미국 특허 제6,528,751호에 개시된 바와 같은(그 모든 내용은 본 명세서에 참조로서 통합됨), HVF 발생기(155)의 주파수 근처에서 공진하는 동축 튜닝 스터브(coaxial tuning stub)일 수 있고, 전극(110)은 HVF 발생기(155)의 주파수 근처에서 챔버(100)의 플라즈마와 공진을 형성하는 리액턴스를 갖는다. 천장부 전극(110)은 또한 가스 분배 샤워헤드이다. 프로세스 가스는 천장부 전극(110)의 가스 분배 오리피스(orifice)들의 내부 영역(160) 및 가스 분배기 오리피스들의 외부 영역(165)을 통해 챔버(100)로 흐른다. 가스 패널(170)은 선택된 프로세스 가스들을 제공하며, 내부 영역과 외부 영역(160, 165) 사이에 가스 흐름을 할당한다. 내부 및 외부 전자석들(180, 185)은 D.C. 전류 공급부(190)로부터 인가된 D.C. 전류들에 따라 챔버(100) 내에 플라즈마 이온 농도 분배를 제어한다. 쓰로틀 밸브(205)에 의해 조정되는 진공 펌프(200)는 챔버(100)의 원하는 진공 챔버 압력을 달성한다. 주 제어기(195)는 도 1에 도시된 타입의 프로세스 시퀀스를 수행하기 위하여 명령어들(196)의 세트로 프로그래밍되며, 그러한 목적으로, 가스 패널(180), D.C. 자기 전류 공급부(190), VHF 소스 전력 발생기(155), RF 바이어스 전력 발생기(140) 및 쓰로틀 밸브(205)의 작동을 제어한다. 이러한 경우, 주 제어기(195)가 프로그래밍되는 명령어 세트(196)는 다음과 같다: (1) 가스 패널(170)로부터 탄화플루오르 프로세스 가스를 공급하고, 저-k 유전체층을 통해 비아 개구를 에칭하기 위하여 바이어스 및 소스 전력을 인가한다; (2) 소스 전력을 공급하고, 바이어스 전력을 턴오프시키며, 내부 챔버 표면들로부터 축적된 중합체를 제거하기 위하여 가스 패널(170)로부터의 암모니아 가스로 챔버를 충전한다; (3) 바이어스 전력을 공급하고, 소스 전력을 턴오프시키며, 웨이퍼로부터 증착된 중합체를 제거하기 위하여 가스 패널(170)로부터 산소 및 일산화탄소 프로세스 가스로 챔버를 충전한다; 그리고 (4) 웨이퍼로부터 포토레지스트를 제거한다.
작동 실시예에서, 도 1의 블럭(40)의 단계는 샤워헤드 또는 천장부 전극(110)으로의 암모니아의 300sccm의 유량, VHF 발생기로부터의 400와트의 소스 전력, 10mT의 챔버 압력, 내부 영역(160)의 유량과 외부 영역(165)의 유량 사이의 1.35의 비율, 내부 전자석에만 공급된 14 암페어의 D.C. 전류, 및 이러한 단계를 위한 30초의 프로세스 시간을 이용하여 수행된다. 블럭(42)의 단계는 100sccm의 산소 가스의 유량, 50sccm의 일산화탄소 가스의 유량, 0 소스 전력, 2MHz 및 13.56MHz의 소스들을 갖는 100와트의 RF 바이어스 전력, 5mT의 챔버 압력, 내부 영역 유량과 외부 영역 유량 사이의 1.35의 비율, 내부 자석에만 인가되는 14암페어 D.C. 전력, 및 이러한 단계를 위한 60초의 프로세스 시간을 이용하여 수행된다.
본 발명은 특별히 바람직한 실시예들에 대해 참조하여 상세히 설명되었으나, 본 발명의 정신 및 범위를 벗어나지 않고 다양한 변형 및 보정이 이루어질 수 있다는 것을 이해할 수 있을 것이다.

Claims (19)

  1. 에칭 프로세스 동안에 노출되는 낮은 유전 상수 박막을 갖는 제품(workpiece)에 대한 플라즈마 에칭 프로세스로서,
    상기 제품의 최상부 표면상에 포토레지스트 마스크를 형성하는 단계 ― 상기 마스크는 에칭될 홀 위치들을 한정하는 개구들을 포함함 ― ;
    플라즈마 반응기 챔버에 상기 제품을 위치시키는 단계;
    에칭 단계를 수행하는 단계 ― 상기 에칭 단계는, 탄화플루오르 또는 플루오로-탄화수소 종들을 포함하는 타입의 중합화 에칭 프로세스 가스를 상기 챔버로 주입하는 단계, (a) 상기 포토레지스트 마스크의 상기 개구들과 정합(registration)되게 상기 제품의 홀들을 에칭하는 에칭 종들, 및 (b) 상기 에칭 단계 동안에 상기 포토레지스트 마스크의 표면상에 중합체층으로서 축적되는 중합화 종들의 플라즈마를 생성하기 위하여, 상기 챔버로 RF 플라즈마 소스 전력 및 RF 플라즈마 바이어스 전력을 결합하는 단계에 의하여 수행됨 ― ;
    상기 포토레지스트 마스크를 제거하기 이전에,
    (a) 상기 챔버의 천장부(ceiling)를 포함하는 챔버 표면들로부터 중합체 물질을 포함하는 타입의 잔여물을 제거하는 단계 ― 상기 잔여물을 제거하는 단계는, 실질적으로 RF 플라즈마 바이어스 전력이 상기 챔버로 결합하지 않는 동안 RF 플라즈마 소스 전력을 상기 챔버로 결합하는 단계, 및 상기 잔여물이 상기 챔버 표면들로부터 제거될 때까지 상기 챔버로 수소-포함 가스를 주입하는 단계에 의하여 수행됨 ― , 및
    (b) 상기 포토레지스트 마스크의 상기 표면으로부터 중합체를 제거하는 단계 ― 상기 중합체를 제거하는 단계는 실질적으로 상기 챔버로 RF 플라즈마 소스 전력이 결합되지 않는 동안 상기 챔버로 RF 플라즈마 바이어스 전력을 결합하는 단계, 및 상기 중합체가 상기 포토레지스트 마스크의 상기 표면으로부터 제거될 때까지 산소 및 일산화탄소를 포함하는 프로세스 가스를 상기 챔버로 주입하는 단계에 의하여 수행됨 ― ; 및
    상기 제품의 상기 포토레지스트 마스크를 벗겨내는 단계
    를 포함하는, 플라즈마 에칭 프로세스.
  2. 제1항에 있어서,
    상기 챔버 표면들로부터 잔여물을 제거하는 단계에서, 상기 수소-포함 가스는 암모니아인, 플라즈마 에칭 프로세스.
  3. 제1항에 있어서,
    상기 에칭 단계 및 상기 챔버 표면들로부터 잔여물을 제거하는 단계에서, 상기 챔버로 RF 플라즈마 소스 전력을 결합하는 단계는, 상기 제품 위에 놓이는 상기 챔버의 천장부 전극을 통해 RF 전력을 용량성 결합하는 단계를 포함하는, 플라즈마 에칭 프로세스.
  4. 제3항에 있어서,
    상기 에칭 단계 및 상기 포토레지스트 마스크로부터 상기 중합체를 제거하는 단계에서, 상기 RF 플라즈마 바이어스 전력을 인가하는 단계는, 상기 제품에 HF 및 LF 전력 중 적어도 하나를 결합하는 단계를 포함하는, 플라즈마 에칭 프로세스.
  5. 제3항에 있어서,
    상기 RF 플라즈마 소스 전력은 50MHz 내지 300MHz의 VHF 주파수인, 플라즈마 에칭 프로세스.
  6. 제5항에 있어서,
    상기 RF 플라즈마 소스 전력은 162MHz인, 플라즈마 에칭 프로세스.
  7. 제4항에 있어서,
    상기 RF 플라즈마 바이어스 전력은 13.56MHz의 HF 컴포넌트 및 2MHz의 LF 컴포넌트를 포함하는, 플라즈마 에칭 프로세스.
  8. 제1항에 있어서,
    상기 포토레지스트 마스크를 벗겨내는 단계는, 상기 챔버로 RF 플라즈마 소스 전력 및 RF 플라즈마 바이어스 전력을 결합하는 단계, 및 상기 포토레지스트 마스크가 상기 제품으로부터 제거될 때까지 상기 챔버로 수소-포함 가스를 주입하는 단계를 포함하는, 플라즈마 에칭 프로세스.
  9. 제8항에 있어서,
    상기 포토레지스트 마스크를 벗겨내는 단계의 상기 수소-포함 가스는 암모니아인, 플라즈마 에칭 프로세스.
  10. 제1항에 있어서,
    상기 챔버 표면들로부터 잔여물을 제거하는 단계에서, 상기 RF 플라즈마 바이어스 전력은 상기 에칭 단계에 의해 형성된 상기 제품의 개구들의 바닥부로 플라즈마 이온들을 지향시키는 것을 방지하기에 충분히 작은 레벨인, 플라즈마 에칭 프로세스.
  11. 제10항에 있어서,
    상기 충분히 작은 레벨은 0인, 플라즈마 에칭 프로세스.
  12. 제1항에 있어서,
    상기 포토레지스트 마스크로부터 상기 중합체를 제거하는 단계에서, 상기 RF 플라즈마 소스 전력은 상기 챔버에서 산소-포함 종들을 해리시키는 것을 방지하기에 충분히 작은 크기인, 플라즈마 에칭 프로세스.
  13. 제12항에 있어서,
    상기 충분히 작은 크기는 0인, 플라즈마 에칭 프로세스.
  14. 제1항에 있어서,
    상기 챔버 표면들로부터 잔여물을 제거하는 단계는, 10MTorr 정도의 챔버 압력 및 300sccm 정도의 상기 수소-포함 가스의 유량을 유지시키는 단계를 더 포함하는, 플라즈마 에칭 프로세스.
  15. 제1항에 있어서,
    상기 포토레지스트 마스크로부터 상기 중합체를 제거하는 단계는, 5MTorr 정도의 챔버 압력 및 각각 100sccm 및 50sccm의 산소 및 일산화탄소의 유량을 유지시키는 단계를 포함하는, 플라즈마 에칭 프로세스.
  16. 제1항에 있어서,
    상기 낮은 유전 상수 박막은 상기 제품의 다른 박막층들의 아래에 놓이는 확산 배리어층이며, 상기 프로세스는 상기 확산 배리어층의 노출시 상기 에칭 단계를 중지시키는 단계를 포함하는, 플라즈마 에칭 프로세스.
  17. 제16항에 있어서,
    상기 다른 박막층들은 다공성 유기-실리케이트 유리를 포함하는 타입의 낮은 유전 상수 물질들을 포함하는, 플라즈마 에칭 프로세스.
  18. 제17항에 있어서,
    상기 확산 배리어층은 상기 제품의 금속선 위에 놓이며, 상기 확산 배리어층은 질소-도핑된 실리콘 카바이드를 포함하는 타입의 상기 금속선으로부터 물질의 확산을 차단할 수 있는 낮은 유전 상수 물질을 포함하는, 플라즈마 에칭 프로세스.
  19. 중합화 에칭 프로세스 가스를 사용하여 제품상에 포토레지스트 마스크로 수행되는 플라즈마 에칭 단계를 포함하는 플라즈마 에칭 프로세스로서,
    상기 중합화 에칭 프로세스 가스는 상기 에칭 단계 동안에 상기 포토레지스트 마스크의 표면상에 중합체층으로서 축적되는 플라즈마 중합화 종들에서 생성되며,
    상기 프로세스는, 상기 에칭 단계 이후, 그리고 상기 포토레지스트 마스크를 제거하기 이전에 수행되는,
    (a) 챔버의 챔버 표면들로부터 중합체 물질을 포함하는 타입의 잔여물을 제거하는 단계 ― 상기 잔여물을 제거하는 단계는, 실질적으로 상기 챔버로 RF 플라즈마 바이어스 전력이 결합되지 않는 동안 상기 챔버로 RF 플라즈마 소스 전력을 결합하는 단계, 및 상기 챔버 표면들로부터 상기 잔여물이 제거될 때까지 상기 챔버로 수소-포함 가스를 주입하는 단계에 의하여 수행됨 ― ; 및
    (b) 상기 포토레지스트 마스크의 상기 표면으로부터 상기 중합체층을 제거하는 단계 ― 상기 중합체층을 제거하는 단계는, 실질적으로 상기 챔버로 RF 플라즈마 소스 전력이 결합되지 않는 동안 상기 챔버로 RF 플라즈마 바이어스 전력을 결합하는 단계, 및 상기 중합체층이 상기 포토레지스트 마스크의 상기 표면으로부터 제거될 때까지 산소 및 일산화탄소를 포함하는 프로세스 가스를 상기 챔버로 주입하는 단계에 의하여 수행됨 ―
    를 포함하는, 플라즈마 에칭 프로세스.
KR1020087025919A 2006-03-24 2007-03-19 챔버 탈불화 및 웨이퍼 탈불화 단계들을 방해하는 플라즈마에칭 및 포토레지스트 스트립 프로세스 KR101032831B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/388,363 US7244313B1 (en) 2006-03-24 2006-03-24 Plasma etch and photoresist strip process with intervening chamber de-fluorination and wafer de-fluorination steps
US11/388,363 2006-03-24

Publications (2)

Publication Number Publication Date
KR20090026253A KR20090026253A (ko) 2009-03-12
KR101032831B1 true KR101032831B1 (ko) 2011-05-06

Family

ID=38235554

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087025919A KR101032831B1 (ko) 2006-03-24 2007-03-19 챔버 탈불화 및 웨이퍼 탈불화 단계들을 방해하는 플라즈마에칭 및 포토레지스트 스트립 프로세스

Country Status (6)

Country Link
US (1) US7244313B1 (ko)
EP (1) EP1999784A4 (ko)
JP (1) JP4825911B2 (ko)
KR (1) KR101032831B1 (ko)
CN (1) CN101448580B (ko)
WO (1) WO2007111893A2 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7510976B2 (en) * 2006-04-21 2009-03-31 Applied Materials, Inc. Dielectric plasma etch process with in-situ amorphous carbon mask with improved critical dimension and etch selectivity
CN102097360B (zh) * 2009-12-10 2016-08-03 中芯国际集成电路制造(上海)有限公司 刻蚀连接孔的方法
CN102125921B (zh) * 2010-01-20 2012-09-05 常州瑞择微电子科技有限公司 一种光掩模在清洗过程中的传输方法
JP5600447B2 (ja) * 2010-03-05 2014-10-01 株式会社日立ハイテクノロジーズ プラズマエッチング方法
US9318341B2 (en) * 2010-12-20 2016-04-19 Applied Materials, Inc. Methods for etching a substrate
US9190316B2 (en) * 2011-10-26 2015-11-17 Globalfoundries U.S. 2 Llc Low energy etch process for nitrogen-containing dielectric layer
CN104882389B (zh) * 2014-02-28 2017-12-26 无锡华润上华科技有限公司 一种半导体器件量测方法
CN105152795B (zh) * 2015-10-23 2018-11-06 武汉工程大学 共混改性二氧化硅乳液包膜磷酸二铵缓释复合肥及其制备方法
CN106356415B (zh) * 2016-12-02 2018-06-29 武汉新芯集成电路制造有限公司 背面金属格栅的制作方法
JP6951548B2 (ja) * 2017-08-01 2021-10-20 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 金属酸化物の後処理の方法
US10872761B2 (en) * 2018-06-25 2020-12-22 Mattson Technology Inc. Post etch defluorination process
CN113031409A (zh) * 2021-03-03 2021-06-25 苏州子山半导体科技有限公司 一种氧化钒热成像芯片制造中的聚酰亚胺光刻胶去除方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6468599B1 (en) * 1998-12-25 2002-10-22 International Business Machines Corporation Method for removing organic compound by ultraviolet radiation
US20040005517A1 (en) * 2002-07-08 2004-01-08 Shiqun Gu Plasma passivation

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6051505A (en) 1998-03-05 2000-04-18 Taiwan Semiconductor Manufacturing Company Plasma etch method for forming metal-fluoropolymer residue free vias through silicon containing dielectric layers
US6548230B1 (en) * 1998-09-18 2003-04-15 Taiwan Semiconductor Manufacturing Co., Ltd Method for in-situ removal of photoresist and sidewall polymer
US6528751B1 (en) 2000-03-17 2003-03-04 Applied Materials, Inc. Plasma reactor with overhead RF electrode tuned to the plasma
US6440864B1 (en) * 2000-06-30 2002-08-27 Applied Materials Inc. Substrate cleaning process
JP3921364B2 (ja) * 2001-08-21 2007-05-30 松下電器産業株式会社 半導体装置の製造方法
JP5038567B2 (ja) * 2001-09-26 2012-10-03 東京エレクトロン株式会社 エッチング方法
JP4326746B2 (ja) * 2002-01-07 2009-09-09 東京エレクトロン株式会社 プラズマ処理方法
JP2004071774A (ja) * 2002-08-05 2004-03-04 Tokyo Electron Ltd マルチチャンバシステムを用いたプラズマ処理方法
US20050101135A1 (en) * 2003-11-12 2005-05-12 Lam Research Corporation Minimizing the loss of barrier materials during photoresist stripping
US7638440B2 (en) 2004-03-12 2009-12-29 Applied Materials, Inc. Method of depositing an amorphous carbon film for etch hardmask application
US8349128B2 (en) * 2004-06-30 2013-01-08 Applied Materials, Inc. Method and apparatus for stable plasma processing
KR100704470B1 (ko) 2004-07-29 2007-04-10 주식회사 하이닉스반도체 비결정성 탄소막을 희생 하드마스크로 이용하는반도체소자 제조 방법
KR100632473B1 (ko) * 2004-08-03 2006-10-09 삼성전자주식회사 염기성 물질 확산 장벽막을 사용하는 미세 전자 소자의듀얼 다마신 배선의 제조 방법
US7288488B2 (en) * 2005-05-10 2007-10-30 Lam Research Corporation Method for resist strip in presence of regular low k and/or porous low k dielectric materials
US8404594B2 (en) 2005-05-27 2013-03-26 Freescale Semiconductor, Inc. Reverse ALD

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6468599B1 (en) * 1998-12-25 2002-10-22 International Business Machines Corporation Method for removing organic compound by ultraviolet radiation
US20040005517A1 (en) * 2002-07-08 2004-01-08 Shiqun Gu Plasma passivation

Also Published As

Publication number Publication date
CN101448580B (zh) 2011-02-23
WO2007111893A3 (en) 2009-01-08
JP4825911B2 (ja) 2011-11-30
CN101448580A (zh) 2009-06-03
US7244313B1 (en) 2007-07-17
KR20090026253A (ko) 2009-03-12
EP1999784A2 (en) 2008-12-10
JP2009530861A (ja) 2009-08-27
WO2007111893A2 (en) 2007-10-04
EP1999784A4 (en) 2010-05-19

Similar Documents

Publication Publication Date Title
KR101032831B1 (ko) 챔버 탈불화 및 웨이퍼 탈불화 단계들을 방해하는 플라즈마에칭 및 포토레지스트 스트립 프로세스
JP4454148B2 (ja) 改良式の酸化層エッチング方法
US8569179B2 (en) Method for etching organic hardmasks
US7432209B2 (en) Plasma dielectric etch process including in-situ backside polymer removal for low-dielectric constant material
US8664124B2 (en) Method for etching organic hardmasks
KR100854609B1 (ko) 피쳐 에칭 방법
US20140342532A1 (en) Delicate dry clean
US20080182422A1 (en) Methods of etching photoresist on substrates
US20100327413A1 (en) Hardmask open and etch profile control with hardmask open
KR101299661B1 (ko) 정규형 저유전율 유전체 재료 및/또는 다공형 저유전율유전체 재료의 존재 시 레지스트 스트립 방법
KR102083680B1 (ko) 유기 하드마스크들을 에칭하는 방법
KR20070104589A (ko) 포토레지스트 및 에칭 찌거기의 저압 제거
US7510976B2 (en) Dielectric plasma etch process with in-situ amorphous carbon mask with improved critical dimension and etch selectivity
US7842619B2 (en) Plasma processing method
JP4558296B2 (ja) プラズマアッシング方法
US6955177B1 (en) Methods for post polysilicon etch photoresist and polymer removal with minimal gate oxide loss
US7354525B2 (en) Specimen surface processing apparatus and surface processing method
US20090029557A1 (en) Plasma etching method, plasma etching apparatus and storage medium
US6647994B1 (en) Method of resist stripping over low-k dielectric material
KR102435643B1 (ko) 마이크로전자 워크피스의 처리를 위한 금속 하드 마스크 층
US20080045031A1 (en) Plasma etching method and computer readable storage medium
US20070218699A1 (en) Plasma etching method and computer-readable storage medium

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee