JP3921364B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3921364B2 JP3921364B2 JP2001249880A JP2001249880A JP3921364B2 JP 3921364 B2 JP3921364 B2 JP 3921364B2 JP 2001249880 A JP2001249880 A JP 2001249880A JP 2001249880 A JP2001249880 A JP 2001249880A JP 3921364 B2 JP3921364 B2 JP 3921364B2
- Authority
- JP
- Japan
- Prior art keywords
- ashing
- gas
- chamber
- fluorine
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に、絶縁膜に対して炭素及びフッ素を含むエッチングガスを用いるプラズマエッチングを行なった後、プラズマエッチングにより堆積されたポリマー膜を酸素ガス又は酸素を主成分とするガスを用いてアッシングを行なう工程を備えている半導体製造装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体集積回路装置の微細化が進むにつれて、より小さい径を持つコンタクトホールが必要になっているが、これに対してコンタクトの深さはそれほど変化していないため、アスペクト比（コンタクトホールの深さ／コンタクトホールの径）の高いコンタクトホールを形成する技術が必要となっている。
【０００３】
また、ホールパターンの形成に用いられるレジスト膜も薄膜化されているため、（コンタクトホールの深さ）／（レジスト膜のエッチング量）の値を如何に大きくするか、つまり、（コンタクトホールが形成される絶縁膜のエッチングレート）／（レジスト膜のエッチングレート）＝対レジスト選択比の値を如何に大きくするかが重要となる。
【０００４】
例えば、対レジスト選択比が十分に大きくなければ、コンタクトホールが形成されるまでにレジスト膜の大部分がエッチングされてしまうので、コンタクトホールの形状を良好に保つことができない。つまり、コンタクトホールの上部がラッパ状に開いてしまったり、又はレジスト膜が消滅して隣り合うコンタクトホール同士が接続されてしまったりする。
【０００５】
対レジスト選択比を十分に確保し、コンタクトホールの形状を良好に保つための１つの方法としては、エッチングガスとしてＣ／Ｆ比の高いＰＦＣ（パーフルオロカーボン）ガス、例えば、Ｃ2Ｆ6ガス（Ｃ／Ｆ比＝２／６）、Ｃ4Ｆ8ガス（Ｃ／Ｆ比＝４／８）又はＣ5Ｆ8ガス（Ｃ／Ｆ比＝５／８）などを用いたり、又はカーボンリッチなエッチング条件を採用したりして、レジスト膜の表面に強固な堆積膜を形成し、これにより、高い対レジスト選択比を得ることが考えられる。
【０００６】
しかしながら、近年では、対レジスト選択比がより高い酸化膜エッチングプロセスを使用しているため、従来のアッシング方法では、電力を高くしてもレジスト膜表面のポリマーに対して十分なエッチングレートを得ることができないと言う問題がある。
【０００７】
また、エッチングレートを確保するために、酸素ガスにフッ素ガスを添加してアッシングを行なうと、ウェーハ表面荒れ又は下地基板の削れなどの問題が発生する。
【０００８】
以下、従来のコンタクトホールの形成方法について、図５（ａ）〜（ｃ）及び図６（ａ）〜（ｃ）を参照しながら説明する。
【０００９】
まず、図５（ａ）に示すように、シリコン窒化膜などよりなるエッチングストッパー膜、ポリシリコン若しくはタングステンなどよりなるプラグ、又は下層配線などから構成される下地層１０の上に形成されたシリコン酸化膜１１の上に、コンタクトホール形成用開口部を有するレジストパターン１２を形成する。
【００１０】
次に、図５（ｂ）に示すように、エッチング用チャンバー（図示は省略している）内に、フルオロカーボンガスを主成分とするエッチングガス１３を導入して、シリコン酸化膜１１に対してレジストパターン１２をマスクにエッチングを行なうことにより、シリコン酸化膜１１にコンタクトホール１４を形成する。このようにすると、ＳｉＦ4、ＣＯ2 又はＨ2Ｏなどの反応生成ガス１５が生成されて気化する。この際、レジストパターン１２の表面、コンタクトホール１４の底面及び壁面並びにエッチング用チャンバーの壁面には、エッチングガス１３のプラズマから供給される炭素又はフッ素を主成分とし（ＣxＨyＦz）nよりなる強固なポリマー膜１６が堆積する。
【００１１】
次に、図５（ｃ）に示すように、アッシング用チャンバー（図示は省略している）内に、フルオロカーボンガスが添加された酸素ガスよりなるアッシングガス１７を導入して、ポリマー膜１６をアッシングする。このようにすると、プラズマ生成用電力により活性化した酸素がポリマー膜１６の１つの主成分である炭素と結合して二酸化炭素になると共にフッ素も気化し、これらが反応生成ガス１８として除去される。
【００１２】
この際、図６（ａ）に示すように、シリコン酸化膜１１の表面に残留ポリマー１９が形成される。そして、プラズマ生成電力により、高いエネルギーを持つ活性化酸素が大量に生成されると共に、生成された高いエネルギーを持つ活性化酸素がシリコン酸化膜１１の表面に飛来するため、残留ポリマー１９内のフッ素が濃縮されながら、飛来してくる活性化酸素によりシリコン酸化膜１１の表面部に押し込まれるので、シリコン酸化膜１１の表面部に第１のフッ素注入層２１が形成される。また、反応生成ガス１８に含まれており気化状態のフッ素は、プラズマ生成電力により活性化されて再びシリコン酸化膜１１の表面に飛来した後、シリコン酸化膜１１の表面部に注入されるので、シリコン酸化膜１１の表面部には第２のフッ素注入層２２が形成される。
【００１３】
また、この際、レジストパターン１２の表面に付着しているポリマー膜１６又はチャンバーの壁面に付着しているポリマー膜に含まれるフッ素、及びアッシングガスに添加されているフルオロカーボンに含まれるフッ素がコンタクトホール１４の底部にも入射するので、下地層１０におけるコンタクトホール１４に露出している部分がエッチングされてリセス部２３が形成される。
【００１４】
次に、図６（ｂ）に示すように、洗浄液２４によりシリコン酸化膜１１の表面及びコンタクトホール１４の底部をウェット洗浄して、残留ポリマー１９を除去する。
【００１５】
【発明が解決しようとする課題】
ところが、ウェット洗浄工程では、シリコン酸化膜１１の表面及びコンタクトホール１４の底面に存在する残留ポリマー１９は完全に除去されるが、シリコン酸化膜１１の表面における第１のフッ素注入層２１及び第２のフッ素注入層２２が形成されている領域と形成されていない領域との間ではウェット洗浄工程におけるエッチングレートに差があるので、図６（ｃ）に示すように、シリコン酸化膜１１の表面に凹凸が形成されて、表面荒れ部２５が発生してしまう。
【００１６】
また、シリコン酸化膜１１の表面及びコンタクトホール１４の底部に存在する残留ポリマー１９をアッシングにより除去する際に、アッシングレートを確保したり又は残留ポリマー１９を確実に除去したりするべく、高いプラズマ生成用電力を印加してアッシングを行なうと、残留ポリマー１９に含まれるフッ素又はチャンバー側壁に堆積しているポリマーに含まれているフッ素がシリコン酸化膜１１の表面に打ち込まれるので、ウェット洗浄工程において発生する表面荒れ部２５が一層大きくなる。
【００１７】
また、前述のように、アッシング工程において、多量のフッ素がコンタクトホール１４の底部に入射して、下地層１０におけるコンタクトホール１４に露出している部分にリセス部２３（図６（ａ）を参照）が形成されると、下地層１０が不純物拡散層である場合にはコンタクト抵抗が上昇するという問題が発生し、また下地層１０がエッチングストッパー膜である場合には該エッチングストッパー膜の下に形成されている金属配線が露出し、該金属配線が酸素プラズマにより酸化したり吸湿したりしてデバイス特性が劣化するという問題が発生する。
【００１８】
また、アッシング工程において、シリコン酸化膜１１の表面に堆積しているポリマー膜１６（図５（ｃ）を参照）に含まれるフッ素、及びアッシングガスに含まれるフルオロカーボンガスから発生するフッ素が、プラズマにより活性化されてアッシングチャンバーのパーツにダメージを与えるので、該パーツの寿命が短くなるという問題がある。
【００１９】
また、アッシング工程でシリコン酸化膜１１の表面に打ち込まれたフッ素が洗浄工程で完全に除去されずに残ってしまう場合がある。この場合、コンタクトホール１４が形成されているシリコン酸化膜１１の上に化学増幅型レジスト材料よりなるレジスト膜を形成し、該レジスト膜に対してパターン露光を行なうと、第１及び第２のフッ素注入層２１、２２に含まれるフッ素がレジスト膜の露光部に発生する酸を失活させてしまって、良好な形状を有するレジストパターンが形成されないという問題もある。
【００２０】
前記に鑑み、本発明は、絶縁膜に対して炭素及びフッ素を含むエッチングガスを用いるプラズマエッチングを行なったときにレジストパターンの上に堆積されるポリマー膜をアッシングにより除去し、その後、絶縁膜をウェット洗浄した際に該絶縁膜に表面荒れが発生しないようにすることを目的とする。
【００２１】
【課題を解決するための手段】
前記の目的を達成するため、本発明に係る半導体装置の製造方法は、半導体基板の上に堆積された絶縁膜の上にレジストパターンを形成した後、絶縁膜に対して、レジストパターンをマスクにすると共に炭素及びフッ素を含むエッチングガスを用いてプラズマエッチングを行なう工程と、プラズマエッチング工程においてレジストパターンの上に堆積され且つエッチングガスよりなるプラズマから供給された炭素及びフッ素を主成分とするポリマー膜に対して、チャンバー圧力及びプラズマ生成電力を相対的に低く設定した条件で、酸素ガス又は酸素を主成分とするガスを用いて第１段階のアッシングを行なう工程と、第１段階のアッシングが終了したときに絶縁膜の上に存在している残留ポリマーに対して、チャンバー圧力及びプラズマ生成電力を相対的に高く設定した条件で、酸素ガス又は酸素を主成分とするガスを用いて第２段階のアッシングを行なう工程とを備え、第１段階のアッシング工程は、チャンバー圧力が２．６７〜６．６７Ｐａで、プラズマ生成電力が５００〜１０００Ｗの条件で行なわれ、第２段階のアッシング工程は、チャンバー圧力が１３．３〜６６．７Ｐａで、プラズマ生成電力が１０００〜３０００Ｗの条件で行なわれることを特徴とする。
【００２２】
本発明に係る半導体装置の製造方法によると、ポリマー膜に対して、チャンバー圧力及びプラズマ生成電力を相対的に低く設定した条件で第１段階のアッシングを行なうため、該第１段階のアッシング工程において発生する反応生成ガスに含まれるフッ素は活性化され難いと共に、活性化した酸素のエネルギーは低い。このため、ポリマー膜中のフッ素が活性化された酸素により絶縁膜の表面部に押し込まれたり又は反応性ガス中のフッ素が絶縁膜の表面部に注入されたりし難くなるので、後に行なわれるウェットエッチング工程において、絶縁膜に表面荒れが発生する事態を防止できる。
【００２３】
また、絶縁膜の上に存在している残留ポリマーに対して、チャンバー圧力及びプラズマ生成電力を相対的に高く設定した条件で第２段階のアッシングを行なうため、高いエネルギーを持つ活性化した酸素が多量に生成されるので、残留ポリマーは効率良く除去される。
【００２４】
第２段階のアッシング工程において、高いエネルギーを持つ活性化した酸素が多量に生成されても、残留ポリマーに含まれているフッ素の量は少ないので、フッ素が絶縁膜の表面部に押し込まれる事態は抑制される。
【００２５】
本発明に係る半導体装置の製造方法は、第２段階のアッシング工程よりも後に、チャンバー圧力を相対的に低く設定する一方、プラズマ生成電力を相対的に高く設定すると共に、基板バイアス電力を印加する条件で、酸素ガス又は酸素を主成分とするガスを用いて第３段階のアッシングを行なう工程をさらに備え、第３段階のアッシング工程は、チャンバー圧力が２．６７〜６．６７Ｐａで、プラズマ生成電力が１０００〜３０００Ｗで、基板バイアス電力は５０〜３００Ｗの条件で行なわれることが好ましい。
【００２６】
このようにすると、高いエネルギーを持つ活性化した酸素は、広範囲に分布すると共に基板バイアス電力により凹部例えばコンタクトホールの底部に向かって引き込まれるので、凹部のアスペクト比が高くても、凹部の底部に残存しているポリマーは除去される。
【００２７】
本発明に係る半導体装置の製造方法において、第３段階のアッシング工程は、チャンバー圧力が２．６７〜６．６７Ｐａで、プラズマ生成電力が１０００〜３０００Ｗで、基板バイアス電力は５０〜３００Ｗの条件で行なわれることが好ましい。
【００２８】
このようにすると、凹部のアスペクト比が高くても、凹部の底部に残存しているポリマーは確実に除去される。
【００２９】
本発明に係る半導体装置の製造方法において、第１段階のアッシング工程は、チャンバー圧力が２．６７〜６．６７Ｐａで、プラズマ生成電力が５００〜１０００Ｗの条件で行なわれることが好ましい。
【００３０】
このようにすると、第１段階のアッシング工程において発生する反応生成ガスに含まれるフッ素は確実に活性化され難くなると共に、活性化した酸素のエネルギーは確実に低くなるので、フッ素に起因する表面荒れを確実に防止することができる。
【００３１】
本発明に係る半導体装置の製造方法において、第２段階のアッシング工程は、チャンバー圧力が１３．３〜６６．７Ｐａで、プラズマ生成電力が１０００〜３０００Ｗの条件で行なわれることが好ましい。
【００３２】
このようにすると、高いエネルギーを持つ活性化した酸素を多量に生成できるので、残留ポリマーをより一層効率良く除去することができる。
【００３３】
本発明に係る半導体装置の製造方法において、プラズマエッチング工程、第１段階のアッシング工程及び第２段階のアッシング工程は、同一のチャンバー内において行なわれる場合に特に効果的である。
【００３４】
従来では、プラズマエッチング工程とアッシング工程とを同一のチャンバーで行なうと、プラズマエッチング工程においてチャンバーの壁面に堆積されたポリマー膜に含まれるフッ素がアッシング工程において活性化されて種々の悪影響がもたらされるが、本発明によると、チャンバーの壁面に堆積されたポリマー膜に含まれるフッ素が活性化し難いので、悪影響を防止することができる。
【００３５】
【発明の実施の形態】
以下、本発明の一実施形態に係る半導体装置の製造方法について説明するが、その前提として、一実施形態に係る半導体装置の製造方法に用いられるプラズマ処理装置について図１を参照しながら説明する。
【００３６】
図１はプラズマ処理装置の断面構造を示しており、チャンバー１０１の下部には試料台となる下部電極１０２が配置され、該下部電極１０２は半導体基板１０３を静電吸着により保持する。チャンバー１０１の上部には下部電極１０２と対向するように上部電極１０４が配置されており、エッチングガスは上部電極１０４に形成されたガス導入孔１０５からチャンバー１０１内に導入される。また、チャンバー１０１内のガスはチャンバー１０１の下側に設けられた真空ポンプ１０６により外部に排出される。
【００３７】
チャンバー１０１の上には絶縁体１０７を介してプラズマ誘導コイル１０８が配置されており、該プラズマ誘導コイル１０８の一端は第１の整合器１０９を介して第１の高周波電源１１０に接続されていると共に他端は接地されている。また、下部電極１０２は第２の整合器１１１を介して第２の高周波電源１１２に接続されている。
【００３８】
第１の高周波電源１１０からプラズマ誘導コイル１０８に第１の高周波電力を印加すると、チャンバー１０１に高周波誘導磁場が発生し、これによって、チャンバー１０１内に導入されるエッチングガスはプラズマ化される。また、第２の高周波電源１１２から下部電極１０２に第２の高周波電力を印加すると、チャンバー１０１内に発生したプラズマは下部電極１０２ひいては半導体基板１０３に向かって照射される。
【００３９】
以下、本発明の一実施形態に係る半導体装置の製造方法について、図２（ａ）〜（ｃ）及び図３（ａ）〜（ｃ）を参照しながら説明する。
【００４０】
まず、図２（ａ）に示すように、シリコン窒化膜などよりなるエッチングストッパー膜、ポリシリコン若しくはタングステンなどよりなるプラグ、又は下層配線などから構成される下地層２００の上にシリコン酸化膜よりなる絶縁膜２０１を堆積した後、該絶縁膜２０１の上に、コンタクトホール形成用開口部を有するレジストパターン２０２を形成する。
【００４１】
次に、図１に示すプラズマ処理装置のチャンバー１０１内に、図２（ｂ）に示すように、フルオロカーボンガスを主成分とするエッチングガス２０３を導入して、絶縁膜２０１に対してレジストパターン２０２をマスクにしてプラズマエッチングを行なうことにより、絶縁膜２０１にコンタクトホール２０４を形成する。このようにすると、ＳｉＦ4、ＣＯ2 又はＨ2Ｏなどの反応生成ガス２０５が生成されて気化する。この際、レジストパターン２０２の表面、コンタクトホール２０４の底面及び壁面並びにチャンバー１０１の壁面には、エッチングガス２０３よりなるプラズマから供給され、（ＣxＨyＦz）nよりなる強固なポリマー膜２０６が堆積する。
【００４２】
次に、チャンバー１０１内に、図２（ｃ）に示すように、フルオロカーボンガスが添加された酸素ガスよりなるアッシングガス２０７を導入して、ポリマー膜２０６に対してアッシングを行なう。プラズマ生成用電力により活性化した酸素がポリマー膜２０６の１つの主成分である炭素と結合して二酸化炭素になると共にフッ素も気化し、これらが反応生成ガス２０８として除去される。
【００４３】
本実施形態におけるアッシング工程は、異なる条件で３段階に分けて行なわれることが特徴である。
【００４４】
＜第１段階のアッシング工程＞
第１段階のアッシング工程においては、プラズマ生成用電力を低く設定すると共にチャンバー内の圧力を低く設定する。具体的には、圧力が６．６７Ｐａ以下、例えば４．０Ｐａに設定されたチャンバー１０１内に、酸素ガスを主成分とするアッシングガスを７５０ｍｌ／ｍｉｎ（標準状態）の流量で導入すると共に、プラズマ生成用電力源である第１の高周波電源１１０に５００Ｗ〜１０００Ｗの電力を印加する。この場合、基板バイアス電力源である第２の高周波電力源１１２には電力を印加しない。
【００４５】
このような条件で第１段階のアッシングを行なうと、ポリマー膜２０６及びレジストパターン２０２が除去されると共に、チャンバー１０１の壁面に付着しているポリマーも除去される。尚、レジストパターン２０２の上にはポリマー膜２０６が堆積されているが、アッシングガスはポリマー膜２０６に形成された開口部を通ってレジストパターン２０２の表面に到達するので、レジストパターン２０２もアッシングされる。
【００４６】
ここで、ポリマー膜２０６及びレジストパターン２０２がアッシングにより除去される際の化学反応について説明する。
(1) ポリマー膜２０６がアッシングにより除去される反応：
ＣxＦy＋Ｏ2→ＣＯ2↑＋Ｆ↑＋ＣＦ4↑＋反応生成物
尚、反応生成物は、炭化物又は過剰フッ素などよりなり、ポリマー膜２０６又はレジストパターン２０２の表面に堆積される。
(2) レジストパターン２０２がアッシングにより除去される反応：
ＣxＨyＯz＋Ｏ2→ＣＯ2↑＋Ｈ2０↑
【００４７】
第１段階のアッシング工程においては、第１の高周波電源１１０に５００Ｗ〜１０００Ｗの低い電力が印加されるため、反応生成ガス２０８に含まれるフッ素は活性化され難いと共に、アッシングガス２０７に含まれる活性化した酸素のエネルギーは弱い。また、チャンバー１０１の圧力が６．６７Ｐａ以下に低く設定されているため、アッシングガス２０７に含まれる活性化した酸素の平均自由工程が長くなって、活性化した酸素はチャンバー１０１に広範囲に分布する。
【００４８】
このように、反応生成ガス２０８に含まれるフッ素は、活性化され難いため、ポリマー膜２０６の表面及び絶縁膜２０１の表面に飛来し難い。また、ポリマー膜２０６はその表面部から徐々にゆっくりと除去されるため、ポリマー膜２０６内のフッ素の濃縮が起こり難くなり、フッ素は絶縁膜２０１の表面部に注入され難くなる。従って、絶縁膜２０１の表面部には、図６（ａ）に示す第１のフッ素注入層２１及び第２のフッ素注入層２２は形成されない。
【００４９】
また、アッシングガス２０７に含まれる活性化した酸素のエネルギーは低いが、活性化した酸素はチャンバー１０１に広範囲に分布しているため、コンタクトホール２０４の底部に到達する活性化した酸素の量が増加するので、コンタクトホール２０４の底部に堆積されているポリマー膜２０６は確実に除去される。
【００５０】
また、反応生成ガス２０８に含まれるフッ素は、活性化され難いため、コンタクトホール２０４の底部に到達し難いので、コンタクトホール２０４の底部には、図６（ａ）に示すリセス部２３は形成されない。
【００５１】
また、ポリマー膜２０６に含まれるフッ素が少ないため、ポリマー膜２０６から発生する活性化したフッ素が低減すると共に、反応生成ガス２０８に含まれるフッ素が活性化され難いので、チャンバー１０１のパーツがダメージを受け難くなる。
【００５２】
ところで、一般的に、ポリマー膜２０６のアッシングレートはレジストパターン２０２のアッシングレートよりも小さい。このため、第１段階のアッシングにおいては、レジストパターン２０２はポリマー膜２０６よりも先に除去される。従って、第１段階のアッシング工程を行なう時間は、ポリマー膜２０６の厚さに基づいて決定されることが好ましい。もっとも、ポリマー膜２０６の下にレジストパターン２０２ができるだけ長時間存在していると、第１段階のアッシング工程が終了したときに、絶縁膜２０１の表面に残存する残留ポリマーが低減するので好ましい。
【００５３】
尚、ここでは、反応生成ガス２０８に含まれるフッ素の振る舞いについて説明したが、本実施形態のように、エッチング工程とアッシング工程とが同一のチャンバー１０１で行なわれる場合には、エッチング工程においてチャンバー１０１の壁面に付着しているポリマー膜に含まれるフッ素は、反応生成ガス２０８に含まれるフッ素と同様の振る舞いをする。すなわち、チャンバー１０１の壁面のポリマー膜は徐々にアッシングされるため、ポリマー膜に含まれるフッ素は多量に気化され難く且つ活性化され難いので、フッ素は絶縁膜２０１の表面部に注入され難いと共にコンタクトホール２０４の底部に到達し難い。このため、図６（ａ）に示す、第１のフッ素注入層２１、第２のフッ素注入層２２及びリセス部２３は形成されない。
【００５４】
＜第２段階のアッシング工程＞
大部分のポリマー膜２０６が除去され、図３（ａ）に示すように、絶縁膜２０１の上に僅かな残留ポリマー２１９が残存する状態になると、第１段階のアッシング工程を終了して、第２段階のアッシング工程を行なう。
【００５５】
第２段階のアッシング工程においては、プラズマ生成用電力を高く設定すると共にチャンバー内の圧力を高く設定する。具体的には、圧力が例えば４０Ｐａに設定されたチャンバー１０１内に、酸素ガスを主成分とするアッシングガスを１５００ｍｌ／ｍｉｎ（標準状態）の流量で導入すると共に、プラズマ生成電力源である第１の高周波電源１１０に２０００Ｗの電力を印加する。この場合、基板バイアス電力源である第２の高周波電力源１１２には電力を印加しない。
【００５６】
第２段階のアッシングにおいては、第１の高周波電源１１０に２０００Ｗの高い電力が印加されると共に、チャンバー１０１の圧力が４０Ｐａと高く設定されているため、チャンバー１０１内に高いエネルギーを持つ活性化した酸素が多量に生成されるので、ポリマー膜２０６及びレジストパターン２０２は効率良く除去される。
【００５７】
ところで、第２段階のアッシング工程においては、絶縁膜２０１の上に僅かな残留ポリマー２１９が残存するだけであるため、残留ポリマー２１９から放出されるフッ素の量は少ない。
【００５８】
このため、第２段階のアッシング工程において、高いエネルギーを持つ活性酸素が多量に生成されても、残留ポリマー２１９中のフッ素が絶縁膜２０１の表面部に押し込まれる事態が抑制されるので、図６（ａ）に示す第１のフッ素注入層２１は形成されない。
【００５９】
また、残留ポリマー２１９が少ないため、チャンバー１０１内に発生する活性化したフッ素が少なく、チャンバー１０１のパーツは殆どダメージを受けない。
【００６０】
尚、エッチング工程とアッシング工程とが同一のチャンバー１０１で行なわれ、エッチング工程においてチャンバー１０１の壁面にポリマー膜が堆積している場合には、第１段階のアッシングにより、チャンバー１０１の壁面のポリマー膜が減少しているので、第２段階のアッシング工程が、高いプラズマ生成用電力及び高いチャンバー圧力で行なわれても、チャンバー１０１の壁面のポリマー膜から発生するフッ素により、図６（ａ）に示す第１のフッ素注入層２１が形成されたりチャンバー１０１のパーツがダメージを受けたりする事態を回避できる。
【００６１】
＜第３段階のアッシング工程＞
図３（ｂ）に示すように、残留ポリマー２１９が除去された状態になると、第２段階のアッシング工程を終了して、第３段階のアッシング工程を行なう。
【００６２】
第３段階のアッシング工程においては、プラズマ生成用電力を高く設定し且つチャンバー内の圧力を低く設定すると共に、第２の高周波電力源１１２から試料台１０２に基板バイアス電力を印加する。具体的には、圧力が６．６７Ｐａ以下、例えば４．０Ｐａに設定されたチャンバー１０１内に、酸素ガスを主成分とするアッシングガスを７５０ｍｌ／ｍｉｎ（標準状態）の流量で導入し、プラズマ生成用電力源である第１の高周波電源１１０に２０００Ｗの電力を印加し、基板バイアス電力源である第２の高周波電源１１２に２００Ｗの電力を印加する。
【００６３】
第３段階のアッシング工程においては、第１の高周波電源１１０に高い電力が印加されると共に、チャンバー１０１内の圧力が低いため、高いエネルギーを持つ活性化した酸素がチャンバー１０１に広範囲に分布する。また、基板バイアス電力が印加されるため、活性化した酸素がコンタクトホール２０４の底部に向かって引き込まれるので、コンタクトホール２０４のアスペクト比が高くても、コンタクトホール２０４の底部に残存しているポリマーは確実に除去される。
【００６４】
ところで、第３段階のアッシング工程においては、絶縁膜２０１の上の残留ポリマー２１９が消滅しているため、チャンバー１０１の内部にはフッ素が殆ど存在しないので、基板バイアス電力を印加しても、コンタクトホール２０４の底部がエッチングされることはない。
【００６５】
第３段階のアッシング工程が終了すると、洗浄液によりシリコン酸化膜１１の表面及びコンタクトホール１４の底部をウェット洗浄してポリマーの残渣を除去すると、図３（ｃ）に示すように、表面部にフッ素注入層が形成されていない良好な絶縁膜２０１が得られると共に、底部にリセス部が形成されていない良好なコンタクトホール２０４が得られる。
【００６６】
尚、本実施形態においては、第３段階のアッシングを行なったが、コンタクトホール２０４のアスペクト比が余り高くない場合、又は下地層２００がエッチングストッパー膜であってコンタクト抵抗が問題にならない場合には、第３段階のアッシングは省略してもよい。
【００６７】
ところで、本実施形態のように、エッチング工程とアッシング工程とを同じチャンバー１０１で行なう場合には、レジストパターン２０２の上に堆積されているポリマー膜２０６を除去するアッシング工程において、エッチング工程でチャンバー１０１の壁面に堆積されているポリマーを除去できるため、チャンバー１０１の壁面から落下してくるポリマーに起因して発生するパーティクルを低減すできるので、ＭＴＢＦ（Mean Time Between Falure）を長くすることができる。
【００６８】
図４は、従来のアッシング方法（第１段階のアッシングを第２段階のアッシングと同条件で行なう場合）及び本実施形態のアッシング方法（第１段階のアッシングを第２段階のアッシングと異なる条件で行なう場合）における規格化されたフッ素の発光強度（発光波長は４４０ｎｍである）の時間経過を表わす特性図である。尚、フッ素の発光強度は、プラズマ発光分光器を用いて測定した。
【００６９】
図４から分かるように、本実施形態のアッシング方法によると、従来のアッシング方法に比べて、第１段階のアッシング工程の初期段階において発生するフッ素の量を５分の１程度に低減できるため、アッシング工程の全期間において発生するフッ素の量を３分の１程度に低減することができる。これは、シリコン酸化膜２０２の上に堆積されているポリマー膜２０６及びチャンバー１０１の壁面に堆積されているポリマーから発生し、プラズマ生成用電力により活性化されるフッ素の量が大きく低減できるためである。
【００７０】
尚、本実施形態は、誘導結合型のプラズマ処理装置を用いたが、これに代えて、ヘリコン波プラズマエッチング装置、電子サイクロトロン共鳴プラズマエッチング装置、二周波型容量結合プラズマエッチング装置、表面波プラズマエッチング装置又は一周波型容量結合プラズマエッチング装置を用いてもよい。
【００７１】
【発明の効果】
本発明に係る半導体装置の製造方法によると、第１段階のアッシング工程においては、ポリマー膜中のフッ素が活性化された酸素により絶縁膜の表面部に押し込まれたり又は反応性ガス中のフッ素が絶縁膜の表面部に注入されたりし難くなるので、後に行なわれるウェットエッチング工程において、絶縁膜に表面荒れが発生する事態を防止できると共に、第２段階のアッシング工程においては、高いエネルギーを持つ活性化した酸素により、残留ポリマーは効率良く除去される。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る半導体装置の製造方法に用いるエッチングチャンバーの断面図である。
【図２】（ａ）〜（ｃ）は本発明の一実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図３】（ａ）〜（ｃ）は本発明の一実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図４】本発明の一実施形態に係る半導体装置の製造方法のアッシング工程において、フッ素の発光強度の時間経過を示す特性図である。
【図５】（ａ）〜（ｃ）は従来の半導体装置の製造方法の各工程を示す断面図である。
【図６】（ａ）〜（ｃ）は従来の半導体装置の製造方法の各工程を示す断面図である。
【符号の説明】
１０１ チャンバー
１０２ 下部電極
１０３ 半導体基板
１０４ 上部電極
１０５ ガス導入孔
１０６ 真空ポンプ
１０７ 絶縁体
１０８ プラズマ誘導コイル
１０９ 第１の整合器
１１０ 第１の高周波電源
１１１ 第２の整合器
１１２ 第２の高周波電源
２００ 下地層
２０１ 絶縁膜
２０２ レジストパターン
２０３ エッチングガス
２０４ コンタクトホール
２０５ 反応生成ガス
２０６ ポリマー膜
２０７ アッシングガス
２０８ 反応生成ガス
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に、絶縁膜に対して炭素及びフッ素を含むエッチングガスを用いるプラズマエッチングを行なった後、プラズマエッチングにより堆積されたポリマー膜を酸素ガス又は酸素を主成分とするガスを用いてアッシングを行なう工程を備えている半導体製造装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体集積回路装置の微細化が進むにつれて、より小さい径を持つコンタクトホールが必要になっているが、これに対してコンタクトの深さはそれほど変化していないため、アスペクト比（コンタクトホールの深さ／コンタクトホールの径）の高いコンタクトホールを形成する技術が必要となっている。
【０００３】
また、ホールパターンの形成に用いられるレジスト膜も薄膜化されているため、（コンタクトホールの深さ）／（レジスト膜のエッチング量）の値を如何に大きくするか、つまり、（コンタクトホールが形成される絶縁膜のエッチングレート）／（レジスト膜のエッチングレート）＝対レジスト選択比の値を如何に大きくするかが重要となる。
【０００４】
例えば、対レジスト選択比が十分に大きくなければ、コンタクトホールが形成されるまでにレジスト膜の大部分がエッチングされてしまうので、コンタクトホールの形状を良好に保つことができない。つまり、コンタクトホールの上部がラッパ状に開いてしまったり、又はレジスト膜が消滅して隣り合うコンタクトホール同士が接続されてしまったりする。
【０００５】
対レジスト選択比を十分に確保し、コンタクトホールの形状を良好に保つための１つの方法としては、エッチングガスとしてＣ／Ｆ比の高いＰＦＣ（パーフルオロカーボン）ガス、例えば、Ｃ2Ｆ6ガス（Ｃ／Ｆ比＝２／６）、Ｃ4Ｆ8ガス（Ｃ／Ｆ比＝４／８）又はＣ5Ｆ8ガス（Ｃ／Ｆ比＝５／８）などを用いたり、又はカーボンリッチなエッチング条件を採用したりして、レジスト膜の表面に強固な堆積膜を形成し、これにより、高い対レジスト選択比を得ることが考えられる。
【０００６】
しかしながら、近年では、対レジスト選択比がより高い酸化膜エッチングプロセスを使用しているため、従来のアッシング方法では、電力を高くしてもレジスト膜表面のポリマーに対して十分なエッチングレートを得ることができないと言う問題がある。
【０００７】
また、エッチングレートを確保するために、酸素ガスにフッ素ガスを添加してアッシングを行なうと、ウェーハ表面荒れ又は下地基板の削れなどの問題が発生する。
【０００８】
以下、従来のコンタクトホールの形成方法について、図５（ａ）〜（ｃ）及び図６（ａ）〜（ｃ）を参照しながら説明する。
【０００９】
まず、図５（ａ）に示すように、シリコン窒化膜などよりなるエッチングストッパー膜、ポリシリコン若しくはタングステンなどよりなるプラグ、又は下層配線などから構成される下地層１０の上に形成されたシリコン酸化膜１１の上に、コンタクトホール形成用開口部を有するレジストパターン１２を形成する。
【００１０】
次に、図５（ｂ）に示すように、エッチング用チャンバー（図示は省略している）内に、フルオロカーボンガスを主成分とするエッチングガス１３を導入して、シリコン酸化膜１１に対してレジストパターン１２をマスクにエッチングを行なうことにより、シリコン酸化膜１１にコンタクトホール１４を形成する。このようにすると、ＳｉＦ4、ＣＯ2 又はＨ2Ｏなどの反応生成ガス１５が生成されて気化する。この際、レジストパターン１２の表面、コンタクトホール１４の底面及び壁面並びにエッチング用チャンバーの壁面には、エッチングガス１３のプラズマから供給される炭素又はフッ素を主成分とし（ＣxＨyＦz）nよりなる強固なポリマー膜１６が堆積する。
【００１１】
次に、図５（ｃ）に示すように、アッシング用チャンバー（図示は省略している）内に、フルオロカーボンガスが添加された酸素ガスよりなるアッシングガス１７を導入して、ポリマー膜１６をアッシングする。このようにすると、プラズマ生成用電力により活性化した酸素がポリマー膜１６の１つの主成分である炭素と結合して二酸化炭素になると共にフッ素も気化し、これらが反応生成ガス１８として除去される。
【００１２】
この際、図６（ａ）に示すように、シリコン酸化膜１１の表面に残留ポリマー１９が形成される。そして、プラズマ生成電力により、高いエネルギーを持つ活性化酸素が大量に生成されると共に、生成された高いエネルギーを持つ活性化酸素がシリコン酸化膜１１の表面に飛来するため、残留ポリマー１９内のフッ素が濃縮されながら、飛来してくる活性化酸素によりシリコン酸化膜１１の表面部に押し込まれるので、シリコン酸化膜１１の表面部に第１のフッ素注入層２１が形成される。また、反応生成ガス１８に含まれており気化状態のフッ素は、プラズマ生成電力により活性化されて再びシリコン酸化膜１１の表面に飛来した後、シリコン酸化膜１１の表面部に注入されるので、シリコン酸化膜１１の表面部には第２のフッ素注入層２２が形成される。
【００１３】
また、この際、レジストパターン１２の表面に付着しているポリマー膜１６又はチャンバーの壁面に付着しているポリマー膜に含まれるフッ素、及びアッシングガスに添加されているフルオロカーボンに含まれるフッ素がコンタクトホール１４の底部にも入射するので、下地層１０におけるコンタクトホール１４に露出している部分がエッチングされてリセス部２３が形成される。
【００１４】
次に、図６（ｂ）に示すように、洗浄液２４によりシリコン酸化膜１１の表面及びコンタクトホール１４の底部をウェット洗浄して、残留ポリマー１９を除去する。
【００１５】
【発明が解決しようとする課題】
ところが、ウェット洗浄工程では、シリコン酸化膜１１の表面及びコンタクトホール１４の底面に存在する残留ポリマー１９は完全に除去されるが、シリコン酸化膜１１の表面における第１のフッ素注入層２１及び第２のフッ素注入層２２が形成されている領域と形成されていない領域との間ではウェット洗浄工程におけるエッチングレートに差があるので、図６（ｃ）に示すように、シリコン酸化膜１１の表面に凹凸が形成されて、表面荒れ部２５が発生してしまう。
【００１６】
また、シリコン酸化膜１１の表面及びコンタクトホール１４の底部に存在する残留ポリマー１９をアッシングにより除去する際に、アッシングレートを確保したり又は残留ポリマー１９を確実に除去したりするべく、高いプラズマ生成用電力を印加してアッシングを行なうと、残留ポリマー１９に含まれるフッ素又はチャンバー側壁に堆積しているポリマーに含まれているフッ素がシリコン酸化膜１１の表面に打ち込まれるので、ウェット洗浄工程において発生する表面荒れ部２５が一層大きくなる。
【００１７】
また、前述のように、アッシング工程において、多量のフッ素がコンタクトホール１４の底部に入射して、下地層１０におけるコンタクトホール１４に露出している部分にリセス部２３（図６（ａ）を参照）が形成されると、下地層１０が不純物拡散層である場合にはコンタクト抵抗が上昇するという問題が発生し、また下地層１０がエッチングストッパー膜である場合には該エッチングストッパー膜の下に形成されている金属配線が露出し、該金属配線が酸素プラズマにより酸化したり吸湿したりしてデバイス特性が劣化するという問題が発生する。
【００１８】
また、アッシング工程において、シリコン酸化膜１１の表面に堆積しているポリマー膜１６（図５（ｃ）を参照）に含まれるフッ素、及びアッシングガスに含まれるフルオロカーボンガスから発生するフッ素が、プラズマにより活性化されてアッシングチャンバーのパーツにダメージを与えるので、該パーツの寿命が短くなるという問題がある。
【００１９】
また、アッシング工程でシリコン酸化膜１１の表面に打ち込まれたフッ素が洗浄工程で完全に除去されずに残ってしまう場合がある。この場合、コンタクトホール１４が形成されているシリコン酸化膜１１の上に化学増幅型レジスト材料よりなるレジスト膜を形成し、該レジスト膜に対してパターン露光を行なうと、第１及び第２のフッ素注入層２１、２２に含まれるフッ素がレジスト膜の露光部に発生する酸を失活させてしまって、良好な形状を有するレジストパターンが形成されないという問題もある。
【００２０】
前記に鑑み、本発明は、絶縁膜に対して炭素及びフッ素を含むエッチングガスを用いるプラズマエッチングを行なったときにレジストパターンの上に堆積されるポリマー膜をアッシングにより除去し、その後、絶縁膜をウェット洗浄した際に該絶縁膜に表面荒れが発生しないようにすることを目的とする。
【００２１】
【課題を解決するための手段】
前記の目的を達成するため、本発明に係る半導体装置の製造方法は、半導体基板の上に堆積された絶縁膜の上にレジストパターンを形成した後、絶縁膜に対して、レジストパターンをマスクにすると共に炭素及びフッ素を含むエッチングガスを用いてプラズマエッチングを行なう工程と、プラズマエッチング工程においてレジストパターンの上に堆積され且つエッチングガスよりなるプラズマから供給された炭素及びフッ素を主成分とするポリマー膜に対して、チャンバー圧力及びプラズマ生成電力を相対的に低く設定した条件で、酸素ガス又は酸素を主成分とするガスを用いて第１段階のアッシングを行なう工程と、第１段階のアッシングが終了したときに絶縁膜の上に存在している残留ポリマーに対して、チャンバー圧力及びプラズマ生成電力を相対的に高く設定した条件で、酸素ガス又は酸素を主成分とするガスを用いて第２段階のアッシングを行なう工程とを備え、第１段階のアッシング工程は、チャンバー圧力が２．６７〜６．６７Ｐａで、プラズマ生成電力が５００〜１０００Ｗの条件で行なわれ、第２段階のアッシング工程は、チャンバー圧力が１３．３〜６６．７Ｐａで、プラズマ生成電力が１０００〜３０００Ｗの条件で行なわれることを特徴とする。
【００２２】
本発明に係る半導体装置の製造方法によると、ポリマー膜に対して、チャンバー圧力及びプラズマ生成電力を相対的に低く設定した条件で第１段階のアッシングを行なうため、該第１段階のアッシング工程において発生する反応生成ガスに含まれるフッ素は活性化され難いと共に、活性化した酸素のエネルギーは低い。このため、ポリマー膜中のフッ素が活性化された酸素により絶縁膜の表面部に押し込まれたり又は反応性ガス中のフッ素が絶縁膜の表面部に注入されたりし難くなるので、後に行なわれるウェットエッチング工程において、絶縁膜に表面荒れが発生する事態を防止できる。
【００２３】
また、絶縁膜の上に存在している残留ポリマーに対して、チャンバー圧力及びプラズマ生成電力を相対的に高く設定した条件で第２段階のアッシングを行なうため、高いエネルギーを持つ活性化した酸素が多量に生成されるので、残留ポリマーは効率良く除去される。
【００２４】
第２段階のアッシング工程において、高いエネルギーを持つ活性化した酸素が多量に生成されても、残留ポリマーに含まれているフッ素の量は少ないので、フッ素が絶縁膜の表面部に押し込まれる事態は抑制される。
【００２５】
本発明に係る半導体装置の製造方法は、第２段階のアッシング工程よりも後に、チャンバー圧力を相対的に低く設定する一方、プラズマ生成電力を相対的に高く設定すると共に、基板バイアス電力を印加する条件で、酸素ガス又は酸素を主成分とするガスを用いて第３段階のアッシングを行なう工程をさらに備え、第３段階のアッシング工程は、チャンバー圧力が２．６７〜６．６７Ｐａで、プラズマ生成電力が１０００〜３０００Ｗで、基板バイアス電力は５０〜３００Ｗの条件で行なわれることが好ましい。
【００２６】
このようにすると、高いエネルギーを持つ活性化した酸素は、広範囲に分布すると共に基板バイアス電力により凹部例えばコンタクトホールの底部に向かって引き込まれるので、凹部のアスペクト比が高くても、凹部の底部に残存しているポリマーは除去される。
【００２７】
本発明に係る半導体装置の製造方法において、第３段階のアッシング工程は、チャンバー圧力が２．６７〜６．６７Ｐａで、プラズマ生成電力が１０００〜３０００Ｗで、基板バイアス電力は５０〜３００Ｗの条件で行なわれることが好ましい。
【００２８】
このようにすると、凹部のアスペクト比が高くても、凹部の底部に残存しているポリマーは確実に除去される。
【００２９】
本発明に係る半導体装置の製造方法において、第１段階のアッシング工程は、チャンバー圧力が２．６７〜６．６７Ｐａで、プラズマ生成電力が５００〜１０００Ｗの条件で行なわれることが好ましい。
【００３０】
このようにすると、第１段階のアッシング工程において発生する反応生成ガスに含まれるフッ素は確実に活性化され難くなると共に、活性化した酸素のエネルギーは確実に低くなるので、フッ素に起因する表面荒れを確実に防止することができる。
【００３１】
本発明に係る半導体装置の製造方法において、第２段階のアッシング工程は、チャンバー圧力が１３．３〜６６．７Ｐａで、プラズマ生成電力が１０００〜３０００Ｗの条件で行なわれることが好ましい。
【００３２】
このようにすると、高いエネルギーを持つ活性化した酸素を多量に生成できるので、残留ポリマーをより一層効率良く除去することができる。
【００３３】
本発明に係る半導体装置の製造方法において、プラズマエッチング工程、第１段階のアッシング工程及び第２段階のアッシング工程は、同一のチャンバー内において行なわれる場合に特に効果的である。
【００３４】
従来では、プラズマエッチング工程とアッシング工程とを同一のチャンバーで行なうと、プラズマエッチング工程においてチャンバーの壁面に堆積されたポリマー膜に含まれるフッ素がアッシング工程において活性化されて種々の悪影響がもたらされるが、本発明によると、チャンバーの壁面に堆積されたポリマー膜に含まれるフッ素が活性化し難いので、悪影響を防止することができる。
【００３５】
【発明の実施の形態】
以下、本発明の一実施形態に係る半導体装置の製造方法について説明するが、その前提として、一実施形態に係る半導体装置の製造方法に用いられるプラズマ処理装置について図１を参照しながら説明する。
【００３６】
図１はプラズマ処理装置の断面構造を示しており、チャンバー１０１の下部には試料台となる下部電極１０２が配置され、該下部電極１０２は半導体基板１０３を静電吸着により保持する。チャンバー１０１の上部には下部電極１０２と対向するように上部電極１０４が配置されており、エッチングガスは上部電極１０４に形成されたガス導入孔１０５からチャンバー１０１内に導入される。また、チャンバー１０１内のガスはチャンバー１０１の下側に設けられた真空ポンプ１０６により外部に排出される。
【００３７】
チャンバー１０１の上には絶縁体１０７を介してプラズマ誘導コイル１０８が配置されており、該プラズマ誘導コイル１０８の一端は第１の整合器１０９を介して第１の高周波電源１１０に接続されていると共に他端は接地されている。また、下部電極１０２は第２の整合器１１１を介して第２の高周波電源１１２に接続されている。
【００３８】
第１の高周波電源１１０からプラズマ誘導コイル１０８に第１の高周波電力を印加すると、チャンバー１０１に高周波誘導磁場が発生し、これによって、チャンバー１０１内に導入されるエッチングガスはプラズマ化される。また、第２の高周波電源１１２から下部電極１０２に第２の高周波電力を印加すると、チャンバー１０１内に発生したプラズマは下部電極１０２ひいては半導体基板１０３に向かって照射される。
【００３９】
以下、本発明の一実施形態に係る半導体装置の製造方法について、図２（ａ）〜（ｃ）及び図３（ａ）〜（ｃ）を参照しながら説明する。
【００４０】
まず、図２（ａ）に示すように、シリコン窒化膜などよりなるエッチングストッパー膜、ポリシリコン若しくはタングステンなどよりなるプラグ、又は下層配線などから構成される下地層２００の上にシリコン酸化膜よりなる絶縁膜２０１を堆積した後、該絶縁膜２０１の上に、コンタクトホール形成用開口部を有するレジストパターン２０２を形成する。
【００４１】
次に、図１に示すプラズマ処理装置のチャンバー１０１内に、図２（ｂ）に示すように、フルオロカーボンガスを主成分とするエッチングガス２０３を導入して、絶縁膜２０１に対してレジストパターン２０２をマスクにしてプラズマエッチングを行なうことにより、絶縁膜２０１にコンタクトホール２０４を形成する。このようにすると、ＳｉＦ4、ＣＯ2 又はＨ2Ｏなどの反応生成ガス２０５が生成されて気化する。この際、レジストパターン２０２の表面、コンタクトホール２０４の底面及び壁面並びにチャンバー１０１の壁面には、エッチングガス２０３よりなるプラズマから供給され、（ＣxＨyＦz）nよりなる強固なポリマー膜２０６が堆積する。
【００４２】
次に、チャンバー１０１内に、図２（ｃ）に示すように、フルオロカーボンガスが添加された酸素ガスよりなるアッシングガス２０７を導入して、ポリマー膜２０６に対してアッシングを行なう。プラズマ生成用電力により活性化した酸素がポリマー膜２０６の１つの主成分である炭素と結合して二酸化炭素になると共にフッ素も気化し、これらが反応生成ガス２０８として除去される。
【００４３】
本実施形態におけるアッシング工程は、異なる条件で３段階に分けて行なわれることが特徴である。
【００４４】
＜第１段階のアッシング工程＞
第１段階のアッシング工程においては、プラズマ生成用電力を低く設定すると共にチャンバー内の圧力を低く設定する。具体的には、圧力が６．６７Ｐａ以下、例えば４．０Ｐａに設定されたチャンバー１０１内に、酸素ガスを主成分とするアッシングガスを７５０ｍｌ／ｍｉｎ（標準状態）の流量で導入すると共に、プラズマ生成用電力源である第１の高周波電源１１０に５００Ｗ〜１０００Ｗの電力を印加する。この場合、基板バイアス電力源である第２の高周波電力源１１２には電力を印加しない。
【００４５】
このような条件で第１段階のアッシングを行なうと、ポリマー膜２０６及びレジストパターン２０２が除去されると共に、チャンバー１０１の壁面に付着しているポリマーも除去される。尚、レジストパターン２０２の上にはポリマー膜２０６が堆積されているが、アッシングガスはポリマー膜２０６に形成された開口部を通ってレジストパターン２０２の表面に到達するので、レジストパターン２０２もアッシングされる。
【００４６】
ここで、ポリマー膜２０６及びレジストパターン２０２がアッシングにより除去される際の化学反応について説明する。
(1) ポリマー膜２０６がアッシングにより除去される反応：
ＣxＦy＋Ｏ2→ＣＯ2↑＋Ｆ↑＋ＣＦ4↑＋反応生成物
尚、反応生成物は、炭化物又は過剰フッ素などよりなり、ポリマー膜２０６又はレジストパターン２０２の表面に堆積される。
(2) レジストパターン２０２がアッシングにより除去される反応：
ＣxＨyＯz＋Ｏ2→ＣＯ2↑＋Ｈ2０↑
【００４７】
第１段階のアッシング工程においては、第１の高周波電源１１０に５００Ｗ〜１０００Ｗの低い電力が印加されるため、反応生成ガス２０８に含まれるフッ素は活性化され難いと共に、アッシングガス２０７に含まれる活性化した酸素のエネルギーは弱い。また、チャンバー１０１の圧力が６．６７Ｐａ以下に低く設定されているため、アッシングガス２０７に含まれる活性化した酸素の平均自由工程が長くなって、活性化した酸素はチャンバー１０１に広範囲に分布する。
【００４８】
このように、反応生成ガス２０８に含まれるフッ素は、活性化され難いため、ポリマー膜２０６の表面及び絶縁膜２０１の表面に飛来し難い。また、ポリマー膜２０６はその表面部から徐々にゆっくりと除去されるため、ポリマー膜２０６内のフッ素の濃縮が起こり難くなり、フッ素は絶縁膜２０１の表面部に注入され難くなる。従って、絶縁膜２０１の表面部には、図６（ａ）に示す第１のフッ素注入層２１及び第２のフッ素注入層２２は形成されない。
【００４９】
また、アッシングガス２０７に含まれる活性化した酸素のエネルギーは低いが、活性化した酸素はチャンバー１０１に広範囲に分布しているため、コンタクトホール２０４の底部に到達する活性化した酸素の量が増加するので、コンタクトホール２０４の底部に堆積されているポリマー膜２０６は確実に除去される。
【００５０】
また、反応生成ガス２０８に含まれるフッ素は、活性化され難いため、コンタクトホール２０４の底部に到達し難いので、コンタクトホール２０４の底部には、図６（ａ）に示すリセス部２３は形成されない。
【００５１】
また、ポリマー膜２０６に含まれるフッ素が少ないため、ポリマー膜２０６から発生する活性化したフッ素が低減すると共に、反応生成ガス２０８に含まれるフッ素が活性化され難いので、チャンバー１０１のパーツがダメージを受け難くなる。
【００５２】
ところで、一般的に、ポリマー膜２０６のアッシングレートはレジストパターン２０２のアッシングレートよりも小さい。このため、第１段階のアッシングにおいては、レジストパターン２０２はポリマー膜２０６よりも先に除去される。従って、第１段階のアッシング工程を行なう時間は、ポリマー膜２０６の厚さに基づいて決定されることが好ましい。もっとも、ポリマー膜２０６の下にレジストパターン２０２ができるだけ長時間存在していると、第１段階のアッシング工程が終了したときに、絶縁膜２０１の表面に残存する残留ポリマーが低減するので好ましい。
【００５３】
尚、ここでは、反応生成ガス２０８に含まれるフッ素の振る舞いについて説明したが、本実施形態のように、エッチング工程とアッシング工程とが同一のチャンバー１０１で行なわれる場合には、エッチング工程においてチャンバー１０１の壁面に付着しているポリマー膜に含まれるフッ素は、反応生成ガス２０８に含まれるフッ素と同様の振る舞いをする。すなわち、チャンバー１０１の壁面のポリマー膜は徐々にアッシングされるため、ポリマー膜に含まれるフッ素は多量に気化され難く且つ活性化され難いので、フッ素は絶縁膜２０１の表面部に注入され難いと共にコンタクトホール２０４の底部に到達し難い。このため、図６（ａ）に示す、第１のフッ素注入層２１、第２のフッ素注入層２２及びリセス部２３は形成されない。
【００５４】
＜第２段階のアッシング工程＞
大部分のポリマー膜２０６が除去され、図３（ａ）に示すように、絶縁膜２０１の上に僅かな残留ポリマー２１９が残存する状態になると、第１段階のアッシング工程を終了して、第２段階のアッシング工程を行なう。
【００５５】
第２段階のアッシング工程においては、プラズマ生成用電力を高く設定すると共にチャンバー内の圧力を高く設定する。具体的には、圧力が例えば４０Ｐａに設定されたチャンバー１０１内に、酸素ガスを主成分とするアッシングガスを１５００ｍｌ／ｍｉｎ（標準状態）の流量で導入すると共に、プラズマ生成電力源である第１の高周波電源１１０に２０００Ｗの電力を印加する。この場合、基板バイアス電力源である第２の高周波電力源１１２には電力を印加しない。
【００５６】
第２段階のアッシングにおいては、第１の高周波電源１１０に２０００Ｗの高い電力が印加されると共に、チャンバー１０１の圧力が４０Ｐａと高く設定されているため、チャンバー１０１内に高いエネルギーを持つ活性化した酸素が多量に生成されるので、ポリマー膜２０６及びレジストパターン２０２は効率良く除去される。
【００５７】
ところで、第２段階のアッシング工程においては、絶縁膜２０１の上に僅かな残留ポリマー２１９が残存するだけであるため、残留ポリマー２１９から放出されるフッ素の量は少ない。
【００５８】
このため、第２段階のアッシング工程において、高いエネルギーを持つ活性酸素が多量に生成されても、残留ポリマー２１９中のフッ素が絶縁膜２０１の表面部に押し込まれる事態が抑制されるので、図６（ａ）に示す第１のフッ素注入層２１は形成されない。
【００５９】
また、残留ポリマー２１９が少ないため、チャンバー１０１内に発生する活性化したフッ素が少なく、チャンバー１０１のパーツは殆どダメージを受けない。
【００６０】
尚、エッチング工程とアッシング工程とが同一のチャンバー１０１で行なわれ、エッチング工程においてチャンバー１０１の壁面にポリマー膜が堆積している場合には、第１段階のアッシングにより、チャンバー１０１の壁面のポリマー膜が減少しているので、第２段階のアッシング工程が、高いプラズマ生成用電力及び高いチャンバー圧力で行なわれても、チャンバー１０１の壁面のポリマー膜から発生するフッ素により、図６（ａ）に示す第１のフッ素注入層２１が形成されたりチャンバー１０１のパーツがダメージを受けたりする事態を回避できる。
【００６１】
＜第３段階のアッシング工程＞
図３（ｂ）に示すように、残留ポリマー２１９が除去された状態になると、第２段階のアッシング工程を終了して、第３段階のアッシング工程を行なう。
【００６２】
第３段階のアッシング工程においては、プラズマ生成用電力を高く設定し且つチャンバー内の圧力を低く設定すると共に、第２の高周波電力源１１２から試料台１０２に基板バイアス電力を印加する。具体的には、圧力が６．６７Ｐａ以下、例えば４．０Ｐａに設定されたチャンバー１０１内に、酸素ガスを主成分とするアッシングガスを７５０ｍｌ／ｍｉｎ（標準状態）の流量で導入し、プラズマ生成用電力源である第１の高周波電源１１０に２０００Ｗの電力を印加し、基板バイアス電力源である第２の高周波電源１１２に２００Ｗの電力を印加する。
【００６３】
第３段階のアッシング工程においては、第１の高周波電源１１０に高い電力が印加されると共に、チャンバー１０１内の圧力が低いため、高いエネルギーを持つ活性化した酸素がチャンバー１０１に広範囲に分布する。また、基板バイアス電力が印加されるため、活性化した酸素がコンタクトホール２０４の底部に向かって引き込まれるので、コンタクトホール２０４のアスペクト比が高くても、コンタクトホール２０４の底部に残存しているポリマーは確実に除去される。
【００６４】
ところで、第３段階のアッシング工程においては、絶縁膜２０１の上の残留ポリマー２１９が消滅しているため、チャンバー１０１の内部にはフッ素が殆ど存在しないので、基板バイアス電力を印加しても、コンタクトホール２０４の底部がエッチングされることはない。
【００６５】
第３段階のアッシング工程が終了すると、洗浄液によりシリコン酸化膜１１の表面及びコンタクトホール１４の底部をウェット洗浄してポリマーの残渣を除去すると、図３（ｃ）に示すように、表面部にフッ素注入層が形成されていない良好な絶縁膜２０１が得られると共に、底部にリセス部が形成されていない良好なコンタクトホール２０４が得られる。
【００６６】
尚、本実施形態においては、第３段階のアッシングを行なったが、コンタクトホール２０４のアスペクト比が余り高くない場合、又は下地層２００がエッチングストッパー膜であってコンタクト抵抗が問題にならない場合には、第３段階のアッシングは省略してもよい。
【００６７】
ところで、本実施形態のように、エッチング工程とアッシング工程とを同じチャンバー１０１で行なう場合には、レジストパターン２０２の上に堆積されているポリマー膜２０６を除去するアッシング工程において、エッチング工程でチャンバー１０１の壁面に堆積されているポリマーを除去できるため、チャンバー１０１の壁面から落下してくるポリマーに起因して発生するパーティクルを低減すできるので、ＭＴＢＦ（Mean Time Between Falure）を長くすることができる。
【００６８】
図４は、従来のアッシング方法（第１段階のアッシングを第２段階のアッシングと同条件で行なう場合）及び本実施形態のアッシング方法（第１段階のアッシングを第２段階のアッシングと異なる条件で行なう場合）における規格化されたフッ素の発光強度（発光波長は４４０ｎｍである）の時間経過を表わす特性図である。尚、フッ素の発光強度は、プラズマ発光分光器を用いて測定した。
【００６９】
図４から分かるように、本実施形態のアッシング方法によると、従来のアッシング方法に比べて、第１段階のアッシング工程の初期段階において発生するフッ素の量を５分の１程度に低減できるため、アッシング工程の全期間において発生するフッ素の量を３分の１程度に低減することができる。これは、シリコン酸化膜２０２の上に堆積されているポリマー膜２０６及びチャンバー１０１の壁面に堆積されているポリマーから発生し、プラズマ生成用電力により活性化されるフッ素の量が大きく低減できるためである。
【００７０】
尚、本実施形態は、誘導結合型のプラズマ処理装置を用いたが、これに代えて、ヘリコン波プラズマエッチング装置、電子サイクロトロン共鳴プラズマエッチング装置、二周波型容量結合プラズマエッチング装置、表面波プラズマエッチング装置又は一周波型容量結合プラズマエッチング装置を用いてもよい。
【００７１】
【発明の効果】
本発明に係る半導体装置の製造方法によると、第１段階のアッシング工程においては、ポリマー膜中のフッ素が活性化された酸素により絶縁膜の表面部に押し込まれたり又は反応性ガス中のフッ素が絶縁膜の表面部に注入されたりし難くなるので、後に行なわれるウェットエッチング工程において、絶縁膜に表面荒れが発生する事態を防止できると共に、第２段階のアッシング工程においては、高いエネルギーを持つ活性化した酸素により、残留ポリマーは効率良く除去される。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る半導体装置の製造方法に用いるエッチングチャンバーの断面図である。
【図２】（ａ）〜（ｃ）は本発明の一実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図３】（ａ）〜（ｃ）は本発明の一実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図４】本発明の一実施形態に係る半導体装置の製造方法のアッシング工程において、フッ素の発光強度の時間経過を示す特性図である。
【図５】（ａ）〜（ｃ）は従来の半導体装置の製造方法の各工程を示す断面図である。
【図６】（ａ）〜（ｃ）は従来の半導体装置の製造方法の各工程を示す断面図である。
【符号の説明】
１０１ チャンバー
１０２ 下部電極
１０３ 半導体基板
１０４ 上部電極
１０５ ガス導入孔
１０６ 真空ポンプ
１０７ 絶縁体
１０８ プラズマ誘導コイル
１０９ 第１の整合器
１１０ 第１の高周波電源
１１１ 第２の整合器
１１２ 第２の高周波電源
２００ 下地層
２０１ 絶縁膜
２０２ レジストパターン
２０３ エッチングガス
２０４ コンタクトホール
２０５ 反応生成ガス
２０６ ポリマー膜
２０７ アッシングガス
２０８ 反応生成ガス
Claims (4)
- 半導体基板の上に堆積された絶縁膜の上にレジストパターンを形成した後、前記絶縁膜に対して、前記レジストパターンをマスクにすると共に炭素及びフッ素を含むエッチングガスを用いてプラズマエッチングを行なう工程と、
前記プラズマエッチング工程において前記レジストパターンの上に堆積され且つ前記エッチングガスよりなるプラズマから供給された前記炭素及びフッ素を主成分とするポリマー膜に対して、チャンバー圧力及びプラズマ生成電力を相対的に低く設定した条件で、酸素ガス又は酸素を主成分とするガスを用いて第１段階のアッシングを行なう工程と、
前記第１段階のアッシングが終了したときに前記絶縁膜の上に存在している残留ポリマーに対して、チャンバー圧力及びプラズマ生成電力を相対的に高く設定した条件で、酸素ガス又は酸素を主成分とするガスを用いて第２段階のアッシングを行なう工程とを備え、
前記第１段階のアッシング工程は、前記チャンバー圧力が２．６７〜６．６７Ｐａで、前記プラズマ生成電力が５００〜１０００Ｗの条件で行なわれ、
前記第２段階のアッシング工程は、前記チャンバー圧力が１３．３〜６６．７Ｐａで、前記プラズマ生成電力が１０００〜３０００Ｗの条件で行なわれることを特徴とする半導体装置の製造方法。 - 前記第２段階のアッシング工程よりも後に、チャンバー圧力を相対的に低く設定する一方、プラズマ生成電力を相対的に高く設定すると共に、基板バイアス電力を印加する条件で、酸素ガス又は酸素を主成分とするガスを用いて第３段階のアッシングを行なう工程をさらに備え、
前記第３段階のアッシング工程は、前記チャンバー圧力が２．６７〜６．６７Ｐａで、前記プラズマ生成電力が１０００〜３０００Ｗで、前記基板バイアス電力は５０〜３００Ｗの条件で行なわれることを特徴とする請求項１に記載の半導体装置の製造方法。 - 前記プラズマエッチング工程、前記第１段階のアッシング工程及び前記第２段階のアッシング工程は、同一のチャンバー内において行なわれることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記第１段階のアッシングを行なう工程は、前記レジストパターン及び
大部分の前記ポリマー膜が除去されて、前記絶縁膜の上に前記残留ポリマーが僅かに残存する状態になるまで行なわれることを特徴とする請求項１に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001249880A JP3921364B2 (ja) | 2001-08-21 | 2001-08-21 | 半導体装置の製造方法 |
| US10/128,314 US6831018B2 (en) | 2001-08-21 | 2002-04-24 | Method for fabricating semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001249880A JP3921364B2 (ja) | 2001-08-21 | 2001-08-21 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003059911A JP2003059911A (ja) | 2003-02-28 |
| JP3921364B2 true JP3921364B2 (ja) | 2007-05-30 |
Family
ID=19078806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001249880A Expired - Lifetime JP3921364B2 (ja) | 2001-08-21 | 2001-08-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3921364B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7169440B2 (en) * | 2002-04-16 | 2007-01-30 | Tokyo Electron Limited | Method for removing photoresist and etch residues |
| US7700494B2 (en) * | 2004-12-30 | 2010-04-20 | Tokyo Electron Limited, Inc. | Low-pressure removal of photoresist and etch residue |
| US7964511B2 (en) | 2005-09-09 | 2011-06-21 | Tokyo Electron Limited | Plasma ashing method |
| US7244313B1 (en) * | 2006-03-24 | 2007-07-17 | Applied Materials, Inc. | Plasma etch and photoresist strip process with intervening chamber de-fluorination and wafer de-fluorination steps |
| JP5143382B2 (ja) | 2006-07-27 | 2013-02-13 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置及びその製造方法 |
| JP2010263244A (ja) * | 2010-08-11 | 2010-11-18 | Tokyo Electron Ltd | プラズマ処理方法 |
| JP6840041B2 (ja) * | 2017-06-21 | 2021-03-10 | 東京エレクトロン株式会社 | エッチング方法 |
-
2001
- 2001-08-21 JP JP2001249880A patent/JP3921364B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003059911A (ja) | 2003-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6062237A (en) | Polymer removal from top surfaces and sidewalls of a semiconductor wafer | |
| US6831018B2 (en) | Method for fabricating semiconductor device | |
| US7344993B2 (en) | Low-pressure removal of photoresist and etch residue | |
| KR100440806B1 (ko) | 반도체장치의제조방법및드라이에칭장치의반응실환경제어방법 | |
| US20070243714A1 (en) | Method of controlling silicon-containing polymer build up during etching by using a periodic cleaning step | |
| US20120208369A1 (en) | Method of Etching Features in Silicon Nitride Films | |
| KR101299661B1 (ko) | 정규형 저유전율 유전체 재료 및/또는 다공형 저유전율유전체 재료의 존재 시 레지스트 스트립 방법 | |
| US20080182422A1 (en) | Methods of etching photoresist on substrates | |
| US20060201911A1 (en) | Methods of etching photoresist on substrates | |
| KR20070094015A (ko) | 포토레지스트 및 에칭 찌꺼기를 저압 제거하는 애싱 방법 | |
| US6325861B1 (en) | Method for etching and cleaning a substrate | |
| US8642482B2 (en) | Plasma etching method, control program and computer storage medium | |
| KR100563610B1 (ko) | 반도체소자의제조방법 | |
| US20030022513A1 (en) | Polymer debris pre-cleaning method | |
| JP3921364B2 (ja) | 半導体装置の製造方法 | |
| US6787475B2 (en) | Flash step preparatory to dielectric etch | |
| JP2001156041A (ja) | 半導体装置の製造方法及びその製造装置 | |
| JP3477462B2 (ja) | 半導体装置の製造方法 | |
| JPH0992640A (ja) | プラズマエッチング方法 | |
| JP5052313B2 (ja) | 半導体装置の製造方法 | |
| JPH11135475A (ja) | 半導体装置の製造方法 | |
| JP2005294348A (ja) | 半導体装置の製造方法 | |
| JP2000340543A (ja) | ドライエッチング方法および装置 | |
| JP2004128313A (ja) | 半導体装置の製造方法 | |
| JPH0878515A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040120 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040317 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040406 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040602 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040614 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040702 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061222 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070219 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3921364 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100223 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140223 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| EXPY | Cancellation because of completion of term | ||
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |