JP2000340543A - ドライエッチング方法および装置 - Google Patents
ドライエッチング方法および装置Info
- Publication number
- JP2000340543A JP2000340543A JP11145860A JP14586099A JP2000340543A JP 2000340543 A JP2000340543 A JP 2000340543A JP 11145860 A JP11145860 A JP 11145860A JP 14586099 A JP14586099 A JP 14586099A JP 2000340543 A JP2000340543 A JP 2000340543A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- substrate
- chamber
- reaction chamber
- dry etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- ing And Chemical Polishing (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 電子シェーディング現象によって発生する配
線パターンの異常サイドエッチングを防止または低減す
ることができるドライエッチング方法および装置を提供
すること。 【解決手段】 反応室１１Ａ、１１Ｂにて基板Ｗのエッ
チング処理を行っている途中で、エッチング処理を中断
して、基板Ｗを反応室１１Ａ、１１Ｂからイオン照射室
１２Ａ、１２Ｂへ搬送し、基板Ｗの被処理面へ正イオン
を照射することにより、基板Ｗの被処理面の電子の蓄積
による帯電を中和し除電する。その後、再び反応室１１
Ａ、１１Ｂへ基板Ｗを搬送し、エッチング処理を続行す
る。これにより電子シェーディング現象による配線パタ
ーンの異常サイドエッチングの防止または低減が図られ
る。
線パターンの異常サイドエッチングを防止または低減す
ることができるドライエッチング方法および装置を提供
すること。 【解決手段】 反応室１１Ａ、１１Ｂにて基板Ｗのエッ
チング処理を行っている途中で、エッチング処理を中断
して、基板Ｗを反応室１１Ａ、１１Ｂからイオン照射室
１２Ａ、１２Ｂへ搬送し、基板Ｗの被処理面へ正イオン
を照射することにより、基板Ｗの被処理面の電子の蓄積
による帯電を中和し除電する。その後、再び反応室１１
Ａ、１１Ｂへ基板Ｗを搬送し、エッチング処理を続行す
る。これにより電子シェーディング現象による配線パタ
ーンの異常サイドエッチングの防止または低減が図られ
る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
工程において用いられるドライエッチング方法および装
置に関し、更に詳しくは、電子シェーディング現象を抑
制して正確なパターニングを得るようにしたドライエッ
チング方法および装置に関する。
工程において用いられるドライエッチング方法および装
置に関し、更に詳しくは、電子シェーディング現象を抑
制して正確なパターニングを得るようにしたドライエッ
チング方法および装置に関する。
【０００２】
【従来の技術】近年における半導体装置の高集積化およ
び高機能化の要求に伴って、これらの要求を達成するた
めの配線パターンの微細加工技術が重要性を増してきて
いる。他方、パターニング精度の維持の観点からフォト
レジストの膜厚の現象には限界があるために、配線層の
パターニングのためのレジストパターンの深さ／幅の比
が大きくなる。また、コンタクトホールを形成する際に
も、コンタクトホールの径が益々小さくなっているため
に、レジストパターンのアスペクト比が大きくなってい
る。そこで、微細な配線形成を可能とするため、従来型
のプラズマに比べて電子とガス原子との衝突回数を増や
して高密度なプラズマを発生させるエッチング装置が使
用されるようになった。
び高機能化の要求に伴って、これらの要求を達成するた
めの配線パターンの微細加工技術が重要性を増してきて
いる。他方、パターニング精度の維持の観点からフォト
レジストの膜厚の現象には限界があるために、配線層の
パターニングのためのレジストパターンの深さ／幅の比
が大きくなる。また、コンタクトホールを形成する際に
も、コンタクトホールの径が益々小さくなっているため
に、レジストパターンのアスペクト比が大きくなってい
る。そこで、微細な配線形成を可能とするため、従来型
のプラズマに比べて電子とガス原子との衝突回数を増や
して高密度なプラズマを発生させるエッチング装置が使
用されるようになった。
【０００３】ところが、高密度プラズマを利用したドラ
イエッチング装置の導入に伴って、電子シェーディング
現象の影響により正確なパターニングが確保できなくな
っている。ここで、電子シェーディング現象とは、レジ
ストパターンのフォトレジスト膜上にプラズマで発生し
た電子が蓄積することによって、イオンは加速されて試
料に入射し微細パターンの底部まで達するのに対し、電
子は加速されず試料に等方的に入射するため微細パター
ンではレジストパターンに遮られて底面まで達すること
ができなくなることをいう。
イエッチング装置の導入に伴って、電子シェーディング
現象の影響により正確なパターニングが確保できなくな
っている。ここで、電子シェーディング現象とは、レジ
ストパターンのフォトレジスト膜上にプラズマで発生し
た電子が蓄積することによって、イオンは加速されて試
料に入射し微細パターンの底部まで達するのに対し、電
子は加速されず試料に等方的に入射するため微細パター
ンではレジストパターンに遮られて底面まで達すること
ができなくなることをいう。
【０００４】図４に模式的に示すように、シリコン酸化
膜などの絶縁膜４の上に形成したポリシリコン膜などの
配線膜を、フォトレジスト６のパターンマスクを用いて
パターニングする際に（図４Ａ）、エッチングが進行し
た状態においてフォトレジスト６には電子（図中「−」
の記号で示す。）が蓄積され、下層の絶縁膜４の上には
正イオン（図中「＋」の記号で示す。）が蓄積される
（図４Ｂ）。この状態で更にエッチング処理を続行する
と、パターン底部に引き込まれたイオンが、絶縁膜４上
に蓄積したイオンと電気的に反発して配線パターン５Ａ
の側部へ入射することにより、配線パターン５Ａの異常
サイドエッチングを発生させる（図４Ｃ）。特に、コン
タクトホール４ａを介して下層配線膜３に導通する配線
パターン５Ａに異常サイドエッチングが発生することが
知られている。なお、図において符号１は下地基板、２
は絶縁膜である。
膜などの絶縁膜４の上に形成したポリシリコン膜などの
配線膜を、フォトレジスト６のパターンマスクを用いて
パターニングする際に（図４Ａ）、エッチングが進行し
た状態においてフォトレジスト６には電子（図中「−」
の記号で示す。）が蓄積され、下層の絶縁膜４の上には
正イオン（図中「＋」の記号で示す。）が蓄積される
（図４Ｂ）。この状態で更にエッチング処理を続行する
と、パターン底部に引き込まれたイオンが、絶縁膜４上
に蓄積したイオンと電気的に反発して配線パターン５Ａ
の側部へ入射することにより、配線パターン５Ａの異常
サイドエッチングを発生させる（図４Ｃ）。特に、コン
タクトホール４ａを介して下層配線膜３に導通する配線
パターン５Ａに異常サイドエッチングが発生することが
知られている。なお、図において符号１は下地基板、２
は絶縁膜である。
【０００５】配線パターン５Ａに異常サイドエッチング
が入る結果、当該配線の断面積が減少し、最悪な場合は
配線が断絶され浮いてしまうことになる。配線パターン
５Ａの異常サイドエッチングは、半導体装置の完成後の
処理速度や信頼性の低下を招き、半導体装置の歩留を低
下させる要因となる。
が入る結果、当該配線の断面積が減少し、最悪な場合は
配線が断絶され浮いてしまうことになる。配線パターン
５Ａの異常サイドエッチングは、半導体装置の完成後の
処理速度や信頼性の低下を招き、半導体装置の歩留を低
下させる要因となる。
【０００６】このように、半導体装置の高集積化・微細
化の傾向が強くなる一方で、例えば０．２５μｍ以下の
微細配線加工に対応できるように、電子シェーディング
現象による影響を抑制して、配線パターンの異常サイド
エッチングを防止または低減する方法が望まれている。
化の傾向が強くなる一方で、例えば０．２５μｍ以下の
微細配線加工に対応できるように、電子シェーディング
現象による影響を抑制して、配線パターンの異常サイド
エッチングを防止または低減する方法が望まれている。
【０００７】
【発明が解決しようとする課題】本発明は上述の問題に
鑑みてなされたもので、電子シェーディング現象によっ
て発生する配線パターンの異常サイドエッチングを防止
または低減することができるドライエッチング方法およ
び装置を提供することを課題とする。
鑑みてなされたもので、電子シェーディング現象によっ
て発生する配線パターンの異常サイドエッチングを防止
または低減することができるドライエッチング方法およ
び装置を提供することを課題とする。
【０００８】
【課題を解決するための手段】以上の課題を解決するに
当たり、本発明の請求項１の発明では、エッチング処理
を途中で中断して、基板の被処理面に正イオンを照射し
た後、上記エッチング処理を再開するようにしている。
すなわち、電子シェーディング現象によって電子が蓄積
した基板の被処理面へ、エッチング処理を途中で中断し
て、イオナイザや真空紫外線照射装置、軟Ｘ線照射装置
等の除電装置を用いて正イオンを照射することにより、
上記被処理面上の負電荷を中和・除電し、その後、基板
被処理面のエッチング処理を再開する。これにより、配
線パターンの異常サイドエッチングを防止または低減す
ることができる。
当たり、本発明の請求項１の発明では、エッチング処理
を途中で中断して、基板の被処理面に正イオンを照射し
た後、上記エッチング処理を再開するようにしている。
すなわち、電子シェーディング現象によって電子が蓄積
した基板の被処理面へ、エッチング処理を途中で中断し
て、イオナイザや真空紫外線照射装置、軟Ｘ線照射装置
等の除電装置を用いて正イオンを照射することにより、
上記被処理面上の負電荷を中和・除電し、その後、基板
被処理面のエッチング処理を再開する。これにより、配
線パターンの異常サイドエッチングを防止または低減す
ることができる。
【０００９】この方法を具現化するために、本発明の請
求項３の発明では、内部に基板を収容しプラズマを発生
させて基板にエッチング処理を施す反応室と、この反応
室の近傍に配置され、内部に収容した基板へ正イオンを
照射するイオン照射室と、反応室とイオン照射室との間
に配置され、両室間で基板を搬送する搬送手段を有する
搬送室とを備えたドライエッチング装置を構成してい
る。すなわち、既存の設備にイオン照射室を追加した簡
易な構成で、異常サイドエッチングを抑制した配線パタ
ーンを得ることができる。
求項３の発明では、内部に基板を収容しプラズマを発生
させて基板にエッチング処理を施す反応室と、この反応
室の近傍に配置され、内部に収容した基板へ正イオンを
照射するイオン照射室と、反応室とイオン照射室との間
に配置され、両室間で基板を搬送する搬送手段を有する
搬送室とを備えたドライエッチング装置を構成してい
る。すなわち、既存の設備にイオン照射室を追加した簡
易な構成で、異常サイドエッチングを抑制した配線パタ
ーンを得ることができる。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１１】図１は、本発明の実施の形態によるドライ
エッチング装置の全体を示す概略構成図である。本実施
の形態におけるドライエッチング装置１０は、基板のエ
ッチング処理を行う反応室１１Ａ、１１Ｂと、基板に正
イオンを照射するイオン照射室１２Ａ、１２Ｂと、これ
ら反応室１１Ａ（１１Ｂ）とイオン照射室１２Ａ（１２
Ｂ）との間で基板を搬送する図示しない搬送手段を有す
る搬送室１３と、この搬送室１３の真空度を維持して外
部と基板の出し入れをするためのロードロック室１４
Ａ、１４Ｂとを備えている。つまり、従来の装置にイオ
ン照射室を追加した構成となっている。
エッチング装置の全体を示す概略構成図である。本実施
の形態におけるドライエッチング装置１０は、基板のエ
ッチング処理を行う反応室１１Ａ、１１Ｂと、基板に正
イオンを照射するイオン照射室１２Ａ、１２Ｂと、これ
ら反応室１１Ａ（１１Ｂ）とイオン照射室１２Ａ（１２
Ｂ）との間で基板を搬送する図示しない搬送手段を有す
る搬送室１３と、この搬送室１３の真空度を維持して外
部と基板の出し入れをするためのロードロック室１４
Ａ、１４Ｂとを備えている。つまり、従来の装置にイオ
ン照射室を追加した構成となっている。
【００１２】本実施の形態では、一方のロードロック室
１４Ａから取り出された基板は、反応室１１Ａとイオン
照射室１２Ａとでそれぞれ後述する所定の処理が行われ
た後、再びロードロック室１４Ａに供給され、同様に、
他方のロードロック室１４Ｂから取り出された基板は、
反応室１１Ｂとイオン照射室１２Ｂとでそれぞれ所定の
処理が行われた後、再びロードロック室１４Ｂに供給さ
れるように構成されるが、勿論、他の制御プログラムで
実行することも可能である。また、搬送室１３に設けら
れる搬送手段は、アーム型のウェーハ自動移載装置や真
空ロボットなどの公知のものが採用される。
１４Ａから取り出された基板は、反応室１１Ａとイオン
照射室１２Ａとでそれぞれ後述する所定の処理が行われ
た後、再びロードロック室１４Ａに供給され、同様に、
他方のロードロック室１４Ｂから取り出された基板は、
反応室１１Ｂとイオン照射室１２Ｂとでそれぞれ所定の
処理が行われた後、再びロードロック室１４Ｂに供給さ
れるように構成されるが、勿論、他の制御プログラムで
実行することも可能である。また、搬送室１３に設けら
れる搬送手段は、アーム型のウェーハ自動移載装置や真
空ロボットなどの公知のものが採用される。
【００１３】図２は、反応室１１Ａ（１１Ｂ）を構成す
る高密度プラズマエッチング装置の概略構成図である。
反応室１１Ａ（１１Ｂ）の内部には基板Ｗが載置される
下部電極２２と、これに対向する上部電極２３とが配置
されるとともに、排気バルブ２７を介してターボ分子ポ
ンプ２８が接続されている。反応室１１Ａ（１１Ｂ）を
画成するエッチングチャンバ側壁２１にはプラズマ発生
用の高周波電源３０が接続され、当該チャンバ側壁２１
および上部電極２３にそれぞれ埋め込まれた永久磁石２
５、２４により発生する磁界との相互作用で、下部電極
２２と上部電極２３との間に高密度のプラズマＰを発生
させる。また、下部電極２２にはイオン引き込み用の高
周波電源２９が接続される。
る高密度プラズマエッチング装置の概略構成図である。
反応室１１Ａ（１１Ｂ）の内部には基板Ｗが載置される
下部電極２２と、これに対向する上部電極２３とが配置
されるとともに、排気バルブ２７を介してターボ分子ポ
ンプ２８が接続されている。反応室１１Ａ（１１Ｂ）を
画成するエッチングチャンバ側壁２１にはプラズマ発生
用の高周波電源３０が接続され、当該チャンバ側壁２１
および上部電極２３にそれぞれ埋め込まれた永久磁石２
５、２４により発生する磁界との相互作用で、下部電極
２２と上部電極２３との間に高密度のプラズマＰを発生
させる。また、下部電極２２にはイオン引き込み用の高
周波電源２９が接続される。
【００１４】以上のように構成される高密度プラズマエ
ッチング装置は、図１に示す反応室１１Ａ、１１Ｂそれ
ぞれに設けられ、各々独立して基板Ｗのエッチング処理
が行われるように構成される。
ッチング装置は、図１に示す反応室１１Ａ、１１Ｂそれ
ぞれに設けられ、各々独立して基板Ｗのエッチング処理
が行われるように構成される。
【００１５】イオン照射室１２Ａ、１２Ｂには、例えば
イオナイザ、真空紫外線照射装置、あるいは軟Ｘ線照射
装置などの除電装置が設置されており、真空度などの処
理条件に応じて好適なものが採用される。特に、真空紫
外線照射除電装置は、真空・減圧下での除電作用を有効
に行うことができる。
イオナイザ、真空紫外線照射装置、あるいは軟Ｘ線照射
装置などの除電装置が設置されており、真空度などの処
理条件に応じて好適なものが採用される。特に、真空紫
外線照射除電装置は、真空・減圧下での除電作用を有効
に行うことができる。
【００１６】本実施の形態は以上のように構成され、次
にこの作用について説明する。
にこの作用について説明する。
【００１７】まず、エッチング処理の対象である基板Ｗ
について図３Ａを参照して説明すると、例えばシリコン
基板でなる下地基板４１の上に絶縁膜４２を介して下層
配線４３を形成した後、シリコン酸化膜などの絶縁膜４
４を形成する。そして、絶縁膜４４にコンタクトホール
４４ａを形成した後、例えばポリシリコンでなる配線膜
４５をＣＶＤ法で形成する。その後、この配線膜４５の
パターニングを行うべく、配線膜４５の上にフォトレジ
スト４６を塗布し、露光・現像工程を経て所定の形状に
パターニングして、マスクを形成する。
について図３Ａを参照して説明すると、例えばシリコン
基板でなる下地基板４１の上に絶縁膜４２を介して下層
配線４３を形成した後、シリコン酸化膜などの絶縁膜４
４を形成する。そして、絶縁膜４４にコンタクトホール
４４ａを形成した後、例えばポリシリコンでなる配線膜
４５をＣＶＤ法で形成する。その後、この配線膜４５の
パターニングを行うべく、配線膜４５の上にフォトレジ
スト４６を塗布し、露光・現像工程を経て所定の形状に
パターニングして、マスクを形成する。
【００１８】次に、本発明に係るドライエッチング装置
１０により上述した構成の基板Ｗのエッチング処理を以
下のようにして行う。なお、反応室１１Ａおよび１１Ｂ
はともに同一の構成を有しているので一方の反応室１１
Ａ側について説明するが、他方の反応室１１Ｂ側につい
ても同様であるので説明は省略する。
１０により上述した構成の基板Ｗのエッチング処理を以
下のようにして行う。なお、反応室１１Ａおよび１１Ｂ
はともに同一の構成を有しているので一方の反応室１１
Ａ側について説明するが、他方の反応室１１Ｂ側につい
ても同様であるので説明は省略する。
【００１９】図２を参照して、反応室１１Ａの内部に供
給された基板Ｗは、下部電極２２上に載置され、その周
辺部がクランプ２６により支持される。その後、反応室
１１Ａ内にプロセスガスが導入され、チャンバ側壁２１
および下部電極２２に高周波電力を印加して上述したよ
うに反応室１１Ａ内にプラズマＰを発生させる。基板Ｗ
の配線層４５は、主としてプラズマＰで発生したイオン
によりエッチングされる。
給された基板Ｗは、下部電極２２上に載置され、その周
辺部がクランプ２６により支持される。その後、反応室
１１Ａ内にプロセスガスが導入され、チャンバ側壁２１
および下部電極２２に高周波電力を印加して上述したよ
うに反応室１１Ａ内にプラズマＰを発生させる。基板Ｗ
の配線層４５は、主としてプラズマＰで発生したイオン
によりエッチングされる。
【００２０】このときのエッチング条件の一例を以下に
示す。 エッチング条件（第１ステップ） プロセスガス及び流量：塩素（Ｃｌ2 ）＝１０ｓｃｃ
ｍ、アルゴン（Ａｒ）＝５０ｓｃｃｍ エッチング雰囲気内圧力：０．６７Ｐａ 高周波（１３．５６ＭＨｚ）印加電力（チャンバ側
壁）：８００Ｗ 高周波（１００ＫＨｚ）印加電力（下部電極）：３０Ｗ エッチング時間：１０秒 エッチング条件（第２ステップ） プロセスガス及び流量：塩素（Ｃｌ2 ）＝３５ｓｃｃ
ｍ、臭素（ＨＢｒ）＝１５ｓｃｃｍ エッチング雰囲気内圧力：０．４０Ｐａ 高周波（１３．５６ＭＨｚ）印加電力（チャンバ側
壁）：１１５０Ｗ 高周波（１００ＫＨｚ）印加電力（下部電極）：１０Ｗ エッチング時間：終点検出まで
示す。 エッチング条件（第１ステップ） プロセスガス及び流量：塩素（Ｃｌ2 ）＝１０ｓｃｃ
ｍ、アルゴン（Ａｒ）＝５０ｓｃｃｍ エッチング雰囲気内圧力：０．６７Ｐａ 高周波（１３．５６ＭＨｚ）印加電力（チャンバ側
壁）：８００Ｗ 高周波（１００ＫＨｚ）印加電力（下部電極）：３０Ｗ エッチング時間：１０秒 エッチング条件（第２ステップ） プロセスガス及び流量：塩素（Ｃｌ2 ）＝３５ｓｃｃ
ｍ、臭素（ＨＢｒ）＝１５ｓｃｃｍ エッチング雰囲気内圧力：０．４０Ｐａ 高周波（１３．５６ＭＨｚ）印加電力（チャンバ側
壁）：１１５０Ｗ 高周波（１００ＫＨｚ）印加電力（下部電極）：１０Ｗ エッチング時間：終点検出まで
【００２１】エッチング条件の第１ステップは、基板Ｗ
の表面（特に配線膜４５の表面）に形成された自然酸化
膜を除去することを目的に短時間だけ行われるものであ
る。また、第２ステップのエッチング時間は、基板Ｗ上
のいずれかの領域において最初に終点検出がなされるま
での時間である。なお、終点検出機構としては、例えば
被エッチング材料に特有なプラズマ発光波長の強度を測
定するなどの公知の方法が採用される。
の表面（特に配線膜４５の表面）に形成された自然酸化
膜を除去することを目的に短時間だけ行われるものであ
る。また、第２ステップのエッチング時間は、基板Ｗ上
のいずれかの領域において最初に終点検出がなされるま
での時間である。なお、終点検出機構としては、例えば
被エッチング材料に特有なプラズマ発光波長の強度を測
定するなどの公知の方法が採用される。
【００２２】図３Ｂは、エッチングの第２ステップまで
行った時の状態を示している。レジスト４６の表面には
電子による負電荷が蓄積しており（図中「−」の記号で
示す）、絶縁膜４４の表面にはイオンによる正電荷が蓄
積している（図中「＋」の記号で示す）。この状態で更
にエッチング処理を行うと、すなわちオーバーエッチン
グを行うと、絶縁膜４４の表面に蓄積したイオンとの電
気的な反発力により入射イオンの進行方向が配線パター
ン４５Ａの側壁側へ曲げられ、異常サイドエッチングを
引き起こす（図４Ｃ）。
行った時の状態を示している。レジスト４６の表面には
電子による負電荷が蓄積しており（図中「−」の記号で
示す）、絶縁膜４４の表面にはイオンによる正電荷が蓄
積している（図中「＋」の記号で示す）。この状態で更
にエッチング処理を行うと、すなわちオーバーエッチン
グを行うと、絶縁膜４４の表面に蓄積したイオンとの電
気的な反発力により入射イオンの進行方向が配線パター
ン４５Ａの側壁側へ曲げられ、異常サイドエッチングを
引き起こす（図４Ｃ）。
【００２３】そこで本実施の形態では、図３Ｂに示す状
態にまで基板Ｗのエッチング処理が行われたとき、エッ
チング処理を中断して、反応室１１Ａからイオン照射室
１２Ａへ基板Ｗを搬送し、イオン照射室１２Ａにて基板
Ｗの被処理面へ正イオンを照射し、蓄積した電子による
負電荷を中和し除電する。その後、イオン照射室１２Ａ
から基板Ｗを再び反応室１１Ａへ搬送し、エッチング処
理を続行する。
態にまで基板Ｗのエッチング処理が行われたとき、エッ
チング処理を中断して、反応室１１Ａからイオン照射室
１２Ａへ基板Ｗを搬送し、イオン照射室１２Ａにて基板
Ｗの被処理面へ正イオンを照射し、蓄積した電子による
負電荷を中和し除電する。その後、イオン照射室１２Ａ
から基板Ｗを再び反応室１１Ａへ搬送し、エッチング処
理を続行する。
【００２４】このときのエッチング条件の一例を以下に
示す。 エッチング条件（第３ステップ） プロセスガス及び流量：塩素（Ｃｌ2 ）＝３５ｓｃｃ
ｍ、臭素（ＨＢｒ）＝１５ｓｃｃｍ エッチング雰囲気内圧力：２８．０Ｐａ 高周波（１３．５６ＭＨｚ）印加電力（チャンバ側
壁）：１１５０Ｗ 高周波（１００ＫＨｚ）印加電力（下部電極）：４Ｗ エッチング時間：５８秒
示す。 エッチング条件（第３ステップ） プロセスガス及び流量：塩素（Ｃｌ2 ）＝３５ｓｃｃ
ｍ、臭素（ＨＢｒ）＝１５ｓｃｃｍ エッチング雰囲気内圧力：２８．０Ｐａ 高周波（１３．５６ＭＨｚ）印加電力（チャンバ側
壁）：１１５０Ｗ 高周波（１００ＫＨｚ）印加電力（下部電極）：４Ｗ エッチング時間：５８秒
【００２５】この第３ステップは、エッチング速度の均
一性を考慮して、基板Ｗの面すべての領域における配線
膜４５のエッチング処理の完遂を図るもので、図３Ｃに
示すように一部の領域ではオーバエッチングとなる。
一性を考慮して、基板Ｗの面すべての領域における配線
膜４５のエッチング処理の完遂を図るもので、図３Ｃに
示すように一部の領域ではオーバエッチングとなる。
【００２６】本実施の形態によれば、この第３ステップ
の開始前において基板Ｗの被処理面を除電しているの
で、電子シェーディング現象による影響を抑制して配線
パターン４５Ａの、特にコンタクトホール４４ａを介し
て下層配線４３に導通する配線パターン４５Ａの異常サ
イドエッチングを防止または低減することができる。
の開始前において基板Ｗの被処理面を除電しているの
で、電子シェーディング現象による影響を抑制して配線
パターン４５Ａの、特にコンタクトホール４４ａを介し
て下層配線４３に導通する配線パターン４５Ａの異常サ
イドエッチングを防止または低減することができる。
【００２７】以上、本発明の実施の形態について説明し
たが、勿論、本発明はこれに限定されることなく、本発
明の技術的思想に基づいて種々の変形が可能である。
たが、勿論、本発明はこれに限定されることなく、本発
明の技術的思想に基づいて種々の変形が可能である。
【００２８】例えば以上の実施の形態では、高密度プラ
ズマエッチング装置として図２に示すような、高周波お
よびエッチングチャンバの軸方向に印加する磁界とによ
りプラズマを発生させるヘリコン波型のプラズマエッチ
ング装置を説明したが、これに限らず、マイクロ波電界
と磁場との相互作用に基づく電子サイクロトロン共鳴、
あるいはホイッスラーモードと呼ばれる磁界中のマイク
ロ波伝搬モード等を利用した高密度プラズマエッチング
装置にも、本発明は適用可能である。
ズマエッチング装置として図２に示すような、高周波お
よびエッチングチャンバの軸方向に印加する磁界とによ
りプラズマを発生させるヘリコン波型のプラズマエッチ
ング装置を説明したが、これに限らず、マイクロ波電界
と磁場との相互作用に基づく電子サイクロトロン共鳴、
あるいはホイッスラーモードと呼ばれる磁界中のマイク
ロ波伝搬モード等を利用した高密度プラズマエッチング
装置にも、本発明は適用可能である。
【００２９】また、以上の実施の形態では、エッチング
の第２ステップ終了後第３ステップ開始前の、オーバー
エッチング開始時に基板Ｗの除電作用を行うようにした
が、第３ステップの途中、すなわちオーバーエッチング
中に、エッチング処理を中断して基板Ｗの除電作用を行
うようにしてもよい。
の第２ステップ終了後第３ステップ開始前の、オーバー
エッチング開始時に基板Ｗの除電作用を行うようにした
が、第３ステップの途中、すなわちオーバーエッチング
中に、エッチング処理を中断して基板Ｗの除電作用を行
うようにしてもよい。
【００３０】
【発明の効果】以上述べたように、本発明によれば、以
下の効果を得ることができる。
下の効果を得ることができる。
【００３１】すなわち請求項１の発明によれば、電子シ
ェーディング現象の影響による配線パターンの異常サイ
ドエッチングの発生を防止または低減することができ、
形状精度が良好な配線パターニング加工を行うことがで
きる。
ェーディング現象の影響による配線パターンの異常サイ
ドエッチングの発生を防止または低減することができ、
形状精度が良好な配線パターニング加工を行うことがで
きる。
【００３２】また、請求項２の発明によれば、オーバー
エッチング時、すなわちオーバーエッチングの開始時あ
るいはその途中で基板の除電作用を行うことにより、配
線パターンの異常サイドエッチングを有効に抑制するこ
とができる。
エッチング時、すなわちオーバーエッチングの開始時あ
るいはその途中で基板の除電作用を行うことにより、配
線パターンの異常サイドエッチングを有効に抑制するこ
とができる。
【００３３】また、請求項３の発明によれば、既存の設
備構成を大幅に変更することなく、異常サイドエッチン
グが抑制された基板の配線パターンを得ることができ
る。
備構成を大幅に変更することなく、異常サイドエッチン
グが抑制された基板の配線パターンを得ることができ
る。
【図１】本発明に係るドライエッチング装置の全体を示
す概略構成図である。
す概略構成図である。
【図２】高密度プラズマエッチング装置の概略構成を示
す側断面図である。
す側断面図である。
【図３】本発明に係るドライエッチング方法によりエッ
チング処理を施したときの基板の断面模式図であり、Ａ
はエッチング処理開始前を、Ｂはエッチング処理中を、
そしてＣはオーバーエッチング時を示している。
チング処理を施したときの基板の断面模式図であり、Ａ
はエッチング処理開始前を、Ｂはエッチング処理中を、
そしてＣはオーバーエッチング時を示している。
【図４】従来のドライエッチング方法によりエッチング
処理を施したときの基板の断面模式図であり、Ａはエッ
チング処理開始前を、Ｂはエッチング処理中を、そして
Ｃはオーバーエッチング時を示している。
処理を施したときの基板の断面模式図であり、Ａはエッ
チング処理開始前を、Ｂはエッチング処理中を、そして
Ｃはオーバーエッチング時を示している。
１０…ドライエッチング装置、１１Ａ、１１Ｂ…反応
室、１２Ａ、１２Ｂ…イオン照射室、１３…搬送室、１
４Ａ、１４Ｂ…ロードロック室、４３…下層配線膜、４
４…絶縁膜、４４ａ…コンタクトホール、４５Ａ…配線
パターン、４６…フォトレジスト、Ｗ…基板。
室、１２Ａ、１２Ｂ…イオン照射室、１３…搬送室、１
４Ａ、１４Ｂ…ロードロック室、４３…下層配線膜、４
４…絶縁膜、４４ａ…コンタクトホール、４５Ａ…配線
パターン、４６…フォトレジスト、Ｗ…基板。
Claims (3)
- 【請求項１】 プラズマを発生させる反応室内に配置さ
れた基板にエッチング処理を施すドライエッチング方法
において、 前記エッチング処理を途中で中断して、 前記基板の被処理面に正イオンを照射した後、 前記エッチング処理を再開することを特徴とするドライ
エッチング方法。 - 【請求項２】 前記基板の被処理面への正イオンの照射
は、前記基板のオーバーエッチング時に行われることを
特徴とする請求項１に記載のドライエッチング方法。 - 【請求項３】 内部に基板を収容しプラズマを発生させ
て前記基板にエッチング処理を施す反応室と、 前記反応室の近傍に配置され、内部に収容した前記基板
へ正イオンを照射するイオン照射室と、 前記反応室と前記イオン照射室との間に配置され、両室
間で前記基板を搬送する搬送手段を有する搬送室とを備
えたことを特徴とするドライエッチング装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11145860A JP2000340543A (ja) | 1999-05-26 | 1999-05-26 | ドライエッチング方法および装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11145860A JP2000340543A (ja) | 1999-05-26 | 1999-05-26 | ドライエッチング方法および装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000340543A true JP2000340543A (ja) | 2000-12-08 |
Family
ID=15394758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11145860A Pending JP2000340543A (ja) | 1999-05-26 | 1999-05-26 | ドライエッチング方法および装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000340543A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6613666B2 (en) | 2001-12-07 | 2003-09-02 | Applied Materials Inc. | Method of reducing plasma charging damage during dielectric etch process for dual damascene interconnect structures |
| JP2016154191A (ja) * | 2015-02-20 | 2016-08-25 | キヤノン株式会社 | 半導体装置の製造方法 |
-
1999
- 1999-05-26 JP JP11145860A patent/JP2000340543A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6613666B2 (en) | 2001-12-07 | 2003-09-02 | Applied Materials Inc. | Method of reducing plasma charging damage during dielectric etch process for dual damascene interconnect structures |
| US6812145B2 (en) | 2001-12-07 | 2004-11-02 | Shawming Ma | Method of reducing plasma charging damage during dielectric etch process for dual damascene interconnect structures |
| JP2016154191A (ja) * | 2015-02-20 | 2016-08-25 | キヤノン株式会社 | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5628871A (en) | Method of removing resist mask and a method of manufacturing semiconductor device | |
| US6143649A (en) | Method for making semiconductor devices having gradual slope contacts | |
| US20130344702A1 (en) | Method of etching silicon nitride films | |
| JPH0547712A (ja) | プラズマ処理方法およびプラズマ処理装置 | |
| JPH07335612A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0950986A (ja) | 接続孔の形成方法 | |
| JP2003023000A (ja) | 半導体装置の製造方法 | |
| JP4387801B2 (ja) | 半導体ウェーハの乾式蝕刻方法 | |
| JP5174319B2 (ja) | エッチング処理装置およびエッチング処理方法 | |
| JP3950446B2 (ja) | 異方性エッチング方法 | |
| CN113078178B (zh) | 蚀刻方法及cmos图像传感器的制造方法 | |
| JP3921364B2 (ja) | 半導体装置の製造方法 | |
| JP2000340543A (ja) | ドライエッチング方法および装置 | |
| JPH10189727A (ja) | 半導体装置の製造方法 | |
| JP4577328B2 (ja) | 半導体装置の製造方法 | |
| US6596625B2 (en) | Method and device for producing a metal/metal contact in a multilayer metallization of an integrated circuit | |
| JP3172340B2 (ja) | プラズマ処理装置 | |
| JP2917993B1 (ja) | ドライエッチング方法 | |
| KR100776487B1 (ko) | 플라즈마 식각 방법 | |
| JP3550276B2 (ja) | 半導体装置の製造方法 | |
| JP2001176860A (ja) | 半導体装置の製造方法及び半導体製造装置 | |
| JP2002134470A (ja) | 半導体装置の製造方法、及び半導体装置 | |
| KR20010112878A (ko) | 반도체 장치 제조 방법 | |
| KR100437832B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JP2000173980A (ja) | ドライエッチング方法 |