JP2001176860A - 半導体装置の製造方法及び半導体製造装置 - Google Patents

半導体装置の製造方法及び半導体製造装置

Info

Publication number
JP2001176860A
JP2001176860A JP36133799A JP36133799A JP2001176860A JP 2001176860 A JP2001176860 A JP 2001176860A JP 36133799 A JP36133799 A JP 36133799A JP 36133799 A JP36133799 A JP 36133799A JP 2001176860 A JP2001176860 A JP 2001176860A
Authority
JP
Japan
Prior art keywords
etching
chamber
wiring layer
plasma etching
conductive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP36133799A
Other languages
English (en)
Inventor
Yasutoshi Noda
泰利 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP36133799A priority Critical patent/JP2001176860A/ja
Publication of JP2001176860A publication Critical patent/JP2001176860A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 高密度プラズマエッチングを用いて配線層を
形成する際に、電子シェーディング効果に起因する配線
層のサイドエッチングの発生を防止して、半導体装置の
特性及び信頼性の低下、製造歩留りの低下を防止するこ
とが可能な半導体装置の製造方法及び半導体製造装置を
提供することを目的とする。 【解決手段】 プラズマエッチング室12において、高
密度プラズマエッチングにより下地の層間絶縁膜36表
面が露出するまでポリシリコン層40を選択的にエッチ
ング除去し、上層配線層40a、40bを形成した後、
紫外線キュア室12において、半導体基体全面に2.4
〜5.5eVのエネルギーの紫外線UVを照射し、下層
配線層34に接続していない上層配線層40aが正の電
位に帯電している状態を解消して、下層配線層34に接
続している上層配線層40aと同電位にする。その後
に、再びプラズマエッチング室12において、オーバー
エッチングを行う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法及び半導体製造装置に係り、特に高密度プラズマに
より導電膜をエッチングして配線層を形成する際のエッ
チング方法及びその方法の実施に使用する高密度プラズ
マエッチング装置に関するものである。
【0002】
【従来の技術】LSI(大規模集積回路)等の半導体装
置における高集積化、高機能化の要求は増大する一方で
あり、それに伴って、微細加工技術の重要性は益々高ま
っている。そうした中で、配線層の幅やコンタクトホー
ル、スルーホールの径などの寸法を縮小した微細配線を
実現するため、微細なエッチングが可能な高密度プラズ
マエッチング装置の使用が一般化してきた。
【0003】以下、従来の高密度プラズマエッチング装
置とこの高密度プラズマエッチング装置を用いて微細な
配線層を形成するエッチング方法を、図8〜図12を用
いて説明する。ここで、図8は従来の高密度プラズマエ
ッチング装置の全体構成を示す概略レイアウト図であ
る。また、図9〜図13はそれぞれ図8の高密度プラズ
マエッチング装置を用いたエッチング方法により配線層
を形成する方法を説明するための工程断面図である。
【0004】図8に示されるように、従来の高密度プラ
ズマエッチング装置10aは、半導体ウェーハ(以下、
単に「ウェーハ」という)に対して高密度プラズマを用
いたエッチング処理を行うプラズマエッチング室12
と、このプラズマエッチング室12にウェーハの搬送を
行うトランスファ室16と、これらプラズマエッチング
室12及びトランスファ室16を真空状態に保持した状
態で、ウェーハの取入れ及び取出しを行うロードロック
室18とから構成されている。
【0005】次に、図8に示される従来の高密度プラズ
マエッチング装置10aを用いたエッチング方法により
配線層を形成する方法を、図9〜図13の工程断面図を
用いて説明する。先ず、図9に示されるように、半導体
基板30上に絶縁膜32を介して導電性のポリシリコン
層からなる下層配線層34を形成する。続いて、この下
層配線層34を被覆する層間絶縁膜36を基体全面に堆
積した後、この層間絶縁膜36を選択的にエッチングし
て、下層配線層34表面を露出させるコンタクト孔38
を形成する。更に、このコンタクト孔38を含む基体全
面に、上層配線層となる導電性のポリシリコン層40を
堆積すると共に、このポリシリコン層40によってコン
タクト孔38内を埋め込む。そして、このポリシリコン
層40上に、所定の微細な配線パターンにパターニング
したレジスト膜42a、42bを形成する。
【0006】次いで、この半導体基体を、図8の高密度
プラズマエッチング装置10aのロードロック室18か
ら装置内に取り入れ、トランスファ室16を介してプラ
ズマエッチング室12に搬送する。そして、この高密度
プラズマエッチング装置10aのプラズマエッチング室
12において、図10に示されるように、高密度プラズ
マにより、レジスト膜42a、42bをマスクとするポ
リシリコン層40の選択的なエッチングを行い、このポ
リシリコン層40からなる上層配線層40a、40bを
形成する。
【0007】なお、このポリシリコン層40の高密度プ
ラズマエッチングにおいては、図10に模式的に示され
るように、電子シェーディング効果により、レジスト膜
42a、42bに電子が蓄積され、負の電位に帯電す
る。また同時に、ポリシリコン層40にはプラズマPか
らほぼ垂直に入射してきた正イオンが注入され、正の電
位に帯電することになる。但し、このポリシリコン層4
0のエッチングが下地の層間絶縁膜36表面に達するま
では上層配線層40a、40bは分離されておらず、共
にポリシリコン層40が埋め込まれたコンタクト孔38
を介して下層配線層34に接続しているため、下層配線
層34から電子が供給され、正イオンの注入によっても
正の電位への帯電が防止される。即ち、上層配線層40
a、40bの電位は共に0ボルト、即ち同電位の状態に
ある。従って、同電位の状態にある上層配線層40a、
40bの何れにも電子シェーディング効果に起因するサ
イドエッチングは生じない。
【0008】そして、このようなレジスト膜42a、4
2bをマスクとするポリシリコン層40の選択的なエッ
チングを下地の層間絶縁膜36表面が露出するまで続行
し、図11に示されるように、ポリシリコン層40が埋
め込まれたコンタクト孔38を介して下層配線層34に
接続している上層配線層40aと、下層配線層34には
接続していない上層配線層40bとを完全に分離する。
【0009】引続き、図12に示されるように、下地の
層間絶縁膜36上におけるポリシリコン層40のエッチ
ング残滓を完全に除去するために、オーバーエッチング
を行う。即ち、このオーバーエッチングにより、下地の
層間絶縁膜36表面までもスライトエッチングして、シ
ョート等の原因となる恐れのある層間絶縁膜36上のポ
リシリコン層40のエッチング残滓を完全に除去し、上
層配線層40a、40bをそれぞれ形成する。
【0010】なお、このオーバーエッチングの際には、
既に上層配線層40a、40bは互いに分離されている
ため、図12に模式的に示されるように、下層配線層3
4に接続している上層配線層40aには下層配線層34
から電子が供給されて、正イオンの注入による正の電位
への帯電は解消されるものの、下層配線層34に接続し
ていない上層配線層40bでは、正イオンの注入によっ
て正の電位に帯電することになる。こうして、隣接する
2つの上層配線層40a、40bにおいて、一方の上層
配線層40aが相対的に低電位となり、他方の上層配線
層40bが相対的に高電位となる。
【0011】このため、図12に模式的に示されるよう
に、プラズマPから半導体基体にほぼ垂直に入射してき
た正イオンは、上層配線層40bの側面近傍を通過する
際には反発するような力が働き、上層配線層40aの側
面近傍を通過する際には相対的に引き寄せられるような
力が働いて、その進路が曲がり、その結果、より多くの
正イオンが上層配線層40aの側面に衝突することにな
る。従って、下層配線層34に接続している上層配線層
40aの側面がサイドエッチされて、窪み50が形成さ
れる。
【0012】次いで、オーバーエッチングが終了した半
導体基体を、図8の高密度プラズマエッチング装置10
aのプラズマエッチング室12から、トランスファ室1
6を介してロードロック室18に搬送し、装置外に取り
出す。そして、図13に示されるように、レジスト膜4
2a、42bを剥離する。こうして、層間絶縁膜36上
のポリシリコン層40のエッチング残滓を完全に除去し
た微細な上層配線層40a、40bの形成を完了する。
【0013】
【発明が解決しようとする課題】上記のように、従来の
高密度プラズマエッチング装置10aを用いて微細な上
層配線層40a、40bを形成するエッチング方法にお
いては、ポリシリコン層40に対する高密度プラズマを
用いたオーバーエッチングの際に、電子シェーディング
効果に起因して、下層配線層34に接続している上層配
線層40aの側面がサイドエッチされ、窪み50が形成
される。このため、上層配線層40aの断面積が減少
し、最悪の場合にはこの上層配線層40aが層間絶縁膜
36表面から浮いてしまうことになり、半導体装置の動
作スピードや信頼性の低下を招き、製造歩留りを低下さ
せる要因になるという問題があった。
【0014】そこで本発明は、上記問題点を鑑みてなさ
れたものであり、高密度プラズマエッチングを用いて配
線層を形成する際に、その配線層が下層配線層に接続し
ているか否かに拘らず、電子シェーディング効果に起因
する配線層のサイドエッチングの発生を防止して、配線
層の特性及び信頼性の低下、延いては半導体装置の特性
及び信頼性の低下、製造歩留りの低下を防止することが
可能な半導体装置の製造方法及び半導体製造装置を提供
することを目的とする。
【0015】
【課題を解決するための手段】上記課題は、以下の本発
明に係る半導体装置の製造方法及び半導体製造装置によ
って達成される。即ち、請求項1に係る半導体装置の製
造方法は、半導体基体上に絶縁膜を介して導電膜を堆積
した後、この導電膜上に形成した所定のパターンのレジ
スト膜をマスクとして、高密度プラズマにより、下地の
絶縁膜が露出するまで導電膜を選択的にエッチング除去
し、更に高密度プラズマによる導電膜のオーバーエッチ
ングを行って、前記導電膜からなる配線層を形成する半
導体装置の製造方法であって、導電膜のオーバーエッチ
ングの際に、導電膜に紫外線を照射することを特徴とす
る。
【0016】なお、ここで、「導電膜のオーバーエッチ
ングの際に」とは、導電膜自体のエッチングが終了し、
導電膜のオーバーエッチングを開始する前段の時点と、
導電膜のオーバーエッチングを行っている途中の時点の
両方を含むものとする。そして、この定義は、以下の説
明においても同様とする。
【0017】このように請求項1に係る半導体装置の製
造方法においては、導電膜を選択的にエッチングして配
線層を形成する場合に、導電膜のオーバーエッチングの
際に導電膜に紫外線を照射することにより、導電膜に電
子を発生させ、導電膜の高密度プラズマによるエッチン
グの際の電子シェーディング効果によって下層配線層に
接続していない導電膜が正の電位に帯電している状態を
解消し、下層配線層に接続している導電膜と同電位とす
ることが可能になるため、下層配線層に接続しているか
否かに拘らず、従来のような電子シェーディング効果に
起因する導電膜のサイドエッチングの発生は防止され
る。従って、導電膜の選択的なエッチングにより形成す
る配線層の断面積が減少して最悪な場合には下地の層間
絶縁膜から浮いてしまう事態が発生することが防止さ
れ、配線層の形状の精度が良好になるため、配線層の特
性及び信頼性の向上と製造歩留りの向上が実現される。
【0018】なお、上記請求項1に係る半導体装置の製
造方法において、導電膜に照射する紫外線のエネルギー
は、2.4eV以上5.5eV以下、即ち2.4〜5.
5eVであることが好適である。即ち、紫外線のエネル
ギーが2.4eV以上であれば、この紫外線の照射を受
けた導電膜には十分な量の電子が発生する。このため
に、導電膜の高密度プラズマによるエッチングの際の電
子シェーディング効果によって下層配線層に接続してい
ない導電膜が正の電位に帯電している状態を容易に解消
することが可能になる。他方、紫外線のエネルギーが
5.5eV以上に増大するにつれて、紫外線の照射を受
けた導電膜には、電子と共に電子−正孔のペアを発生す
る割合が増大するために、導電膜が正の電位に帯電して
いる状態を解消する作用は減少する。そして、紫外線の
エネルギーが10eV以上になると、殆ど電子−正孔の
ペアのみが発生するために、導電膜が正の電位に帯電し
ている状態を解消する作用は殆ど発揮されなくなる。従
って、電子シェーディング効果に起因する導電膜のサイ
ドエッチングの発生を防止するためには、導電膜に照射
する紫外線のエネルギーが2.4〜5.5eVであるこ
とが望ましい。
【0019】また、請求項3に係る半導体製造装置は、
ウェーハに対して高密度プラズマを用いたエッチング処
理を行うプラズマエッチング室と、ウェーハに対して紫
外線の照射を行う紫外線キュア室と、これらプラズマエ
ッチング室及び紫外線キュア室の間のウェーハの搬送を
行うトランスファ室と、これらのプラズマエッチング
室、紫外線キュア室、及びトランスファ室を真空状態に
保持した状態で、ウェーハの取入れ及び取出しを行うロ
ードロック室と、を有することを特徴とする。
【0020】このように請求項3に係る半導体製造装置
においては、通常の場合に具備されているプラズマエッ
チング室、トランスファ室、及びロードロック室に加え
て、紫外線キュア室が設置されていることにより、導電
膜を選択的にエッチングして配線層を形成する場合、導
電膜のオーバーエッチングの際に、ウェーハをプラズマ
エッチング室から紫外線キュア室に搬送して、この紫外
線キュア室において導電膜に対する紫外線の照射を行
い、その後再びウェーハを紫外線キュア室からプラズマ
エッチング室に搬送して、導電膜のオーバーエッチング
を行うことが容易に可能になるため、上記請求項1に係
る半導体装置の製造方法が容易に実施される。従って、
導電膜を選択的なエッチングによって形成する配線層の
形状の精度が良好になるため、配線層の特性及び信頼性
の向上と製造歩留りの向上が実現される。
【0021】
【発明の実施の形態】以下、添付図面を参照しながら、
本発明の実施の形態を説明する。図1は本発明の一実施
形態に係る高密度プラズマエッチング装置の全体構成を
示す概略レイアウト図、図2は図1の高密度プラズマエ
ッチング装置のプラズマエッチング室の要部を示す概略
断面図である。また、図3〜図7はそれぞれ図1及び図
2の高密度プラズマエッチング装置を用いたエッチング
方法により配線層を形成する方法を説明するための工程
断面図である。
【0022】図1に示されるように、本実施形態に係る
高密度プラズマエッチング装置10は、ウェーハに対し
て高密度プラズマを用いたエッチング処理を行うプラズ
マエッチング室12と、ウェーハに対して紫外線の照射
を行う紫外線キュア室14と、これらプラズマエッチン
グ室12及び紫外線キュア室14の間のウェーハの搬送
を行うトランスファ室16と、これらプラズマエッチン
グ室12、紫外線キュア室14、及びトランスファ室1
6を真空状態に保持した状態で、ウェーハの取入れ及び
取出しを行うロードロック室18と、から構成されてい
る。
【0023】また、この高密度プラズマエッチング装置
10のプラズマエッチング室12は、図2に示されるよ
うに、内部のガスが矢印方向に真空排気される反応チャ
ンバ20と、この反応室チャンバ20内に互いに対向す
る状態で設けられた上部電極22a及び下部電極22b
と、反応チャンバ20側壁に13.56MHzの高周波
を印加する高周波電源24と、下部電極24に100k
Hzの高周波を印加する高周波電源26と、上部電極2
2aの上面部及び反応チャンバ20の側壁部に配置され
た永久磁石28とを有している。そして、このような構
成により、反応室チャンバ20内に導入した所定のプロ
セスガスのプラズマPを上部電極22a及び下部電極2
2bに挟まれた空間に発生させ、このプラズマPを下部
電極24b上に載置したウェーハWの表面に供給して、
高密度プラズマエッチング処理を行うようになってい
る。
【0024】次に、図1及び図2に示される高密度プラ
ズマエッチング装置10を用いたエッチング方法により
配線層を形成する方法を、図3〜図7の工程断面図を用
いて説明する。
【0025】先ず、図3に示されるように、半導体基板
30上に、例えばCVD(ChemicalVapor Deposition
;化学的気相成長)法を用いて、絶縁膜32を堆積し
た後、この絶縁膜32上に、例えばCVD法、フォトリ
ソグラフィ技術、プラズマエッチング法などを用いて、
導電性のポリシリコン層からなる下層配線層34を形成
する。
【0026】続いて、例えばCVD法を用いて、下層配
線層34を被覆する層間絶縁膜36を基体全面に堆積し
た後、例えばフォトリソグラフィ技術、プラズマエッチ
ング法などを用いて、層間絶縁膜36を選択的にエッチ
ングし、下層配線層34表面を露出させるコンタクト孔
38を形成する。更に、このコンタクト孔38を含む基
体全面に、例えばCVD法を用いて、上層配線層となる
導電性のポリシリコン層40を堆積すると共に、このポ
リシリコン層40によってコンタクト孔38内を埋め込
む。そして、このポリシリコン層40上に、フォトリソ
グラフィ技術を用いて、所定の微細な配線パターンにパ
ターニングしたレジスト膜42a、42bを形成する。
【0027】次いで、この半導体基体を、図1の高密度
プラズマエッチング装置10のロードロック室16から
装置内に取り入れ、トランスファ室14を介してプラズ
マエッチング室10に搬送する。そして、図4に示され
るように、高密度プラズマエッチング装置10のプラズ
マエッチング室12において、高密度プラズマを用い、
レジスト膜42a、42bをマスクとするポリシリコン
層40の選択的なエッチングを行う。そして、このとき
の高密度プラズマエッチングの条件は、次のように設定
する。
【0028】 (第1ステップのエッチング) プロセスガス及び流量:Cl2 (塩素)=10cm3 /min(標準状態) Ar(アルゴン)=50cm3 /min(標準状態) 反応チャンバ内のエッチング雰囲気の圧力:0.67Pa 反応チャンバ側壁への高周波(13.56MHz)印加電力:800W 下部電極への高周波(100kHz)印加電力:30W エッチング時間:10秒
【0029】このような第1ステップの高密度プラズマ
エッチングにより、レジスト膜42a、42bをマスク
として、露出したポリシリコン層40表面に成長した自
然酸化膜(図示せず)をエッチング除去する。
【0030】 (第2ステップのエッチング) プロセスガス及び流量:Cl2 =35cm3 /min(標準状態) HBr(臭化水素)=15cm3 /min(標準状態) 反応チャンバ内のエッチング雰囲気の圧力:0.40Pa 反応チャンバ側壁への高周波(13.56MHz)印加電力:1150W 下部電極への高周波(100kHz)印加電力:10W エッチング時間:下地の層間絶縁膜表面が露出する終点検出まで
【0031】このような第2ステップの高密度プラズマ
エッチングにより、レジスト膜42a、42bをマスク
として、下地の層間絶縁膜36表面が露出するまでポリ
シリコン層40を選択的にエッチング除去して、このポ
リシリコン層40からなる上層配線層40a、40bを
形成する。
【0032】なお、この第2ステップの高密度プラズマ
エッチングにおいては、図4に模式的に示されるよう
に、電子シェーディング効果により、レジスト膜42
a、42bに電子が蓄積され、負の電位に帯電すると共
に、ポリシリコン層40にはプラズマPからほぼ垂直に
入射してきた正イオンが注入され、正の電位に帯電する
ことになる。但し、このポリシリコン層40のエッチン
グが下地の層間絶縁膜36表面に達するまでは上層配線
層40a、40bは分離されておらず、ポリシリコン層
40が埋め込まれたコンタクト孔38を介して下層配線
層34に接続しているため、上層配線層40a、40b
は同電位の状態にあり、何れにもサイドエッチングが生
じることなく、良好に異方性のエッチングがなされる。
こうして、ポリシリコン層40が埋め込まれたコンタク
ト孔38を介して下層配線層34に接続している上層配
線層40aと、下層配線層34には接続していない上層
配線層40bとを形成する。
【0033】しかし、ポリシリコン層40のエッチング
が下地の層間絶縁膜36表面にまで達して上層配線層4
0a、40bが互いに分離されると、図4に模式的に示
されるように、下層配線層34に接続している上層配線
層40aには下層配線層34からの電子の供給があるた
め、正イオンの注入によっても正の電位に帯電すること
はないが、下層配線層34に接続していない上層配線層
40bでは、正イオンの注入によって正の電位に帯電す
ることになる。
【0034】次いで、第1ステップ及び第2ステップの
高密度プラズマエッチングが終了した半導体基体を、図
1の高密度プラズマエッチング装置10のプラズマエッ
チング室10から、トランスファ室14を介して紫外線
キュア室12に搬送する。続いて、図5に示されるよう
に、高密度プラズマエッチング装置10の紫外線キュア
室12において、半導体基体全面に2.4〜5.5eV
のエネルギーをもつ紫外線UVを照射する。そして、こ
の紫外線UVの照射により、正の電位に帯電している上
層配線層40aに電子を発生させ、この電子によって下
層配線層34に接続していない上層配線層40aが正の
電位に帯電している状態を解消する。こうして、下層配
線層34に接続しているか否かに拘らず、上層配線層4
0a、40bの電位は共に0ボルト、即ち同電位とな
る。
【0035】次いで、紫外線UVの照射を行った半導体
基体を、図1の高密度プラズマエッチング装置10の紫
外線キュア室12から、トランスファ室14を介して再
びプラズマエッチング室10に搬送する。そして、図6
に示されるように、高密度プラズマエッチング装置10
のプラズマエッチング室10において、高密度プラズマ
を用い、下地の層間絶縁膜36上におけるポリシリコン
層40のエッチング残滓を完全に除去するための第3ス
テップのエッチング、即ちオーバーエッチングを行う。
このときの高密度プラズマエッチングの条件は、次のよ
うに設定する。
【0036】 (第3ステップのエッチング;オーバーエッチング) プロセスガス及び流量:Cl2 =35cm3 /min(標準状態) HBr=15cm3 /min(標準状態) 反応チャンバ内のエッチング雰囲気の圧力:28.0Pa 反応チャンバ側壁への高周波(13.56MHz)印加電力:1150W 下部電極への高周波(100kHz)印加電力:4W エッチング時間:58秒
【0037】この第3ステップのエッチング、即ちオー
バーエッチングにより、下地の層間絶縁膜36表面をス
ライトエッチングして、ショート等の原因となる恐れの
ある層間絶縁膜36上のポリシリコン層40のエッチン
グ残滓を完全に除去し、信頼性の高い上層配線層40
a、40bを形成する。
【0038】なお、このオーバーエッチングにおいて、
第2ステップの高密度プラズマエッチングの後の紫外線
UVの照射により上層配線層40a、40bは同電位と
なっているため、従来のような電子シェーディング効果
に起因するサイドエッチングの発生は防止される。
【0039】次いで、オーバーエッチングが終了した半
導体基体を、図1の高密度プラズマエッチング装置10
のプラズマエッチング室10から、トランスファ室14
を介してロードロック室16に搬送し、装置外に取り出
す。そして、図7に示されるように、例えばアッシング
装置(asher)などを用いて、レジスト膜42a、
42bを剥離する。こうして、層間絶縁膜36上のポリ
シリコン層40のエッチング残滓を完全に除去し、信頼
性の高い微細な上層配線層40a、40bの形成を完了
する。
【0040】以上のように本実施形態によれば、高密度
プラズマエッチング装置10にプラズマエッチング室1
2と共に紫外線キュア室14を設け、プラズマエッチン
グ室12において、下地の層間絶縁膜36表面が露出す
るまでポリシリコン層40を選択的にエッチング除去し
て上層配線層40a、40bを形成する第2ステップの
高密度プラズマエッチングを終了した後、紫外線キュア
室14において、2.4〜5.5eVのエネルギーをも
つ紫外線UVを照射することにより、下層配線層34に
接続している上層配線層40aと下層配線層34に接続
していない上層配線層40bとを同電位とすることが可
能になるため、層間絶縁膜36上のポリシリコン層40
のエッチング残滓を完全に除去するための第3ステップ
のエッチング、即ちオーバーエッチングにおいても、下
層配線層34に接続しているか否かに拘らず、従来のよ
うな電子シェーディング効果に起因するサイドエッチン
グが発生することを防止することができる。
【0041】従って、下層配線層34に接続していない
上層配線層40bの断面積が減少して最悪な場合には下
地の層間絶縁膜36から浮いてしまうような事態が発生
することを防止し、上層配線層40a、40bの形状の
精度が良好になるため、上層配線層40a、40bの特
性及び信頼性の向上、延いては半導体装置の動作スピー
ド及び信頼性の向上と製造歩留りの向上を実現すること
が可能となる。
【0042】なお、上記実施形態においては、第1ステ
ップ及び第2ステップの高密度プラズマエッチングが終
了した後、第3ステップのエッチング、即ちオーバーエ
ッチングを行う前に、半導体基体をプラズマエッチング
室10から紫外線キュア室12に搬送して、半導体基体
全面に2.4〜5.5eVのエネルギーをもつ紫外線U
Vを照射し、その後に再びプラズマエッチング室10に
搬送して、オーバーエッチングを開始しているが、この
紫外線キュア室12における紫外線UVの照射の時期を
変更して、オーバーエッチングの途中に行ってもよい。
即ち、プラズマエッチング室10において、第1ステッ
プ及び第2ステップの高密度プラズマエッチングに引続
いて、オーバーエッチングを開始し、その途中でオーバ
ーエッチングを中断して、半導体基体を紫外線キュア室
12に搬送し、半導体基体全面に2.4〜5.5eVの
エネルギーをもつ紫外線UVを照射した後に再びプラズ
マエッチング室10に搬送して、残余のオーバーエッチ
ングを行ってもよい。
【0043】
【発明の効果】以上、詳細に説明した通り、本発明に係
る半導体装置の製造方法及び半導体製造装置によれば、
次のような効果を奏することができる。即ち、請求項1
に係る半導体装置の製造方法によれば、導電膜を選択的
にエッチングして配線層を形成する方法において、導電
膜のオーバーエッチングの際に導電膜に紫外線を照射す
ることにより、導電膜のエッチングの際の電子シェーデ
ィング効果によって下層配線層に接続していない導電膜
が正の電位に帯電している状態を解消し、下層配線層に
接続しているか否かに拘らず導電膜の電位を同電位とす
ることが可能になるため、従来のような電子シェーディ
ング効果に起因する導電膜のサイドエッチングの発生を
防止することが可能になる。従って、導電膜を選択的な
エッチングにより形成する配線層の断面積が減少して最
悪な場合には下地の層間絶縁膜から浮いてしまうような
事態が発生することを防止して、配線層の形状の精度を
良好にすることが可能になるため、配線層の特性及び信
頼性の向上、延いては半導体装置の特性及び信頼性の向
上と製造歩留りの向上を実現することができる。
【0044】また、請求項3に係る半導体製造装置によ
れば、通常の場合のプラズマエッチング室、トランスフ
ァ室、及びロードロック室に加えて、紫外線キュア室が
設置されていることにより、導電膜を選択的にエッチン
グして配線層を形成する場合において、導電膜のオーバ
ーエッチングの際に、ウェーハをプラズマエッチング室
から紫外線キュア室に搬送して、この紫外線キュア室に
おいて導電膜に対する紫外線の照射を行い、その後再び
ウェーハを紫外線キュア室からプラズマエッチング室に
搬送して、導電膜のオーバーエッチングを行うことが容
易に可能になるため、上記請求項1に係る半導体装置の
製造方法を容易に実施することが可能になる。従って、
導電膜を選択的なエッチングにより形成する配線層の形
状の精度を良好にすることが可能になるため、配線層の
特性及び信頼性の向上、延いては半導体装置の特性及び
信頼性の向上と製造歩留りの向上を実現することができ
る。
【図面の簡単な説明】
【図1】本発明の一実施形態に係る高密度プラズマエッ
チング装置の全体構成を示す概略レイアウト図である。
【図2】図1の高密度プラズマエッチング装置のプラズ
マエッチング室の要部を示す概略断面図である。
【図3】図1及び図2の高密度プラズマエッチング装置
を用いたエッチング方法により配線層を形成する方法を
説明するための工程断面図(その1)である。
【図4】図1及び図2の高密度プラズマエッチング装置
を用いたエッチング方法により配線層を形成する方法を
説明するための工程断面図(その2)である。
【図5】図1及び図2の高密度プラズマエッチング装置
を用いたエッチング方法により配線層を形成する方法を
説明するための工程断面図(その3)である。
【図6】図1及び図2の高密度プラズマエッチング装置
を用いたエッチング方法により配線層を形成する方法を
説明するための工程断面図(その4)である。
【図7】図1及び図2の高密度プラズマエッチング装置
を用いたエッチング方法により配線層を形成する方法を
説明するための工程断面図(その5)である。
【図8】従来の高密度プラズマエッチング装置の全体構
成を示す概略レイアウト図である。
【図9】図8の高密度プラズマエッチング装置を用いた
エッチング方法により配線層を形成する方法を説明する
ための工程断面図(その1)である。
【図10】図8の高密度プラズマエッチング装置を用い
たエッチング方法により配線層を形成する方法を説明す
るための工程断面図(その2)である。
【図11】図8の高密度プラズマエッチング装置を用い
たエッチング方法により配線層を形成する方法を説明す
るための工程断面図(その3)である。
【図12】図8の高密度プラズマエッチング装置を用い
たエッチング方法により配線層を形成する方法を説明す
るための工程断面図(その4)である。
【図13】図8の高密度プラズマエッチング装置を用い
たエッチング方法により配線層を形成する方法を説明す
るための工程断面図(その5)である。
【符号の説明】
10……高密度プラズマエッチング装置、12……プラ
ズマエッチング室、14……紫外線キュア室、16……
トランスファ室、18……ロードロック室、20……反
応チャンバ、22a……上部電極、22b……下部電
極、24……高周波電源、26……高周波電源、28…
…永久磁石、30……半導体基板、32……絶縁膜、3
4……下層配線層、36……層間絶縁膜、38……コン
タクト孔、40……導電性のポリシリコン層、40a…
…下層配線層に接続している上層配線層、40b……下
層配線層に接続していない上層配線層、42a、42b
……レジスト膜。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 半導体基体上に絶縁膜を介して導電膜を
    堆積した後、前記導電膜上に形成した所定のパターンの
    レジスト膜をマスクとして、高密度プラズマにより、下
    地の前記絶縁膜が露出するまで前記導電膜を選択的にエ
    ッチング除去し、更に高密度プラズマによる前記導電膜
    のオーバーエッチングを行って、前記導電膜からなる配
    線層を形成する半導体装置の製造方法であって、 前記導電膜のオーバーエッチングの際に、前記導電膜に
    紫外線を照射することを特徴とする半導体装置の製造方
    法。
  2. 【請求項2】 請求項1記載の半導体装置の製造方法に
    おいて、 前記導電膜に照射する紫外線のエネルギーが、2.4e
    V以上5.5eV以下であることを特徴とする半導体装
    置の製造方法。
  3. 【請求項3】 半導体ウェーハに対して高密度プラズ
    マを用いたエッチング処理を行うプラズマエッチング室
    と、 前記半導体ウェーハに対して紫外線の照射を行う紫外線
    キュア室と、 前記プラズマエッチング室及び前記紫外線キュア室の間
    の前記半導体ウェーハの搬送を行うトランスファ室と、 前記プラズマエッチング室、前記紫外線キュア室、及び
    トランスファ室を真空状態に保持した状態で、前記半導
    体ウェーハの取入れ及び取出しを行うロードロック室
    と、 を有することを特徴とする半導体製造装置。
JP36133799A 1999-12-20 1999-12-20 半導体装置の製造方法及び半導体製造装置 Pending JP2001176860A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP36133799A JP2001176860A (ja) 1999-12-20 1999-12-20 半導体装置の製造方法及び半導体製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36133799A JP2001176860A (ja) 1999-12-20 1999-12-20 半導体装置の製造方法及び半導体製造装置

Publications (1)

Publication Number Publication Date
JP2001176860A true JP2001176860A (ja) 2001-06-29

Family

ID=18473170

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36133799A Pending JP2001176860A (ja) 1999-12-20 1999-12-20 半導体装置の製造方法及び半導体製造装置

Country Status (1)

Country Link
JP (1) JP2001176860A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007005481A (ja) * 2005-06-22 2007-01-11 Tokyo Electron Ltd 被処理体の処理方法、処理装置、薄膜形成方法、薄膜形成装置及びプログラム
JP2010278468A (ja) * 2010-08-17 2010-12-09 Tokyo Electron Ltd 被処理体の処理方法、処理装置、薄膜形成方法、薄膜形成装置及びプログラム
JP7398843B2 (ja) 2020-08-12 2023-12-15 天津大学 極紫外線光とプラズマを組み合わせる原子スケールの加工方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007005481A (ja) * 2005-06-22 2007-01-11 Tokyo Electron Ltd 被処理体の処理方法、処理装置、薄膜形成方法、薄膜形成装置及びプログラム
JP4640800B2 (ja) * 2005-06-22 2011-03-02 東京エレクトロン株式会社 被処理体の処理方法、処理装置、薄膜形成方法、薄膜形成装置及びプログラム
JP2010278468A (ja) * 2010-08-17 2010-12-09 Tokyo Electron Ltd 被処理体の処理方法、処理装置、薄膜形成方法、薄膜形成装置及びプログラム
JP7398843B2 (ja) 2020-08-12 2023-12-15 天津大学 極紫外線光とプラズマを組み合わせる原子スケールの加工方法

Similar Documents

Publication Publication Date Title
KR101821304B1 (ko) 멀티-패터닝 애플리케이션들을 위한 광학적으로 튜닝된 하드마스크
US5895740A (en) Method of forming contact holes of reduced dimensions by using in-situ formed polymeric sidewall spacers
JP3027951B2 (ja) 半導体装置の製造方法
US5843846A (en) Etch process to produce rounded top corners for sub-micron silicon trench applications
US20060201911A1 (en) Methods of etching photoresist on substrates
JPH0950986A (ja) 接続孔の形成方法
JP2019535124A (ja) 超伝導体の相互接続製造のための前洗浄方法
JP2959758B2 (ja) コンタクトホール内の導電性プラグ形成方法
JP3400918B2 (ja) 半導体装置の製造方法
JPH07153769A (ja) 半導体集積回路装置の製造方法および製造装置
JP4395896B2 (ja) 半導体装置の製造方法
JP2022511650A (ja) 超伝導体配線製造のためのプレクリーンおよび誘電体堆積方法
JP2001176860A (ja) 半導体装置の製造方法及び半導体製造装置
US6638833B1 (en) Process for the fabrication of integrated devices with reduction of damage from plasma
CN114420629A (zh) 半导体结构及其制作方法
US7507664B2 (en) Tungsten plug corrosion prevention method using ionized air
JP4228424B2 (ja) 半導体装置の製造方法
US6596625B2 (en) Method and device for producing a metal/metal contact in a multilayer metallization of an integrated circuit
JP2000164569A (ja) 半導体装置の製造方法
JP2003224185A (ja) 半導体装置の製造方法
JPH03173125A (ja) 半導体装置の製造方法
JP3550276B2 (ja) 半導体装置の製造方法
JPH11214512A (ja) 半導体装置の製造方法
KR100776487B1 (ko) 플라즈마 식각 방법
JP2000340543A (ja) ドライエッチング方法および装置