JP4228424B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4228424B2 JP4228424B2 JP25136598A JP25136598A JP4228424B2 JP 4228424 B2 JP4228424 B2 JP 4228424B2 JP 25136598 A JP25136598 A JP 25136598A JP 25136598 A JP25136598 A JP 25136598A JP 4228424 B2 JP4228424 B2 JP 4228424B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- processed
- conductive layer
- connection hole
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に関し、さらに詳しくは、高集積度半導体装置の多層配線構造の層間接続 (Interconnection)において、上層導電層の形成 (Metalization) 工程に入る前の、前処理工程に特徴を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
ＵＬＳＩ(Ultra Large Scale Integrated Circuits) 等の半導体装置の高集積化が進展し、その設計デザインルールが微細化するとともに、多層配線構造が多用されつつある。多層配線構造においては、層間絶縁膜に形成された接続孔を介して、下層の導電層と上層導電層とが電気的に接続される。この接続孔も微細化の方向にあり、例えば最小デザインルールが０．１８μｍの半導体装置においては、接続孔の開口径は０．２４μｍ程度である。層間絶縁膜の厚さそのものは、配線間容量や耐圧の関係から１．０μｍ程度あるので、接続孔のアスペクト比は４以上に達する。
【０００３】
このような微細で高アスペクト比の接続孔により、低抵抗で信頼性の高い多層配線構造を実現するためには、接続孔の底部に露出した下層の導電層表面に不可避的に形成された、自然酸化膜や汚染物等（以下自然酸化膜等と略記する）を除去する前処理工程、すなわち清浄化工程が不可欠である。
【０００４】
シリコン等の半導体基板の不純物拡散層を下層の導電層とする接続孔、すなわちコンタクトホール底部に露出する不純物拡散層表面の自然酸化膜等は、酸化シリコンを主体とし、エッチング残渣や吸着水分を含むものである。この自然酸化膜等の除去には、従来より希フッ酸水溶液によるウェット洗浄が主として用いられてきた。しかしながら、接続孔側壁の層間絶縁膜も等方的にエッチングされてオーバーハング形状となる結果、コンタクトプラグや上層配線の埋め込み性が悪化する問題があった。
また、微細な開口径で高アスペクト比の接続孔においては、接続孔内部にまで洗浄液が充分にゆき渡らない結果、接続孔底部の自然酸化膜除去効果が低下する問題もあった。
【０００５】
ウェット洗浄に換わり、Ａｒ+ イオンによる逆スパッタリングを用いたドライ洗浄が提案され、Ａｌ系金属等の下層配線を下層の導電層とするビア(Via) コンタクトホールの前処理には実用化されている。Ａｒ+ イオンは電界等によりその方向性を制御できるので、微細で高アスペクト比の接続孔底部の自然酸化膜等の除去も容易である。しかしながら、ゲート電極から延在する下層配線表面の自然酸化膜除去においては、入射するＡｒ+ イオンによる電荷の蓄積により、ゲート絶縁膜破壊をおこす懸念が指摘されている。
また下層の導電層が半導体基板に形成された薄い不純物拡散層の場合には、高イオンエネルギのＡｒ+ イオンの入射によるダメージにより、ジャンクションリークを引き起こす可能性があった。
【０００６】
そこで、本出願人はコンタクトホール内へ上層導電層を形成する際の前処理方法として、低基板バイアスかつ高密度プラズマを用いたソフトエッチング方法を、特開平６−２６０４５５号公報に開示した。この方法によれば、低エネルギのＡｒ+ イオンを用いた低ダメージの清浄化が可能である。またこれにより懸念されるエッチングレートの低下は、プラズマ密度の向上により補うことができる。
【０００７】
【発明が解決しようとする課題】
しかしながら、半導体装置の高集積度化がさらに進み、例えばゲート絶縁膜の厚さが１０ｎｍ以下となり、不純物拡散層の厚さも同様に薄膜化しつつある現状においては、さらに低ダメージの清浄化方法が望まれる。また上層導電層としてＡｌ系金属のスパッタリング形成以外に、タングステン等の高融点金属や、低抵抗の銅等の金属をＣＶＤ法や電界めっき法で形成する場合には、より厳しいクリーン度が要求される。
またこうした清浄化処理を施しても、被処理基板表面に強固に吸着した水分等は必ずしも充分には除去しきれず、また清浄化工程中に再付着する場合もあり、コンタクト界面での電気抵抗の上昇や経時変化を発生する要因となっていた。また上層導電層を形成する際にアウトガスを発生し、上層導電層中に不純物として混入して上層導電層の固有抵抗値を上昇する場合もあった。
【０００８】
本発明は、上述した背景技術の問題点を解決することをその課題とする。
すなわち本発明は、サブクオータミクロンのデザインルールが適用される半導体装置においても、低抵抗で信頼性の高いコンタクトを形成することが可能で、しかも低ダメージな清浄化工程を用いた、半導体装置の製造方法を提供することをその課題とする。
【０００９】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、上述の課題を達成するために提案するものである。すなわち、本発明の請求項１の半導体装置の製造方法は、被処理基板上の導電層上に形成された層間絶縁膜に、この導電層に臨む接続孔を開口する工程、この接続孔底部に露出した導電層表面を清浄化する工程、少なくとも前記接続孔内に、上層導電層を形成する工程を具備する半導体装置の製造方法であって、この清浄化工程は、被処理基板を、内壁が単結晶シリコン、多結晶シリコン、又は非晶質シリコンで構成されたプラズマ処理装置内に搬入し、被処理基板を、減圧処理装置中で加熱するとともに、この被処理基板に希ガスイオンを照射し、導電層表面の自然酸化膜が除去されることより生成されるＯ ２ ，Ｈ ２ ，Ｏ，ＣＨ ｘ あるいはＣＯ ｘ から成る気体状反応生成物の少なくとも一部を、単結晶シリコン、多結晶シリコン、又は非晶質シリコンによりゲッタリングしつつスパッタエッチングする工程であることを特徴とする。
【００１０】
また本発明の請求項２の半導体装置の製造方法は、被処理基板上の導電層上に形成された層間絶縁膜に、この導電層に臨む接続孔を開口する工程、この接続孔底部に露出した導電層表面を清浄化する工程、少なくともこの接続孔内に、上層導電層を形成する工程を具備する半導体装置の製造方法であって、この清浄化工程は、被処理基板を、内壁が単結晶シリコン、多結晶シリコン、又は非晶質シリコンで構成されたプラズマ処理装置内に搬入し、被処理基板を、減圧処理装置中で加熱した後、この被処理基板に希ガスイオンを照射し、導電層表面の自然酸化膜が除去されることより生成されるＯ ２ ，Ｈ ２ ，Ｏ，ＣＨ ｘ あるいはＣＯ ｘ から成る気体状反応生成物の少なくとも一部を、単結晶シリコン、多結晶シリコン、又は非晶質シリコンによりゲッタリングしつつスパッタエッチングする工程であることを特徴とする。
【００１１】
さらに本発明の請求項３の半導体装置の製造方法は、被処理基板上の導電層上に形成された層間絶縁膜に、この導電層に臨む接続孔を開口する工程、この接続孔底部に露出した導電層表面を清浄化する工程、少なくともこの接続孔内に、上層導電層を形成する工程を具備する半導体装置の製造方法であって、この清浄化工程は、被処理基板を、内壁が単結晶シリコン、多結晶シリコン、又は非晶質シリコンで構成されたプラズマ処理装置内に搬入し、この被処理基板を、減圧処理装置中で加熱するとともに、この被処理基板に希ガスイオンおよび水素活性種を照射し、導電層表面の自然酸化膜が除去されることより生成されるＯ ２ ，Ｈ ２ ，Ｏ，ＣＨ ｘ あるいはＣＯ ｘ から成る気体状反応生成物の少なくとも一部を、単結晶シリコン、多結晶シリコン、又は非晶質シリコンによりゲッタリングしつつスパッタエッチングする工程であることを特徴とする。
【００１２】
本発明の請求項４の半導体装置の製造方法は、被処理基板上の導電層上に形成された層間絶縁膜に、この導電層に臨む接続孔を開口する工程、この接続孔底部に露出した導電層表面を清浄化する工程、少なくともこの接続孔内に、上層導電層を形成する工程を具備する半導体装置の製造方法であって、この清浄化工程は、被処理基板を、内壁が単結晶シリコン、多結晶シリコン、又は非晶質シリコンで構成されたプラズマ処理装置内に搬入し、この被処理基板を、減圧処理装置中で加熱した後、この被処理基板に希ガスイオンおよび水素活性種を照射し、導電層表面の自然酸化膜が除去されることより生成されるＯ ２ ，Ｈ ２ ，Ｏ，ＣＨ ｘ あるいはＣＯ ｘ から成る気体状反応生成物の少なくとも一部を、単結晶シリコン、多結晶シリコン、又は非晶質シリコンによりゲッタリングしつつスパッタエッチングする工程であることを特徴とする。
【００１３】
いずれの発明においても、加熱工程における被処理基板温度は、８０℃以上７００℃以下であることが望ましい。８０℃未満では吸着水分等の除去効果が低下し、７００℃を超えると不純物拡散層のプロファイルの劣化等の不都合が発生する。後述するように静電吸着チャックを用いる場合には、基板ステージ温度が２００℃を超えると保持能力が低下する場合もみられるので、この場合には８０℃以上２００℃以下に被処理基板温度を制御することがさらに望ましい。
被処理基板温度の制御は、被処理基板を載置する基板ステージに、ヒータや熱媒体循環等の基板加熱手段および基板冷却手段を具備させ、さらに静電吸着チャック機構等の基板密着保持手段を具備させることにより、高精度に制御することができる。さらに、基板ステージと被処理基板裏面との熱伝導を良好に保つために、基板ステージ側から被処理基板裏面に向け、少量のＨｅ等の熱伝導媒体を流出させることも好ましい。被処理基板温度を高精度に制御することにより、自然酸化膜のエッチングレートを高精度に制御することができ、オーバーエッチングによるダメージや、エッチング不足によるコンタクト不良等の回避が可能となる。
【００１４】
またいずれの発明においても、スパッタエッチング工程に用いる希ガスとしては、従来より用いられているＡｒ等でよいが、Ｘｅ，ＫｒあるいはＲｎを採用することにより、より一層低ダメージのドライ前処理を施すことができる。
【００１５】
またいずれの発明においても、スパッタエッチング工程においては、プラズマ密度が１×１０10ｃｍ-3以上１×１０14ｃｍ-3未満の高密度プラズマ発生源を有するプラズマ処理装置を用いるとともに、被処理基板に基板バイアスを印加し、この基板バイアス電位を、１０Ｖ以上２５０Ｖ以下程度に設定して施すことが望ましい。
基板バイアス電位が１０Ｖ未満では自然酸化膜等の除去効果が不足あるいは除去に長時間を要し、２５０Ｖを超えると被処理基板に与えるダメージが増大する。
【００１６】
本発明で特に好適に採用されるプラズマ処理装置としては、ＩＣＰ (Inductively Coupled Plasma) 処理装置、ＴＣＰ (Transformer Coupled Plasma) 処理装置、ヘリコン波プラズマ処理装置あるいはＥＣＲ (Electron Cyclotron Resonance) プラズマ処理装置等が例示される。これらの装置は、１×１０11ｃｍ-3以上の高密度プラズマ発生源を有する。
また１×１０10ｃｍ-3台のプラズマ密度が得られる装置としては、マグネトロン放電を利用した平行平板型プラズマ処理装置があげられる。
【００１７】
プラズマ密度が１×１０10ｃｍ-3未満であると、従来の平行平板型プラズマ処理装置の場合と同様に、エッチングレートの面でスループットが低下する。
またプラズマ密度は高い方が望ましいが、１×１０14ｃｍ-3のプラズマ密度は、現状の高真空プラズマ処理装置においては、ほぼ限界値である。
ここで例示された高密度プラズマ発生源を有し、さらに基板バイアスを独立に設定できる基板バイアス電源を有するプラズマ処理装置が望ましい。
かかる高密度プラズマかつ低イオンエネルギにより希ガスイオンを照射することにより、スループットを確保したまま低ダメージの清浄化を施すことが可能となる。
【００１８】
本発明での自然酸化膜等の除去工程においては、被処理基板に対して紫外光の照射を併用してもよい。紫外光源としては、エキシマレーザ光であることが望ましい。しかしながら、低圧水銀ランプあるいは高圧水銀ランプ等のランプ光源であってもよい。また、Ｎｄ：ＹＡＧレーザ等の長波長レーザを非線型光学素子で高調波とした紫外光等であってもよい。
【００１９】
自然酸化膜等の除去工程後は、被処理基板を大気に曝すことなく、直ちに上層導電層を形成することが望ましい。このためには、同じプラズマ処理装置内でプラズマＣＶＤ等で上層導電層を形成してもよいし、被処理基板をスパッタリング装置等に真空搬送してスパッタリングにより上層導電層を形成してもよい。
【００２０】
本発明の請求項１または請求項２の半導体装置の製造方法によれば、被処理基板を減圧雰囲気中で加熱することにより吸着水分が充分除去される。これに加えあるいはこの後に、高密度かつ低照射エネルギの希ガスイオン照射により、接続孔底部の自然酸化膜等は、被処理基板にダメージを与えることなく実用上充分なエッチングレートで除去される。
除去された自然酸化膜等は、Ｏ2 ，Ｈ2 Ｏ，ＣＨx あるいはＣＯx 等の気体状反応生成物となってプラズマ処理装置内に放出される。これら反応生成物の大部分は真空ポンプによりプラズマ処理装置外へ排気されるが、一部はプラズマ処理装置内に残留し、被処理基板に再吸着したり被処理基板を再酸化する。このような場合においても、プラズマ処理装置の内壁を構成するシリコン系材料により反応生成物がゲッタリングすなわち捕獲され、被処理基板への再吸着や再酸化が防止される。
【００２１】
シリコン系材料としては、単結晶、多結晶あるいは非晶質の各シリコンが例示される。これらシリコン系材料は、プラズマ処理装置の内壁や基板ステージ周辺に、シリコン板やシリコンブロックを固定しておく方法や、シラン系ガスのプラズマ放電により、プラズマ処理装置内壁に付着させてもよい。
これらシリコン系材料にゲッタリングされた反応生成物は、被処理基板のバッチ数を重ねると蓄積するので、定期的あるいは必要に応じてプラズマ処理室内壁をプラズマクリーニングすることが望ましい。クリーニング用のガスとしては、ＮＦ3 、ＳＦ6 、Ｆ2 、ＣｌＦ3 等のインターハロゲンあるいはＨＦ等、非堆積性のハロゲン系ガスが採用される。シリコン系材料としてシリコン板を採用する場合には、シリコン板をそっくり交換してもよい。
【００２２】
希ガスとして、Ａｒより質量の大きいＸｅ、ＫｒあるいはＲｎを用い、より低イオンエネルギのイオン照射を施すことにより、スループットを低下することなくダメージを一層低減できる。この理由は必ずしも明らかではないが、一つは質量が大きいために同じ基板バイアス条件であっても被処理基板への入射速度が小さく、したがって、入射イオンの運動エネルギが小さいことがあげられる。
【００２３】
他の理由として、プラズマ発光のＶＵＶ（真空紫外）領域におけるスペクトル分布の差が考えられる。ＶＵＶ領域の短波長プラズマ光はフォトンエネルギが大きく、被照射体にダメージを与える確率が高い。したがって、個々の希ガスのＶＵＶ領域の発光スペクトルが、なるべく長波長側にシフトしている方が被照射体に与えるダメージは少ない。
【００２４】
希ガスのプラズマ発光のＶＵＶ領域（２００ｎｍ以下）における主スペクトルラインの波長を、中性励起種および１価イオンによるものとに別け、強度順に〔表１〕に示す。〔表１〕は、D.R.Lide "CRC Habdbook of Chemistry and Physics" 75th. Edition (CRC Press, Boston, 1994-1995) のデータによった。
〔表１〕から明らかなように、ガスの中性励起種および１価イオンの最強発光波長は、ＸｅおよびＫｒがいずれもＡｒより長波長であり、被照射体に与えるダメージは少ないことがを理由づけている。
【００２５】
【表１】
【００２６】
つぎに本発明の請求項３または請求項４の半導体装置の製造方法によれば、被処理基板を減圧雰囲気中で加熱することにより吸着水分が充分除去される。これに加え、あるいはこの後に、高密度かつ低照射エネルギの希ガスイオンおよび水素活性種を照射することにより、接続孔底部の自然酸化膜は化学的還元反応をも利用することにより、被処理基板にダメージを与えることなく充分なエッチングレートでほぼ完全に除去される。生成する気体状反応生成物のゲッタリング作用については、請求項１あるいは請求項２の半導体装置の製造方法と同様である。
【００２７】
このため、自然酸化膜の除去効果が充分であることに加え、再付着あるいは再酸化の虞がなく、上層導電層の形成工程においては被処理基板からのアウトガスが抑制され、水分等の不純物ガス発生による悪影響を受けることがない。したがって、純度が高く、経時変化の少ない上層導電層材料による低抵抗な層間接続構造を実現することができる。
【００２８】
【発明の実施の形態】
以下、本発明の具体的実施の形態につき、図面を参照しながら説明する。
【００２９】
まず、本発明の半導体装置の製造方法で使用したプラズマ処理装置の構成例を、図２〜図４を参照して説明する。
【００３０】
図２はトライオード平行平板型プラズマ処理装置の概略断面図である。すなわち、プラズマ処理室１６内には、被処理基板１０を載置するとともに、一方の電極ともなる基板ステージ１１と、対向電極１３、およびこれら容量電極の中間位置に格子電極１５が配置されている。基板ステージ１１には、基板バイアス電位を与える基板バイアス電源１２が、対向電極１３にはプラズマ生成電源１４がそれぞれ接続される一方、格子電極１５は接地電位とされている。またプラズマ処理室１６の内壁は、シリコン系材料２４により構成されている。シリコン系材料２４は、シランやジシラン等高次シランガスの放電解離により、プラズマ処理室１６の内壁に付着させたものである。この方法によれば、ゲッタリングにより汚染されたシリコン系材料２４は、フッ素系ガスによるプラズマ処理により、除去することができるので、汚染源となる虞はない。シリコン系材料２４はシリコン微粒子のプラズマ溶射や、単結晶シリコン基板をタイル状に貼り付けて構成してもよい。なお図２ではガス導入手段、ガス排気手段、被処理基板１０の搬入搬出手段等の装置細部は図示を省略する。また、後工程で被処理基板１０を真空搬送し、連続的に上層導電層を成膜するスパッタリング装置等の成膜装置も図示していない。
【００３１】
図２のプラズマ処理装置によれば、対向電極１３と格子電極１５間に１０9 ｃｍ-3台の、プラズマ１７が生成されるとともに、プラズマ生成電源１４の入力レベルとは独立してイオンの入射エネルギを制御することができる。すなわち、プラズマ１７中のＸｅ+ やＫｒ+ 等の陽イオンは、格子電極１５を通過し、基板バイアス電源１２が形成する弱い基板バイアス電位により、被処理基板１０に向けて入射し、その表面を清浄化する。生成した気体状反応生成物は、ガス排気手段により大部分が排気されるが、一部残留するものは、シリコン系材料２４によりゲッタリングされ、被処理基板への再付着や再酸化を防止する。
なお、対向電極１３の裏側や、プラズマ処理室１６の周囲に磁石を配置し、プラズマ１７中の電子のマグネトロン運動を用いたマグネトロン平行平板型プラズマ処理装置として構成すれば、１０10ｃｍ-3台のプラズマ密度を得ることができる。
【００３２】
図３は誘導結合型プラズマ（ＩＣＰ）処理装置の概略断面図である。
すなわち、プラズマ処理室１６内には、被処理基板１０を載置した基板ステージ１１が配設されている。この基板ステージ１１には、基板バイアス電位を与える基板バイアス電源１２が接続されている。プラズマ処理室１６の周囲には、誘導結合コイル１８が多重に巻回されており、ここにはＩＣＰ電源１９が接続されている。またプラズマ処理室１６の内壁は、シリコン系材料２４により構成されている。シリコン系材料２４の形成方法や機能は図２のプラズマ処理装置と同じである。なお図３でもガス導入手段、ガス排気手段、被処理基板１０の搬入搬出手段等の装置細部は図示を省略する。また、後工程で被処理基板１０を真空搬送し、連続的に上層導電層を成膜するスパッタリング装置等の成膜装置も図示していない。
【００３３】
図３のプラズマ処理装置によれば、誘導結合コイル１８が形成する交番電界により、１０11ｃｍ-3台以上の高密度のプラズマ１７を生成することができる。プラズマ１７中の大量のＡｒ+ 等の陽イオンは、基板バイアス電源１２が形成する弱い基板バイアス電位により、被処理基板１０に向けて入射する。
【００３４】
図２および図３のプラズマ処理装置の基板ステージ１１の概略断面図を図４に示す。
被処理基板１０を載置する基板ステージ１１内には、ヒータ２１およびエタノール等の冷媒を循環させる冷媒配管２２が配設されており、不図示の温度センサおよび温度制御手段により、被処理基板１０の温度を所望の温度に制御することができる。被処理基板１０直下の基板ステージ１１表面は、放射形状等の微細な溝が形成された石英等のセラミックスにより構成され、その下部には静電吸着電極２０が埋め込まれている。また基板ステージ１１の中心部を貫通して、Ｈｅガス等の熱伝導ガスを導入する熱伝導媒体導入孔２３が形成されている。さらに、被処理基板１０と接触する部分以外の基板ステージ１１表面には、シリコン系材料２４が形成されている。シリコン系材料２４の形成方法や機能は前述したものと同様である。ただしシラン系ガスのプラズマ処理により形成する場合は、基板ステージ１１にダミーの被処理基板をセッティングしておくことが望ましい。
【００３５】
図４の基板ステージ１１の構成により、被処理基板１０は基板ステージ１１表面に密着し、また熱伝導ガスによる熱伝導効果も加わって、被処理基板１０の温度を高精度に制御することができる。また気体状反応生成物を発生源近傍で効率的にゲッタリングすることができる。
【００３６】
図２および図３に例示したプラズマ処理装置によれば、被処理基板温度を８０℃〜７００℃の範囲内の所望の温度に制御するとともに、基板バイアス電位を１０Ｖ〜２５０Ｖの範囲の比較的低電位に保ちつつ、被処理基板に対して希ガスイオンあるいは水素活性種を照射することができる。したがって、低ダメージ条件での自然酸化膜の除去は勿論のこと、吸着水分も充分に除去され、再汚染や再酸化の虞もなく、後工程での上層導電層において、低抵抗かつ高信頼性のコンタクトを形成することができる。
【００３７】
【実施例】
以下、本発明をさらに詳しく具体的な実施例により説明する。しかしながら、本発明は以下の実施例により何ら限定を受けるものではない。
【００３８】
〔実施例１〕
本実施例は、図２に示したトライオード型平行平板型プラズマ処理装置により、接続孔底部に露出した導電層表面の自然酸化膜をＡｒ+ イオン照射により除去した例であり、この工程を図１を参照して説明する。
【００３９】
本実施例で採用した被処理基板は、図１（ａ）に示すように、シリコン等の半導体基板１表面に形成された素子分離領域２、この素子分離領域２に囲まれた領域内に形成されたゲート電極３および不純物拡散層５、さらにこの不純物拡散層５に臨み、層間絶縁膜６に開口された接続孔７等を有するものである。また素子分離領域２上には下層配線４が形成され、この下層配線４に臨み、接続孔 (via)７が開口されている。
不純物拡散層５はＭＩＳトランジスタのソース・ドレイン領域であり、導電層を構成するものである。ゲート電極３から延在する下層配線４は、ゲート電極３と同種の導電材料、すなわち多結晶シリコンや高融点金属ポリサイドにより構成されており、これも導電層を構成する。
これら導電層、すなわち接続孔７底部に露出した不純物拡散層５や下層配線４の表面には、自然酸化膜等８が形成されている。図１（ａ）では、自然酸化膜等８は説明のため、実際より厚く表示されている。
【００４０】
図１（ａ）に示す被処理基板を、図２に示したトライオード平行平板型プラズマ処理装置の基板ステージ１１上にセッティングし、自然酸化膜等８の除去工程を施した。
〔自然酸化膜等の除去条件〕
Ａｒ ３０ ｓｃｃｍ
圧力 １．０ Ｐａ
基板ステージ温度 １００ ℃
プラズマ生成電力 ６００ Ｗ（２ＭＨｚ）
基板バイアス電圧 ２００ Ｖ（１３．５６ＭＨｚ）
時間 ６０ ｓｅｃ
【００４１】
この自然酸化膜等除去工程では、図１（ｂ）に示すように実線の矢印で示すＡｒ+ イオンの照射により、接続孔７底部の自然酸化膜等８は気体状反応生成物（破線矢印２５で示す）となって効果的にスパッタリング除去される。本実施例でのＡｒ+ イオンの照射エネルギは比較的低エネルギであり、自然酸化膜８のスパッタリング除去速度も実用範囲内ではあるが比較的小さい。
【００４２】
またこの自然酸化膜除去工程では、被処理基板を加熱しているので、吸着水分も同時に脱離する。したがって、後工程で上層導電層を成膜する前のキュアリング工程は必要でない。被処理基板温度が１００℃に精密に制御されていることから、本自然酸化膜除去工程では被処理基板全面にわたり、あるいは異なる被処理基板間においても、均一な自然酸化膜除去および吸着水分除去が可能である。
清浄化により生成した気体状反応生成物２５は、その大部分がプラズマ処理室から排気されるが、残留した一部気体状反応生成物２５も、シリコン系材料でゲッタリングされ、被処理基板に再付着あるいは被処理基板を再酸化させることはない。
【００４３】
この後、被処理基板をゲートバルブを介してスパッタリング装置内に真空搬送し、直ちに上層導電層９を形成する。本実施例では、上層導電層９として、１２０ｎｍの厚さのバリア層９ｂと６００ｎｍの厚さのＡｌ−０．５％Ｃｕからなる配線層９ａをスパッタリング成膜した。このうち、バリア層９ｂはＴｉ／ＴｉＮ／Ｔｉの３層構造とし、それぞれの厚さを３０／６０／３０ｎｍとして形成した。上層導電層９を形成した状態を図１（ｃ）に示す。このスパッタリング工程においては、被処理基板からのアウトガスが無いので、上層導電層９、特にバリア層９ｂの純度が向上するとともに、密着性にも優れた上層導電層９が形成される。
【００４４】
この後、図示は省略するがレジストマスク形成と異方性エッチングにより、上層導電層９を所望の配線形状にパターニングする。また上層導電層９をコンタクトプラグとする場合には、全面エッチバック法、あるいは化学的機械研磨法により層間絶縁膜６上の上層導電層９を除去すればよい。
【００４５】
以上、本実施例によればトライオード平行平板型プラズマ処理装置を用い、被処理基板加熱を併用しつつ比較的低エネルギのＡｒ+ イオンを照射することにより、コンタクト部での接触抵抗が低減されるとともに、上層導電層自体の配線抵抗も低減することができる。また上層導電層の密着性が向上する等、信頼性の高い多層配線構造を得ることができる。
【００４６】
なお、図１（ｂ）に示す工程において、被処理基板加熱とＡｒ+ イオン照射とを同時に施したが、まず被処理基板加熱を施し、吸着水分を脱離させてからＡｒ+ イオン照射をおこなっても、同様の効果を収めることができる。
【００４７】
〔実施例２〕
本実施例は、希ガスとしてＡｒに換えてＫｒを採用した以外は前実施例１に準じたものである。したがって、自然酸化膜除去工程のみを説明し、重複する工程の説明を省略する。
【００４８】
図１（ａ）に示す被処理基板を、図２に示したトライオード平行平板型プラズマ処理装置の基板ステージ１１上にセッティングし、自然酸化膜８の除去工程を施した。
〔自然酸化膜等の除去条件〕
Ｋｒ ３０ ｓｃｃｍ
圧力 １．０ Ｐａ
基板ステージ温度 １００ ℃
プラズマ生成電力 ６００ Ｗ（２ＭＨｚ）
基板バイアス電圧 １５０ Ｖ（１３．５６ＭＨｚ）
時間 ６０ ｓｅｃ
【００４９】
この自然酸化膜等の除去工程では、図１（ｂ）に示すように実線矢印で示すＫｒ+ イオンの照射により、接続孔７底部の自然酸化膜等８は効果的にスパッタリング除去される。またＫｒ+ イオンの照射により生成する気体状反応生成物２５の一部はシリコン系材料にゲッタリングされ、被処理基板に再付着あるいは被処理基板を再酸化するとがない。本実施例でのＫｒ+ イオンの照射エネルギは実施例１よりさらに低エネルギであるが、自然酸化膜８のスパッタリング除去速度はほぼ同等であった。
【００５０】
本実施例によればトライオード平行平板型プラズマ処理装置を用い、被処理基板加熱を併用しつつ低エネルギのＫｒ+ イオンを照射することにより、コンタクト部でのダメージおよび接触抵抗が低減されるとともに、上層導電層自体の配線抵抗も低減することができる。また上層導電層の密着性が向上する等、信頼性の高い多層配線構造を得ることができる。
【００５１】
なお、図１（ｂ）に示す工程において、被処理基板加熱とＫｒ+ イオン照射とを同時に施したが、まず減圧雰囲気中での被処理基板加熱を施し、吸着水分を脱離させてからＫｒ+ イオン照射をおこなっても、同様の効果をおさめることができる。
またＫｒに換えてＸｅやＲｎを採用しても、ほぼ同様の効果が得られた。
【００５２】
〔実施例３〕
本実施例は、図３に示したＩＣＰ処理装置を採用し、接続孔底部に露出した導電層表面の自然酸化膜を、Ｘｅイオンおよび水素活性種の照射により除去した例であり、この工程を同じ図１を参照して説明する。
【００５３】
本実施例で採用した被処理基板は、前実施例１で図１（ａ）を参照して説明したものと同様であるので重複する説明は省略する。
図１（ａ）に示す被処理基板を、図３に示したＩＣＰ処理装置の基板ステージ１１上にセッティングし、まず減圧雰囲気（真空）中での加熱工程を施した。
〔減圧雰囲気中での加熱工程〕
Ｘｅ １００ ｓｃｃｍ
圧力 ３ Ｐａ
基板ステージ温度 １００ ℃
時間 １２０ ｓｅｃ
この加熱工程では被処理基板の吸着水分が脱離する。なおこの加熱工程ではＸｅ以外の希ガスを用いてもよく、あるいはガスを導入せず単に真空引きするのみでもよい。
【００５４】
つぎに水素活性種生成ガスとしてＨＦを採用し、自然酸化膜等８の除去工程を施した。
〔自然酸化膜等の除去条件〕
ＨＦ ５ ｓｃｃｍ
Ｘｅ ２５ ｓｃｃｍ
圧力 ０．７ Ｐａ
基板ステージ温度 １００ ℃
ＩＣＰ電源電力 １０００ Ｗ（４５０ｋＨｚ）
基板バイアス電圧 １２０ Ｖ（１３．５６ＭＨｚ）
時間 ６０ ｓｅｃ
【００５５】
この自然酸化膜除去工程では、図１（ｂ）に示すように、実線矢印で示すＸｅ+ イオンおよびＨ+ イオン、Ｈ* ラジカル等の水素活性種の照射により、接続孔７底部の自然酸化膜等８は、化学的還元反応および物理的スパッタリング効果により、極めて効果的に除去される。本実施例でのＸｅ+ イオンの照射エネルギは比較的低エネルギであり、被処理基板に与えるダメージは少ない。
またＸｅ+ イオンおよび水素活性種の照射により生成した気体状反応生成物２５は、その大部分がプラズマ処理室から排気されるが、残留した一部気体状反応生成物２５も、シリコン系材料でゲッタリングされ、被処理基板に再付着あるいは被処理基板を再酸化させることはない。
【００５６】
またこの自然酸化膜除去工程では、予め被処理基板を加熱しているので、吸着水分はすでに脱離している。したがって、後工程で上層導電層を成膜する前のキュアリング工程は必要でない。被処理基板温度が１００℃に精密に制御されていることから、本加熱工程および自然酸化膜除去工程では被処理基板全面にわたり、あるいは異なる被処理基板間においても、均一な自然酸化膜除去および吸着水分除去が可能である。
清浄な不純物拡散層５表面、すなわちシリコン表面が露出すると、最表面のシリコン原子のダングリングボンドはＦ原子によりターミネイトされ、化学的に活性な状態となる。
【００５７】
この後、被処理基板をゲートバルブを介してスパッタリング装置内に真空搬送し、直ちに上層導電層９を形成する。本実施例では、上層導電層９として１２０ｎｍの厚さのバリア層９ｂと、６００ｎｍの厚さのＷからなる配線層９ａをスパッタリング成膜した。このうち、バリア層９ｂはＴｉ／ＴｉＮ／Ｔｉの３層構造とし、それぞれの厚さを３０／６０／３０ｎｍとして形成した。上層導電層９を形成した状態を図１（ｃ）に示す。このスパッタリング工程においては、被処理基板からのアウトガスが無いので、上層導電層９、特にバリア層９ｂの純度が向上するとともに、密着性にも優れた上層導電層９が形成される。
【００５８】
この後、図示は省略するがレジストマスク形成と異方性エッチングにより上層導電層９を所望の配線形状にパターニングする。また上層導電層９をコンタクトプラグとする場合には、全面エッチバック法、あるいは化学的機械研磨法により層間絶縁膜６上の上層導電層９を除去すればよい。
【００５９】
以上、本実施例によればＩＣＰ処理装置を用い、減圧雰囲気中での被処理基板加熱を施した後、低エネルギのＸｅ+ イオンおよび水素活性種を照射することにより、物理的スパッタリングに加えて還元反応も併用できるので、コンタクト部の清浄度は一層高まり、その接触抵抗が低減されるとともに、上層導電層自体の配線抵抗も低減することができる。また上層導電層の密着性が向上する等、信頼性の高い多層配線構造を得ることができる。
【００６０】
なお、本実施例においては、減圧雰囲気中での被処理基板加熱後、Ｘｅ+ イオンと水素活性種とを照射したが、これらを同時におこなっても、同様の効果をおさめることができる。
【００６１】
〔実施例４〕
本実施例は、減圧雰囲気中での加熱工程、および自然酸化膜の状態工程においてＨ2 に添加したＸｅをＫｒに変更した以外は、前実施例３に準じたものである。したがって、これらの工程のみを説明し、重複する説明はここでも省略する。
【００６２】
図１（ａ）に示す被処理基板を、図３に示したＩＣＰ処理装置の基板ステージ１１上にセッティングし、まず減圧雰囲気（真空）中での加熱工程を施した。
〔減圧雰囲気中での加熱工程〕
Ｋｒ １００ ｓｃｃｍ
圧力 ３ Ｐａ
基板ステージ温度 １００ ℃
時間 １２０ ｓｅｃ
この加熱工程では被処理基板の吸着水分が脱離する。なおこの加熱工程ではＫｒ以外の希ガスを用いてもよく、あるいはガスを導入せず単に真空引きするのみでもよい。
【００６３】
つぎに水素活性種生成ガスとしてＨ2 を採用し、これにＫｒを添加して、自然酸化膜８の除去工程を施した。
〔自然酸化膜除去条件〕
Ｈ2 ５ ｓｃｃｍ
Ｋｒ ２５ ｓｃｃｍ
圧力 ０．７ Ｐａ
基板ステージ温度 １００ ℃
ＩＣＰ電源電力 １０００ Ｗ（４５０ｋＨｚ）
基板バイアス電圧 ８０ Ｖ（１３．５６ＭＨｚ）
時間 ６０ ｓｅｃ
【００６４】
この自然酸化膜除去工程では、図１（ｂ）に示すように、実線矢印で示すＫｒ+ イオン、およびＨ+ イオンあるいはＨ* ラジカル等の水素活性種の照射により、接続孔７底部の自然酸化膜等８は、化学的還元反応および物理的スパッタリング効果により、気体状反応生成物２５となって極めて効果的に除去される。この気体状反応生成物２５は、その大部分がプラズマ処理室から排気されるが、残留した一部気体状反応生成物２５も、シリコン系材料でゲッタリングされ、被処理基板に再付着あるいは被処理基板を再酸化させることはない。
本実施例でのＫｒ+ イオンの照射エネルギは極めて低エネルギであり、被処理基板に与えるダメージは少ない。
【００６５】
本実施例によればＩＣＰ処理装置を用い、減圧雰囲気中での被処理基板加熱を施した後、低エネルギのＫｒ+ イオンおよび水素活性種を照射することにより、コンタクト部は低ダメージでありながらその清浄度は一層高まり、接触抵抗が低減されるとともに、上層導電層自体の配線抵抗も低減することができる。また上層導電層の密着性が向上する等、信頼性の高い多層配線構造を得ることができる。
【００６６】
なお、本実施例においては、減圧雰囲気中での被処理基板加熱後、Ｋｒ+ イオンと水素活性種とを照射したが、これらを同時におこなっても、同様の効果をおさめることができる。
【００６７】
以上、本発明を４例の実施例により詳細に説明したが、本発明はこれら実施例に何ら限定されるものではない。
【００６８】
例えば、プラズマ処理装置としてトライオード平行平板型装置やＩＣＰ装置の他に、ＥＣＲプラズマ処理装置やヘリコン波プラズマ処理装置等を採用することができる。低イオンエネルギでのソフトエッチングが可能という観点からは、イオン密度が１×１０11ｃｍ-3以上の高密度プラズマ処理装置が好ましく使用される。
【００６９】
また被処理基板上の導電層として、シリコン基板に形成された不純物拡散層やゲート電極・配線の他に、薄膜トランジスタの半導体膜等であってもよい。また半導体基板として、シリコンの他に、ＳｉＧｅやＧｅ、あるいはＧａＡｓ等の化合物半導体であってもよい。
その他、被処理基板の構成等、適宜変更可能であることは言う迄もない。
【００７０】
【発明の効果】
以上の説明から明らかなように、本発明の半導体装置の製造方法によれば、下地となる導電層にダメージを与えることなく、自然酸化膜、接続孔エッチング時のエッチング反応生成物あるいは吸着水分等を除去することができる。また除去された気体状反応生成物が、被処理基板に再付着したり、被処理基板を再酸化することも防止される。このため後工程で形成する上層導電層中の不純物を低減し、その密着性を高めることができる。
したがって、微細な開口径で高アスペクト比の接続孔による層間接続構造を、低抵抗かつ信頼性の高いものとすることができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造方法の工程を説明する概略断面図である。
【図２】実施の形態例で用いたトライオード平行平板型プラズマ処理装置を示す概略断面図である。
【図３】他の実施の形態例で用いた誘導結合型プラズマ処理装置を示す概略断面図である。
【図４】実施例で用いたプラズマ処理装置の基板ステージを示す概略断面図である。
【符号の説明】
１…半導体基板、２…素子分離領域、３…ゲート電極、４…下層配線、５…不純物拡散層、６…層間絶縁膜、７…接続孔、８…自然酸化膜等、９…上層導電層、９ａ…配線層、９ｂ…バリア層
１０…被処理基板、１１…基板ステージ、１２…基板バイアス電源、１３…対向電極、１４…プラズマ生成電源、１５…格子電極、１６…プラズマ処理室、１１７…プラズマ、１８…誘導結合コイル、１９…ＩＣＰ電源、２０…静電吸着電極、２１…ヒータ、２２…冷媒配管、２３…熱伝導媒体導入孔、２４…シリコン系材料、２５…気体状反応生成物
【発明の属する技術分野】
本発明は半導体装置の製造方法に関し、さらに詳しくは、高集積度半導体装置の多層配線構造の層間接続 (Interconnection)において、上層導電層の形成 (Metalization) 工程に入る前の、前処理工程に特徴を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
ＵＬＳＩ(Ultra Large Scale Integrated Circuits) 等の半導体装置の高集積化が進展し、その設計デザインルールが微細化するとともに、多層配線構造が多用されつつある。多層配線構造においては、層間絶縁膜に形成された接続孔を介して、下層の導電層と上層導電層とが電気的に接続される。この接続孔も微細化の方向にあり、例えば最小デザインルールが０．１８μｍの半導体装置においては、接続孔の開口径は０．２４μｍ程度である。層間絶縁膜の厚さそのものは、配線間容量や耐圧の関係から１．０μｍ程度あるので、接続孔のアスペクト比は４以上に達する。
【０００３】
このような微細で高アスペクト比の接続孔により、低抵抗で信頼性の高い多層配線構造を実現するためには、接続孔の底部に露出した下層の導電層表面に不可避的に形成された、自然酸化膜や汚染物等（以下自然酸化膜等と略記する）を除去する前処理工程、すなわち清浄化工程が不可欠である。
【０００４】
シリコン等の半導体基板の不純物拡散層を下層の導電層とする接続孔、すなわちコンタクトホール底部に露出する不純物拡散層表面の自然酸化膜等は、酸化シリコンを主体とし、エッチング残渣や吸着水分を含むものである。この自然酸化膜等の除去には、従来より希フッ酸水溶液によるウェット洗浄が主として用いられてきた。しかしながら、接続孔側壁の層間絶縁膜も等方的にエッチングされてオーバーハング形状となる結果、コンタクトプラグや上層配線の埋め込み性が悪化する問題があった。
また、微細な開口径で高アスペクト比の接続孔においては、接続孔内部にまで洗浄液が充分にゆき渡らない結果、接続孔底部の自然酸化膜除去効果が低下する問題もあった。
【０００５】
ウェット洗浄に換わり、Ａｒ+ イオンによる逆スパッタリングを用いたドライ洗浄が提案され、Ａｌ系金属等の下層配線を下層の導電層とするビア(Via) コンタクトホールの前処理には実用化されている。Ａｒ+ イオンは電界等によりその方向性を制御できるので、微細で高アスペクト比の接続孔底部の自然酸化膜等の除去も容易である。しかしながら、ゲート電極から延在する下層配線表面の自然酸化膜除去においては、入射するＡｒ+ イオンによる電荷の蓄積により、ゲート絶縁膜破壊をおこす懸念が指摘されている。
また下層の導電層が半導体基板に形成された薄い不純物拡散層の場合には、高イオンエネルギのＡｒ+ イオンの入射によるダメージにより、ジャンクションリークを引き起こす可能性があった。
【０００６】
そこで、本出願人はコンタクトホール内へ上層導電層を形成する際の前処理方法として、低基板バイアスかつ高密度プラズマを用いたソフトエッチング方法を、特開平６−２６０４５５号公報に開示した。この方法によれば、低エネルギのＡｒ+ イオンを用いた低ダメージの清浄化が可能である。またこれにより懸念されるエッチングレートの低下は、プラズマ密度の向上により補うことができる。
【０００７】
【発明が解決しようとする課題】
しかしながら、半導体装置の高集積度化がさらに進み、例えばゲート絶縁膜の厚さが１０ｎｍ以下となり、不純物拡散層の厚さも同様に薄膜化しつつある現状においては、さらに低ダメージの清浄化方法が望まれる。また上層導電層としてＡｌ系金属のスパッタリング形成以外に、タングステン等の高融点金属や、低抵抗の銅等の金属をＣＶＤ法や電界めっき法で形成する場合には、より厳しいクリーン度が要求される。
またこうした清浄化処理を施しても、被処理基板表面に強固に吸着した水分等は必ずしも充分には除去しきれず、また清浄化工程中に再付着する場合もあり、コンタクト界面での電気抵抗の上昇や経時変化を発生する要因となっていた。また上層導電層を形成する際にアウトガスを発生し、上層導電層中に不純物として混入して上層導電層の固有抵抗値を上昇する場合もあった。
【０００８】
本発明は、上述した背景技術の問題点を解決することをその課題とする。
すなわち本発明は、サブクオータミクロンのデザインルールが適用される半導体装置においても、低抵抗で信頼性の高いコンタクトを形成することが可能で、しかも低ダメージな清浄化工程を用いた、半導体装置の製造方法を提供することをその課題とする。
【０００９】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、上述の課題を達成するために提案するものである。すなわち、本発明の請求項１の半導体装置の製造方法は、被処理基板上の導電層上に形成された層間絶縁膜に、この導電層に臨む接続孔を開口する工程、この接続孔底部に露出した導電層表面を清浄化する工程、少なくとも前記接続孔内に、上層導電層を形成する工程を具備する半導体装置の製造方法であって、この清浄化工程は、被処理基板を、内壁が単結晶シリコン、多結晶シリコン、又は非晶質シリコンで構成されたプラズマ処理装置内に搬入し、被処理基板を、減圧処理装置中で加熱するとともに、この被処理基板に希ガスイオンを照射し、導電層表面の自然酸化膜が除去されることより生成されるＯ ２ ，Ｈ ２ ，Ｏ，ＣＨ ｘ あるいはＣＯ ｘ から成る気体状反応生成物の少なくとも一部を、単結晶シリコン、多結晶シリコン、又は非晶質シリコンによりゲッタリングしつつスパッタエッチングする工程であることを特徴とする。
【００１０】
また本発明の請求項２の半導体装置の製造方法は、被処理基板上の導電層上に形成された層間絶縁膜に、この導電層に臨む接続孔を開口する工程、この接続孔底部に露出した導電層表面を清浄化する工程、少なくともこの接続孔内に、上層導電層を形成する工程を具備する半導体装置の製造方法であって、この清浄化工程は、被処理基板を、内壁が単結晶シリコン、多結晶シリコン、又は非晶質シリコンで構成されたプラズマ処理装置内に搬入し、被処理基板を、減圧処理装置中で加熱した後、この被処理基板に希ガスイオンを照射し、導電層表面の自然酸化膜が除去されることより生成されるＯ ２ ，Ｈ ２ ，Ｏ，ＣＨ ｘ あるいはＣＯ ｘ から成る気体状反応生成物の少なくとも一部を、単結晶シリコン、多結晶シリコン、又は非晶質シリコンによりゲッタリングしつつスパッタエッチングする工程であることを特徴とする。
【００１１】
さらに本発明の請求項３の半導体装置の製造方法は、被処理基板上の導電層上に形成された層間絶縁膜に、この導電層に臨む接続孔を開口する工程、この接続孔底部に露出した導電層表面を清浄化する工程、少なくともこの接続孔内に、上層導電層を形成する工程を具備する半導体装置の製造方法であって、この清浄化工程は、被処理基板を、内壁が単結晶シリコン、多結晶シリコン、又は非晶質シリコンで構成されたプラズマ処理装置内に搬入し、この被処理基板を、減圧処理装置中で加熱するとともに、この被処理基板に希ガスイオンおよび水素活性種を照射し、導電層表面の自然酸化膜が除去されることより生成されるＯ ２ ，Ｈ ２ ，Ｏ，ＣＨ ｘ あるいはＣＯ ｘ から成る気体状反応生成物の少なくとも一部を、単結晶シリコン、多結晶シリコン、又は非晶質シリコンによりゲッタリングしつつスパッタエッチングする工程であることを特徴とする。
【００１２】
本発明の請求項４の半導体装置の製造方法は、被処理基板上の導電層上に形成された層間絶縁膜に、この導電層に臨む接続孔を開口する工程、この接続孔底部に露出した導電層表面を清浄化する工程、少なくともこの接続孔内に、上層導電層を形成する工程を具備する半導体装置の製造方法であって、この清浄化工程は、被処理基板を、内壁が単結晶シリコン、多結晶シリコン、又は非晶質シリコンで構成されたプラズマ処理装置内に搬入し、この被処理基板を、減圧処理装置中で加熱した後、この被処理基板に希ガスイオンおよび水素活性種を照射し、導電層表面の自然酸化膜が除去されることより生成されるＯ ２ ，Ｈ ２ ，Ｏ，ＣＨ ｘ あるいはＣＯ ｘ から成る気体状反応生成物の少なくとも一部を、単結晶シリコン、多結晶シリコン、又は非晶質シリコンによりゲッタリングしつつスパッタエッチングする工程であることを特徴とする。
【００１３】
いずれの発明においても、加熱工程における被処理基板温度は、８０℃以上７００℃以下であることが望ましい。８０℃未満では吸着水分等の除去効果が低下し、７００℃を超えると不純物拡散層のプロファイルの劣化等の不都合が発生する。後述するように静電吸着チャックを用いる場合には、基板ステージ温度が２００℃を超えると保持能力が低下する場合もみられるので、この場合には８０℃以上２００℃以下に被処理基板温度を制御することがさらに望ましい。
被処理基板温度の制御は、被処理基板を載置する基板ステージに、ヒータや熱媒体循環等の基板加熱手段および基板冷却手段を具備させ、さらに静電吸着チャック機構等の基板密着保持手段を具備させることにより、高精度に制御することができる。さらに、基板ステージと被処理基板裏面との熱伝導を良好に保つために、基板ステージ側から被処理基板裏面に向け、少量のＨｅ等の熱伝導媒体を流出させることも好ましい。被処理基板温度を高精度に制御することにより、自然酸化膜のエッチングレートを高精度に制御することができ、オーバーエッチングによるダメージや、エッチング不足によるコンタクト不良等の回避が可能となる。
【００１４】
またいずれの発明においても、スパッタエッチング工程に用いる希ガスとしては、従来より用いられているＡｒ等でよいが、Ｘｅ，ＫｒあるいはＲｎを採用することにより、より一層低ダメージのドライ前処理を施すことができる。
【００１５】
またいずれの発明においても、スパッタエッチング工程においては、プラズマ密度が１×１０10ｃｍ-3以上１×１０14ｃｍ-3未満の高密度プラズマ発生源を有するプラズマ処理装置を用いるとともに、被処理基板に基板バイアスを印加し、この基板バイアス電位を、１０Ｖ以上２５０Ｖ以下程度に設定して施すことが望ましい。
基板バイアス電位が１０Ｖ未満では自然酸化膜等の除去効果が不足あるいは除去に長時間を要し、２５０Ｖを超えると被処理基板に与えるダメージが増大する。
【００１６】
本発明で特に好適に採用されるプラズマ処理装置としては、ＩＣＰ (Inductively Coupled Plasma) 処理装置、ＴＣＰ (Transformer Coupled Plasma) 処理装置、ヘリコン波プラズマ処理装置あるいはＥＣＲ (Electron Cyclotron Resonance) プラズマ処理装置等が例示される。これらの装置は、１×１０11ｃｍ-3以上の高密度プラズマ発生源を有する。
また１×１０10ｃｍ-3台のプラズマ密度が得られる装置としては、マグネトロン放電を利用した平行平板型プラズマ処理装置があげられる。
【００１７】
プラズマ密度が１×１０10ｃｍ-3未満であると、従来の平行平板型プラズマ処理装置の場合と同様に、エッチングレートの面でスループットが低下する。
またプラズマ密度は高い方が望ましいが、１×１０14ｃｍ-3のプラズマ密度は、現状の高真空プラズマ処理装置においては、ほぼ限界値である。
ここで例示された高密度プラズマ発生源を有し、さらに基板バイアスを独立に設定できる基板バイアス電源を有するプラズマ処理装置が望ましい。
かかる高密度プラズマかつ低イオンエネルギにより希ガスイオンを照射することにより、スループットを確保したまま低ダメージの清浄化を施すことが可能となる。
【００１８】
本発明での自然酸化膜等の除去工程においては、被処理基板に対して紫外光の照射を併用してもよい。紫外光源としては、エキシマレーザ光であることが望ましい。しかしながら、低圧水銀ランプあるいは高圧水銀ランプ等のランプ光源であってもよい。また、Ｎｄ：ＹＡＧレーザ等の長波長レーザを非線型光学素子で高調波とした紫外光等であってもよい。
【００１９】
自然酸化膜等の除去工程後は、被処理基板を大気に曝すことなく、直ちに上層導電層を形成することが望ましい。このためには、同じプラズマ処理装置内でプラズマＣＶＤ等で上層導電層を形成してもよいし、被処理基板をスパッタリング装置等に真空搬送してスパッタリングにより上層導電層を形成してもよい。
【００２０】
本発明の請求項１または請求項２の半導体装置の製造方法によれば、被処理基板を減圧雰囲気中で加熱することにより吸着水分が充分除去される。これに加えあるいはこの後に、高密度かつ低照射エネルギの希ガスイオン照射により、接続孔底部の自然酸化膜等は、被処理基板にダメージを与えることなく実用上充分なエッチングレートで除去される。
除去された自然酸化膜等は、Ｏ2 ，Ｈ2 Ｏ，ＣＨx あるいはＣＯx 等の気体状反応生成物となってプラズマ処理装置内に放出される。これら反応生成物の大部分は真空ポンプによりプラズマ処理装置外へ排気されるが、一部はプラズマ処理装置内に残留し、被処理基板に再吸着したり被処理基板を再酸化する。このような場合においても、プラズマ処理装置の内壁を構成するシリコン系材料により反応生成物がゲッタリングすなわち捕獲され、被処理基板への再吸着や再酸化が防止される。
【００２１】
シリコン系材料としては、単結晶、多結晶あるいは非晶質の各シリコンが例示される。これらシリコン系材料は、プラズマ処理装置の内壁や基板ステージ周辺に、シリコン板やシリコンブロックを固定しておく方法や、シラン系ガスのプラズマ放電により、プラズマ処理装置内壁に付着させてもよい。
これらシリコン系材料にゲッタリングされた反応生成物は、被処理基板のバッチ数を重ねると蓄積するので、定期的あるいは必要に応じてプラズマ処理室内壁をプラズマクリーニングすることが望ましい。クリーニング用のガスとしては、ＮＦ3 、ＳＦ6 、Ｆ2 、ＣｌＦ3 等のインターハロゲンあるいはＨＦ等、非堆積性のハロゲン系ガスが採用される。シリコン系材料としてシリコン板を採用する場合には、シリコン板をそっくり交換してもよい。
【００２２】
希ガスとして、Ａｒより質量の大きいＸｅ、ＫｒあるいはＲｎを用い、より低イオンエネルギのイオン照射を施すことにより、スループットを低下することなくダメージを一層低減できる。この理由は必ずしも明らかではないが、一つは質量が大きいために同じ基板バイアス条件であっても被処理基板への入射速度が小さく、したがって、入射イオンの運動エネルギが小さいことがあげられる。
【００２３】
他の理由として、プラズマ発光のＶＵＶ（真空紫外）領域におけるスペクトル分布の差が考えられる。ＶＵＶ領域の短波長プラズマ光はフォトンエネルギが大きく、被照射体にダメージを与える確率が高い。したがって、個々の希ガスのＶＵＶ領域の発光スペクトルが、なるべく長波長側にシフトしている方が被照射体に与えるダメージは少ない。
【００２４】
希ガスのプラズマ発光のＶＵＶ領域（２００ｎｍ以下）における主スペクトルラインの波長を、中性励起種および１価イオンによるものとに別け、強度順に〔表１〕に示す。〔表１〕は、D.R.Lide "CRC Habdbook of Chemistry and Physics" 75th. Edition (CRC Press, Boston, 1994-1995) のデータによった。
〔表１〕から明らかなように、ガスの中性励起種および１価イオンの最強発光波長は、ＸｅおよびＫｒがいずれもＡｒより長波長であり、被照射体に与えるダメージは少ないことがを理由づけている。
【００２５】
【表１】
つぎに本発明の請求項３または請求項４の半導体装置の製造方法によれば、被処理基板を減圧雰囲気中で加熱することにより吸着水分が充分除去される。これに加え、あるいはこの後に、高密度かつ低照射エネルギの希ガスイオンおよび水素活性種を照射することにより、接続孔底部の自然酸化膜は化学的還元反応をも利用することにより、被処理基板にダメージを与えることなく充分なエッチングレートでほぼ完全に除去される。生成する気体状反応生成物のゲッタリング作用については、請求項１あるいは請求項２の半導体装置の製造方法と同様である。
【００２７】
このため、自然酸化膜の除去効果が充分であることに加え、再付着あるいは再酸化の虞がなく、上層導電層の形成工程においては被処理基板からのアウトガスが抑制され、水分等の不純物ガス発生による悪影響を受けることがない。したがって、純度が高く、経時変化の少ない上層導電層材料による低抵抗な層間接続構造を実現することができる。
【００２８】
【発明の実施の形態】
以下、本発明の具体的実施の形態につき、図面を参照しながら説明する。
【００２９】
まず、本発明の半導体装置の製造方法で使用したプラズマ処理装置の構成例を、図２〜図４を参照して説明する。
【００３０】
図２はトライオード平行平板型プラズマ処理装置の概略断面図である。すなわち、プラズマ処理室１６内には、被処理基板１０を載置するとともに、一方の電極ともなる基板ステージ１１と、対向電極１３、およびこれら容量電極の中間位置に格子電極１５が配置されている。基板ステージ１１には、基板バイアス電位を与える基板バイアス電源１２が、対向電極１３にはプラズマ生成電源１４がそれぞれ接続される一方、格子電極１５は接地電位とされている。またプラズマ処理室１６の内壁は、シリコン系材料２４により構成されている。シリコン系材料２４は、シランやジシラン等高次シランガスの放電解離により、プラズマ処理室１６の内壁に付着させたものである。この方法によれば、ゲッタリングにより汚染されたシリコン系材料２４は、フッ素系ガスによるプラズマ処理により、除去することができるので、汚染源となる虞はない。シリコン系材料２４はシリコン微粒子のプラズマ溶射や、単結晶シリコン基板をタイル状に貼り付けて構成してもよい。なお図２ではガス導入手段、ガス排気手段、被処理基板１０の搬入搬出手段等の装置細部は図示を省略する。また、後工程で被処理基板１０を真空搬送し、連続的に上層導電層を成膜するスパッタリング装置等の成膜装置も図示していない。
【００３１】
図２のプラズマ処理装置によれば、対向電極１３と格子電極１５間に１０9 ｃｍ-3台の、プラズマ１７が生成されるとともに、プラズマ生成電源１４の入力レベルとは独立してイオンの入射エネルギを制御することができる。すなわち、プラズマ１７中のＸｅ+ やＫｒ+ 等の陽イオンは、格子電極１５を通過し、基板バイアス電源１２が形成する弱い基板バイアス電位により、被処理基板１０に向けて入射し、その表面を清浄化する。生成した気体状反応生成物は、ガス排気手段により大部分が排気されるが、一部残留するものは、シリコン系材料２４によりゲッタリングされ、被処理基板への再付着や再酸化を防止する。
なお、対向電極１３の裏側や、プラズマ処理室１６の周囲に磁石を配置し、プラズマ１７中の電子のマグネトロン運動を用いたマグネトロン平行平板型プラズマ処理装置として構成すれば、１０10ｃｍ-3台のプラズマ密度を得ることができる。
【００３２】
図３は誘導結合型プラズマ（ＩＣＰ）処理装置の概略断面図である。
すなわち、プラズマ処理室１６内には、被処理基板１０を載置した基板ステージ１１が配設されている。この基板ステージ１１には、基板バイアス電位を与える基板バイアス電源１２が接続されている。プラズマ処理室１６の周囲には、誘導結合コイル１８が多重に巻回されており、ここにはＩＣＰ電源１９が接続されている。またプラズマ処理室１６の内壁は、シリコン系材料２４により構成されている。シリコン系材料２４の形成方法や機能は図２のプラズマ処理装置と同じである。なお図３でもガス導入手段、ガス排気手段、被処理基板１０の搬入搬出手段等の装置細部は図示を省略する。また、後工程で被処理基板１０を真空搬送し、連続的に上層導電層を成膜するスパッタリング装置等の成膜装置も図示していない。
【００３３】
図３のプラズマ処理装置によれば、誘導結合コイル１８が形成する交番電界により、１０11ｃｍ-3台以上の高密度のプラズマ１７を生成することができる。プラズマ１７中の大量のＡｒ+ 等の陽イオンは、基板バイアス電源１２が形成する弱い基板バイアス電位により、被処理基板１０に向けて入射する。
【００３４】
図２および図３のプラズマ処理装置の基板ステージ１１の概略断面図を図４に示す。
被処理基板１０を載置する基板ステージ１１内には、ヒータ２１およびエタノール等の冷媒を循環させる冷媒配管２２が配設されており、不図示の温度センサおよび温度制御手段により、被処理基板１０の温度を所望の温度に制御することができる。被処理基板１０直下の基板ステージ１１表面は、放射形状等の微細な溝が形成された石英等のセラミックスにより構成され、その下部には静電吸着電極２０が埋め込まれている。また基板ステージ１１の中心部を貫通して、Ｈｅガス等の熱伝導ガスを導入する熱伝導媒体導入孔２３が形成されている。さらに、被処理基板１０と接触する部分以外の基板ステージ１１表面には、シリコン系材料２４が形成されている。シリコン系材料２４の形成方法や機能は前述したものと同様である。ただしシラン系ガスのプラズマ処理により形成する場合は、基板ステージ１１にダミーの被処理基板をセッティングしておくことが望ましい。
【００３５】
図４の基板ステージ１１の構成により、被処理基板１０は基板ステージ１１表面に密着し、また熱伝導ガスによる熱伝導効果も加わって、被処理基板１０の温度を高精度に制御することができる。また気体状反応生成物を発生源近傍で効率的にゲッタリングすることができる。
【００３６】
図２および図３に例示したプラズマ処理装置によれば、被処理基板温度を８０℃〜７００℃の範囲内の所望の温度に制御するとともに、基板バイアス電位を１０Ｖ〜２５０Ｖの範囲の比較的低電位に保ちつつ、被処理基板に対して希ガスイオンあるいは水素活性種を照射することができる。したがって、低ダメージ条件での自然酸化膜の除去は勿論のこと、吸着水分も充分に除去され、再汚染や再酸化の虞もなく、後工程での上層導電層において、低抵抗かつ高信頼性のコンタクトを形成することができる。
【００３７】
【実施例】
以下、本発明をさらに詳しく具体的な実施例により説明する。しかしながら、本発明は以下の実施例により何ら限定を受けるものではない。
【００３８】
〔実施例１〕
本実施例は、図２に示したトライオード型平行平板型プラズマ処理装置により、接続孔底部に露出した導電層表面の自然酸化膜をＡｒ+ イオン照射により除去した例であり、この工程を図１を参照して説明する。
【００３９】
本実施例で採用した被処理基板は、図１（ａ）に示すように、シリコン等の半導体基板１表面に形成された素子分離領域２、この素子分離領域２に囲まれた領域内に形成されたゲート電極３および不純物拡散層５、さらにこの不純物拡散層５に臨み、層間絶縁膜６に開口された接続孔７等を有するものである。また素子分離領域２上には下層配線４が形成され、この下層配線４に臨み、接続孔 (via)７が開口されている。
不純物拡散層５はＭＩＳトランジスタのソース・ドレイン領域であり、導電層を構成するものである。ゲート電極３から延在する下層配線４は、ゲート電極３と同種の導電材料、すなわち多結晶シリコンや高融点金属ポリサイドにより構成されており、これも導電層を構成する。
これら導電層、すなわち接続孔７底部に露出した不純物拡散層５や下層配線４の表面には、自然酸化膜等８が形成されている。図１（ａ）では、自然酸化膜等８は説明のため、実際より厚く表示されている。
【００４０】
図１（ａ）に示す被処理基板を、図２に示したトライオード平行平板型プラズマ処理装置の基板ステージ１１上にセッティングし、自然酸化膜等８の除去工程を施した。
〔自然酸化膜等の除去条件〕
Ａｒ ３０ ｓｃｃｍ
圧力 １．０ Ｐａ
基板ステージ温度 １００ ℃
プラズマ生成電力 ６００ Ｗ（２ＭＨｚ）
基板バイアス電圧 ２００ Ｖ（１３．５６ＭＨｚ）
時間 ６０ ｓｅｃ
【００４１】
この自然酸化膜等除去工程では、図１（ｂ）に示すように実線の矢印で示すＡｒ+ イオンの照射により、接続孔７底部の自然酸化膜等８は気体状反応生成物（破線矢印２５で示す）となって効果的にスパッタリング除去される。本実施例でのＡｒ+ イオンの照射エネルギは比較的低エネルギであり、自然酸化膜８のスパッタリング除去速度も実用範囲内ではあるが比較的小さい。
【００４２】
またこの自然酸化膜除去工程では、被処理基板を加熱しているので、吸着水分も同時に脱離する。したがって、後工程で上層導電層を成膜する前のキュアリング工程は必要でない。被処理基板温度が１００℃に精密に制御されていることから、本自然酸化膜除去工程では被処理基板全面にわたり、あるいは異なる被処理基板間においても、均一な自然酸化膜除去および吸着水分除去が可能である。
清浄化により生成した気体状反応生成物２５は、その大部分がプラズマ処理室から排気されるが、残留した一部気体状反応生成物２５も、シリコン系材料でゲッタリングされ、被処理基板に再付着あるいは被処理基板を再酸化させることはない。
【００４３】
この後、被処理基板をゲートバルブを介してスパッタリング装置内に真空搬送し、直ちに上層導電層９を形成する。本実施例では、上層導電層９として、１２０ｎｍの厚さのバリア層９ｂと６００ｎｍの厚さのＡｌ−０．５％Ｃｕからなる配線層９ａをスパッタリング成膜した。このうち、バリア層９ｂはＴｉ／ＴｉＮ／Ｔｉの３層構造とし、それぞれの厚さを３０／６０／３０ｎｍとして形成した。上層導電層９を形成した状態を図１（ｃ）に示す。このスパッタリング工程においては、被処理基板からのアウトガスが無いので、上層導電層９、特にバリア層９ｂの純度が向上するとともに、密着性にも優れた上層導電層９が形成される。
【００４４】
この後、図示は省略するがレジストマスク形成と異方性エッチングにより、上層導電層９を所望の配線形状にパターニングする。また上層導電層９をコンタクトプラグとする場合には、全面エッチバック法、あるいは化学的機械研磨法により層間絶縁膜６上の上層導電層９を除去すればよい。
【００４５】
以上、本実施例によればトライオード平行平板型プラズマ処理装置を用い、被処理基板加熱を併用しつつ比較的低エネルギのＡｒ+ イオンを照射することにより、コンタクト部での接触抵抗が低減されるとともに、上層導電層自体の配線抵抗も低減することができる。また上層導電層の密着性が向上する等、信頼性の高い多層配線構造を得ることができる。
【００４６】
なお、図１（ｂ）に示す工程において、被処理基板加熱とＡｒ+ イオン照射とを同時に施したが、まず被処理基板加熱を施し、吸着水分を脱離させてからＡｒ+ イオン照射をおこなっても、同様の効果を収めることができる。
【００４７】
〔実施例２〕
本実施例は、希ガスとしてＡｒに換えてＫｒを採用した以外は前実施例１に準じたものである。したがって、自然酸化膜除去工程のみを説明し、重複する工程の説明を省略する。
【００４８】
図１（ａ）に示す被処理基板を、図２に示したトライオード平行平板型プラズマ処理装置の基板ステージ１１上にセッティングし、自然酸化膜８の除去工程を施した。
〔自然酸化膜等の除去条件〕
Ｋｒ ３０ ｓｃｃｍ
圧力 １．０ Ｐａ
基板ステージ温度 １００ ℃
プラズマ生成電力 ６００ Ｗ（２ＭＨｚ）
基板バイアス電圧 １５０ Ｖ（１３．５６ＭＨｚ）
時間 ６０ ｓｅｃ
【００４９】
この自然酸化膜等の除去工程では、図１（ｂ）に示すように実線矢印で示すＫｒ+ イオンの照射により、接続孔７底部の自然酸化膜等８は効果的にスパッタリング除去される。またＫｒ+ イオンの照射により生成する気体状反応生成物２５の一部はシリコン系材料にゲッタリングされ、被処理基板に再付着あるいは被処理基板を再酸化するとがない。本実施例でのＫｒ+ イオンの照射エネルギは実施例１よりさらに低エネルギであるが、自然酸化膜８のスパッタリング除去速度はほぼ同等であった。
【００５０】
本実施例によればトライオード平行平板型プラズマ処理装置を用い、被処理基板加熱を併用しつつ低エネルギのＫｒ+ イオンを照射することにより、コンタクト部でのダメージおよび接触抵抗が低減されるとともに、上層導電層自体の配線抵抗も低減することができる。また上層導電層の密着性が向上する等、信頼性の高い多層配線構造を得ることができる。
【００５１】
なお、図１（ｂ）に示す工程において、被処理基板加熱とＫｒ+ イオン照射とを同時に施したが、まず減圧雰囲気中での被処理基板加熱を施し、吸着水分を脱離させてからＫｒ+ イオン照射をおこなっても、同様の効果をおさめることができる。
またＫｒに換えてＸｅやＲｎを採用しても、ほぼ同様の効果が得られた。
【００５２】
〔実施例３〕
本実施例は、図３に示したＩＣＰ処理装置を採用し、接続孔底部に露出した導電層表面の自然酸化膜を、Ｘｅイオンおよび水素活性種の照射により除去した例であり、この工程を同じ図１を参照して説明する。
【００５３】
本実施例で採用した被処理基板は、前実施例１で図１（ａ）を参照して説明したものと同様であるので重複する説明は省略する。
図１（ａ）に示す被処理基板を、図３に示したＩＣＰ処理装置の基板ステージ１１上にセッティングし、まず減圧雰囲気（真空）中での加熱工程を施した。
〔減圧雰囲気中での加熱工程〕
Ｘｅ １００ ｓｃｃｍ
圧力 ３ Ｐａ
基板ステージ温度 １００ ℃
時間 １２０ ｓｅｃ
この加熱工程では被処理基板の吸着水分が脱離する。なおこの加熱工程ではＸｅ以外の希ガスを用いてもよく、あるいはガスを導入せず単に真空引きするのみでもよい。
【００５４】
つぎに水素活性種生成ガスとしてＨＦを採用し、自然酸化膜等８の除去工程を施した。
〔自然酸化膜等の除去条件〕
ＨＦ ５ ｓｃｃｍ
Ｘｅ ２５ ｓｃｃｍ
圧力 ０．７ Ｐａ
基板ステージ温度 １００ ℃
ＩＣＰ電源電力 １０００ Ｗ（４５０ｋＨｚ）
基板バイアス電圧 １２０ Ｖ（１３．５６ＭＨｚ）
時間 ６０ ｓｅｃ
【００５５】
この自然酸化膜除去工程では、図１（ｂ）に示すように、実線矢印で示すＸｅ+ イオンおよびＨ+ イオン、Ｈ* ラジカル等の水素活性種の照射により、接続孔７底部の自然酸化膜等８は、化学的還元反応および物理的スパッタリング効果により、極めて効果的に除去される。本実施例でのＸｅ+ イオンの照射エネルギは比較的低エネルギであり、被処理基板に与えるダメージは少ない。
またＸｅ+ イオンおよび水素活性種の照射により生成した気体状反応生成物２５は、その大部分がプラズマ処理室から排気されるが、残留した一部気体状反応生成物２５も、シリコン系材料でゲッタリングされ、被処理基板に再付着あるいは被処理基板を再酸化させることはない。
【００５６】
またこの自然酸化膜除去工程では、予め被処理基板を加熱しているので、吸着水分はすでに脱離している。したがって、後工程で上層導電層を成膜する前のキュアリング工程は必要でない。被処理基板温度が１００℃に精密に制御されていることから、本加熱工程および自然酸化膜除去工程では被処理基板全面にわたり、あるいは異なる被処理基板間においても、均一な自然酸化膜除去および吸着水分除去が可能である。
清浄な不純物拡散層５表面、すなわちシリコン表面が露出すると、最表面のシリコン原子のダングリングボンドはＦ原子によりターミネイトされ、化学的に活性な状態となる。
【００５７】
この後、被処理基板をゲートバルブを介してスパッタリング装置内に真空搬送し、直ちに上層導電層９を形成する。本実施例では、上層導電層９として１２０ｎｍの厚さのバリア層９ｂと、６００ｎｍの厚さのＷからなる配線層９ａをスパッタリング成膜した。このうち、バリア層９ｂはＴｉ／ＴｉＮ／Ｔｉの３層構造とし、それぞれの厚さを３０／６０／３０ｎｍとして形成した。上層導電層９を形成した状態を図１（ｃ）に示す。このスパッタリング工程においては、被処理基板からのアウトガスが無いので、上層導電層９、特にバリア層９ｂの純度が向上するとともに、密着性にも優れた上層導電層９が形成される。
【００５８】
この後、図示は省略するがレジストマスク形成と異方性エッチングにより上層導電層９を所望の配線形状にパターニングする。また上層導電層９をコンタクトプラグとする場合には、全面エッチバック法、あるいは化学的機械研磨法により層間絶縁膜６上の上層導電層９を除去すればよい。
【００５９】
以上、本実施例によればＩＣＰ処理装置を用い、減圧雰囲気中での被処理基板加熱を施した後、低エネルギのＸｅ+ イオンおよび水素活性種を照射することにより、物理的スパッタリングに加えて還元反応も併用できるので、コンタクト部の清浄度は一層高まり、その接触抵抗が低減されるとともに、上層導電層自体の配線抵抗も低減することができる。また上層導電層の密着性が向上する等、信頼性の高い多層配線構造を得ることができる。
【００６０】
なお、本実施例においては、減圧雰囲気中での被処理基板加熱後、Ｘｅ+ イオンと水素活性種とを照射したが、これらを同時におこなっても、同様の効果をおさめることができる。
【００６１】
〔実施例４〕
本実施例は、減圧雰囲気中での加熱工程、および自然酸化膜の状態工程においてＨ2 に添加したＸｅをＫｒに変更した以外は、前実施例３に準じたものである。したがって、これらの工程のみを説明し、重複する説明はここでも省略する。
【００６２】
図１（ａ）に示す被処理基板を、図３に示したＩＣＰ処理装置の基板ステージ１１上にセッティングし、まず減圧雰囲気（真空）中での加熱工程を施した。
〔減圧雰囲気中での加熱工程〕
Ｋｒ １００ ｓｃｃｍ
圧力 ３ Ｐａ
基板ステージ温度 １００ ℃
時間 １２０ ｓｅｃ
この加熱工程では被処理基板の吸着水分が脱離する。なおこの加熱工程ではＫｒ以外の希ガスを用いてもよく、あるいはガスを導入せず単に真空引きするのみでもよい。
【００６３】
つぎに水素活性種生成ガスとしてＨ2 を採用し、これにＫｒを添加して、自然酸化膜８の除去工程を施した。
〔自然酸化膜除去条件〕
Ｈ2 ５ ｓｃｃｍ
Ｋｒ ２５ ｓｃｃｍ
圧力 ０．７ Ｐａ
基板ステージ温度 １００ ℃
ＩＣＰ電源電力 １０００ Ｗ（４５０ｋＨｚ）
基板バイアス電圧 ８０ Ｖ（１３．５６ＭＨｚ）
時間 ６０ ｓｅｃ
【００６４】
この自然酸化膜除去工程では、図１（ｂ）に示すように、実線矢印で示すＫｒ+ イオン、およびＨ+ イオンあるいはＨ* ラジカル等の水素活性種の照射により、接続孔７底部の自然酸化膜等８は、化学的還元反応および物理的スパッタリング効果により、気体状反応生成物２５となって極めて効果的に除去される。この気体状反応生成物２５は、その大部分がプラズマ処理室から排気されるが、残留した一部気体状反応生成物２５も、シリコン系材料でゲッタリングされ、被処理基板に再付着あるいは被処理基板を再酸化させることはない。
本実施例でのＫｒ+ イオンの照射エネルギは極めて低エネルギであり、被処理基板に与えるダメージは少ない。
【００６５】
本実施例によればＩＣＰ処理装置を用い、減圧雰囲気中での被処理基板加熱を施した後、低エネルギのＫｒ+ イオンおよび水素活性種を照射することにより、コンタクト部は低ダメージでありながらその清浄度は一層高まり、接触抵抗が低減されるとともに、上層導電層自体の配線抵抗も低減することができる。また上層導電層の密着性が向上する等、信頼性の高い多層配線構造を得ることができる。
【００６６】
なお、本実施例においては、減圧雰囲気中での被処理基板加熱後、Ｋｒ+ イオンと水素活性種とを照射したが、これらを同時におこなっても、同様の効果をおさめることができる。
【００６７】
以上、本発明を４例の実施例により詳細に説明したが、本発明はこれら実施例に何ら限定されるものではない。
【００６８】
例えば、プラズマ処理装置としてトライオード平行平板型装置やＩＣＰ装置の他に、ＥＣＲプラズマ処理装置やヘリコン波プラズマ処理装置等を採用することができる。低イオンエネルギでのソフトエッチングが可能という観点からは、イオン密度が１×１０11ｃｍ-3以上の高密度プラズマ処理装置が好ましく使用される。
【００６９】
また被処理基板上の導電層として、シリコン基板に形成された不純物拡散層やゲート電極・配線の他に、薄膜トランジスタの半導体膜等であってもよい。また半導体基板として、シリコンの他に、ＳｉＧｅやＧｅ、あるいはＧａＡｓ等の化合物半導体であってもよい。
その他、被処理基板の構成等、適宜変更可能であることは言う迄もない。
【００７０】
【発明の効果】
以上の説明から明らかなように、本発明の半導体装置の製造方法によれば、下地となる導電層にダメージを与えることなく、自然酸化膜、接続孔エッチング時のエッチング反応生成物あるいは吸着水分等を除去することができる。また除去された気体状反応生成物が、被処理基板に再付着したり、被処理基板を再酸化することも防止される。このため後工程で形成する上層導電層中の不純物を低減し、その密着性を高めることができる。
したがって、微細な開口径で高アスペクト比の接続孔による層間接続構造を、低抵抗かつ信頼性の高いものとすることができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造方法の工程を説明する概略断面図である。
【図２】実施の形態例で用いたトライオード平行平板型プラズマ処理装置を示す概略断面図である。
【図３】他の実施の形態例で用いた誘導結合型プラズマ処理装置を示す概略断面図である。
【図４】実施例で用いたプラズマ処理装置の基板ステージを示す概略断面図である。
【符号の説明】
１…半導体基板、２…素子分離領域、３…ゲート電極、４…下層配線、５…不純物拡散層、６…層間絶縁膜、７…接続孔、８…自然酸化膜等、９…上層導電層、９ａ…配線層、９ｂ…バリア層
１０…被処理基板、１１…基板ステージ、１２…基板バイアス電源、１３…対向電極、１４…プラズマ生成電源、１５…格子電極、１６…プラズマ処理室、１１７…プラズマ、１８…誘導結合コイル、１９…ＩＣＰ電源、２０…静電吸着電極、２１…ヒータ、２２…冷媒配管、２３…熱伝導媒体導入孔、２４…シリコン系材料、２５…気体状反応生成物
Claims (7)
- 被処理基板上の導電層上に形成された層間絶縁膜に、前記導電層に臨む接続孔を開口する工程、
前記接続孔底部に露出した前記導電層表面を清浄化する工程、
少なくとも前記接続孔内に、上層導電層を形成する工程を具備する半導体装置の製造方法であって、
前記清浄化工程は、前記被処理基板を、内壁が単結晶シリコン、多結晶シリコン、又は非晶質シリコンで構成されたプラズマ処理装置内に搬入し、前記被処理基板を、減圧処理装置中で加熱するとともに、該被処理基板に希ガスイオンを照射し、前記希ガスイオンの照射により前記導電層表面の自然酸化膜が除去されることにより生成されたＯ ２ ，Ｈ ２ ，Ｏ，ＣＨ ｘ あるいはＣＯ ｘ から成る気体状反応生成物の少なくとも一部を、前記単結晶シリコン、多結晶シリコン、又は非晶質シリコンによりゲッタリングしつつスパッタエッチングする工程である
ことを特徴とする半導体装置の製造方法。 - 被処理基板上の導電層上に形成された層間絶縁膜に、前記導電層に臨む接続孔を開口する工程、
前記接続孔底部に露出した前記導電層表面を清浄化する工程、
少なくとも前記接続孔内に、上層導電層を形成する工程を具備する半導体装置の製造方法であって、
前記清浄化工程は、前記被処理基板を、内壁が単結晶シリコン、多結晶シリコン、又は非晶質シリコンで構成されたプラズマ処理装置内に搬入し、前記被処理基板を、減圧処理装置中で加熱した後、該被処理基板に希ガスイオンを照射し、前記希ガスイオンの照射により前記導電層表面の自然酸化膜が除去されることにより生成されたＯ ２ ，Ｈ ２ ，Ｏ，ＣＨ ｘ あるいはＣＯ ｘ から成る気体状反応生成物の少なくとも一部を、前記単結晶シリコン、多結晶シリコン、又は非晶質シリコンによりゲッタリングしつつスパッタエッチングする工程であることを特徴とする半導体装置の製造方法。 - 被処理基板上の導電層上に形成された層間絶縁膜に、前記導電層に臨む接続孔を開口する工程、
前記接続孔底部に露出した前記導電層表面を清浄化する工程、
少なくとも前記接続孔内に、上層導電層を形成する工程を具備する半導体装置の製造方法であって、
前記清浄化工程は、前記被処理基板を、内壁が単結晶シリコン、多結晶シリコン、又は非晶質シリコンで構成されたプラズマ処理装置内に搬入し、前記被処理基板を、減圧処理装置中で加熱するとともに、該被処理基板に希ガスイオンおよび水素活性種を照射し、前記希ガスイオンおよび水素活性種の照射により前記導電層表面の自然酸化膜が除去されることにより生成されたＯ ２ ，Ｈ ２ ，Ｏ，ＣＨ ｘ あるいはＣＯ ｘ から成る気体状反応生成物の少なくとも一部を、前記単結晶シリコン、多結晶シリコン、又は非晶質シリコンによりゲッタリングしつつスパッタエッチングする工程であることを特徴とする半導体装置の製造方法。 - 被処理基板上の導電層上に形成された層間絶縁膜に、前記導電層に臨む接続孔を開口する工程、
前記接続孔底部に露出した前記導電層表面を清浄化する工程、
少なくとも前記接続孔内に、上層導電層を形成する工程を具備する半導体装置の製造方法であって、
前記清浄化工程は、前記被処理基板を、内壁が単結晶シリコン、多結晶シリコン、又は非晶質シリコンで構成されたプラズマ処理装置内に搬入し、前記被処理基板を、減圧処理装置中で加熱した後、該被処理基板に希ガスイオンおよび水素活性種を照射し、前記希ガスイオンおよび水素活性種を照射により前記導電層表面の自然酸化膜が除去されることより生成されるＯ ２ ，Ｈ ２ ，Ｏ，ＣＨ ｘ あるいはＣＯ ｘ から成る気体状反応生成物の少なくとも一部を、前記単結晶シリコン、多結晶シリコン、又は非晶質シリコンによりゲッタリングしつつスパッタエッチングする工程であることを特徴とする半導体装置の製造方法。 - 前記した加熱工程における被処理基板温度は、８０℃以上７００℃以下であることを特徴とする請求項１ないし４いずれか１項記載の半導体装置の製造方法。
- 前記希ガスは、Ｘｅ，ＫｒおよびＲｎのうちの少なくともいずれか一種であることを特徴とする請求項１ないし４いずれか１項記載の半導体装置の製造方法。
- 前記希ガスイオンの照射工程は、プラズマ密度が１×１０10ｃｍ-3以上１×１０14ｃｍ-3未満の高密度プラズマ発生源を用いるとともに、前記被処理基板に基板バイアスを印加し、この基板バイアス電位を、１０Ｖ以上２５０Ｖ以下程度に設定して施すことを特徴とする請求項１ないし４いずれか１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25136598A JP4228424B2 (ja) | 1998-09-04 | 1998-09-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25136598A JP4228424B2 (ja) | 1998-09-04 | 1998-09-04 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000082681A JP2000082681A (ja) | 2000-03-21 |
| JP4228424B2 true JP4228424B2 (ja) | 2009-02-25 |
Family
ID=17221751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25136598A Expired - Fee Related JP4228424B2 (ja) | 1998-09-04 | 1998-09-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4228424B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2001259119A1 (en) | 2000-04-25 | 2001-11-07 | Tokyo Electron Limited | Method and apparatus for plasma cleaning of workpieces |
| US6992011B2 (en) * | 2003-01-15 | 2006-01-31 | Tokyo Electron Limited | Method and apparatus for removing material from chamber and wafer surfaces by high temperature hydrogen-containing plasma |
| JP2008501232A (ja) * | 2004-05-28 | 2008-01-17 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | マスク基板のクリーニング |
| JP5358165B2 (ja) * | 2008-11-26 | 2013-12-04 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置の製造方法 |
| US8227344B2 (en) * | 2010-02-26 | 2012-07-24 | Tokyo Electron Limited | Hybrid in-situ dry cleaning of oxidized surface layers |
| CN111261574A (zh) * | 2018-12-03 | 2020-06-09 | 长鑫存储技术有限公司 | 一种半导体结构及其制作方法 |
-
1998
- 1998-09-04 JP JP25136598A patent/JP4228424B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000082681A (ja) | 2000-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3259380B2 (ja) | 半導体装置の製造方法 | |
| JP4690308B2 (ja) | 高温水素含有プラズマによるチャンバ及びウェーハ表面から物質を除去する方法及び装置 | |
| US6872322B1 (en) | Multiple stage process for cleaning process chambers | |
| TWI521591B (zh) | A cleaning method of the substrate and a cleaning device for the substrate | |
| JP2000236021A (ja) | 半導体装置のコンタクトホール埋め込み方法 | |
| US6325861B1 (en) | Method for etching and cleaning a substrate | |
| WO2006057236A1 (ja) | 基板処理方法および半導体装置の製造方法 | |
| JP5520744B2 (ja) | 半導体基板の再生方法 | |
| JP5865786B2 (ja) | 半導体基板の再生方法、及びｓｏｉ基板の作製方法 | |
| IL176591A (en) | Method of imitation of a conductive material exposed to a passive feature | |
| JP4395896B2 (ja) | 半導体装置の製造方法 | |
| JP4228424B2 (ja) | 半導体装置の製造方法 | |
| JPH10189550A (ja) | 半導体装置の製造方法 | |
| JP2000216249A (ja) | 電子装置の製造方法及びその装置 | |
| JP3956499B2 (ja) | 半導体装置の製造方法 | |
| JP4131813B2 (ja) | プラズマエッチング方法及び半導体装置の作製方法 | |
| US20060199393A1 (en) | H20 plasma and h20 vapor methods for releasing charges | |
| JP3647303B2 (ja) | プラズマ処理装置及びそれを用いた処理方法 | |
| KR100329787B1 (ko) | 반도체 소자의 감광막 제거방법 | |
| JP2000012521A (ja) | プラズマアッシング方法 | |
| KR100351906B1 (ko) | 반도체 소자의 제조 방법 | |
| JP4158248B2 (ja) | 電子装置の製造方法 | |
| JP2000164712A (ja) | 電子装置の製造方法 | |
| JPH11354633A (ja) | 半導体装置の製造方法 | |
| JPH08127885A (ja) | 成膜装置のクリーニング方法及び成膜装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050404 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050609 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060920 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080805 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080930 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081111 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081124 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |