JP3956499B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3956499B2 JP3956499B2 JP25296198A JP25296198A JP3956499B2 JP 3956499 B2 JP3956499 B2 JP 3956499B2 JP 25296198 A JP25296198 A JP 25296198A JP 25296198 A JP25296198 A JP 25296198A JP 3956499 B2 JP3956499 B2 JP 3956499B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- plasma processing
- processing apparatus
- plasma
- processed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に関し、さらに詳しくは、高集積度半導体装置の多層配線構造の層間接続 (Interconnection)において、上層導電層の形成 (Metalization) 工程に入る前の、前処理工程に特徴を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
ＵＬＳＩ(Ultra Large Scale Integrated Circuits) 等の半導体装置の高集積化が進展し、その設計デザインルールが微細化するとともに、多層配線構造が多用されつつある。多層配線構造においては、層間絶縁膜に形成された接続孔を介して、下層の導電層と上層導電層とが電気的に接続される。この接続孔も微細化の方向にあり、例えば最小デザインルールが０．１８μｍの半導体装置においては、接続孔の開口径は０．２４μｍ程度である。層間絶縁膜の厚さそのものは、配線間容量や耐圧の関係から１．０μｍ程度あるので、接続孔のアスペクト比は４以上に達する。
【０００３】
このような微細で高アスペクト比の接続孔により、低抵抗で信頼性の高い多層配線構造を実現するためには、接続孔の底部に露出した下層の導電層表面に不可避的に形成された、自然酸化膜や汚染物等（以下自然酸化膜等と略記する）を除去する前処理工程、すなわち清浄化工程が不可欠である。
【０００４】
シリコン等の半導体基板の不純物拡散層を下層の導電層とする接続孔、すなわちコンタクトホール底部に露出する不純物拡散層表面の自然酸化膜等は、酸化シリコンを主体とし、エッチング残渣やレジスト残渣あるいは吸着水分等をも含むものである。この自然酸化膜等の除去には、従来より希フッ酸水溶液によるウェット洗浄が主として用いられてきた。しかしながら、接続孔側壁の層間絶縁膜も等方的にエッチングされてオーバーハング形状となる結果、コンタクトプラグや上層配線の埋め込み性が悪化する問題があった。
また、微細な開口径で高アスペクト比の接続孔においては、接続孔内部にまで洗浄液が充分にゆき渡らない結果、接続孔底部の自然酸化膜除去効果が低下する問題もあった。
【０００５】
ウェット洗浄に換わり、Ａｒ+ イオンによる逆スパッタリングを用いたドライ洗浄が提案され、Ａｌ系金属等の下層配線を下層の導電層とするビア(Via) コンタクトホールの前処理には実用化されている。Ａｒ+ イオンは電界等によりその方向性を制御できるので、微細で高アスペクト比の接続孔底部の自然酸化膜等の除去も容易である。しかしながら、ゲート電極から延在する下層配線表面の自然酸化膜除去においては、入射するＡｒ+ イオンによる電荷の蓄積により、ゲート絶縁膜破壊をおこす懸念が指摘されている。
また下層の導電層が半導体基板に形成された浅い不純物拡散層の場合には、高イオンエネルギのＡｒ+ イオンの入射によるダメージにより、ジャンクションリークを引き起こす可能性があった。
【０００６】
そこで、本発明者はコンタクトホール内へ上層導電層を形成する際の前処理方法として、低基板バイアスかつ高密度プラズマ処理装置を用いたソフトエッチング方法を、特開平６−２６０４５５号公報に開示した。この方法によれば、低エネルギのＡｒ+ イオンを用いた低ダメージの清浄化が可能である。またこれにより懸念されるエッチングレートの低下は、プラズマ密度の向上により補うことができる。
【０００７】
【発明が解決しようとする課題】
しかしながら、半導体装置の高集積度化がさらに進み、例えばゲート絶縁膜の厚さが１０ｎｍ以下となり、不純物拡散層の深さも同様に薄膜化しつつある現状においては、さらに低ダメージかつ安定な清浄化方法が望まれる。また上層導電層としてＡｌ系金属のスパッタリング形成以外に、タングステン等の高融点金属や、低抵抗の銅等の金属をＣＶＤ法や電界めっき法で形成する場合には、より厳しい清浄化度が要求される。
【０００８】
また半導体装置の量産ラインにおいては、ドライ洗浄用のプラズマ処理装置での処理バッチ数を重ねると、被処理基板からスパッタ除去された導電材料や有機物等がプラズマ処理装置の内壁に徐々に蓄積する。このため内壁表面の絶縁抵抗値が低下し、ある抵抗値以下になるとプラズマ放電の起動や継続が不安定となる。この結果として、被処理基板に対する清浄化特性、すなわち希ガスイオンによるエッチオフ量やその被処理基板面内、および被処理基板間のばらつき等の悪影響が発生し、コンタクト抵抗が上昇したり不安定になる等、製品の歩留りが低下するようになる。
【０００９】
本発明は、上述した背景技術の問題点を解決することをその課題とする。
すなわち本発明は、サブクオータミクロンのデザインルールが適用される半導体装置においても、低抵抗で信頼性の高いコンタクトを再現性よく安定に形成することが可能で、しかも低ダメージな清浄化工程を用いた、半導体装置の製造方法を提供することをその課題とする。
【００１０】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、上述の課題を達成するために提案するものである。
すなわち、本発明の半導体装置の製造方法は、
被処理基板上の導電層上に形成された層間絶縁膜に、この導電層に臨む接続孔を開口する工程、
この接続孔底部に露出した導電層表面を、少なくとも希ガスの放電プラズマ処理により清浄化する工程、
連続的に、少なくともこの接続孔内に上層導電層を形成する工程を具備する半導体装置の製造方法であって、
プラズマ処理装置の基板ステージ上に、少なくとも表面が絶縁膜で構成されたダミー基板を載置し、このダミー基板に対し、少なくとも希ガスの放電プラズマ処理を施した後、
清浄化工程を施すことを特徴とする。
【００１１】
連続的とは、被処理基板を大気等に曝すことなく、同一プラズマ処理装置内で、あるいは真空ゲートバルブにより導電層形成装置に搬送して、次工程の上層導電層の形成工程を施すということである。
【００１２】
このダミー基板に対し、少なくとも希ガスの放電プラズマ処理を施す工程においては、ダミー基板表面の絶縁膜をスパッタリングし、これにより、プラズマ処理装置の内壁に絶縁膜を付着させることが望ましい。
ダミー基板は表面部分のみが絶縁膜で構成されていても、内部まで絶縁材料で構成されていてもよい。
【００１３】
このダミー基板に対し、少なくとも希ガスの放電プラズマ処理を施す工程に加え、さらに、酸素を含むガスの放電プラズマ処理を施し、プラズマ処理装置の内壁の酸化処理を施すことが望ましい。
【００１４】
本発明に採用するプラズマ処理装置は、プラズマ処理装置内壁表面の絶縁抵抗モニタ装置を備え、この絶縁抵抗モニタ装置からの絶縁抵抗情報に基づいて、ダミー基板に対して少なくとも希ガスの放電プラズマ処理を施し、あるいはプラズマ処理装置の内壁の酸化処理を施すことが望ましい。
【００１５】
清浄化工程に用いる希ガスとしては、従来より用いられているＡｒ等でよいが、Ｘｅ，ＫｒあるいはＲｎを採用することにより、より一層低ダメージのドライ前処理を施すことができる。希ガスに、Ｈ2 等の還元性ガスを添加してもよい。
【００１６】
またいずれの発明においても、清浄化および酸化処理のプラズマ処理工程においては、プラズマ密度が１×１０10ｃｍ-3以上１×１０14ｃｍ-3未満の高密度プラズマ発生源を有するプラズマ処理装置を用いるとともに、被処理基板に基板バイアスを印加し、この基板バイアス電位を、１０Ｖ以上３００Ｖ以下程度に設定して施すことが望ましい。
基板バイアス電位が１０Ｖ未満では自然酸化膜等の除去効果が不足あるいは除去に長時間を要し、３００Ｖを超えると被処理基板に与えるダメージが増大する。
【００１７】
本発明で特に好適に採用されるプラズマ処理装置としては、ＩＣＰ (Inductively Coupled Plasma) 処理装置、ＴＣＰ (Transformer Coupled Plasma) 処理装置、ヘリコン波プラズマ処理装置あるいはＥＣＲ (Electron Cyclotron Resonance) プラズマ処理装置等が例示される。これらの装置は、１×１０11ｃｍ-3以上の高密度プラズマ発生源を有する。
また１×１０10ｃｍ-3台のプラズマ密度が得られる装置としては、マグネトロン放電を利用した平行平板型プラズマ処理装置があげられる。
【００１８】
プラズマ密度が１×１０10ｃｍ-3未満であると、従来の平行平板型プラズマ処理装置の場合と同様に、エッチングレートの面でスループットがやや低下する。
またプラズマ密度は高い方が望ましいが、１×１０14ｃｍ-3のプラズマ密度は、現状の高真空プラズマ処理装置においては、ほぼ限界値である。
ここで例示された高密度プラズマ発生源を有し、さらに基板バイアスを独立に設定できる基板バイアス電源を有するプラズマ処理装置が望ましい。
かかる高密度プラズマかつ低イオンエネルギにより希ガスプラズマ処理することにより、スループットを確保したまま低ダメージの清浄化を施すことが可能となる。
【００１９】
作用の説明に移る。
多層配線構造の層間接続における、上層導電層の形成工程前の清浄化工程においては、層間絶縁膜、すなわちＳｉＯ2 等の酸化シリコン系絶縁膜の占有面積率が大きな被処理基板が対象となる。したがって、希ガスの放電プラズマ処理によりスパッタアウトされる粒子は、その殆どがＳｉＯ2 であるが、一部は接続孔底部からの導電材料や、エッチング残渣あるいはレジスト残渣等の有機物もスパッタアウトされる。
【００２０】
これらスパッタリングされた導電材料や有機物はその大部分がプラズマ処理装置の排気孔を経由して除去されるが、その一部はプラズマ処理装置の内壁に付着する。通常、プラズマ処理装置の内壁は石英等の絶縁材料で構成されているが、ここに導電材料や有機物が付着蓄積すると内壁表面の絶縁抵抗値が低下し、プラズマ処理室のインピーダンスが変化し、プラズマの放電状態に影響を与える。
【００２１】
量産の装置においては、処理バッチ数を重ねるにしたがい、導電材料や有機物が内壁に蓄積してくると、プラズマ放電開始時のインピーダンスマッチングが初期設定値からずれ、場合によってはプラズマ処理装置のオートチューニング機能がカバーできる範囲を超えるようになる。こうなると、プラズマの起動や維持が不可能となる。
【００２２】
またプラズマを起動できたとしても、放電状態が不安定となり、清浄化特性にばらつきが発生し、コンタクト抵抗の変動が大きくなる等、歩留り低下の原因となる。
こうした問題は、高精度のチューニングが要求される高密度プラズマ処理装置において、より顕在化している。
【００２３】
本発明の半導体装置の製造方法においては、希ガスの放電処理による清浄化工程において、ある所定のバッチ数を重ねる毎に、例えば製品ロット毎に、少なくとも表面がＳｉＯ2 等の絶縁膜で構成されたダミー基板を挿入して、同じく希ガスの放電処理を施す。これにより、ダミー基板表面から絶縁膜材料がスパッタアウトされ、プラズマ処理装置の内壁に付着する。この付着物は純粋に絶縁膜材料のみであるので、プラズマ処理装置内壁表面の抵抗値を高め、プラズマ処理室のインピーダンスを初期設定値近傍にまで戻す。
【００２４】
さて、希ガスによる被処理基板の清浄化処理、および所定バッチ数毎の希ガスによるダミー基板のプラズマ処理を重ね、プラズマ処理装置内壁に絶縁膜材料や導電材料、あるいは有機物の堆積が進むと、やはりプラズマ放電状態が徐々に不安定となる場合がある。そこでこの場合には、ダミー基板処理より長い間隔で、例えば１０ロット毎に酸素ガスの放電プラズマ処理を施す。
【００２５】
この酸素プラズマ処理により、プラズマ処理装置内壁に堆積した有機物は酸化燃焼反応により除去され、また導電材料は酸化されて絶縁物となる。この結果、プラズマ処理装置内壁表面の抵抗値を高め、プラズマ処理室のインピーダンスを再び初期設定値近傍にまで戻す。
【００２６】
このように、ダミー基板の希ガスプラズマ処理、および酸素プラズマ処理を定期的に施すことにより、量産工程における接続孔の清浄化工程、および接続孔への上層導電層形成工程の歩留りが向上し、低いコンタクト抵抗を持つ半導体装置を安定して製造することができる。
【００２７】
一方、プラズマ処理装置の内壁表面の絶縁抵抗モニタを備えたプラズマ処理装置を採用し、処理バッチ毎に、あるいは必要に応じて抵抗値を測定し、この抵抗値がある設定値以上となった場合にダミー基板の希ガスプラズマ処理、あるいは酸素プラズマ処理を施せば、より精度の高い接続孔の清浄化工程、および接続孔への上層導電層形成工程が可能となる。
【００２８】
【発明の実施の形態】
以下、本発明の具体的実施の形態例につき、図面を参照しながら説明する。
【００２９】
図１は本発明の半導体装置の製造方法の要部の工程を示す概略断面図である。
このうち、図１（ａ）は清浄化工程を施す前の被処理基板を示し、半導体基板１表面に形成された素子分離領域２、この素子分離領域２に囲まれた領域内に形成されたゲート電極３および不純物拡散層５、さらにこの不純物拡散層５に臨み、層間絶縁膜６に開口された接続孔７等を有するものである。また素子分離領域２上には下層配線４が形成され、この下層配線４に臨み、接続孔 (via)７が開口されている。
不純物拡散層５および下層配線４は、いずれも導電層を構成する。
これら導電層の露出表面には、自然酸化膜等８が形成されている。既述のようにこの自然酸化膜等８は、本来の自然酸化膜、および接続孔７形成工程におけるエッチング残渣やレジスト残渣、あるいは反応生成物等の有機物を含むものである。
【００３０】
この自然酸化膜等８は、希ガスの放電プラズマ処理により除去、すなわち清浄化されるべきものであるが、本発明においてはこの清浄化工程の所定バッチ毎に、あるいは絶縁抵抗モニタからの絶縁抵抗情報に基づき、ダミー基板に対する希ガスの放電プラズマ処理、あるいはプラズマ処理装置内壁の酸化処理を施す。
【００３１】
図１（ｂ）は希ガスの放電プラズマ処理による清浄化工程を示す。ここではＡｒ+ が被処理基板に入射し、接続孔７底部の自然酸化膜等の粒子がスパッタアウトしている状態を模式的に示している。実際には層間絶縁膜６表面もスパッタリングされ、ＳｉＯ2 等の構成材料もスパッタアウトされている（不図示）。これらのスパッタアウト粒子の一部は、後述するプラズマ処理装置の内壁に堆積する。
希ガスとしては、一般的なＡｒの他にＸｅ、Ｋｒ、ＨｅあるいはＲｎ等も使用することができる。また希ガスとともに、Ｈ2 等の還元性ガスを添加してもよい。
【００３２】
図１（ｃ）は清浄化された接続孔７にコンタクトする上層導電層９を形成した状態である。上層導電層９は、清浄化された被処理基板を大気に曝すことなく、連続的に形成したものである。上層導電層９は、バリア層９ｂと配線層９ａから構成されている。バリア層９ｂはＴｉ、ＴｉＮ、ＴｉあるいはＴｉＳｉ2 等の高融点金属あるいはその化合物の単層や積層からなる。また配線層９ａは多結晶シリコン、Ａｌ系金属、ＷやＭｏ等の高融点金属、あるいはＣｕ等からなる。
図１（ｃ）では接続孔７を埋め込むコンタクトプラグと、さらに層間絶縁膜６上に延在する上層配線が一体となった構造を示すが、これらが異なる材料で別体に構成されてもよい。本発明の採用により、被処理基板のロット数を重ねても、低抵抗の層間接続を安定に達成することができる。
【００３３】
図１は一例として半導体基板１の不純物拡散層５や下層配線４を導電層として説明したが、さらに上層配線を導電層とし、この上層配線に臨む接続孔に清浄化工程を施してもよい。さらに最終パッシベーション膜の開口から露出するパッド電極を導電層とし、このパッド電極に清浄化を施してもよい。
【００３４】
つぎに、本発明の半導体装置の製造方法で採用したプラズマ処理装置の構成例を図２〜図４を参照して説明する。
【００３５】
図２はトライオード平行平板型プラズマ処理装置の概略断面図である。すなわち、プラズマ処理室１６内には、被処理基板１０を載置するとともに一方の電極ともなる基板ステージ１１と、対向電極１３、およびこれら平行平板電極の中間に位置する格子電極１５が配設されている。基板ステージ１１には基板バイアスを与える基板バイアス電源１２が、対向電極１３にはプラズマ生成電源１４がそれぞれ接続される一方、格子電極１５は接地電位に落とされている。なお図２ではプラズマ処理室１６内への被処理基板１０の搬入搬出手段、ガス導入ノズル、排気孔や真空ポンプ等の装置細部は図示を省略する。また、後工程で、清浄化された被処理基板１０を真空搬送して、連続的に上層導電層を成膜するスパッタリング装置等の成膜装置も図示していない。
【００３６】
図２のプラズマ処理装置によれば、対向電極１３と格子電極１５との間に１０9 ｃｍ-3台のプラズマ１７が生成されるとともに、基板バイアス電源１２によりプラズマ１７からのイオン入射エネルギを独立して制御することができる。すなわち、基板バイアス電源１２が形成する弱い基板バイアスにより、プラズマ１７中のＡｒ+ 等のイオンは格子電極１５を通過し、被処理基板１０に向けて入射し、その表面をスパッタリングして清浄化する。スパッタアウトされる粒子は被処理基板１０表面の層間絶縁膜材料が大部分を占めるが、接続孔底部の導電層材料や、有機物も含まれる。これらはその一部がプラズマ処理室１６の内壁表面に付着し、その表面絶縁抵抗値を低下させる。
なお、図２のプラズマ処理装置は、対向電極１３の裏側やプラズマ処理室１６の周囲に磁石を配置し、プラズマ１７中の電子のマグネトロン運動を用いたマグネトロンタイプの平行平板型プラズマ処理装置として構成すれば、１０10ｃｍ-3台のプラズマ密度を得ることができる。
【００３７】
図３は誘導結合型プラズマ（ＩＣＰ）処理装置の構成を示す概略断面図である。すなわち、プラズマ処理室１６内には、被処理基板１０を載置する基板ステージ１１が配設されている。この基板ステージ１１には、基板バイアスを与える基板バイアス電源１２が接続されている。プラズマ処理室１６の周囲には、誘導結合コイル１８が多重に巻回されており、ここにＩＣＰ電源１９が接続されている。なお図３においてもプラズマ処理室１６内への被処理基板１０の搬入搬出手段、ガス導入ノズル、排気孔や真空ポンプ等の装置細部は図示を省略する。また、後工程で、清浄化された被処理基板１０を真空搬送して、連続的に上層導電層を成膜するスパッタリング装置等の成膜装置も図示していない。
【００３８】
図３のプラズマ処理装置は、絶縁抵抗測定回路２０を具備している。絶縁抵抗測定回路２０およびプローブ電極２１の詳細を図４に示す。プラズマ処理室１６の壁面に、絶縁シールド２２により絶縁された２本のプローブ電極２１が植設されている。このプラズマ処理室１６の内壁面には、被処理基板１０の清浄化にともないスパッタアウトされた粒子が堆積物２３となって堆積する。この堆積物２３により、プラズマ処理室１６の内壁の絶縁抵抗値が低下するが、この値はプローブ電極２１間の絶縁抵抗値でモニタされる。
【００３９】
図３のプラズマ処理装置によれば、誘導結合コイル１８が形成する交番電界により、１０11ｃｍ-3台以上の高密度のプラズマ１７を生成することができる。プラズマ１７中の大量のＡｒ+ 等の希ガスイオンは、基板バイアス電源１２が形成する弱い基板バイアス電位により、被処理基板１０に向けて入射し、その表面を清浄化する。
【００４０】
図２あるいは図３のプラズマ処理装置によれば、いずれも低ダメージ条件での被処理基板の清浄化が可能である。また被処理基板１０として、表面あるいは全体が絶縁材料で構成されたダミー基板をスパッタリングして、プラズマ処理室１６の内壁に絶縁膜を付着させることができる。さらに、酸素を含むガスを導入して、プラズマ放電することにより、プラズマ処理室１６内壁に付着した堆積物２３を酸化して絶縁物に変換あるいは気化除去することができる。
なお絶縁抵抗測定回路２０は、図２に示すトライオード平行平板型プラズマ処理装置に適用してもよい。
【００４１】
【実施例】
以下、本発明をさらに詳しく実施例により説明する。しかしながら、これら実施例は単なる例示であり、本発明は以下の実施例になんら限定されない。
【００４２】
〔実施例１〕
本実施例は、図２に示したトライオード平行平板型プラズマ処理装置により、接続孔底部に露出した導電層表面の自然酸化膜等を、希ガスの放電プラズマにより清浄化した例であり、この工程を再度図１を参照して説明する。
【００４３】
図１（ａ）に示す清浄化処理前の被処理基板は、前述した構成であり、このうち半導体基板１はシリコン単結晶、層間絶縁膜６はＳｉＯ2 、ゲート電極３および下層配線４は多結晶シリコンや高融点金属ポリサイド等からそれぞれ構成される。接続孔７の開口径は約０．２４μｍ、層間絶縁膜６の厚さは約１．０μｍである。導電層であるゲート電極３および下層配線４の露出表面には自然酸化膜等８が形成されている。図１（ａ）では、この自然酸化膜等８は説明のため実際より厚く表示されている。
【００４４】
またこの製品としての被処理基板の他に、同径のシリコン基板を熱酸化し、表面にＳｉＯ2 からなる絶縁膜を１μｍの厚さに形成したダミー基板を、別の被処理基板として用意した。
【００４５】
被処理基板１０としてのこのダミー基板を、図２に示すトライオード平行平板型プラズマ処理装置に搬入し、基板ステージ１１上にセッティングした。このプラズマ処理装置は、前回のロットの、製品としての被処理基板を清浄化処理したことにより、プラズマ処理室１６の内壁表面に堆積物２３が付着したものである。したがって、このままの状態ではプラズマ起動やプラズマ放電の持続が不安定である。
【００４６】
つぎにこのダミー基板に対し、つぎの条件で希ガスの放電プラズマ処理を施して表面の絶縁膜をスパッタリングした。
〔ダミー基板のスパッタリング条件〕
Ａｒ ２５ ｓｃｃｍ
圧力 ０．７ Ｐａ
基板ステージ温度 ５０ ℃
プラズマ生成電力 ７００ Ｗ（２ＭＨｚ）
基板バイアス電圧 ３００ Ｖ（１３．５６ＭＨｚ）
時間 ６０ ｓｅｃ
【００４７】
このスパッタリングにより、ダミー基板表面のＳｉＯ2 がスパッタアウトされ、その一部はプラズマ処理室１６の内壁表面に付着した。ダミー基板のスパッタリングは１回のみでも良いが、本実施例では５枚のダミー基板を連続的にスパッタリングした。スパッタリング終了後には、プラズマ処理室１６の内壁表面にＳｉＯ2 が厚く付着した。この結果、プラズマ処理室１６の内壁表面の絶縁抵抗値が高まり、プラズマ放電が安定して持続できるようになった。
【００４８】
この後、図１（ａ）に示す製品の被処理基板をプラズマ処理室１６内に搬入し、次の条件で希ガスの放電プラズマ処理を施し、自然酸化膜等８を除去した。このプラズマ処理工程は、プラズマの起動およびプラズマの継続とも、安定した状態で施すことができた。
〔自然酸化膜等の除去条件〕
Ａｒ ２５ ｓｃｃｍ
圧力 ０．７ Ｐａ
基板ステージ温度 ５０ ℃
プラズマ生成電力 ７００ Ｗ（２ＭＨｚ）
基板バイアス電圧 ２００ Ｖ（１３．５６ＭＨｚ）
時間 ６０ ｓｅｃ
基板バイアス電圧は、被処理基板のダメージを抑制するため、例えば１０〜３００Ｖ程度、好ましくは５０〜２５０Ｖ程度が選ばれる。
【００４９】
この自然酸化膜等除去工程、すなわち清浄化工程では、図１（ｂ）のように実線の矢印で示すＡｒ+ イオンの照射により、接続孔７底部の自然酸化膜等８はスパッタアウトされ、破線矢印で示すスパッタ粒子となって除去される。本実施例でのＡｒ+ イオンの照射エネルギは比較的低エネルギであり、被処理基板にダメージを与える虞は小さい。
【００５０】
製品の被処理基板を例えば１０枚清浄化すると、再びプラズマ処理室１６内壁には堆積物２３が付着し、内壁表面の絶縁抵抗値が低下する。この状態になるとプラズマ起動および継続が不安定となってくるので、再度ダミー基板をスパッタリングして内壁を高抵抗化する。
【００５１】
さて、清浄化された被処理基板は不図示のゲートバルブを介してスパッタリング装置内に真空搬送し、直ちに上層導電層９を形成する。本実施例では、上層導電層９として、１２０ｎｍの厚さのバリア層９ｂと６００ｎｍの厚さのＷからなる配線層９ａをスパッタリング成膜した。このうち、バリア層９ｂはＴｉ／ＴｉＮ／Ｔｉの３層構造とし、それぞれの厚さを３０／６０／３０ｎｍとして形成した。上層導電層９を形成した状態を図１（ｃ）に示す。上層導電層９はこの後、所望の配線パターンにエッチングされるか、ＣＭＰ (Chemical mechanical polishing)により接続孔７内に埋め込まれてコンタクトプラグとなる。
【００５２】
本実施例によれば、所定枚数の被処理基板を清浄化した後に、ダミー基板のスパッタリング工程を挿入することにより、多数枚の被処理基板を清浄化しても、終始安定した希ガスの放電プラズマによる処理ができる。したがって、微細で高アスペクト比の接続孔であっても、低抵抗の層間接続を安定して形成することが可能である。
【００５３】
〔実施例２〕
本実施例は、プラズマ処理室内壁表面の絶縁抵抗値をモニタしつつ、清浄化工程を施した例である。製品の被処理基板の構造や、ダミー基板の構造は前実施例１と同様であるので、この部分の重複する説明は省略する。プラズマ処理装置は、図３に示すＩＣＰ処理装置を採用した。この清浄化工程を同じ図１を参照して説明する。
【００５４】
本実施例で採用した被処理基板は、前実施例１で図１（ａ）を参照して説明したものと同様であり、重複する説明は省略する。
【００５５】
被処理基板１０としてのダミー基板を、図３に示すＩＣＰ処理装置に搬入し、基板ステージ１１上にセッティングした。このプラズマ処理装置は、前回のロットの、製品としての被処理基板を複数枚清浄化処理したことにより、プラズマ処理室１６の内壁表面に堆積物２３が付着し、絶縁抵抗測定回路２０により表面絶縁抵抗が低下したことが確認されたものである。したがって、このままの状態ではプラズマ起動やプラズマ放電の持続が不安定となる虞がある。
【００５６】
つぎにこのダミー基板に対し、下記の条件で希ガスの放電プラズマ処理を施して表面の絶縁膜をスパッタリングした。
〔ダミー基板のスパッタリング条件〕
Ａｒ ３０ ｓｃｃｍ
圧力 ０．１３ Ｐａ
基板ステージ温度 ９０ ℃
ＩＣＰ電源電力 １０００ Ｗ（４５０ｋＨｚ）
基板バイアス電圧 １００ Ｖ（１３．５６ＭＨｚ）
時間 ６０ ｓｅｃ
【００５７】
このスパッタリングにより、ダミー基板表面のＳｉＯ2 がスパッタアウトされ、その一部はプラズマ処理室１６の内壁表面に付着した。ダミー基板のスパッタリングは１枚のみでも良いが、本実施例では５枚のダミー基板を連続的にスパッタリングした。スパッタリング終了後には、プラズマ処理室１６の内壁表面にＳｉＯ2 が厚く付着した。この結果、プラズマ処理室１６の内壁表面の絶縁抵抗値が高まり、プラズマ放電が安定して持続できるようになる。
【００５８】
しかしながら、プラズマ処理室１６の内壁表面の堆積物２３の堆積厚さや堆積物２３の内容次第では、ダミー基板のスパッタリングだけではプラズマ処理室１６の内壁表面の絶縁抵抗値が充分増加しない場合がある。この場合には、次の条件で酸素ガスによる放電プラズマ処理を施し、プラズマ処理装置内壁の酸化処理を施した。
〔酸化処理条件〕
Ｏ2 １００ ｓｃｃｍ
圧力 １．０ Ｐａ
基板ステージ温度 ９０ ℃
ＩＣＰ電源電力 １０００ Ｗ（４５０ｋＨｚ）
基板バイアス電圧 ０ Ｖ
時間 １８０ ｓｅｃ
【００５９】
この酸化処理により、プラズマ処理室内壁の堆積物２３のうち、有機物は酸化燃焼反応により気化除去された。また堆積物２３のうち、導電材料は酸化されて絶縁性の酸化物に変換された。したがって、酸化処理終了後はプラズマ処理室１６の内壁表面の絶縁抵抗値が高まったことが絶縁抵抗測定回路２０によりモニタされ、プラズマ放電の起動および持続は安定する。
【００６０】
この後、図１（ａ）に示す、製品の被処理基板をプラズマ処理室１６内に搬入し、次の条件で希ガスの放電プラズマ処理を施し、自然酸化膜等８を除去した。このプラズマ処理工程は、プラズマの起動およびプラズマの継続とも、安定した状態で施すことができた。
〔自然酸化膜等の除去条件〕
Ａｒ ３０ ｓｃｃｍ
圧力 ０．１３ Ｐａ
基板ステージ温度 ９０ ℃
ＩＣＰ電源電力 １０００ Ｗ（４５０ｋＨｚ）
基板バイアス電圧 ８０ Ｖ（１３．５６ＭＨｚ）
時間 ６０ ｓｅｃ
基板バイアス電圧は、被処理基板のダメージを抑制するため、例えば１０〜３００Ｖ程度、望ましくは５０〜２５０Ｖ程度が選ばれる。
【００６１】
この自然酸化膜等除去工程、すなわち清浄化工程では、図１（ｂ）のように実線の矢印で示すＡｒ+ イオンの照射により、接続孔７底部の自然酸化膜等８はスパッタアウトされ、破線矢印で示すスパッタ粒子となって除去される。本実施例でのＡｒ+ イオンの照射エネルギは低エネルギであり、被処理基板にダメージを与える虞は小さい。
【００６２】
製品の被処理基板を例えば１０枚清浄化すると、再びプラズマ処理室１６内壁には堆積物２３が付着し、内壁表面の絶縁抵抗値が低下する。この状態になるとプラズマ起動および継続が不安定となってくるので、再度ダミー基板をスパッタリングし、あるいは必要に応じて内壁の酸化処理を施して内壁表面を高抵抗化する。
【００６３】
図１（ｃ）に示す上層導電層９の形成以後は、前実施例１に準じてよい。
【００６４】
本実施例によれば、所定枚数の被処理基板を清浄化した後に、ダミー基板のスパッタリング工程およびプラズマ処理室内壁の酸化処理工程を挿入することにより、多数枚の被処理基板を清浄化しても、終始安定した希ガスの放電プラズマによる処理ができる。したがって、微細で高アスペクト比の接続孔であっても、低抵抗の層間接続を安定して形成することが可能である。
【００６５】
以上、本発明を２例の実施例により詳細に説明したが、本発明はこれら実施例に何ら限定されるものではない。
【００６６】
例えば、プラズマ処理装置としてトライオード平行平板型装置やＩＣＰ装置の他に、ＥＣＲプラズマ処理装置やヘリコン波プラズマ処理装置等を採用することができる。低イオンエネルギでの清浄化が可能という観点からは、イオン密度が１×１０11ｃｍ-3以上の高密度プラズマ処理装置が好ましく使用される。
【００６７】
希ガスの放電プラズマによる清浄化工程において、Ａｒを用いたが、Ｈｅ、Ｘｅ、ＫｒあるいはＲｎ等他の希ガスを用いてもよく、またＨ2 等の還元性ガスを添加して用いてもよい。
【００６８】
また被処理基板上の導電層として、シリコン基板に形成された不純物拡散層やゲート電極・配線の他に、薄膜トランジスタの半導体膜等であってもよい。また半導体基板として、シリコンの他に、ＳｉＧｅやＧｅ、あるいはＧａＡｓ等の化合物半導体であってもよい。
その他、被処理基板の構成等、適宜変更可能であることは言う迄もない。
【００６９】
【発明の効果】
以上の説明から明らかなように、本発明の半導体装置の製造方法によれば、下地となる導電層にダメージを与えることなく、自然酸化膜やエッチング残渣を安定に除去することができる。
したがって、微細な開口径で高アスペクト比の接続孔による層間接続構造を、低抵抗かつ信頼性の高いものとすることができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造方法の工程を説明する概略断面図である。
【図２】実施例１で用いたトライオード平行平板型プラズマ処理装置を示す概略断面図である。
【図３】実施例２で用いた誘導結合型プラズマ処理装置を示す概略断面図である。
【図４】プラズマ処理室内壁の絶縁抵抗測定回路の概略を示す図である。
【符号の説明】
１…半導体基板、２…素子分離領域、３…ゲート電極、４…下層配線、５…不純物拡散層、６…層間絶縁膜、７…接続孔、８…自然酸化膜等、９…上層導電層、９ａ…配線層、９ｂ…バリア層
１０…被処理基板、１１…基板ステージ、１２…基板バイアス電源、１３…対向電極、１４…プラズマ生成電源、１５…格子電極、１６…プラズマ処理室、１７…プラズマ、１８…誘導結合コイル、１９…ＩＣＰ電源、２０…絶縁抵抗測定回路、２１…プローブ電極、２２…絶縁シールド、２３…堆積物
【発明の属する技術分野】
本発明は半導体装置の製造方法に関し、さらに詳しくは、高集積度半導体装置の多層配線構造の層間接続 (Interconnection)において、上層導電層の形成 (Metalization) 工程に入る前の、前処理工程に特徴を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
ＵＬＳＩ(Ultra Large Scale Integrated Circuits) 等の半導体装置の高集積化が進展し、その設計デザインルールが微細化するとともに、多層配線構造が多用されつつある。多層配線構造においては、層間絶縁膜に形成された接続孔を介して、下層の導電層と上層導電層とが電気的に接続される。この接続孔も微細化の方向にあり、例えば最小デザインルールが０．１８μｍの半導体装置においては、接続孔の開口径は０．２４μｍ程度である。層間絶縁膜の厚さそのものは、配線間容量や耐圧の関係から１．０μｍ程度あるので、接続孔のアスペクト比は４以上に達する。
【０００３】
このような微細で高アスペクト比の接続孔により、低抵抗で信頼性の高い多層配線構造を実現するためには、接続孔の底部に露出した下層の導電層表面に不可避的に形成された、自然酸化膜や汚染物等（以下自然酸化膜等と略記する）を除去する前処理工程、すなわち清浄化工程が不可欠である。
【０００４】
シリコン等の半導体基板の不純物拡散層を下層の導電層とする接続孔、すなわちコンタクトホール底部に露出する不純物拡散層表面の自然酸化膜等は、酸化シリコンを主体とし、エッチング残渣やレジスト残渣あるいは吸着水分等をも含むものである。この自然酸化膜等の除去には、従来より希フッ酸水溶液によるウェット洗浄が主として用いられてきた。しかしながら、接続孔側壁の層間絶縁膜も等方的にエッチングされてオーバーハング形状となる結果、コンタクトプラグや上層配線の埋め込み性が悪化する問題があった。
また、微細な開口径で高アスペクト比の接続孔においては、接続孔内部にまで洗浄液が充分にゆき渡らない結果、接続孔底部の自然酸化膜除去効果が低下する問題もあった。
【０００５】
ウェット洗浄に換わり、Ａｒ+ イオンによる逆スパッタリングを用いたドライ洗浄が提案され、Ａｌ系金属等の下層配線を下層の導電層とするビア(Via) コンタクトホールの前処理には実用化されている。Ａｒ+ イオンは電界等によりその方向性を制御できるので、微細で高アスペクト比の接続孔底部の自然酸化膜等の除去も容易である。しかしながら、ゲート電極から延在する下層配線表面の自然酸化膜除去においては、入射するＡｒ+ イオンによる電荷の蓄積により、ゲート絶縁膜破壊をおこす懸念が指摘されている。
また下層の導電層が半導体基板に形成された浅い不純物拡散層の場合には、高イオンエネルギのＡｒ+ イオンの入射によるダメージにより、ジャンクションリークを引き起こす可能性があった。
【０００６】
そこで、本発明者はコンタクトホール内へ上層導電層を形成する際の前処理方法として、低基板バイアスかつ高密度プラズマ処理装置を用いたソフトエッチング方法を、特開平６−２６０４５５号公報に開示した。この方法によれば、低エネルギのＡｒ+ イオンを用いた低ダメージの清浄化が可能である。またこれにより懸念されるエッチングレートの低下は、プラズマ密度の向上により補うことができる。
【０００７】
【発明が解決しようとする課題】
しかしながら、半導体装置の高集積度化がさらに進み、例えばゲート絶縁膜の厚さが１０ｎｍ以下となり、不純物拡散層の深さも同様に薄膜化しつつある現状においては、さらに低ダメージかつ安定な清浄化方法が望まれる。また上層導電層としてＡｌ系金属のスパッタリング形成以外に、タングステン等の高融点金属や、低抵抗の銅等の金属をＣＶＤ法や電界めっき法で形成する場合には、より厳しい清浄化度が要求される。
【０００８】
また半導体装置の量産ラインにおいては、ドライ洗浄用のプラズマ処理装置での処理バッチ数を重ねると、被処理基板からスパッタ除去された導電材料や有機物等がプラズマ処理装置の内壁に徐々に蓄積する。このため内壁表面の絶縁抵抗値が低下し、ある抵抗値以下になるとプラズマ放電の起動や継続が不安定となる。この結果として、被処理基板に対する清浄化特性、すなわち希ガスイオンによるエッチオフ量やその被処理基板面内、および被処理基板間のばらつき等の悪影響が発生し、コンタクト抵抗が上昇したり不安定になる等、製品の歩留りが低下するようになる。
【０００９】
本発明は、上述した背景技術の問題点を解決することをその課題とする。
すなわち本発明は、サブクオータミクロンのデザインルールが適用される半導体装置においても、低抵抗で信頼性の高いコンタクトを再現性よく安定に形成することが可能で、しかも低ダメージな清浄化工程を用いた、半導体装置の製造方法を提供することをその課題とする。
【００１０】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、上述の課題を達成するために提案するものである。
すなわち、本発明の半導体装置の製造方法は、
被処理基板上の導電層上に形成された層間絶縁膜に、この導電層に臨む接続孔を開口する工程、
この接続孔底部に露出した導電層表面を、少なくとも希ガスの放電プラズマ処理により清浄化する工程、
連続的に、少なくともこの接続孔内に上層導電層を形成する工程を具備する半導体装置の製造方法であって、
プラズマ処理装置の基板ステージ上に、少なくとも表面が絶縁膜で構成されたダミー基板を載置し、このダミー基板に対し、少なくとも希ガスの放電プラズマ処理を施した後、
清浄化工程を施すことを特徴とする。
【００１１】
連続的とは、被処理基板を大気等に曝すことなく、同一プラズマ処理装置内で、あるいは真空ゲートバルブにより導電層形成装置に搬送して、次工程の上層導電層の形成工程を施すということである。
【００１２】
このダミー基板に対し、少なくとも希ガスの放電プラズマ処理を施す工程においては、ダミー基板表面の絶縁膜をスパッタリングし、これにより、プラズマ処理装置の内壁に絶縁膜を付着させることが望ましい。
ダミー基板は表面部分のみが絶縁膜で構成されていても、内部まで絶縁材料で構成されていてもよい。
【００１３】
このダミー基板に対し、少なくとも希ガスの放電プラズマ処理を施す工程に加え、さらに、酸素を含むガスの放電プラズマ処理を施し、プラズマ処理装置の内壁の酸化処理を施すことが望ましい。
【００１４】
本発明に採用するプラズマ処理装置は、プラズマ処理装置内壁表面の絶縁抵抗モニタ装置を備え、この絶縁抵抗モニタ装置からの絶縁抵抗情報に基づいて、ダミー基板に対して少なくとも希ガスの放電プラズマ処理を施し、あるいはプラズマ処理装置の内壁の酸化処理を施すことが望ましい。
【００１５】
清浄化工程に用いる希ガスとしては、従来より用いられているＡｒ等でよいが、Ｘｅ，ＫｒあるいはＲｎを採用することにより、より一層低ダメージのドライ前処理を施すことができる。希ガスに、Ｈ2 等の還元性ガスを添加してもよい。
【００１６】
またいずれの発明においても、清浄化および酸化処理のプラズマ処理工程においては、プラズマ密度が１×１０10ｃｍ-3以上１×１０14ｃｍ-3未満の高密度プラズマ発生源を有するプラズマ処理装置を用いるとともに、被処理基板に基板バイアスを印加し、この基板バイアス電位を、１０Ｖ以上３００Ｖ以下程度に設定して施すことが望ましい。
基板バイアス電位が１０Ｖ未満では自然酸化膜等の除去効果が不足あるいは除去に長時間を要し、３００Ｖを超えると被処理基板に与えるダメージが増大する。
【００１７】
本発明で特に好適に採用されるプラズマ処理装置としては、ＩＣＰ (Inductively Coupled Plasma) 処理装置、ＴＣＰ (Transformer Coupled Plasma) 処理装置、ヘリコン波プラズマ処理装置あるいはＥＣＲ (Electron Cyclotron Resonance) プラズマ処理装置等が例示される。これらの装置は、１×１０11ｃｍ-3以上の高密度プラズマ発生源を有する。
また１×１０10ｃｍ-3台のプラズマ密度が得られる装置としては、マグネトロン放電を利用した平行平板型プラズマ処理装置があげられる。
【００１８】
プラズマ密度が１×１０10ｃｍ-3未満であると、従来の平行平板型プラズマ処理装置の場合と同様に、エッチングレートの面でスループットがやや低下する。
またプラズマ密度は高い方が望ましいが、１×１０14ｃｍ-3のプラズマ密度は、現状の高真空プラズマ処理装置においては、ほぼ限界値である。
ここで例示された高密度プラズマ発生源を有し、さらに基板バイアスを独立に設定できる基板バイアス電源を有するプラズマ処理装置が望ましい。
かかる高密度プラズマかつ低イオンエネルギにより希ガスプラズマ処理することにより、スループットを確保したまま低ダメージの清浄化を施すことが可能となる。
【００１９】
作用の説明に移る。
多層配線構造の層間接続における、上層導電層の形成工程前の清浄化工程においては、層間絶縁膜、すなわちＳｉＯ2 等の酸化シリコン系絶縁膜の占有面積率が大きな被処理基板が対象となる。したがって、希ガスの放電プラズマ処理によりスパッタアウトされる粒子は、その殆どがＳｉＯ2 であるが、一部は接続孔底部からの導電材料や、エッチング残渣あるいはレジスト残渣等の有機物もスパッタアウトされる。
【００２０】
これらスパッタリングされた導電材料や有機物はその大部分がプラズマ処理装置の排気孔を経由して除去されるが、その一部はプラズマ処理装置の内壁に付着する。通常、プラズマ処理装置の内壁は石英等の絶縁材料で構成されているが、ここに導電材料や有機物が付着蓄積すると内壁表面の絶縁抵抗値が低下し、プラズマ処理室のインピーダンスが変化し、プラズマの放電状態に影響を与える。
【００２１】
量産の装置においては、処理バッチ数を重ねるにしたがい、導電材料や有機物が内壁に蓄積してくると、プラズマ放電開始時のインピーダンスマッチングが初期設定値からずれ、場合によってはプラズマ処理装置のオートチューニング機能がカバーできる範囲を超えるようになる。こうなると、プラズマの起動や維持が不可能となる。
【００２２】
またプラズマを起動できたとしても、放電状態が不安定となり、清浄化特性にばらつきが発生し、コンタクト抵抗の変動が大きくなる等、歩留り低下の原因となる。
こうした問題は、高精度のチューニングが要求される高密度プラズマ処理装置において、より顕在化している。
【００２３】
本発明の半導体装置の製造方法においては、希ガスの放電処理による清浄化工程において、ある所定のバッチ数を重ねる毎に、例えば製品ロット毎に、少なくとも表面がＳｉＯ2 等の絶縁膜で構成されたダミー基板を挿入して、同じく希ガスの放電処理を施す。これにより、ダミー基板表面から絶縁膜材料がスパッタアウトされ、プラズマ処理装置の内壁に付着する。この付着物は純粋に絶縁膜材料のみであるので、プラズマ処理装置内壁表面の抵抗値を高め、プラズマ処理室のインピーダンスを初期設定値近傍にまで戻す。
【００２４】
さて、希ガスによる被処理基板の清浄化処理、および所定バッチ数毎の希ガスによるダミー基板のプラズマ処理を重ね、プラズマ処理装置内壁に絶縁膜材料や導電材料、あるいは有機物の堆積が進むと、やはりプラズマ放電状態が徐々に不安定となる場合がある。そこでこの場合には、ダミー基板処理より長い間隔で、例えば１０ロット毎に酸素ガスの放電プラズマ処理を施す。
【００２５】
この酸素プラズマ処理により、プラズマ処理装置内壁に堆積した有機物は酸化燃焼反応により除去され、また導電材料は酸化されて絶縁物となる。この結果、プラズマ処理装置内壁表面の抵抗値を高め、プラズマ処理室のインピーダンスを再び初期設定値近傍にまで戻す。
【００２６】
このように、ダミー基板の希ガスプラズマ処理、および酸素プラズマ処理を定期的に施すことにより、量産工程における接続孔の清浄化工程、および接続孔への上層導電層形成工程の歩留りが向上し、低いコンタクト抵抗を持つ半導体装置を安定して製造することができる。
【００２７】
一方、プラズマ処理装置の内壁表面の絶縁抵抗モニタを備えたプラズマ処理装置を採用し、処理バッチ毎に、あるいは必要に応じて抵抗値を測定し、この抵抗値がある設定値以上となった場合にダミー基板の希ガスプラズマ処理、あるいは酸素プラズマ処理を施せば、より精度の高い接続孔の清浄化工程、および接続孔への上層導電層形成工程が可能となる。
【００２８】
【発明の実施の形態】
以下、本発明の具体的実施の形態例につき、図面を参照しながら説明する。
【００２９】
図１は本発明の半導体装置の製造方法の要部の工程を示す概略断面図である。
このうち、図１（ａ）は清浄化工程を施す前の被処理基板を示し、半導体基板１表面に形成された素子分離領域２、この素子分離領域２に囲まれた領域内に形成されたゲート電極３および不純物拡散層５、さらにこの不純物拡散層５に臨み、層間絶縁膜６に開口された接続孔７等を有するものである。また素子分離領域２上には下層配線４が形成され、この下層配線４に臨み、接続孔 (via)７が開口されている。
不純物拡散層５および下層配線４は、いずれも導電層を構成する。
これら導電層の露出表面には、自然酸化膜等８が形成されている。既述のようにこの自然酸化膜等８は、本来の自然酸化膜、および接続孔７形成工程におけるエッチング残渣やレジスト残渣、あるいは反応生成物等の有機物を含むものである。
【００３０】
この自然酸化膜等８は、希ガスの放電プラズマ処理により除去、すなわち清浄化されるべきものであるが、本発明においてはこの清浄化工程の所定バッチ毎に、あるいは絶縁抵抗モニタからの絶縁抵抗情報に基づき、ダミー基板に対する希ガスの放電プラズマ処理、あるいはプラズマ処理装置内壁の酸化処理を施す。
【００３１】
図１（ｂ）は希ガスの放電プラズマ処理による清浄化工程を示す。ここではＡｒ+ が被処理基板に入射し、接続孔７底部の自然酸化膜等の粒子がスパッタアウトしている状態を模式的に示している。実際には層間絶縁膜６表面もスパッタリングされ、ＳｉＯ2 等の構成材料もスパッタアウトされている（不図示）。これらのスパッタアウト粒子の一部は、後述するプラズマ処理装置の内壁に堆積する。
希ガスとしては、一般的なＡｒの他にＸｅ、Ｋｒ、ＨｅあるいはＲｎ等も使用することができる。また希ガスとともに、Ｈ2 等の還元性ガスを添加してもよい。
【００３２】
図１（ｃ）は清浄化された接続孔７にコンタクトする上層導電層９を形成した状態である。上層導電層９は、清浄化された被処理基板を大気に曝すことなく、連続的に形成したものである。上層導電層９は、バリア層９ｂと配線層９ａから構成されている。バリア層９ｂはＴｉ、ＴｉＮ、ＴｉあるいはＴｉＳｉ2 等の高融点金属あるいはその化合物の単層や積層からなる。また配線層９ａは多結晶シリコン、Ａｌ系金属、ＷやＭｏ等の高融点金属、あるいはＣｕ等からなる。
図１（ｃ）では接続孔７を埋め込むコンタクトプラグと、さらに層間絶縁膜６上に延在する上層配線が一体となった構造を示すが、これらが異なる材料で別体に構成されてもよい。本発明の採用により、被処理基板のロット数を重ねても、低抵抗の層間接続を安定に達成することができる。
【００３３】
図１は一例として半導体基板１の不純物拡散層５や下層配線４を導電層として説明したが、さらに上層配線を導電層とし、この上層配線に臨む接続孔に清浄化工程を施してもよい。さらに最終パッシベーション膜の開口から露出するパッド電極を導電層とし、このパッド電極に清浄化を施してもよい。
【００３４】
つぎに、本発明の半導体装置の製造方法で採用したプラズマ処理装置の構成例を図２〜図４を参照して説明する。
【００３５】
図２はトライオード平行平板型プラズマ処理装置の概略断面図である。すなわち、プラズマ処理室１６内には、被処理基板１０を載置するとともに一方の電極ともなる基板ステージ１１と、対向電極１３、およびこれら平行平板電極の中間に位置する格子電極１５が配設されている。基板ステージ１１には基板バイアスを与える基板バイアス電源１２が、対向電極１３にはプラズマ生成電源１４がそれぞれ接続される一方、格子電極１５は接地電位に落とされている。なお図２ではプラズマ処理室１６内への被処理基板１０の搬入搬出手段、ガス導入ノズル、排気孔や真空ポンプ等の装置細部は図示を省略する。また、後工程で、清浄化された被処理基板１０を真空搬送して、連続的に上層導電層を成膜するスパッタリング装置等の成膜装置も図示していない。
【００３６】
図２のプラズマ処理装置によれば、対向電極１３と格子電極１５との間に１０9 ｃｍ-3台のプラズマ１７が生成されるとともに、基板バイアス電源１２によりプラズマ１７からのイオン入射エネルギを独立して制御することができる。すなわち、基板バイアス電源１２が形成する弱い基板バイアスにより、プラズマ１７中のＡｒ+ 等のイオンは格子電極１５を通過し、被処理基板１０に向けて入射し、その表面をスパッタリングして清浄化する。スパッタアウトされる粒子は被処理基板１０表面の層間絶縁膜材料が大部分を占めるが、接続孔底部の導電層材料や、有機物も含まれる。これらはその一部がプラズマ処理室１６の内壁表面に付着し、その表面絶縁抵抗値を低下させる。
なお、図２のプラズマ処理装置は、対向電極１３の裏側やプラズマ処理室１６の周囲に磁石を配置し、プラズマ１７中の電子のマグネトロン運動を用いたマグネトロンタイプの平行平板型プラズマ処理装置として構成すれば、１０10ｃｍ-3台のプラズマ密度を得ることができる。
【００３７】
図３は誘導結合型プラズマ（ＩＣＰ）処理装置の構成を示す概略断面図である。すなわち、プラズマ処理室１６内には、被処理基板１０を載置する基板ステージ１１が配設されている。この基板ステージ１１には、基板バイアスを与える基板バイアス電源１２が接続されている。プラズマ処理室１６の周囲には、誘導結合コイル１８が多重に巻回されており、ここにＩＣＰ電源１９が接続されている。なお図３においてもプラズマ処理室１６内への被処理基板１０の搬入搬出手段、ガス導入ノズル、排気孔や真空ポンプ等の装置細部は図示を省略する。また、後工程で、清浄化された被処理基板１０を真空搬送して、連続的に上層導電層を成膜するスパッタリング装置等の成膜装置も図示していない。
【００３８】
図３のプラズマ処理装置は、絶縁抵抗測定回路２０を具備している。絶縁抵抗測定回路２０およびプローブ電極２１の詳細を図４に示す。プラズマ処理室１６の壁面に、絶縁シールド２２により絶縁された２本のプローブ電極２１が植設されている。このプラズマ処理室１６の内壁面には、被処理基板１０の清浄化にともないスパッタアウトされた粒子が堆積物２３となって堆積する。この堆積物２３により、プラズマ処理室１６の内壁の絶縁抵抗値が低下するが、この値はプローブ電極２１間の絶縁抵抗値でモニタされる。
【００３９】
図３のプラズマ処理装置によれば、誘導結合コイル１８が形成する交番電界により、１０11ｃｍ-3台以上の高密度のプラズマ１７を生成することができる。プラズマ１７中の大量のＡｒ+ 等の希ガスイオンは、基板バイアス電源１２が形成する弱い基板バイアス電位により、被処理基板１０に向けて入射し、その表面を清浄化する。
【００４０】
図２あるいは図３のプラズマ処理装置によれば、いずれも低ダメージ条件での被処理基板の清浄化が可能である。また被処理基板１０として、表面あるいは全体が絶縁材料で構成されたダミー基板をスパッタリングして、プラズマ処理室１６の内壁に絶縁膜を付着させることができる。さらに、酸素を含むガスを導入して、プラズマ放電することにより、プラズマ処理室１６内壁に付着した堆積物２３を酸化して絶縁物に変換あるいは気化除去することができる。
なお絶縁抵抗測定回路２０は、図２に示すトライオード平行平板型プラズマ処理装置に適用してもよい。
【００４１】
【実施例】
以下、本発明をさらに詳しく実施例により説明する。しかしながら、これら実施例は単なる例示であり、本発明は以下の実施例になんら限定されない。
【００４２】
〔実施例１〕
本実施例は、図２に示したトライオード平行平板型プラズマ処理装置により、接続孔底部に露出した導電層表面の自然酸化膜等を、希ガスの放電プラズマにより清浄化した例であり、この工程を再度図１を参照して説明する。
【００４３】
図１（ａ）に示す清浄化処理前の被処理基板は、前述した構成であり、このうち半導体基板１はシリコン単結晶、層間絶縁膜６はＳｉＯ2 、ゲート電極３および下層配線４は多結晶シリコンや高融点金属ポリサイド等からそれぞれ構成される。接続孔７の開口径は約０．２４μｍ、層間絶縁膜６の厚さは約１．０μｍである。導電層であるゲート電極３および下層配線４の露出表面には自然酸化膜等８が形成されている。図１（ａ）では、この自然酸化膜等８は説明のため実際より厚く表示されている。
【００４４】
またこの製品としての被処理基板の他に、同径のシリコン基板を熱酸化し、表面にＳｉＯ2 からなる絶縁膜を１μｍの厚さに形成したダミー基板を、別の被処理基板として用意した。
【００４５】
被処理基板１０としてのこのダミー基板を、図２に示すトライオード平行平板型プラズマ処理装置に搬入し、基板ステージ１１上にセッティングした。このプラズマ処理装置は、前回のロットの、製品としての被処理基板を清浄化処理したことにより、プラズマ処理室１６の内壁表面に堆積物２３が付着したものである。したがって、このままの状態ではプラズマ起動やプラズマ放電の持続が不安定である。
【００４６】
つぎにこのダミー基板に対し、つぎの条件で希ガスの放電プラズマ処理を施して表面の絶縁膜をスパッタリングした。
〔ダミー基板のスパッタリング条件〕
Ａｒ ２５ ｓｃｃｍ
圧力 ０．７ Ｐａ
基板ステージ温度 ５０ ℃
プラズマ生成電力 ７００ Ｗ（２ＭＨｚ）
基板バイアス電圧 ３００ Ｖ（１３．５６ＭＨｚ）
時間 ６０ ｓｅｃ
【００４７】
このスパッタリングにより、ダミー基板表面のＳｉＯ2 がスパッタアウトされ、その一部はプラズマ処理室１６の内壁表面に付着した。ダミー基板のスパッタリングは１回のみでも良いが、本実施例では５枚のダミー基板を連続的にスパッタリングした。スパッタリング終了後には、プラズマ処理室１６の内壁表面にＳｉＯ2 が厚く付着した。この結果、プラズマ処理室１６の内壁表面の絶縁抵抗値が高まり、プラズマ放電が安定して持続できるようになった。
【００４８】
この後、図１（ａ）に示す製品の被処理基板をプラズマ処理室１６内に搬入し、次の条件で希ガスの放電プラズマ処理を施し、自然酸化膜等８を除去した。このプラズマ処理工程は、プラズマの起動およびプラズマの継続とも、安定した状態で施すことができた。
〔自然酸化膜等の除去条件〕
Ａｒ ２５ ｓｃｃｍ
圧力 ０．７ Ｐａ
基板ステージ温度 ５０ ℃
プラズマ生成電力 ７００ Ｗ（２ＭＨｚ）
基板バイアス電圧 ２００ Ｖ（１３．５６ＭＨｚ）
時間 ６０ ｓｅｃ
基板バイアス電圧は、被処理基板のダメージを抑制するため、例えば１０〜３００Ｖ程度、好ましくは５０〜２５０Ｖ程度が選ばれる。
【００４９】
この自然酸化膜等除去工程、すなわち清浄化工程では、図１（ｂ）のように実線の矢印で示すＡｒ+ イオンの照射により、接続孔７底部の自然酸化膜等８はスパッタアウトされ、破線矢印で示すスパッタ粒子となって除去される。本実施例でのＡｒ+ イオンの照射エネルギは比較的低エネルギであり、被処理基板にダメージを与える虞は小さい。
【００５０】
製品の被処理基板を例えば１０枚清浄化すると、再びプラズマ処理室１６内壁には堆積物２３が付着し、内壁表面の絶縁抵抗値が低下する。この状態になるとプラズマ起動および継続が不安定となってくるので、再度ダミー基板をスパッタリングして内壁を高抵抗化する。
【００５１】
さて、清浄化された被処理基板は不図示のゲートバルブを介してスパッタリング装置内に真空搬送し、直ちに上層導電層９を形成する。本実施例では、上層導電層９として、１２０ｎｍの厚さのバリア層９ｂと６００ｎｍの厚さのＷからなる配線層９ａをスパッタリング成膜した。このうち、バリア層９ｂはＴｉ／ＴｉＮ／Ｔｉの３層構造とし、それぞれの厚さを３０／６０／３０ｎｍとして形成した。上層導電層９を形成した状態を図１（ｃ）に示す。上層導電層９はこの後、所望の配線パターンにエッチングされるか、ＣＭＰ (Chemical mechanical polishing)により接続孔７内に埋め込まれてコンタクトプラグとなる。
【００５２】
本実施例によれば、所定枚数の被処理基板を清浄化した後に、ダミー基板のスパッタリング工程を挿入することにより、多数枚の被処理基板を清浄化しても、終始安定した希ガスの放電プラズマによる処理ができる。したがって、微細で高アスペクト比の接続孔であっても、低抵抗の層間接続を安定して形成することが可能である。
【００５３】
〔実施例２〕
本実施例は、プラズマ処理室内壁表面の絶縁抵抗値をモニタしつつ、清浄化工程を施した例である。製品の被処理基板の構造や、ダミー基板の構造は前実施例１と同様であるので、この部分の重複する説明は省略する。プラズマ処理装置は、図３に示すＩＣＰ処理装置を採用した。この清浄化工程を同じ図１を参照して説明する。
【００５４】
本実施例で採用した被処理基板は、前実施例１で図１（ａ）を参照して説明したものと同様であり、重複する説明は省略する。
【００５５】
被処理基板１０としてのダミー基板を、図３に示すＩＣＰ処理装置に搬入し、基板ステージ１１上にセッティングした。このプラズマ処理装置は、前回のロットの、製品としての被処理基板を複数枚清浄化処理したことにより、プラズマ処理室１６の内壁表面に堆積物２３が付着し、絶縁抵抗測定回路２０により表面絶縁抵抗が低下したことが確認されたものである。したがって、このままの状態ではプラズマ起動やプラズマ放電の持続が不安定となる虞がある。
【００５６】
つぎにこのダミー基板に対し、下記の条件で希ガスの放電プラズマ処理を施して表面の絶縁膜をスパッタリングした。
〔ダミー基板のスパッタリング条件〕
Ａｒ ３０ ｓｃｃｍ
圧力 ０．１３ Ｐａ
基板ステージ温度 ９０ ℃
ＩＣＰ電源電力 １０００ Ｗ（４５０ｋＨｚ）
基板バイアス電圧 １００ Ｖ（１３．５６ＭＨｚ）
時間 ６０ ｓｅｃ
【００５７】
このスパッタリングにより、ダミー基板表面のＳｉＯ2 がスパッタアウトされ、その一部はプラズマ処理室１６の内壁表面に付着した。ダミー基板のスパッタリングは１枚のみでも良いが、本実施例では５枚のダミー基板を連続的にスパッタリングした。スパッタリング終了後には、プラズマ処理室１６の内壁表面にＳｉＯ2 が厚く付着した。この結果、プラズマ処理室１６の内壁表面の絶縁抵抗値が高まり、プラズマ放電が安定して持続できるようになる。
【００５８】
しかしながら、プラズマ処理室１６の内壁表面の堆積物２３の堆積厚さや堆積物２３の内容次第では、ダミー基板のスパッタリングだけではプラズマ処理室１６の内壁表面の絶縁抵抗値が充分増加しない場合がある。この場合には、次の条件で酸素ガスによる放電プラズマ処理を施し、プラズマ処理装置内壁の酸化処理を施した。
〔酸化処理条件〕
Ｏ2 １００ ｓｃｃｍ
圧力 １．０ Ｐａ
基板ステージ温度 ９０ ℃
ＩＣＰ電源電力 １０００ Ｗ（４５０ｋＨｚ）
基板バイアス電圧 ０ Ｖ
時間 １８０ ｓｅｃ
【００５９】
この酸化処理により、プラズマ処理室内壁の堆積物２３のうち、有機物は酸化燃焼反応により気化除去された。また堆積物２３のうち、導電材料は酸化されて絶縁性の酸化物に変換された。したがって、酸化処理終了後はプラズマ処理室１６の内壁表面の絶縁抵抗値が高まったことが絶縁抵抗測定回路２０によりモニタされ、プラズマ放電の起動および持続は安定する。
【００６０】
この後、図１（ａ）に示す、製品の被処理基板をプラズマ処理室１６内に搬入し、次の条件で希ガスの放電プラズマ処理を施し、自然酸化膜等８を除去した。このプラズマ処理工程は、プラズマの起動およびプラズマの継続とも、安定した状態で施すことができた。
〔自然酸化膜等の除去条件〕
Ａｒ ３０ ｓｃｃｍ
圧力 ０．１３ Ｐａ
基板ステージ温度 ９０ ℃
ＩＣＰ電源電力 １０００ Ｗ（４５０ｋＨｚ）
基板バイアス電圧 ８０ Ｖ（１３．５６ＭＨｚ）
時間 ６０ ｓｅｃ
基板バイアス電圧は、被処理基板のダメージを抑制するため、例えば１０〜３００Ｖ程度、望ましくは５０〜２５０Ｖ程度が選ばれる。
【００６１】
この自然酸化膜等除去工程、すなわち清浄化工程では、図１（ｂ）のように実線の矢印で示すＡｒ+ イオンの照射により、接続孔７底部の自然酸化膜等８はスパッタアウトされ、破線矢印で示すスパッタ粒子となって除去される。本実施例でのＡｒ+ イオンの照射エネルギは低エネルギであり、被処理基板にダメージを与える虞は小さい。
【００６２】
製品の被処理基板を例えば１０枚清浄化すると、再びプラズマ処理室１６内壁には堆積物２３が付着し、内壁表面の絶縁抵抗値が低下する。この状態になるとプラズマ起動および継続が不安定となってくるので、再度ダミー基板をスパッタリングし、あるいは必要に応じて内壁の酸化処理を施して内壁表面を高抵抗化する。
【００６３】
図１（ｃ）に示す上層導電層９の形成以後は、前実施例１に準じてよい。
【００６４】
本実施例によれば、所定枚数の被処理基板を清浄化した後に、ダミー基板のスパッタリング工程およびプラズマ処理室内壁の酸化処理工程を挿入することにより、多数枚の被処理基板を清浄化しても、終始安定した希ガスの放電プラズマによる処理ができる。したがって、微細で高アスペクト比の接続孔であっても、低抵抗の層間接続を安定して形成することが可能である。
【００６５】
以上、本発明を２例の実施例により詳細に説明したが、本発明はこれら実施例に何ら限定されるものではない。
【００６６】
例えば、プラズマ処理装置としてトライオード平行平板型装置やＩＣＰ装置の他に、ＥＣＲプラズマ処理装置やヘリコン波プラズマ処理装置等を採用することができる。低イオンエネルギでの清浄化が可能という観点からは、イオン密度が１×１０11ｃｍ-3以上の高密度プラズマ処理装置が好ましく使用される。
【００６７】
希ガスの放電プラズマによる清浄化工程において、Ａｒを用いたが、Ｈｅ、Ｘｅ、ＫｒあるいはＲｎ等他の希ガスを用いてもよく、またＨ2 等の還元性ガスを添加して用いてもよい。
【００６８】
また被処理基板上の導電層として、シリコン基板に形成された不純物拡散層やゲート電極・配線の他に、薄膜トランジスタの半導体膜等であってもよい。また半導体基板として、シリコンの他に、ＳｉＧｅやＧｅ、あるいはＧａＡｓ等の化合物半導体であってもよい。
その他、被処理基板の構成等、適宜変更可能であることは言う迄もない。
【００６９】
【発明の効果】
以上の説明から明らかなように、本発明の半導体装置の製造方法によれば、下地となる導電層にダメージを与えることなく、自然酸化膜やエッチング残渣を安定に除去することができる。
したがって、微細な開口径で高アスペクト比の接続孔による層間接続構造を、低抵抗かつ信頼性の高いものとすることができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造方法の工程を説明する概略断面図である。
【図２】実施例１で用いたトライオード平行平板型プラズマ処理装置を示す概略断面図である。
【図３】実施例２で用いた誘導結合型プラズマ処理装置を示す概略断面図である。
【図４】プラズマ処理室内壁の絶縁抵抗測定回路の概略を示す図である。
【符号の説明】
１…半導体基板、２…素子分離領域、３…ゲート電極、４…下層配線、５…不純物拡散層、６…層間絶縁膜、７…接続孔、８…自然酸化膜等、９…上層導電層、９ａ…配線層、９ｂ…バリア層
１０…被処理基板、１１…基板ステージ、１２…基板バイアス電源、１３…対向電極、１４…プラズマ生成電源、１５…格子電極、１６…プラズマ処理室、１７…プラズマ、１８…誘導結合コイル、１９…ＩＣＰ電源、２０…絶縁抵抗測定回路、２１…プローブ電極、２２…絶縁シールド、２３…堆積物
Claims (5)
- 被処理基板上の導電層上に形成された層間絶縁膜に、前記導電層に臨む接続孔を開口する工程、
前記接続孔底部に露出した前記導電層表面を、少なくとも希ガスの放電プラズマ処理により清浄化する工程、
連続的に、少なくとも前記接続孔内に上層導電層を形成する工程を具備する半導体装置の製造方法であって、
プラズマ処理装置の基板ステージ上に、少なくとも表面が絶縁膜で構成されたダミー基板を載置し、該ダミー基板に対し、少なくとも希ガスの放電プラズマ処理を施した後、
前記清浄化工程を施すこと
を特徴とする半導体装置の製造方法。 - 前記ダミー基板に対し、少なくとも希ガスの放電プラズマ処理を施すことにより、
前記ダミー基板表面の前記絶縁膜をスパッタリングし、
前記プラズマ処理装置の内壁に前記絶縁膜を付着させること
を特徴とする請求項１記載の半導体装置の製造方法。 - 前記ダミー基板に対し、少なくとも希ガスの放電プラズマ処理を施す工程に加え、
さらに、酸素を含むガスの放電プラズマ処理を施し、前記プラズマ処理装置の内壁の酸化処理を施すこと
を特徴とする請求項１記載の半導体装置の製造方法。 - 前記プラズマ処理装置は、該プラズマ処理装置内壁表面の絶縁抵抗モニタ装置を備え、
前記絶縁抵抗モニタ装置からの絶縁抵抗情報に基づき、
前記ダミー基板に対し、少なくとも希ガスの放電プラズマ処理を施すこと
を特徴とする請求項１または２記載の半導体装置の製造方法。 - 前記プラズマ処理装置は、該プラズマ処理装置内壁表面の絶縁抵抗モニタ装置を備え、
前記絶縁抵抗モニタ装置からの絶縁抵抗情報に基づき、
前記プラズマ処理装置の内壁の酸化処理を施すこと
を特徴とする請求項３記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25296198A JP3956499B2 (ja) | 1998-09-07 | 1998-09-07 | 半導体装置の製造方法 |
| US09/385,958 US6281116B1 (en) | 1998-09-07 | 1999-08-30 | Method of manufacturing a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25296198A JP3956499B2 (ja) | 1998-09-07 | 1998-09-07 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000091315A JP2000091315A (ja) | 2000-03-31 |
| JP3956499B2 true JP3956499B2 (ja) | 2007-08-08 |
Family
ID=17244575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25296198A Expired - Fee Related JP3956499B2 (ja) | 1998-09-07 | 1998-09-07 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6281116B1 (ja) |
| JP (1) | JP3956499B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100856451B1 (ko) * | 2000-04-25 | 2008-09-04 | 도쿄엘렉트론가부시키가이샤 | 소재의 플라즈마 세정장치 및 방법 |
| JP3814510B2 (ja) * | 2000-10-03 | 2006-08-30 | 松下電器産業株式会社 | プラズマ処理方法及び装置 |
| US6852242B2 (en) * | 2001-02-23 | 2005-02-08 | Zhi-Wen Sun | Cleaning of multicompositional etchant residues |
| US6916736B2 (en) * | 2002-03-20 | 2005-07-12 | Macronix International Co., Ltd. | Method of forming an intermetal dielectric layer |
| US6802945B2 (en) * | 2003-01-06 | 2004-10-12 | Megic Corporation | Method of metal sputtering for integrated circuit metal routing |
| US7381291B2 (en) | 2004-07-29 | 2008-06-03 | Asm Japan K.K. | Dual-chamber plasma processing apparatus |
| US8791018B2 (en) * | 2006-12-19 | 2014-07-29 | Spansion Llc | Method of depositing copper using physical vapor deposition |
| US8118946B2 (en) | 2007-11-30 | 2012-02-21 | Wesley George Lau | Cleaning process residues from substrate processing chamber components |
| US9887160B2 (en) * | 2015-09-24 | 2018-02-06 | International Business Machines Corporation | Multiple pre-clean processes for interconnect fabrication |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5240801A (en) * | 1989-11-20 | 1993-08-31 | Semiconductor Energy Laboratory Co., Ltd. | Image-forming member for electrophotography and manufacturing method for the same |
| JPH0653249A (ja) * | 1992-07-30 | 1994-02-25 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法 |
| JPH07335612A (ja) * | 1994-06-13 | 1995-12-22 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JP2978748B2 (ja) * | 1995-11-22 | 1999-11-15 | 日本電気株式会社 | 半導体装置の製造方法 |
| KR970052931A (ko) * | 1995-12-11 | 1997-07-29 | 김광호 | 텅스텐 질화박막 형성방법 및 이를 이용한 금속배선 형성방법 |
| SG46752A1 (en) * | 1995-12-27 | 1998-02-20 | Taiwan Semiconductor Mfg | A method to prevent volcano effect in tungsten plug deposition |
| JPH09312336A (ja) * | 1996-05-20 | 1997-12-02 | Yamaha Corp | 接続孔形成法 |
| JP3015740B2 (ja) * | 1996-08-12 | 2000-03-06 | 株式会社移動体通信先端技術研究所 | 超伝導薄膜の形成方法 |
| JP3568749B2 (ja) * | 1996-12-17 | 2004-09-22 | 株式会社デンソー | 半導体のドライエッチング方法 |
| US5972235A (en) * | 1997-02-28 | 1999-10-26 | Candescent Technologies Corporation | Plasma etching using polycarbonate mask and low pressure-high density plasma |
| US6037257A (en) * | 1997-05-08 | 2000-03-14 | Applied Materials, Inc. | Sputter deposition and annealing of copper alloy metallization |
| KR19990003495A (ko) * | 1997-06-25 | 1999-01-15 | 김영환 | 반도체 소자의 베리어 금속층 형성방법 |
-
1998
- 1998-09-07 JP JP25296198A patent/JP3956499B2/ja not_active Expired - Fee Related
-
1999
- 1999-08-30 US US09/385,958 patent/US6281116B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000091315A (ja) | 2000-03-31 |
| US6281116B1 (en) | 2001-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6949450B2 (en) | Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber | |
| JP3326974B2 (ja) | 多層配線の形成方法および半導体装置の製造方法 | |
| EP1041614A1 (en) | Plasma cleaning process for openings formed in one or more low dielectric constant insulation layers over copper metallization integrated circuit structures | |
| JP3956499B2 (ja) | 半導体装置の製造方法 | |
| CN101286473B (zh) | 半导体器件的制造方法 | |
| JPH03204928A (ja) | コンタクトホール形成方形 | |
| JP4910231B2 (ja) | 半導体装置の製造方法 | |
| JP2003273212A (ja) | 積層構造体およびその製造方法 | |
| EP0239746A2 (en) | Method for manufacturing a semiconductor device | |
| JP2996159B2 (ja) | ドライエッチング方法 | |
| US5462890A (en) | Method for making a tungsten plug of a semiconductor device | |
| JP4395896B2 (ja) | 半導体装置の製造方法 | |
| JP2000216249A (ja) | 電子装置の製造方法及びその装置 | |
| JP4228424B2 (ja) | 半導体装置の製造方法 | |
| JP2005142481A (ja) | 半導体装置の製造方法 | |
| JP4158248B2 (ja) | 電子装置の製造方法 | |
| US6756315B1 (en) | Method of forming contact openings | |
| JP2000164569A (ja) | 半導体装置の製造方法 | |
| CN113223933A (zh) | 功率器件制造过程中去除多晶硅残留的方法及其功率器件 | |
| JP2000164712A (ja) | 電子装置の製造方法 | |
| JP3616724B2 (ja) | 半導体装置の製造方法 | |
| US6903026B2 (en) | Sputter etch methods | |
| JPH11354633A (ja) | 半導体装置の製造方法 | |
| US5980979A (en) | Method for consistently forming low resistance contact structures involving the removal of adhesion layer particles blocking via openings | |
| US20040120097A1 (en) | Methods of forming metal-insulator-metal capacitors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050404 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050617 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070409 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070417 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070430 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100518 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130518 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |