JPH07335612A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JPH07335612A JPH07335612A JP6130232A JP13023294A JPH07335612A JP H07335612 A JPH07335612 A JP H07335612A JP 6130232 A JP6130232 A JP 6130232A JP 13023294 A JP13023294 A JP 13023294A JP H07335612 A JPH07335612 A JP H07335612A
- Authority
- JP
- Japan
- Prior art keywords
- manufacturing
- integrated circuit
- circuit device
- semiconductor integrated
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims description 152
- 238000004519 manufacturing process Methods 0.000 title claims description 95
- 239000007789 gas Substances 0.000 claims abstract description 92
- 238000005530 etching Methods 0.000 claims abstract description 77
- 239000011261 inert gas Substances 0.000 claims abstract description 57
- 238000010494 dissociation reaction Methods 0.000 claims abstract description 42
- 230000005593 dissociations Effects 0.000 claims abstract description 40
- 239000012495 reaction gas Substances 0.000 claims abstract description 27
- 238000006243 chemical reaction Methods 0.000 claims abstract description 19
- 238000001312 dry etching Methods 0.000 claims abstract description 17
- 229910052743 krypton Inorganic materials 0.000 claims abstract description 7
- 239000010409 thin film Substances 0.000 claims abstract description 7
- 229910052724 xenon Inorganic materials 0.000 claims abstract description 7
- 229910052734 helium Inorganic materials 0.000 claims abstract description 6
- 239000010408 film Substances 0.000 claims description 187
- 238000000034 method Methods 0.000 claims description 68
- 239000000758 substrate Substances 0.000 claims description 61
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 49
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 49
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 16
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 13
- 238000012545 processing Methods 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 229910010272 inorganic material Inorganic materials 0.000 claims description 10
- 239000011147 inorganic material Substances 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 8
- 238000009413 insulation Methods 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 7
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims description 6
- 125000004432 carbon atom Chemical group C* 0.000 claims description 4
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 claims description 4
- KYKAJFCTULSVSH-UHFFFAOYSA-N chloro(fluoro)methane Chemical compound F[C]Cl KYKAJFCTULSVSH-UHFFFAOYSA-N 0.000 claims description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 2
- 229910052799 carbon Inorganic materials 0.000 claims description 2
- 125000004122 cyclic group Chemical group 0.000 claims description 2
- 230000007935 neutral effect Effects 0.000 abstract description 7
- 230000003993 interaction Effects 0.000 abstract description 6
- 229910052786 argon Inorganic materials 0.000 abstract description 5
- 229910052756 noble gas Inorganic materials 0.000 abstract description 5
- 230000005284 excitation Effects 0.000 abstract description 4
- 229910052754 neon Inorganic materials 0.000 abstract description 4
- 239000000203 mixture Substances 0.000 abstract description 3
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 abstract 1
- 230000001537 neural effect Effects 0.000 abstract 1
- 241000894007 species Species 0.000 description 52
- 239000005380 borophosphosilicate glass Substances 0.000 description 29
- 229920002120 photoresistant polymer Polymers 0.000 description 25
- 238000001020 plasma etching Methods 0.000 description 22
- 150000002500 ions Chemical class 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 230000008569 process Effects 0.000 description 11
- 238000004364 calculation method Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000002994 raw material Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000004776 molecular orbital Methods 0.000 description 4
- 125000004429 atom Chemical group 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 208000018459 dissociative disease Diseases 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000005283 ground state Effects 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 230000002269 spontaneous effect Effects 0.000 description 2
- 206010013457 Dissociation Diseases 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000001464 adherent effect Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000031018 biological processes and functions Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 150000002835 noble gases Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000007790 scraping Methods 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 ＬＳＩ製造において、高選択比、高精度のエ
ッチングを実現する。 【構成】 半導体基板上の薄膜をドライエッチングする
に際し、プラズマ中で準安定状態に励起させた不活性ガ
スと、フロン系ガスとを相互作用させて所望の解離種を
選択的に得ることにより、反応ガスの解離種の組成制御
を精密に行う。
ッチングを実現する。 【構成】 半導体基板上の薄膜をドライエッチングする
に際し、プラズマ中で準安定状態に励起させた不活性ガ
スと、フロン系ガスとを相互作用させて所望の解離種を
選択的に得ることにより、反応ガスの解離種の組成制御
を精密に行う。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置の
製造技術に関し、特に、プラズマ中のラジカルやイオン
を用いて半導体ウエハ上の薄膜をドライエッチングする
技術に関するものである。
製造技術に関し、特に、プラズマ中のラジカルやイオン
を用いて半導体ウエハ上の薄膜をドライエッチングする
技術に関するものである。
【０００２】
【従来の技術】ＬＳＩ製造に用いられる代表的な絶縁膜
である酸化シリコン膜の加工は、通常プラズマプロセス
を利用したドライエッチング装置（プラズマエッチング
装置）を使って行われる。
である酸化シリコン膜の加工は、通常プラズマプロセス
を利用したドライエッチング装置（プラズマエッチング
装置）を使って行われる。
【０００３】代表的なプラズマエッチング装置の１つで
ある有磁場マイクロ波プラズマエッチング装置を使った
エッチングプロセスでは、まず、エッチング装置の反応
室（エッチング室）と放電室とからなる真空室が排気系
によって真空（約１０-6Torr) に排気され、次いで、ニ
ードルバルブを介して反応ガスが所定の圧力（約１０-5
〜１０-1Torr) になるように真空室に導入される。
ある有磁場マイクロ波プラズマエッチング装置を使った
エッチングプロセスでは、まず、エッチング装置の反応
室（エッチング室）と放電室とからなる真空室が排気系
によって真空（約１０-6Torr) に排気され、次いで、ニ
ードルバルブを介して反応ガスが所定の圧力（約１０-5
〜１０-1Torr) になるように真空室に導入される。
【０００４】シリコンウエハ上に堆積した酸化シリコン
膜のエッチングには、反応ガスとして、例えばＣＦ4,Ｃ
2 Ｆ6,Ｃ3 Ｆ8,Ｃ4 Ｆ8 などのフッ化炭素（フルオロカ
ーボン）系ガスと、ＣＨＦ3,ＣＨ2 Ｆ2 などの含水素フ
ルオロカーボン系ガスまたは水素との混合ガスが用いら
れる。以下、これらのフルオロカーボン系ガスを総称し
てフロン系ガスという。
膜のエッチングには、反応ガスとして、例えばＣＦ4,Ｃ
2 Ｆ6,Ｃ3 Ｆ8,Ｃ4 Ｆ8 などのフッ化炭素（フルオロカ
ーボン）系ガスと、ＣＨＦ3,ＣＨ2 Ｆ2 などの含水素フ
ルオロカーボン系ガスまたは水素との混合ガスが用いら
れる。以下、これらのフルオロカーボン系ガスを総称し
てフロン系ガスという。
【０００５】マイクロ波発振器（通常、マグネトロン）
で発生した１〜１０GHz(通常は2.４５GHz)のマイクロ波
は、導波管を伝播して放電室を形成する放電管の内部に
導入される。この放電管はマイクロ波を通過させるため
に絶縁物（通常、石英またはアルミナ）で作られてい
る。
で発生した１〜１０GHz(通常は2.４５GHz)のマイクロ波
は、導波管を伝播して放電室を形成する放電管の内部に
導入される。この放電管はマイクロ波を通過させるため
に絶縁物（通常、石英またはアルミナ）で作られてい
る。
【０００６】放電室と反応室の一部には電磁石と永久磁
石とにより磁場が形成される。この状態で放電室にマイ
クロ波電界が導入されると、磁場とマイクロ波電界との
相乗作用により有磁場マイクロ波放電が発生し、プラズ
マが形成される。
石とにより磁場が形成される。この状態で放電室にマイ
クロ波電界が導入されると、磁場とマイクロ波電界との
相乗作用により有磁場マイクロ波放電が発生し、プラズ
マが形成される。
【０００７】このとき、プラズマ中で反応ガスが解離
し、多種のラジカルやイオンが生成する。反応ガスの解
離は、反応ガス分子内の電子がプラズマ中の電子と衝突
したり、光を吸収したりして反結合性軌道に励起される
ために起こる。これらの解離種は、酸化シリコン膜の表
面に供給され、それぞれの解離種が複雑にドライエッチ
ングの特性に影響を与えながら酸化シリコン膜のエッチ
ングに関与する。
し、多種のラジカルやイオンが生成する。反応ガスの解
離は、反応ガス分子内の電子がプラズマ中の電子と衝突
したり、光を吸収したりして反結合性軌道に励起される
ために起こる。これらの解離種は、酸化シリコン膜の表
面に供給され、それぞれの解離種が複雑にドライエッチ
ングの特性に影響を与えながら酸化シリコン膜のエッチ
ングに関与する。
【０００８】なお、この種のプラズマプロセスを利用し
たドライエッチング技術については、特開平３−１０９
７２８号公報などに記載がある。
たドライエッチング技術については、特開平３−１０９
７２８号公報などに記載がある。
【０００９】
【発明が解決しようとする課題】シリコンＬＳＩやＴＦ
Ｔ（薄膜トランジスタ）などの電子デバイスにおいて
は、被ドライエッチング材である酸化シリコン膜がシリ
コン膜（シリコン基板、シリコンエピタキシャル膜、多
結晶シリコン膜など）、窒化シリコン膜、あるいはこれ
らの積層膜の上に堆積された構造となっている。
Ｔ（薄膜トランジスタ）などの電子デバイスにおいて
は、被ドライエッチング材である酸化シリコン膜がシリ
コン膜（シリコン基板、シリコンエピタキシャル膜、多
結晶シリコン膜など）、窒化シリコン膜、あるいはこれ
らの積層膜の上に堆積された構造となっている。
【００１０】高集積化の進んだ電子デバイスでは、この
酸化シリコン膜にドライエッチングにより直径0.５μｍ
以下で、高アスペクト比（孔の深さ／孔の径）のコンタ
クトホールを開孔することができ、しかも下地のシリコ
ン膜、窒化シリコン膜あるいはこれらの積層膜のエッチ
ング量を最小限とするような高精度、高選択比のエッチ
ング技術が必要となる。
酸化シリコン膜にドライエッチングにより直径0.５μｍ
以下で、高アスペクト比（孔の深さ／孔の径）のコンタ
クトホールを開孔することができ、しかも下地のシリコ
ン膜、窒化シリコン膜あるいはこれらの積層膜のエッチ
ング量を最小限とするような高精度、高選択比のエッチ
ング技術が必要となる。
【００１１】このようなエッチングを実現するために
は、反応ガスの解離種の組成制御を精密に行う必要があ
る。しかし、従来のようなプラズマ内電子の衝突による
反応ガス分子の解離を利用するエッチング方式では、そ
のような制御は困難である。
は、反応ガスの解離種の組成制御を精密に行う必要があ
る。しかし、従来のようなプラズマ内電子の衝突による
反応ガス分子の解離を利用するエッチング方式では、そ
のような制御は困難である。
【００１２】これは、電子による選択励起は、最低エネ
ルギーの反結合性軌道にしか実現できず、それに必要な
均一エネルギーの電子は、プラズマ内では得られないか
らである。このため、均一エネルギーの電子を外部で生
成して入射させるか、または均一エネルギーの光源をプ
ラズマ中に導入する必要があるが、このようにするとエ
ッチング装置のコストが大幅に上昇してしまう。
ルギーの反結合性軌道にしか実現できず、それに必要な
均一エネルギーの電子は、プラズマ内では得られないか
らである。このため、均一エネルギーの電子を外部で生
成して入射させるか、または均一エネルギーの光源をプ
ラズマ中に導入する必要があるが、このようにするとエ
ッチング装置のコストが大幅に上昇してしまう。
【００１３】本発明の目的は、高選択比、高精度のエッ
チングを実現することのできる技術を提供することにあ
る。
チングを実現することのできる技術を提供することにあ
る。
【００１４】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１５】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下の通りである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下の通りである。
【００１６】(1).本発明の半導体集積回路装置の製造方
法は、半導体基板上の薄膜をドライエッチングするに際
し、プラズマ中で準安定状態に励起させた不活性ガス
と、前記薄膜のドライエッチングに必要な反応ガスとを
相互作用させて所望の解離種を選択的に得るものであ
る。
法は、半導体基板上の薄膜をドライエッチングするに際
し、プラズマ中で準安定状態に励起させた不活性ガス
と、前記薄膜のドライエッチングに必要な反応ガスとを
相互作用させて所望の解離種を選択的に得るものであ
る。
【００１７】(2).本発明の半導体集積回路装置の製造方
法は、前記(1) の製造方法において、プラズマドライエ
ッチング装置のプラズマ生成室と反応室とを分離し、プ
ラズマ中の電子が反応室に導入されるのを阻止すること
により、電子との衝突による前記反応ガスの解離を低減
するものである。
法は、前記(1) の製造方法において、プラズマドライエ
ッチング装置のプラズマ生成室と反応室とを分離し、プ
ラズマ中の電子が反応室に導入されるのを阻止すること
により、電子との衝突による前記反応ガスの解離を低減
するものである。
【００１８】(3).本発明の半導体集積回路装置の製造方
法は、半導体基板上の酸化シリコン膜をドライエッチン
グするに際し、プラズマ中で準安定状態に励起させた不
活性ガスと、フロン系ガスとを相互作用させて所望の解
離種を選択的に得るものである。
法は、半導体基板上の酸化シリコン膜をドライエッチン
グするに際し、プラズマ中で準安定状態に励起させた不
活性ガスと、フロン系ガスとを相互作用させて所望の解
離種を選択的に得るものである。
【００１９】(4).本発明の半導体集積回路装置の製造方
法は、前記(3) の製造方法において、前記フロン系ガス
を、炭素数が２またはそれ以上の鎖状パーフロロカーボ
ンとするものである。
法は、前記(3) の製造方法において、前記フロン系ガス
を、炭素数が２またはそれ以上の鎖状パーフロロカーボ
ンとするものである。
【００２０】(5).本発明の半導体集積回路装置の製造方
法は、前記(3) の製造方法において、前記フロン系ガス
を、炭素数が２〜６の範囲の鎖状パーフロロカーボンと
するものである。
法は、前記(3) の製造方法において、前記フロン系ガス
を、炭素数が２〜６の範囲の鎖状パーフロロカーボンと
するものである。
【００２１】(6).本発明の半導体集積回路装置の製造方
法は、前記(3) の製造方法において、前記フロン系ガス
を、炭素数が３またはそれ以上の環状パーフロロカーボ
ンとするものである。
法は、前記(3) の製造方法において、前記フロン系ガス
を、炭素数が３またはそれ以上の環状パーフロロカーボ
ンとするものである。
【００２２】(7).本発明の半導体集積回路装置の製造方
法は、前記(3) の製造方法において、前記不活性ガス
を、Ｈｅ，Ｎｅ，Ａｒ，ＫｒおよびＸｅからなる群より
選択された一種または二種以上の希ガスとするものであ
る。
法は、前記(3) の製造方法において、前記不活性ガス
を、Ｈｅ，Ｎｅ，Ａｒ，ＫｒおよびＸｅからなる群より
選択された一種または二種以上の希ガスとするものであ
る。
【００２３】(8).本発明の半導体集積回路装置の製造方
法は、前記(3) の製造方法において、窒化シリコンに対
する選択比の高い解離種を得るものである。
法は、前記(3) の製造方法において、窒化シリコンに対
する選択比の高い解離種を得るものである。
【００２４】(9).本発明の半導体集積回路装置の製造方
法は、前記(3) の製造方法において、前記不活性ガスの
割合を全ガス流量の５０％以上とし、処理圧力を１００
mTorr〜１Torrの範囲とするものである。
法は、前記(3) の製造方法において、前記不活性ガスの
割合を全ガス流量の５０％以上とし、処理圧力を１００
mTorr〜１Torrの範囲とするものである。
【００２５】(10). 本発明の半導体集積回路装置の製造
方法は、前記(3) の製造方法において、前記不活性ガス
の割合を全ガス流量の８０％以上とし、処理圧力を１０
０mTorr 〜５００mTorr の範囲とするものである。
方法は、前記(3) の製造方法において、前記不活性ガス
の割合を全ガス流量の８０％以上とし、処理圧力を１０
０mTorr 〜５００mTorr の範囲とするものである。
【００２６】(11). 本発明の半導体集積回路装置の製造
方法は、前記(3) の製造方法において、ドライエッチン
グのマスクとして無機材料を用いるものである。
方法は、前記(3) の製造方法において、ドライエッチン
グのマスクとして無機材料を用いるものである。
【００２７】(12). 本発明の半導体集積回路装置の製造
方法は、半導体基板上の窒化シリコン膜をドライエッチ
ングするに際し、プラズマ中で準安定状態に励起させた
不活性ガスと、フロン系ガスとを相互作用させて所望の
解離種を選択的に得るものである。
方法は、半導体基板上の窒化シリコン膜をドライエッチ
ングするに際し、プラズマ中で準安定状態に励起させた
不活性ガスと、フロン系ガスとを相互作用させて所望の
解離種を選択的に得るものである。
【００２８】(13). 本発明の半導体集積回路装置の製造
方法は、前記(12)の製造方法において、前記不活性ガス
としてＨｅ，Ａｒ，ＫｒおよびＸｅからなる群より選択
された一種または二種以上の希ガスを用い、前記フロン
系ガスとしてジフロロメタンを用いることにより、シリ
コンに対する選択比の高い解離種を得るものである。
方法は、前記(12)の製造方法において、前記不活性ガス
としてＨｅ，Ａｒ，ＫｒおよびＸｅからなる群より選択
された一種または二種以上の希ガスを用い、前記フロン
系ガスとしてジフロロメタンを用いることにより、シリ
コンに対する選択比の高い解離種を得るものである。
【００２９】(14). 本発明の半導体集積回路装置の製造
方法は、前記(13)の製造方法において、前記不活性ガス
の割合を全ガス流量の８０％以上とし、処理圧力を１０
０mTorr 〜５００mTorr の範囲とするものである。
方法は、前記(13)の製造方法において、前記不活性ガス
の割合を全ガス流量の８０％以上とし、処理圧力を１０
０mTorr 〜５００mTorr の範囲とするものである。
【００３０】(15). 本発明の半導体集積回路装置の製造
方法は、以下の工程(a) 〜(d) を有するものである。
方法は、以下の工程(a) 〜(d) を有するものである。
【００３１】(a) 半導体基板の主面にＬＯＣＯＳ構造の
フィールド絶縁膜を形成した後、前記フィールド絶縁膜
で囲まれた活性領域に半導体素子を形成する工程、(b)
前記半導体基板の全面に第１の絶縁膜を堆積した後、前
記第１の絶縁膜上に前記第１の絶縁膜とはエッチングレ
ートが異なる第２の絶縁膜を堆積する工程、(c) プラズ
マ中で準安定状態に励起させた不活性ガスと、フロン系
ガスとを相互作用させることにより、前記第１の絶縁膜
に対する前記第２の絶縁膜の選択比が最大となるような
解離種を選択的に生成させ、この解離種を用いて前記第
２の絶縁膜をエッチングする工程、(d) プラズマ中で準
安定状態に励起させた不活性ガスと、フロン系ガスとを
相互作用させることにより、前記半導体基板に対する前
記第１の絶縁膜の選択比が最大となるような解離種を選
択的に生成させ、この解離種を用いて前記第１の絶縁膜
をエッチングすることにより、前記半導体素子に接続さ
れ、かつ一部が前記フィールド絶縁膜とオーバーラップ
したコンタクトホールを形成する工程。
フィールド絶縁膜を形成した後、前記フィールド絶縁膜
で囲まれた活性領域に半導体素子を形成する工程、(b)
前記半導体基板の全面に第１の絶縁膜を堆積した後、前
記第１の絶縁膜上に前記第１の絶縁膜とはエッチングレ
ートが異なる第２の絶縁膜を堆積する工程、(c) プラズ
マ中で準安定状態に励起させた不活性ガスと、フロン系
ガスとを相互作用させることにより、前記第１の絶縁膜
に対する前記第２の絶縁膜の選択比が最大となるような
解離種を選択的に生成させ、この解離種を用いて前記第
２の絶縁膜をエッチングする工程、(d) プラズマ中で準
安定状態に励起させた不活性ガスと、フロン系ガスとを
相互作用させることにより、前記半導体基板に対する前
記第１の絶縁膜の選択比が最大となるような解離種を選
択的に生成させ、この解離種を用いて前記第１の絶縁膜
をエッチングすることにより、前記半導体素子に接続さ
れ、かつ一部が前記フィールド絶縁膜とオーバーラップ
したコンタクトホールを形成する工程。
【００３２】(16). 本発明の半導体集積回路装置の製造
方法は、前記(15)の製造方法において、前記第２の絶縁
膜上に形成した無機材料をマスクにして前記第２の絶縁
膜をエッチングするものである。
方法は、前記(15)の製造方法において、前記第２の絶縁
膜上に形成した無機材料をマスクにして前記第２の絶縁
膜をエッチングするものである。
【００３３】(17). 本発明の半導体集積回路装置の製造
方法は、前記(15)の製造方法において、前記コンタクト
ホールの径を0.３μｍまたはそれ以下とするものであ
る。
方法は、前記(15)の製造方法において、前記コンタクト
ホールの径を0.３μｍまたはそれ以下とするものであ
る。
【００３４】(18). 本発明の半導体集積回路装置の製造
方法は、前記(16)の製造方法において、前記無機材料か
らなるマスクを前記第１の絶縁膜と同じ材料で形成する
ものである。
方法は、前記(16)の製造方法において、前記無機材料か
らなるマスクを前記第１の絶縁膜と同じ材料で形成する
ものである。
【００３５】(19). 本発明の半導体集積回路装置の製造
方法は、以下の工程(a) 〜(d) を有するものである。
方法は、以下の工程(a) 〜(d) を有するものである。
【００３６】(a) 半導体基板の主面にＭＩＳＦＥＴを形
成する工程、(b) 前記半導体基板の全面に第１の絶縁膜
を堆積した後、前記第１の絶縁膜上に前記第１の絶縁膜
とはエッチングレートが異なる第２の絶縁膜を堆積する
工程、(c) プラズマ中で準安定状態に励起させた不活性
ガスと、フロン系ガスとを相互作用させることにより、
前記第１の絶縁膜に対する前記第２の絶縁膜の選択比が
最大となるような解離種を選択的に生成させ、この解離
種を用いて前記第２の絶縁膜をエッチングする工程、
(d) プラズマ中で準安定状態に励起させた不活性ガス
と、フロン系ガスとを相互作用させることにより、前記
半導体基板に対する前記第１の絶縁膜の選択比が最大と
なるような解離種を選択的に生成させ、この解離種を用
いて前記第１の絶縁膜をエッチングすることにより、前
記ＭＩＳＦＥＴのゲート電極とこれに隣接するＭＩＳＦ
ＥＴのゲート電極との間の半導体基板に接続され、かつ
一部が前記ゲート電極とオーバーラップしたコンタクト
ホールを形成する工程。
成する工程、(b) 前記半導体基板の全面に第１の絶縁膜
を堆積した後、前記第１の絶縁膜上に前記第１の絶縁膜
とはエッチングレートが異なる第２の絶縁膜を堆積する
工程、(c) プラズマ中で準安定状態に励起させた不活性
ガスと、フロン系ガスとを相互作用させることにより、
前記第１の絶縁膜に対する前記第２の絶縁膜の選択比が
最大となるような解離種を選択的に生成させ、この解離
種を用いて前記第２の絶縁膜をエッチングする工程、
(d) プラズマ中で準安定状態に励起させた不活性ガス
と、フロン系ガスとを相互作用させることにより、前記
半導体基板に対する前記第１の絶縁膜の選択比が最大と
なるような解離種を選択的に生成させ、この解離種を用
いて前記第１の絶縁膜をエッチングすることにより、前
記ＭＩＳＦＥＴのゲート電極とこれに隣接するＭＩＳＦ
ＥＴのゲート電極との間の半導体基板に接続され、かつ
一部が前記ゲート電極とオーバーラップしたコンタクト
ホールを形成する工程。
【００３７】(20). 本発明の半導体集積回路装置の製造
方法は、前記(19)の製造方法において、前記第２の絶縁
膜上に形成した無機材料をマスクにして前記第２の絶縁
膜をエッチングするものである。
方法は、前記(19)の製造方法において、前記第２の絶縁
膜上に形成した無機材料をマスクにして前記第２の絶縁
膜をエッチングするものである。
【００３８】(21). 本発明の半導体集積回路装置の製造
方法は、前記(19)の製造方法において、前記コンタクト
ホールの径を0.２５μｍまたはそれ以下とするものであ
る。
方法は、前記(19)の製造方法において、前記コンタクト
ホールの径を0.２５μｍまたはそれ以下とするものであ
る。
【００３９】(22). 本発明の半導体集積回路装置の製造
方法は、前記(20)の製造方法において、前記無機材料か
らなるマスクを前記第１の絶縁膜と同じ材料で形成する
ものである。
方法は、前記(20)の製造方法において、前記無機材料か
らなるマスクを前記第１の絶縁膜と同じ材料で形成する
ものである。
【００４０】
【作用】不活性ガスは、プラズマとの相互作用によって
基底状態への遷移が禁止されている準安定状態に励起さ
れる。準安定状態の自然放出寿命（基底状態へ自然に遷
移する平均時間）は一秒のオーダーであるため、反応室
内には準安定状態の不活性ガスが多量に存在できる。準
安定状態の不活性ガスは、衝突によりエネルギーを放出
して基底状態へ遷移する。この放出されたエネルギーは
均一であり、反応ガス分子を選択的に励起させることが
可能である。
基底状態への遷移が禁止されている準安定状態に励起さ
れる。準安定状態の自然放出寿命（基底状態へ自然に遷
移する平均時間）は一秒のオーダーであるため、反応室
内には準安定状態の不活性ガスが多量に存在できる。準
安定状態の不活性ガスは、衝突によりエネルギーを放出
して基底状態へ遷移する。この放出されたエネルギーは
均一であり、反応ガス分子を選択的に励起させることが
可能である。
【００４１】不活性ガスの代表例である希ガスの作用に
ついて説明する。表１は、希ガス（Ｈｅ，Ｎｅ，Ａｒ，
Ｋｒ，Ｘｅ）の準安定準位エネルギー（注1)である。
ついて説明する。表１は、希ガス（Ｈｅ，Ｎｅ，Ａｒ，
Ｋｒ，Ｘｅ）の準安定準位エネルギー（注1)である。
【００４２】
【表１】
【００４３】（注1) J.S.Chang, R.M.Hobson, 市川幸
美，金田輝男，「電離気体の原子・分子過程」p.142
（東京電気大学出版局，1982) 表１に示すように、いずれの希ガスも利用できる準安定
状態の種類は限られている。従って、希ガスの準安定準
位エネルギーに合致するところに導入するフロン系ガス
分子の反結合軌道が存在し、その反結合軌道からの解離
種がエッチングに好適でなければならない。
美，金田輝男，「電離気体の原子・分子過程」p.142
（東京電気大学出版局，1982) 表１に示すように、いずれの希ガスも利用できる準安定
状態の種類は限られている。従って、希ガスの準安定準
位エネルギーに合致するところに導入するフロン系ガス
分子の反結合軌道が存在し、その反結合軌道からの解離
種がエッチングに好適でなければならない。
【００４４】また、酸化シリコン膜のエッチングに使用
される解離種の特性として、付着性、エッチング性、選
択性などを知らなければならない。各特性に属する解離
種を表２にまとめて示す。
される解離種の特性として、付着性、エッチング性、選
択性などを知らなければならない。各特性に属する解離
種を表２にまとめて示す。
【００４５】
【表２】
【００４６】選択比を向上させるためには、非選択性の
解離種を排除すべきである。また、エッチングの形状精
度を維持するためには、選択性と付着性とを兼ね備えた
解離種を使用すべきである。表２に示す特性から、選択
性の欄の解離種が好ましいことが判る。エッチングレー
トは、反応ガスの導入量、それらの混合比、パワーなど
といった通常の装置制御により得ることができる。
解離種を排除すべきである。また、エッチングの形状精
度を維持するためには、選択性と付着性とを兼ね備えた
解離種を使用すべきである。表２に示す特性から、選択
性の欄の解離種が好ましいことが判る。エッチングレー
トは、反応ガスの導入量、それらの混合比、パワーなど
といった通常の装置制御により得ることができる。
【００４７】反結合性軌道からの解離は、分子軌道計算
（注2)によって知ることができる。計算精度は、希ガス
の準安定状態と分子の既知の反応を計算することによっ
て評価することができる。モノシラン（ＳｉＨ4)の反応
の測定結果（注3)と計算結果とを表３に示す。
（注2)によって知ることができる。計算精度は、希ガス
の準安定状態と分子の既知の反応を計算することによっ
て評価することができる。モノシラン（ＳｉＨ4)の反応
の測定結果（注3)と計算結果とを表３に示す。
【００４８】
【表３】
【００４９】（注2) K.Kobayashi, N.Kurita, H.Kumah
ora, and K.Tago, Phys.Rev.B45,11299(1992); K.Koba
yashi, N.Kurita, H.Kumahora, and K.Tago, Phys.Rev.
A43,5810(1991); K.Tago, H.Kumahora, N.Sadaoka, an
d K.Kobayashi, Int.J.Supercomp. Appl.2, (1988)58． （注3) M.Tsuji, K.Kobayashi, S.Yamaguchi, and Y.N
ishimura, Che. Phys. Lett. 158, 470(1989). 表３から、分子軌道計算により、分子の反結合性軌道の
エネルギーを１ｅＶ以内の精度で予測できることが判
る。
ora, and K.Tago, Phys.Rev.B45,11299(1992); K.Koba
yashi, N.Kurita, H.Kumahora, and K.Tago, Phys.Rev.
A43,5810(1991); K.Tago, H.Kumahora, N.Sadaoka, an
d K.Kobayashi, Int.J.Supercomp. Appl.2, (1988)58． （注3) M.Tsuji, K.Kobayashi, S.Yamaguchi, and Y.N
ishimura, Che. Phys. Lett. 158, 470(1989). 表３から、分子軌道計算により、分子の反結合性軌道の
エネルギーを１ｅＶ以内の精度で予測できることが判
る。
【００５０】また、分子軌道計算によれば、表２の選択
性の解離種を発生させるために、選ぶべき分子を知るこ
とができる。表３のような解離種、およびそれを発生さ
せる分子の計算から、中性解離に必要なエネルギーは２
ｅＶ以上、反結合性軌道への励起に必要な最小エネルギ
ーは５〜１２ｅＶ、解離種のイオン化ポテンシャルは１
０〜１３ｅＶであることが判る。
性の解離種を発生させるために、選ぶべき分子を知るこ
とができる。表３のような解離種、およびそれを発生さ
せる分子の計算から、中性解離に必要なエネルギーは２
ｅＶ以上、反結合性軌道への励起に必要な最小エネルギ
ーは５〜１２ｅＶ、解離種のイオン化ポテンシャルは１
０〜１３ｅＶであることが判る。
【００５１】このことから、さらに、イオン解離に必要
なエネルギーは１２ｅＶ以上であることが判る。従っ
て、Ｈｅ、Ｎｅからは選択的なイオン解離種および中性
解離種と生成が期待でき、Ａｒ、Ｋｒ、Ｘｅからは、選
択的中性解離が期待できる。
なエネルギーは１２ｅＶ以上であることが判る。従っ
て、Ｈｅ、Ｎｅからは選択的なイオン解離種および中性
解離種と生成が期待でき、Ａｒ、Ｋｒ、Ｘｅからは、選
択的中性解離が期待できる。
【００５２】一方、分子軌道計算により反結合性軌道か
らの解離を調べると、表２の選択性の解離種を発生する
反結合性軌道が各分子に存在するかどうかを調べること
ができる。そのような反結合性軌道が存在し、その励起
エネルギーが希ガスの準安定準位エネルギーに近い分子
を表４に示す。調べた分子は、フロン系ガスのうち、Ｃ
Ｆ4,ＣＨＦ3,Ｃ2 Ｆ4,Ｃ4 Ｆ8 である。
らの解離を調べると、表２の選択性の解離種を発生する
反結合性軌道が各分子に存在するかどうかを調べること
ができる。そのような反結合性軌道が存在し、その励起
エネルギーが希ガスの準安定準位エネルギーに近い分子
を表４に示す。調べた分子は、フロン系ガスのうち、Ｃ
Ｆ4,ＣＨＦ3,Ｃ2 Ｆ4,Ｃ4 Ｆ8 である。
【００５３】
【表４】
【００５４】準安定状態の希ガスとの相互作用による選
択解離を用いる場合、プラズマ中の電子による解離も少
数ながら存在する。また、実際のエッチングプロセスで
は、イオン入射により非選択性解離種が弾き出される可
能性もある。そのため、付着性でエッチング速度の小さ
いＣＨＦやＣＦを側壁保護のために混合させる必要が生
じる場合がある。その場合にはＣＨ2 Ｆ2 からの選択解
離を用いればよい。
択解離を用いる場合、プラズマ中の電子による解離も少
数ながら存在する。また、実際のエッチングプロセスで
は、イオン入射により非選択性解離種が弾き出される可
能性もある。そのため、付着性でエッチング速度の小さ
いＣＨＦやＣＦを側壁保護のために混合させる必要が生
じる場合がある。その場合にはＣＨ2 Ｆ2 からの選択解
離を用いればよい。
【００５５】また、そのような保護性の解離種を併せて
用いる場合、非選択性解離種の発生量の比較的小さいＣ
ＨＦ3 の選択解離を用いても所望のエッチングが可能と
なる。ただし、ＣＦ4 は非選択性解離種の発生量が多い
ので、組み合わせる場合は保護性ガスの量を多くする必
要がある。
用いる場合、非選択性解離種の発生量の比較的小さいＣ
ＨＦ3 の選択解離を用いても所望のエッチングが可能と
なる。ただし、ＣＦ4 は非選択性解離種の発生量が多い
ので、組み合わせる場合は保護性ガスの量を多くする必
要がある。
【００５６】さらに、準安定状態の希ガスとの相互作用
による選択解離を用いない従来のエッチング方法や、非
選択性解離種の発生量が多い選択解離によるエッチング
方法と本発明の選択解離によるエッチング方法とを組み
合わせても、混合比により解離種の比率を制御すること
ができるので、良好な結果が得られる。
による選択解離を用いない従来のエッチング方法や、非
選択性解離種の発生量が多い選択解離によるエッチング
方法と本発明の選択解離によるエッチング方法とを組み
合わせても、混合比により解離種の比率を制御すること
ができるので、良好な結果が得られる。
【００５７】プラズマ中の電子による解離を抑制して準
安定状態の希ガスとの相互作用による選択解離を行いた
い場合、希ガスプラズマ室と導入ガス分子の解離反応室
とを空間的に分離すればよい。両室をグリッドで仕切る
ことにより、正イオンと電気的に中性な準安定状態の希
ガスとを解離反応室内に導入できるので、選択解離とイ
オンアシストエッチングが可能となる。
安定状態の希ガスとの相互作用による選択解離を行いた
い場合、希ガスプラズマ室と導入ガス分子の解離反応室
とを空間的に分離すればよい。両室をグリッドで仕切る
ことにより、正イオンと電気的に中性な準安定状態の希
ガスとを解離反応室内に導入できるので、選択解離とイ
オンアシストエッチングが可能となる。
【００５８】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。
に説明する。
【００５９】（実施例１）図１は、本実施例で使用する
マイクロ波プラズマエッチング装置１００の概略図であ
る。図中の符号１０１はマイクロ波導波管、１０２ａ，
１０２ｂは磁石、１０３はプラズマ生成室、１０６は反
応室である。マグネトロンで発生した2.４５ＧHzのマイ
クロ波は、マイクロ波導波管１０１を通じてプラズマ生
成室１０３に導入される。プラズマ生成室１０３には、
また、ガス導入口１０４を通じて原料ガスＧが導入され
る。
マイクロ波プラズマエッチング装置１００の概略図であ
る。図中の符号１０１はマイクロ波導波管、１０２ａ，
１０２ｂは磁石、１０３はプラズマ生成室、１０６は反
応室である。マグネトロンで発生した2.４５ＧHzのマイ
クロ波は、マイクロ波導波管１０１を通じてプラズマ生
成室１０３に導入される。プラズマ生成室１０３には、
また、ガス導入口１０４を通じて原料ガスＧが導入され
る。
【００６０】マイクロ波をプラズマ生成室１０３に導入
し、プラズマ生成室１０３の外側に設けた磁石１０２
ａ，１０２ｂによって１K Gaus程度の磁場を発生させる
ことにより、磁束密度が８７５Gaus程度のＥＣＲ位置１
０５において原料ガスＧが電子サイクロトロン共鳴によ
りプラズマ化される。
し、プラズマ生成室１０３の外側に設けた磁石１０２
ａ，１０２ｂによって１K Gaus程度の磁場を発生させる
ことにより、磁束密度が８７５Gaus程度のＥＣＲ位置１
０５において原料ガスＧが電子サイクロトロン共鳴によ
りプラズマ化される。
【００６１】このとき原料ガスＧから生成した中性解離
種およびイオン解離種は、反応室１０６の半導体基板
（ウエハ）１の表面に輸送される。半導体基板１を支持
するウエハ支持台１０７は高周波電源１０８に接続され
ており、半導体基板１に高周波を印加して自己バイアス
を生成し、イオンエネルギーを制御する。
種およびイオン解離種は、反応室１０６の半導体基板
（ウエハ）１の表面に輸送される。半導体基板１を支持
するウエハ支持台１０７は高周波電源１０８に接続され
ており、半導体基板１に高周波を印加して自己バイアス
を生成し、イオンエネルギーを制御する。
【００６２】次に、上記マイクロ波プラズマエッチング
装置１００を用いた本実施例のエッチングプロセスを説
明する。このプロセスは、素子分離技術として広く使用
されているＬＯＣＯＳ(LOCal Oxidation of Silicon)構
造のフィールド絶縁膜に隣接するシリコン基板にコンタ
クトを取るために、絶縁膜に接続孔を形成するプロセス
である。
装置１００を用いた本実施例のエッチングプロセスを説
明する。このプロセスは、素子分離技術として広く使用
されているＬＯＣＯＳ(LOCal Oxidation of Silicon)構
造のフィールド絶縁膜に隣接するシリコン基板にコンタ
クトを取るために、絶縁膜に接続孔を形成するプロセス
である。
【００６３】従来、基板とコンタクトを取るための接続
孔は、フィールド絶縁膜とオーバーラップしないように
レイアウトする必要があった。これは、絶縁膜をドライ
エッチングして接続孔を形成する際、オーバーエッチン
グによって下地のフィールド絶縁膜が削れてしまうと、
基板が露出してフィールド絶縁膜の素子分離特性が劣化
してしまうからである。
孔は、フィールド絶縁膜とオーバーラップしないように
レイアウトする必要があった。これは、絶縁膜をドライ
エッチングして接続孔を形成する際、オーバーエッチン
グによって下地のフィールド絶縁膜が削れてしまうと、
基板が露出してフィールド絶縁膜の素子分離特性が劣化
してしまうからである。
【００６４】しかしながら、接続孔とフィールド絶縁膜
とのオーバーラップを許容しないレイアウト設計では、
リソグラフィ工程のマスク合わせ精度などの制約から、
設計ルールが0.３μｍ程度以下のＬＳＩを実現すること
は困難である。
とのオーバーラップを許容しないレイアウト設計では、
リソグラフィ工程のマスク合わせ精度などの制約から、
設計ルールが0.３μｍ程度以下のＬＳＩを実現すること
は困難である。
【００６５】そこで本実施例では、まず図２に示すよう
に、単結晶シリコンからなる半導体基板１の主面にＬＯ
ＣＯＳ構造のフィールド絶縁膜２を形成し、次いでこの
フィールド絶縁膜２で囲まれた活性領域に、常法により
半導体素子、例えばＭＩＳＦＥＴを形成する。
に、単結晶シリコンからなる半導体基板１の主面にＬＯ
ＣＯＳ構造のフィールド絶縁膜２を形成し、次いでこの
フィールド絶縁膜２で囲まれた活性領域に、常法により
半導体素子、例えばＭＩＳＦＥＴを形成する。
【００６６】上記ＭＩＳＦＥＴは、多結晶シリコン膜か
らなるゲート電極３、酸化シリコン膜からなるゲート絶
縁膜４、半導体基板１に形成された一対の半導体領域
（ソース領域、ドレイン領域）５，６からなる。また、
ゲート電極３の上部および側壁は酸化シリコン膜７で保
護される。
らなるゲート電極３、酸化シリコン膜からなるゲート絶
縁膜４、半導体基板１に形成された一対の半導体領域
（ソース領域、ドレイン領域）５，６からなる。また、
ゲート電極３の上部および側壁は酸化シリコン膜７で保
護される。
【００６７】次に、半導体基板１の全面に膜厚５００〜
２０００Å程度の窒化シリコン膜８をＣＶＤ法により堆
積し、さらにその上に膜厚５０００〜１００００Å程度
のＢＰＳＧ(Boro Phospho Silicate Glass) 膜９をＣＶ
Ｄ法により堆積する。
２０００Å程度の窒化シリコン膜８をＣＶＤ法により堆
積し、さらにその上に膜厚５０００〜１００００Å程度
のＢＰＳＧ(Boro Phospho Silicate Glass) 膜９をＣＶ
Ｄ法により堆積する。
【００６８】次に、図３に示すように、上記ＢＰＳＧ膜
９上にフォトレジストパターン１０を形成する。このフ
ォトレジストパターン１０は、ＭＩＳＦＥＴの一方の半
導体領域５の上方に開孔１１を有している。この開孔１
１は、その一端が半導体領域５に隣接するフィールド絶
縁膜２とオーバーラップするようにレイアウトされる。
９上にフォトレジストパターン１０を形成する。このフ
ォトレジストパターン１０は、ＭＩＳＦＥＴの一方の半
導体領域５の上方に開孔１１を有している。この開孔１
１は、その一端が半導体領域５に隣接するフィールド絶
縁膜２とオーバーラップするようにレイアウトされる。
【００６９】次に、上記半導体基板１を前記マイクロ波
プラズマエッチング装置１００の反応室１０６に搬入
し、フォトレジストパターン１０をマスクにしてＢＰＳ
Ｇ膜９をドライエッチングする。このエッチングは、下
地の窒化シリコン膜８に対するＢＰＳＧ膜１６の選択比
が最大となるような条件で行う。すなわち、原料ガスＧ
を表５に示すフロン系反応ガスと不活性ガスとの組み合
わせからなる混合ガスで構成し、不活性ガスの割合を混
合ガス全量の８０％以上とする。また、このときの処理
圧力を１００〜５００mTorr に設定する。
プラズマエッチング装置１００の反応室１０６に搬入
し、フォトレジストパターン１０をマスクにしてＢＰＳ
Ｇ膜９をドライエッチングする。このエッチングは、下
地の窒化シリコン膜８に対するＢＰＳＧ膜１６の選択比
が最大となるような条件で行う。すなわち、原料ガスＧ
を表５に示すフロン系反応ガスと不活性ガスとの組み合
わせからなる混合ガスで構成し、不活性ガスの割合を混
合ガス全量の８０％以上とする。また、このときの処理
圧力を１００〜５００mTorr に設定する。
【００７０】
【表５】
【００７１】図４は、ＢＰＳＧ膜９のエッチングが途中
まで進行し、フィールド絶縁膜２上の窒化シリコン膜８
が開孔１１の底部に露出した状態を示している。
まで進行し、フィールド絶縁膜２上の窒化シリコン膜８
が開孔１１の底部に露出した状態を示している。
【００７２】図５は、ＢＰＳＧ膜９のエッチングが終了
した状態を示している。本実施例では、窒化シリコン膜
８に対する選択比が最大となるような条件でＢＰＳＧ膜
９をエッチングするので、窒化シリコン膜８がエッチン
グのストッパとなり、充分なオーバーエッチングを行っ
てもフィールド絶縁膜２の削れを防止することができ
る。
した状態を示している。本実施例では、窒化シリコン膜
８に対する選択比が最大となるような条件でＢＰＳＧ膜
９をエッチングするので、窒化シリコン膜８がエッチン
グのストッパとなり、充分なオーバーエッチングを行っ
てもフィールド絶縁膜２の削れを防止することができ
る。
【００７３】図６は、残った窒化シリコン膜８をエッチ
ングで除去することにより、ＭＩＳＦＥＴの半導体領域
５に達する接続孔１２が完成した状態を示している。
ングで除去することにより、ＭＩＳＦＥＴの半導体領域
５に達する接続孔１２が完成した状態を示している。
【００７４】窒化シリコン膜８のエッチングは、マイク
ロ波プラズマエッチング装置１００を使用し、下地の半
導体基板１に対する窒化シリコン膜８の選択比が最大と
なる条件で行う。すなわち、原料ガスＧを表６に示すフ
ロン系反応ガスと不活性ガスとの組み合わせからなる混
合ガスで構成し、不活性ガスの割合を混合ガス全量の８
０％以上とする。また、このときの処理圧力を１００〜
５００mTorr に設定する。
ロ波プラズマエッチング装置１００を使用し、下地の半
導体基板１に対する窒化シリコン膜８の選択比が最大と
なる条件で行う。すなわち、原料ガスＧを表６に示すフ
ロン系反応ガスと不活性ガスとの組み合わせからなる混
合ガスで構成し、不活性ガスの割合を混合ガス全量の８
０％以上とする。また、このときの処理圧力を１００〜
５００mTorr に設定する。
【００７５】
【表６】
【００７６】このように、本実施例によれば、フィール
ド絶縁膜２を削ることなく、一部がフィールド絶縁膜２
とオーバーラップした接続孔１２を形成することができ
るので、設計ルールが0.３μｍ程度以下のＬＳＩを実現
することができる。
ド絶縁膜２を削ることなく、一部がフィールド絶縁膜２
とオーバーラップした接続孔１２を形成することができ
るので、設計ルールが0.３μｍ程度以下のＬＳＩを実現
することができる。
【００７７】（実施例２）図７は、本実施例で使用する
プラズマエッチング装置２００の概略図である。このプ
ラズマエッチング装置２００は、石英製の円筒２０１の
周囲にアンテナ２０２を設け、このアンテナ２０２に高
周波を印加して円筒２０１内に電磁波を導入する構造に
なっている。真空室２０３の外側には二重のコイル２０
４，２０５が設けられ、軸方向に磁界を発生させるよう
になっている。ガス導入口２０６から導入された原料ガ
スＧは、この軸方向磁界と高周波とによりプラズマ化さ
れ、このとき発生する中性解離種、イオン種が半導体基
板１の表面に輸送されてエッチングが行われる。
プラズマエッチング装置２００の概略図である。このプ
ラズマエッチング装置２００は、石英製の円筒２０１の
周囲にアンテナ２０２を設け、このアンテナ２０２に高
周波を印加して円筒２０１内に電磁波を導入する構造に
なっている。真空室２０３の外側には二重のコイル２０
４，２０５が設けられ、軸方向に磁界を発生させるよう
になっている。ガス導入口２０６から導入された原料ガ
スＧは、この軸方向磁界と高周波とによりプラズマ化さ
れ、このとき発生する中性解離種、イオン種が半導体基
板１の表面に輸送されてエッチングが行われる。
【００７８】前記実施例１では、ＢＰＳＧ膜９をエッチ
ングする際のマスクとしてフォトレジストパターン１０
を使用した。しかし、この場合は、フォトレジストがエ
ッチングされる際に発生する生成物が選択性に及ぼす影
響を考慮しなければならない。すなわち、エッチングに
よって発生する生成物が非選択性の解離種を発生させな
いようなフォトレジスト材料やエッチング条件を選択す
る必要がある。
ングする際のマスクとしてフォトレジストパターン１０
を使用した。しかし、この場合は、フォトレジストがエ
ッチングされる際に発生する生成物が選択性に及ぼす影
響を考慮しなければならない。すなわち、エッチングに
よって発生する生成物が非選択性の解離種を発生させな
いようなフォトレジスト材料やエッチング条件を選択す
る必要がある。
【００７９】そこで本実施例では、図８に示すように、
ＢＰＳＧ膜９上に膜厚５００〜２０００Å程度の窒化シ
リコン膜１３をＣＶＤ法により堆積し、この窒化シリコ
ン膜１３上にフォトレジストパターン１０を形成する。
このフォトレジストパターン１０は、ＭＩＳＦＥＴの一
方の半導体領域５の上方に開孔１１を有しており、開孔
１１の一端は、半導体領域５に隣接するフィールド絶縁
膜２とオーバーラップするようにレイアウトされる。
ＢＰＳＧ膜９上に膜厚５００〜２０００Å程度の窒化シ
リコン膜１３をＣＶＤ法により堆積し、この窒化シリコ
ン膜１３上にフォトレジストパターン１０を形成する。
このフォトレジストパターン１０は、ＭＩＳＦＥＴの一
方の半導体領域５の上方に開孔１１を有しており、開孔
１１の一端は、半導体領域５に隣接するフィールド絶縁
膜２とオーバーラップするようにレイアウトされる。
【００８０】次に、図９に示すように、上記フォトレジ
ストパターン１０をマスクにして窒化シリコン膜１３を
一般的なドライエッチング条件でエッチングする。
ストパターン１０をマスクにして窒化シリコン膜１３を
一般的なドライエッチング条件でエッチングする。
【００８１】次に、フォトレジストパターン１０をアッ
シングで除去した後、窒化シリコン膜１３をマスクにし
てＢＰＳＧ膜９をドライエッチングする。このエッチン
グは、窒化シリコン膜１３（および窒化シリコン膜８）
に対するＢＰＳＧ膜９の選択比が最大となるような条件
で行う。すなわち、表７に示すフロン系反応ガスと不活
性ガスとの混合ガスを使用し、不活性ガスの割合を混合
ガス全量の８０％以上として処理圧力１００〜５００mT
orr でエッチングを行う。
シングで除去した後、窒化シリコン膜１３をマスクにし
てＢＰＳＧ膜９をドライエッチングする。このエッチン
グは、窒化シリコン膜１３（および窒化シリコン膜８）
に対するＢＰＳＧ膜９の選択比が最大となるような条件
で行う。すなわち、表７に示すフロン系反応ガスと不活
性ガスとの混合ガスを使用し、不活性ガスの割合を混合
ガス全量の８０％以上として処理圧力１００〜５００mT
orr でエッチングを行う。
【００８２】
【表７】
【００８３】図１０は、ＢＰＳＧ膜９のエッチングが途
中まで進行し、フィールド絶縁膜２上の窒化シリコン膜
８が開孔１１の底部に露出した状態を示している。
中まで進行し、フィールド絶縁膜２上の窒化シリコン膜
８が開孔１１の底部に露出した状態を示している。
【００８４】図１１は、ＢＰＳＧ膜９のエッチングが終
了した状態を示している。ＢＰＳＧ膜９のエッチング
は、窒化シリコン膜８に対する選択比が最大となるよう
な条件で行うので、窒化シリコン膜８がエッチングのス
トッパとなり、充分なオーバーエッチングを行ってもフ
ィールド絶縁膜２の削れを防止することができる。
了した状態を示している。ＢＰＳＧ膜９のエッチング
は、窒化シリコン膜８に対する選択比が最大となるよう
な条件で行うので、窒化シリコン膜８がエッチングのス
トッパとなり、充分なオーバーエッチングを行ってもフ
ィールド絶縁膜２の削れを防止することができる。
【００８５】図１２は、残った窒化シリコン膜８，１３
をエッチングで除去することにより、ＭＩＳＦＥＴの半
導体領域５に達する接続孔１２が完成した状態を示して
いる。
をエッチングで除去することにより、ＭＩＳＦＥＴの半
導体領域５に達する接続孔１２が完成した状態を示して
いる。
【００８６】窒化シリコン膜８，１３のエッチングは、
前記プラズマエッチング装置２００を使用し、下地の半
導体基板１に対する窒化シリコン膜８，１３の選択比が
最大となる条件で行う。すなわち、原料ガスＧを表８に
示すフロン系反応ガスと不活性ガスとの組み合わせから
なる混合ガスで構成し、不活性ガスの割合を混合ガス全
量の８０％以上とする。また、このときの処理圧力を１
００〜５００mTorr に設定する。
前記プラズマエッチング装置２００を使用し、下地の半
導体基板１に対する窒化シリコン膜８，１３の選択比が
最大となる条件で行う。すなわち、原料ガスＧを表８に
示すフロン系反応ガスと不活性ガスとの組み合わせから
なる混合ガスで構成し、不活性ガスの割合を混合ガス全
量の８０％以上とする。また、このときの処理圧力を１
００〜５００mTorr に設定する。
【００８７】
【表８】
【００８８】このように、ＢＰＳＧ膜９をエッチングす
る際のマスクにフォトレジストを使用しない本実施例に
よれば、フォトレジストがエッチングされることによっ
て発生する生成物が選択性に及ぼす影響を排除すること
ができるので、エッチングの選択性をさらに向上させる
ことができる。
る際のマスクにフォトレジストを使用しない本実施例に
よれば、フォトレジストがエッチングされることによっ
て発生する生成物が選択性に及ぼす影響を排除すること
ができるので、エッチングの選択性をさらに向上させる
ことができる。
【００８９】（実施例３）図１３は、本実施例で使用す
るマイクロ波プラズマエッチング装置３００の概略図で
ある。図中の符号３０１はマイクロ波導波管、３０２は
磁石、３０３はプラズマ生成室である。マグネトロンで
発生した2.４５ＧHzのマイクロ波は、マイクロ波導波管
３０１を通じてプラズマ生成室３０３に導入される。
るマイクロ波プラズマエッチング装置３００の概略図で
ある。図中の符号３０１はマイクロ波導波管、３０２は
磁石、３０３はプラズマ生成室である。マグネトロンで
発生した2.４５ＧHzのマイクロ波は、マイクロ波導波管
３０１を通じてプラズマ生成室３０３に導入される。
【００９０】上記プラズマ生成室３０３では、ガス導入
口３０４を通じて導入された不活性ガスのプラズマが形
成される。このプラズマ中には、電子、イオン、準安定
原子が存在する。
口３０４を通じて導入された不活性ガスのプラズマが形
成される。このプラズマ中には、電子、イオン、準安定
原子が存在する。
【００９１】上記プラズマ生成室３０３と反応室３０５
との境界には、複数のグリッド電極３０６が設けられて
おり、このグリッド電極３０６の電位を正負交互に切換
えることにより、プラズマ中の電子、イオンのうち、イ
オンのみが反応室３０５に導入される。不活性ガスの準
安定原子は、電界の影響を受けないので、等方的に拡散
しながら反応室３０５内に導入される。
との境界には、複数のグリッド電極３０６が設けられて
おり、このグリッド電極３０６の電位を正負交互に切換
えることにより、プラズマ中の電子、イオンのうち、イ
オンのみが反応室３０５に導入される。不活性ガスの準
安定原子は、電界の影響を受けないので、等方的に拡散
しながら反応室３０５内に導入される。
【００９２】上記反応室３０５には、ガス導入口３０７
を通じて反応ガスが導入され、上記不活性ガスの準安定
原子との相互作用によって所定の解離種が生成する。そ
して、この解離種と前記不活性ガスのイオンとが半導体
基板１の表面に輸送されてエッチングが進行する。
を通じて反応ガスが導入され、上記不活性ガスの準安定
原子との相互作用によって所定の解離種が生成する。そ
して、この解離種と前記不活性ガスのイオンとが半導体
基板１の表面に輸送されてエッチングが進行する。
【００９３】次に、上記マイクロ波プラズマエッチング
装置３００を用いたエッチングプロセスを説明する。こ
のプロセスは、隣接する２つのＭＩＳＦＥＴのゲート電
極の間のシリコン基板にコンタクトを取るために、絶縁
膜に接続孔を形成するプロセスである。
装置３００を用いたエッチングプロセスを説明する。こ
のプロセスは、隣接する２つのＭＩＳＦＥＴのゲート電
極の間のシリコン基板にコンタクトを取るために、絶縁
膜に接続孔を形成するプロセスである。
【００９４】例えばゲート電極間のスペースが0.２５μ
ｍ程度まで微細化されるのに対し、接続孔を形成する際
に使用するフォトマスクの解像度が0.３μｍ程度である
とすると、このゲート電極間に接続孔を形成することは
不可能である。
ｍ程度まで微細化されるのに対し、接続孔を形成する際
に使用するフォトマスクの解像度が0.３μｍ程度である
とすると、このゲート電極間に接続孔を形成することは
不可能である。
【００９５】そこで本実施例では、まず図１４に示すよ
うに、常法に従って、半導体基板１の主面にフィールド
絶縁膜２を形成し、次いでこのフィールド絶縁膜２で囲
まれた活性領域に、ゲート電極３、ゲート絶縁膜４、一
対の半導体領域（ソース領域、ドレイン領域）５，６か
らなるＭＩＳＦＥＴを形成する。このとき、隣接するゲ
ート電極３間のスペースは0.２５μｍ程度である。ま
た、ゲート電極３の上部および側壁は酸化シリコン膜７
で保護される。
うに、常法に従って、半導体基板１の主面にフィールド
絶縁膜２を形成し、次いでこのフィールド絶縁膜２で囲
まれた活性領域に、ゲート電極３、ゲート絶縁膜４、一
対の半導体領域（ソース領域、ドレイン領域）５，６か
らなるＭＩＳＦＥＴを形成する。このとき、隣接するゲ
ート電極３間のスペースは0.２５μｍ程度である。ま
た、ゲート電極３の上部および側壁は酸化シリコン膜７
で保護される。
【００９６】次に、半導体基板１の全面に膜厚５００〜
２０００Å程度の窒化シリコン膜１５をＣＶＤ法により
堆積し、さらにその上に膜厚５０００〜１００００Å程
度のＢＰＳＧ膜１６をＣＶＤ法により堆積する。
２０００Å程度の窒化シリコン膜１５をＣＶＤ法により
堆積し、さらにその上に膜厚５０００〜１００００Å程
度のＢＰＳＧ膜１６をＣＶＤ法により堆積する。
【００９７】次に、図１５に示すように、上記ＢＰＳＧ
膜１６上にフォトレジストパターン１７を形成する。こ
のフォトレジストパターン１７は、ＭＩＳＦＥＴの一方
の半導体領域６の上方に開孔１８を有している。この開
孔１８の直径は、ゲート電極３間のスペース（0.２５μ
ｍ程度）よりも大きい0.３μｍ程度である。すなわち、
この開孔１８はその一部がゲート電極３とオーバーラッ
プするようにレイアウトされる。
膜１６上にフォトレジストパターン１７を形成する。こ
のフォトレジストパターン１７は、ＭＩＳＦＥＴの一方
の半導体領域６の上方に開孔１８を有している。この開
孔１８の直径は、ゲート電極３間のスペース（0.２５μ
ｍ程度）よりも大きい0.３μｍ程度である。すなわち、
この開孔１８はその一部がゲート電極３とオーバーラッ
プするようにレイアウトされる。
【００９８】次に、上記半導体基板１を前記マイクロ波
プラズマエッチング装置３００の反応室３０５に搬入
し、フォトレジストパターン１７をマスクにしてＢＰＳ
Ｇ膜１６をドライエッチングする。このエッチングは、
下地の窒化シリコン膜１５に対するＢＰＳＧ膜１６の選
択比が最大となるような条件で行う。
プラズマエッチング装置３００の反応室３０５に搬入
し、フォトレジストパターン１７をマスクにしてＢＰＳ
Ｇ膜１６をドライエッチングする。このエッチングは、
下地の窒化シリコン膜１５に対するＢＰＳＧ膜１６の選
択比が最大となるような条件で行う。
【００９９】すなわち、原料ガスＧを前記表７に示すフ
ロン系反応ガスと不活性ガスとの組み合わせからなる混
合ガスで構成し、不活性ガスの割合を混合ガス全量の８
０％以上とする。また、このときの処理圧力を１００〜
５００mTorr に設定する。
ロン系反応ガスと不活性ガスとの組み合わせからなる混
合ガスで構成し、不活性ガスの割合を混合ガス全量の８
０％以上とする。また、このときの処理圧力を１００〜
５００mTorr に設定する。
【０１００】図１６は、ＢＰＳＧ膜１６のエッチングが
途中まで進行し、窒化シリコン膜１５が開孔１８の底部
に露出した状態を示している。
途中まで進行し、窒化シリコン膜１５が開孔１８の底部
に露出した状態を示している。
【０１０１】図１７は、ＢＰＳＧ膜１６のエッチングが
終了した状態を示している。本実施例では、窒化シリコ
ン膜１５に対する選択比が最大となるような条件でＢＰ
ＳＧ膜１６をエッチングするので、窒化シリコン膜１５
がエッチングのストッパとなり、この結果、充分なオー
バーエッチングを行ってもゲート電極３を保護する酸化
シリコン膜７の削れを防止することができる。
終了した状態を示している。本実施例では、窒化シリコ
ン膜１５に対する選択比が最大となるような条件でＢＰ
ＳＧ膜１６をエッチングするので、窒化シリコン膜１５
がエッチングのストッパとなり、この結果、充分なオー
バーエッチングを行ってもゲート電極３を保護する酸化
シリコン膜７の削れを防止することができる。
【０１０２】図１８は、残った窒化シリコン膜１５をエ
ッチングで除去することにより、ＭＩＳＦＥＴの半導体
領域６に達する接続孔１９が完成した状態を示してい
る。窒化シリコン膜１５のエッチングは、前記マイクロ
波プラズマエッチング装置３００を使用し、下地の半導
体基板１に対する窒化シリコン膜１５の選択比が最大と
なる条件で行う。すなわち、原料ガスＧを前記表８に示
すフロン系反応ガスと不活性ガスとの組み合わせからな
る混合ガスで構成し、不活性ガスの割合を混合ガス全量
の８０％以上とする。また、このときの処理圧力を１０
０〜５００mTorrに設定する。
ッチングで除去することにより、ＭＩＳＦＥＴの半導体
領域６に達する接続孔１９が完成した状態を示してい
る。窒化シリコン膜１５のエッチングは、前記マイクロ
波プラズマエッチング装置３００を使用し、下地の半導
体基板１に対する窒化シリコン膜１５の選択比が最大と
なる条件で行う。すなわち、原料ガスＧを前記表８に示
すフロン系反応ガスと不活性ガスとの組み合わせからな
る混合ガスで構成し、不活性ガスの割合を混合ガス全量
の８０％以上とする。また、このときの処理圧力を１０
０〜５００mTorrに設定する。
【０１０３】このように、本実施例によれば、ゲート電
極３を保護する酸化シリコン膜７を削ることなく、ゲー
ト電極３とオーバーラップした接続孔１９を形成するこ
とができるので、ゲート電極３間のスペースが0.２５μ
ｍ程度のＬＳＩを実現することができる。
極３を保護する酸化シリコン膜７を削ることなく、ゲー
ト電極３とオーバーラップした接続孔１９を形成するこ
とができるので、ゲート電極３間のスペースが0.２５μ
ｍ程度のＬＳＩを実現することができる。
【０１０４】（実施例４）前記実施例３では、ＢＰＳＧ
膜１６をエッチングする際のマスクとしてフォトレジス
トパターン１７を使用した。しかし、この場合は、フォ
トレジストがエッチングされる際に発生する生成物が非
選択性の解離種を発生させないように、フォトレジスト
材料やエッチング条件を選択する必要がある。
膜１６をエッチングする際のマスクとしてフォトレジス
トパターン１７を使用した。しかし、この場合は、フォ
トレジストがエッチングされる際に発生する生成物が非
選択性の解離種を発生させないように、フォトレジスト
材料やエッチング条件を選択する必要がある。
【０１０５】そこで本実施例では、図１９に示すよう
に、ＢＰＳＧ膜１６上に膜厚５００〜２０００Å程度の
窒化シリコン膜２０をＣＶＤ法により堆積し、この窒化
シリコン膜２０上にフォトレジストパターン１７を形成
する。
に、ＢＰＳＧ膜１６上に膜厚５００〜２０００Å程度の
窒化シリコン膜２０をＣＶＤ法により堆積し、この窒化
シリコン膜２０上にフォトレジストパターン１７を形成
する。
【０１０６】次に、図２０に示すように、上記フォトレ
ジストパターン１７をマスクにして窒化シリコン膜２０
を一般的なドライエッチング条件でエッチングする。
ジストパターン１７をマスクにして窒化シリコン膜２０
を一般的なドライエッチング条件でエッチングする。
【０１０７】次に、フォトレジストパターン１７をアッ
シングで除去した後、窒化シリコン膜２０をマスクにし
てＢＰＳＧ膜１６をドライエッチングする。このエッチ
ングは、前記マイクロ波プラズマエッチング装置３００
を使用し、窒化シリコン膜２０（および窒化シリコン膜
１５）に対するＢＰＳＧ膜１６の選択比が最大となるよ
うな条件で行う。すなわち、前記表７に示すフロン系反
応ガスと不活性ガスとの混合ガスを使用し、不活性ガス
の割合を混合ガス全量の８０％以上として処理圧力１０
０〜５００mTorr でエッチングを行う。
シングで除去した後、窒化シリコン膜２０をマスクにし
てＢＰＳＧ膜１６をドライエッチングする。このエッチ
ングは、前記マイクロ波プラズマエッチング装置３００
を使用し、窒化シリコン膜２０（および窒化シリコン膜
１５）に対するＢＰＳＧ膜１６の選択比が最大となるよ
うな条件で行う。すなわち、前記表７に示すフロン系反
応ガスと不活性ガスとの混合ガスを使用し、不活性ガス
の割合を混合ガス全量の８０％以上として処理圧力１０
０〜５００mTorr でエッチングを行う。
【０１０８】図２１は、ＢＰＳＧ膜１６のエッチングが
途中まで進行し、窒化シリコン膜１５が開孔１８の底部
に露出した状態を示している。
途中まで進行し、窒化シリコン膜１５が開孔１８の底部
に露出した状態を示している。
【０１０９】図２２は、ＢＰＳＧ膜１６のエッチングが
終了した状態を示している。ＢＰＳＧ膜１６のエッチン
グは、窒化シリコン膜１５に対する選択比が最大となる
ような条件で行うので、窒化シリコン膜１５がエッチン
グのストッパとなり、充分なオーバーエッチングを行っ
ても、ゲート電極３を保護する酸化シリコン膜７の削れ
を防止することができる。
終了した状態を示している。ＢＰＳＧ膜１６のエッチン
グは、窒化シリコン膜１５に対する選択比が最大となる
ような条件で行うので、窒化シリコン膜１５がエッチン
グのストッパとなり、充分なオーバーエッチングを行っ
ても、ゲート電極３を保護する酸化シリコン膜７の削れ
を防止することができる。
【０１１０】図２３は、残った窒化シリコン膜１５，２
０をエッチングで除去することにより、ＭＩＳＦＥＴの
半導体領域６に達する接続孔１９が完成した状態を示し
ている。窒化シリコン膜１５のエッチングは、前記マイ
クロ波プラズマエッチング装置３００を使用し、下地の
半導体基板１に対する窒化シリコン膜１５の選択比が最
大となる条件で行う。すなわち、原料ガスＧを前記表８
に示すフロン系反応ガスと不活性ガスとの組み合わせか
らなる混合ガスで構成し、不活性ガスの割合を混合ガス
全量の８０％以上とする。また、このときの処理圧力を
１００〜５００mTorr に設定する。
０をエッチングで除去することにより、ＭＩＳＦＥＴの
半導体領域６に達する接続孔１９が完成した状態を示し
ている。窒化シリコン膜１５のエッチングは、前記マイ
クロ波プラズマエッチング装置３００を使用し、下地の
半導体基板１に対する窒化シリコン膜１５の選択比が最
大となる条件で行う。すなわち、原料ガスＧを前記表８
に示すフロン系反応ガスと不活性ガスとの組み合わせか
らなる混合ガスで構成し、不活性ガスの割合を混合ガス
全量の８０％以上とする。また、このときの処理圧力を
１００〜５００mTorr に設定する。
【０１１１】このように、ＢＰＳＧ膜１６をエッチング
する際のマスクにフォトレジストを使用しない本実施例
によれば、フォトレジストがエッチングされることによ
って発生する生成物が選択性に及ぼす影響を排除するこ
とができるので、エッチングの選択性をさらに向上させ
ることができる。
する際のマスクにフォトレジストを使用しない本実施例
によれば、フォトレジストがエッチングされることによ
って発生する生成物が選択性に及ぼす影響を排除するこ
とができるので、エッチングの選択性をさらに向上させ
ることができる。
【０１１２】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は、前記実施
例に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
施例に基づき具体的に説明したが、本発明は、前記実施
例に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
【０１１３】本発明において使用する反応ガスと不活性
ガスは、前記実施例１〜４の組合せに限定されるもので
はなく、例えば表９に示すような組合せも可能である。
ガスは、前記実施例１〜４の組合せに限定されるもので
はなく、例えば表９に示すような組合せも可能である。
【０１１４】
【表９】
【０１１５】上記表９に示した反応ガスと不活性ガス
を、 Ａ：選択解離種のみを発生する不活性ガスと反応ガス種
の組合せの集合 Ｂ：選択性と保護性の解離種を発生する不活性ガスと反
応ガス種の組合せの集合 Ｃ：選択性と少量の非選択性の解離種を発生する不活性
ガスと反応ガス種の組合せの集合 Ｄ：選択性と多量の非選択性の解離種を発生する不活性
ガスと反応ガス種の組合せの集合 Ｅ：プラズマにより解離する反応ガス種の集合 とすると、本発明において使用する反応ガスと不活性ガ
スの組合せは、Ａの要素およびその組合せ、ＡとＢの合
併集合においてＡの要素を含む要素の組合せ、ＡとＢと
Ｃの合併集合においてＡの要素を含む要素の組合せ、Ａ
とＢとＤの合併集合においてＡの要素を含む要素の組合
せ、ＡとＢとＣとＤの合併集合においてＡの要素を含む
要素の組合せ、ＡとＢとＣとＤとＥの合併集合において
Ａの要素を含む要素の組合せなどを含むものである。
を、 Ａ：選択解離種のみを発生する不活性ガスと反応ガス種
の組合せの集合 Ｂ：選択性と保護性の解離種を発生する不活性ガスと反
応ガス種の組合せの集合 Ｃ：選択性と少量の非選択性の解離種を発生する不活性
ガスと反応ガス種の組合せの集合 Ｄ：選択性と多量の非選択性の解離種を発生する不活性
ガスと反応ガス種の組合せの集合 Ｅ：プラズマにより解離する反応ガス種の集合 とすると、本発明において使用する反応ガスと不活性ガ
スの組合せは、Ａの要素およびその組合せ、ＡとＢの合
併集合においてＡの要素を含む要素の組合せ、ＡとＢと
Ｃの合併集合においてＡの要素を含む要素の組合せ、Ａ
とＢとＤの合併集合においてＡの要素を含む要素の組合
せ、ＡとＢとＣとＤの合併集合においてＡの要素を含む
要素の組合せ、ＡとＢとＣとＤとＥの合併集合において
Ａの要素を含む要素の組合せなどを含むものである。
【０１１６】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【０１１７】本発明によれば、反応ガスの解離種の組成
制御を精密に行うことができ、高精度、高選択比のエッ
チングを実現することができるので、半導体集積回路装
置の微細化、高集積化を促進することができる。
制御を精密に行うことができ、高精度、高選択比のエッ
チングを実現することができるので、半導体集積回路装
置の微細化、高集積化を促進することができる。
【図１】本発明の実施例１で使用するマイクロ波プラズ
マエッチング装置の概略図であ。
マエッチング装置の概略図であ。
【図２】本発明の実施例１である半導体集積回路装置の
製造方法を示す半導体基板の要部断面図である。
製造方法を示す半導体基板の要部断面図である。
【図３】本発明の実施例１である半導体集積回路装置の
製造方法を示す半導体基板の要部断面図である。
製造方法を示す半導体基板の要部断面図である。
【図４】本発明の実施例１である半導体集積回路装置の
製造方法を示す半導体基板の要部断面図である。
製造方法を示す半導体基板の要部断面図である。
【図５】本発明の実施例１である半導体集積回路装置の
製造方法を示す半導体基板の要部断面図である。
製造方法を示す半導体基板の要部断面図である。
【図６】本発明の実施例１である半導体集積回路装置の
製造方法を示す半導体基板の要部断面図である。
製造方法を示す半導体基板の要部断面図である。
【図７】本発明の実施例２で使用するプラズマエッチン
グ装置の概略図であ。
グ装置の概略図であ。
【図８】本発明の実施例２である半導体集積回路装置の
製造方法を示す半導体基板の要部断面図である。
製造方法を示す半導体基板の要部断面図である。
【図９】本発明の実施例２である半導体集積回路装置の
製造方法を示す半導体基板の要部断面図である。
製造方法を示す半導体基板の要部断面図である。
【図１０】本発明の実施例２である半導体集積回路装置
の製造方法を示す半導体基板の要部断面図である。
の製造方法を示す半導体基板の要部断面図である。
【図１１】本発明の実施例２である半導体集積回路装置
の製造方法を示す半導体基板の要部断面図である。
の製造方法を示す半導体基板の要部断面図である。
【図１２】本発明の実施例２である半導体集積回路装置
の製造方法を示す半導体基板の要部断面図である。
の製造方法を示す半導体基板の要部断面図である。
【図１３】本発明の実施例３で使用するマイクロ波プラ
ズマエッチング装置の概略図であ。
ズマエッチング装置の概略図であ。
【図１４】本発明の実施例３である半導体集積回路装置
の製造方法を示す半導体基板の要部断面図である。
の製造方法を示す半導体基板の要部断面図である。
【図１５】本発明の実施例３である半導体集積回路装置
の製造方法を示す半導体基板の要部断面図である。
の製造方法を示す半導体基板の要部断面図である。
【図１６】本発明の実施例３である半導体集積回路装置
の製造方法を示す半導体基板の要部断面図である。
の製造方法を示す半導体基板の要部断面図である。
【図１７】本発明の実施例３である半導体集積回路装置
の製造方法を示す半導体基板の要部断面図である。
の製造方法を示す半導体基板の要部断面図である。
【図１８】本発明の実施例３である半導体集積回路装置
の製造方法を示す半導体基板の要部断面図である。
の製造方法を示す半導体基板の要部断面図である。
【図１９】本発明の実施例４である半導体集積回路装置
の製造方法を示す半導体基板の要部断面図である。
の製造方法を示す半導体基板の要部断面図である。
【図２０】本発明の実施例４である半導体集積回路装置
の製造方法を示す半導体基板の要部断面図である。
の製造方法を示す半導体基板の要部断面図である。
【図２１】本発明の実施例４である半導体集積回路装置
の製造方法を示す半導体基板の要部断面図である。
の製造方法を示す半導体基板の要部断面図である。
【図２２】本発明の実施例４である半導体集積回路装置
の製造方法を示す半導体基板の要部断面図である。
の製造方法を示す半導体基板の要部断面図である。
【図２３】本発明の実施例４である半導体集積回路装置
の製造方法を示す半導体基板の要部断面図である。
の製造方法を示す半導体基板の要部断面図である。
１ 半導体基板（ウエハ） ２ フィールド絶縁膜 ３ ゲート電極 ４ ゲート絶縁膜 ５ 半導体領域 ６ 半導体領域 ７ 酸化シリコン膜 ８ 窒化シリコン膜 ９ ＢＰＳＧ膜 １０ フォトレジストパターン １１ 開孔 １２ 接続孔 １３ 窒化シリコン膜 １５ 窒化シリコン膜 １６ ＢＰＳＧ膜 １７ フォトレジストパターン １８ 開孔 １９ 接続孔 ２０ 窒化シリコン膜 １００ マイクロ波プラズマエッチング装置 １０１ マイクロ波導波管 １０２ａ 磁石 １０２ｂ 磁石 １０３ プラズマ生成室 １０４ ガス導入口 １０５ ＥＣＲ位置 １０６ 反応室 １０７ ウエハ支持台 １０８ 高周波電源 ２００ プラズマエッチング装置 ２０１ 円筒 ２０２ アンテナ ２０３ 真空室 ２０４ コイル ２０５ コイル ２０６ ガス導入口 ３００ マイクロ波プラズマエッチング装置 ３０１ マイクロ波導波管 ３０２ 磁石 ３０３ プラズマ生成室 ３０４ ガス導入口 ３０５ 反応室 ３０６ グリッド電極 ３０７ ガス導入口
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田子 一農 茨城県日立市森山町1168番地 株式会社日 立製作所エネルギー研究所内 (72)発明者 数見 秀之 茨城県日立市森山町1168番地 株式会社日 立製作所エネルギー研究所内 (72)発明者 吉岡 健 茨城県日立市森山町1168番地 株式会社日 立製作所エネルギー研究所内
Claims (22)
- 【請求項１】 半導体基板上の薄膜をドライエッチング
するに際し、プラズマ中で準安定状態に励起させた不活
性ガスと、前記薄膜のドライエッチングに必要な反応ガ
スとを相互作用させて所望の解離種を選択的に得ること
を特徴とする半導体集積回路装置の製造方法。 - 【請求項２】 請求項１記載の半導体集積回路装置の製
造方法において、プラズマドライエッチング装置のプラ
ズマ生成室と反応室とを分離し、プラズマ中の電子が反
応室に導入されるのを阻止することにより、電子との衝
突による前記反応ガスの解離を低減することを特徴とす
る半導体集積回路装置の製造方法。 - 【請求項３】 半導体基板上の酸化シリコン膜をドライ
エッチングするに際し、プラズマ中で準安定状態に励起
させた不活性ガスと、フロン系ガスとを相互作用させて
所望の解離種を選択的に得ることを特徴とする半導体集
積回路装置の製造方法。 - 【請求項４】 請求項３記載の半導体集積回路装置の製
造方法において、前記フロン系ガスは、炭素数が２また
はそれ以上の鎖状パーフロロカーボンであることを特徴
とする半導体集積回路装置の製造方法。 - 【請求項５】 請求項３記載の半導体集積回路装置の製
造方法において、前記フロン系ガスは、炭素数が２〜６
の範囲の鎖状パーフロロカーボンであることを特徴とす
る半導体集積回路装置の製造方法。 - 【請求項６】 請求項３記載の半導体集積回路装置の製
造方法において、前記フロン系ガスは、炭素数が３また
はそれ以上の環状パーフロロカーボンであることを特徴
とする半導体集積回路装置の製造方法。 - 【請求項７】 請求項３記載の半導体集積回路装置の製
造方法において、前記不活性ガスは、Ｈｅ，Ｎｅ，Ａ
ｒ，ＫｒおよびＸｅからなる群より選択された一種また
は二種以上の希ガスであることを特徴とする半導体集積
回路装置の製造方法。 - 【請求項８】 請求項３記載の半導体集積回路装置の製
造方法において、窒化シリコンに対する選択比の高い解
離種を得ることを特徴とする半導体集積回路装置の製造
方法。 - 【請求項９】 請求項３記載の半導体集積回路装置の製
造方法において、前記不活性ガスの割合を全ガス流量の
５０％以上とし、処理圧力を１００mTorr 〜１Torrの範
囲とすることを特徴とする半導体集積回路装置の製造方
法。 - 【請求項１０】 請求項３記載の半導体集積回路装置の
製造方法において、前記不活性ガスの割合を全ガス流量
の８０％以上とし、処理圧力を１００mTorr〜５００mTo
rr の範囲とすることを特徴とする半導体集積回路装置
の製造方法。 - 【請求項１１】 請求項３記載の半導体集積回路装置の
製造方法において、ドライエッチングのマスクとして無
機材料を用いることを特徴とする半導体集積回路装置の
製造方法。 - 【請求項１２】 半導体基板上の窒化シリコン膜をドラ
イエッチングするに際し、プラズマ中で準安定状態に励
起させた不活性ガスと、フロン系ガスとを相互作用させ
て所望の解離種を選択的に得ることを特徴とする半導体
集積回路装置の製造方法。 - 【請求項１３】 請求項１２記載の半導体集積回路装置
の製造方法において、前記不活性ガスとしてＨｅ，Ａ
ｒ，ＫｒおよびＸｅからなる群より選択された一種また
は二種以上の希ガスを用い、前記フロン系ガスとしてジ
フロロメタンを用いることにより、シリコンに対する選
択比の高い解離種を得ることを特徴とする半導体集積回
路装置の製造方法。 - 【請求項１４】 請求項１２記載の半導体集積回路装置
の製造方法において、前記不活性ガスの割合を全ガス流
量の８０％以上とし、処理圧力を１００mTorr 〜５００
mTorr の範囲とすることを特徴とする半導体集積回路装
置の製造方法。 - 【請求項１５】 以下の工程(a) 〜(d) を含むことを特
徴とする半導体集積回路装置の製造方法。 (a) 半導体基板の主面にＬＯＣＯＳ構造のフィールド絶
縁膜を形成した後、前記フィールド絶縁膜で囲まれた活
性領域に半導体素子を形成する工程、(b) 前記半導体基
板の全面に第１の絶縁膜を堆積した後、前記第１の絶縁
膜上に前記第１の絶縁膜とはエッチングレートが異なる
第２の絶縁膜を堆積する工程、(c) プラズマ中で準安定
状態に励起させた不活性ガスと、フロン系ガスとを相互
作用させることにより、前記第１の絶縁膜に対する前記
第２の絶縁膜の選択比が最大となるような解離種を選択
的に生成させ、この解離種を用いて前記第２の絶縁膜を
エッチングする工程、(d) プラズマ中で準安定状態に励
起させた不活性ガスと、フロン系ガスとを相互作用させ
ることにより、前記半導体基板に対する前記第１の絶縁
膜の選択比が最大となるような解離種を選択的に生成さ
せ、この解離種を用いて前記第１の絶縁膜をエッチング
することにより、前記半導体素子に接続され、かつ一部
が前記フィールド絶縁膜とオーバーラップしたコンタク
トホールを形成する工程。 - 【請求項１６】 請求項１５記載の半導体集積回路装置
の製造方法において、前記第２の絶縁膜上に形成した無
機材料をマスクにして前記第２の絶縁膜をエッチングす
ることを特徴とする半導体集積回路装置の製造方法。 - 【請求項１７】 請求項１５記載の半導体集積回路装置
の製造方法において、前記コンタクトホールの径が0.３
μｍまたはそれ以下であることを特徴とする半導体集積
回路装置の製造方法。 - 【請求項１８】 請求項１６記載の半導体集積回路装置
の製造方法において、前記無機材料からなるマスクを前
記第１の絶縁膜と同じ材料で形成することを特徴とする
半導体集積回路装置の製造方法。 - 【請求項１９】 以下の工程(a) 〜(d) を含むことを特
徴とする半導体集積回路装置の製造方法。 (a) 半導体基板の主面にＭＩＳＦＥＴを形成する工程、
(b) 前記半導体基板の全面に第１の絶縁膜を堆積した
後、前記第１の絶縁膜上に前記第１の絶縁膜とはエッチ
ングレートが異なる第２の絶縁膜を堆積する工程、(c)
プラズマ中で準安定状態に励起させた不活性ガスと、フ
ロン系ガスとを相互作用させることにより、前記第１の
絶縁膜に対する前記第２の絶縁膜の選択比が最大となる
ような解離種を選択的に生成させ、この解離種を用いて
前記第２の絶縁膜をエッチングする工程、(d) プラズマ
中で準安定状態に励起させた不活性ガスと、フロン系ガ
スとを相互作用させることにより、前記半導体基板に対
する前記第１の絶縁膜の選択比が最大となるような解離
種を選択的に生成させ、この解離種を用いて前記第１の
絶縁膜をエッチングすることにより、前記ＭＩＳＦＥＴ
のゲート電極とこれに隣接するＭＩＳＦＥＴのゲート電
極との間の半導体基板に接続され、かつ一部が前記ゲー
ト電極とオーバーラップしたコンタクトホールを形成す
る工程。 - 【請求項２０】 請求項１９記載の半導体集積回路装置
の製造方法において、前記第２の絶縁膜上に形成した無
機材料をマスクにして前記第２の絶縁膜をエッチングす
ることを特徴とする半導体集積回路装置の製造方法。 - 【請求項２１】 請求項１９記載の半導体集積回路装置
の製造方法において、前記ＭＩＳＦＥＴのゲート電極と
これに隣接するＭＩＳＦＥＴのゲート電極とのスペース
が0.２５μｍまたはそれ以下であることを特徴とする半
導体集積回路装置の製造方法。 - 【請求項２２】 請求項２０記載の半導体集積回路装置
の製造方法において、前記無機材料からなるマスクを前
記第１の絶縁膜と同じ材料で形成することを特徴とする
半導体集積回路装置の製造方法。
Priority Applications (10)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6130232A JPH07335612A (ja) | 1994-06-13 | 1994-06-13 | 半導体集積回路装置の製造方法 |
| TW084102625A TW308717B (ja) | 1994-06-13 | 1995-03-18 | |
| KR1019950014822A KR100384202B1 (ko) | 1994-06-13 | 1995-06-05 | 반도체집적회로장치의제조방법 |
| CNB951071661A CN1143366C (zh) | 1994-06-13 | 1995-06-12 | 半导体集成电路装置的制造方法 |
| US08/857,167 US5874013A (en) | 1994-06-13 | 1997-05-15 | Semiconductor integrated circuit arrangement fabrication method |
| US09/188,371 US5962347A (en) | 1994-06-13 | 1998-11-10 | Semiconductor integrated circuit arrangement fabrication method |
| US09/339,041 US6074958A (en) | 1994-06-13 | 1999-06-23 | Semiconductor integrated circuit arrangement fabrication method |
| US09/564,754 US6309980B1 (en) | 1994-06-13 | 2000-05-04 | Semiconductor integrated circuit arrangement fabrication method |
| CN01143387A CN1412824A (zh) | 1994-06-13 | 2001-12-21 | 半导体集成电路装置的制造方法 |
| US10/094,157 USRE39895E1 (en) | 1994-06-13 | 2002-03-08 | Semiconductor integrated circuit arrangement fabrication method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6130232A JPH07335612A (ja) | 1994-06-13 | 1994-06-13 | 半導体集積回路装置の製造方法 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001177692A Division JP2002057122A (ja) | 2001-06-12 | 2001-06-12 | 半導体集積回路装置の製造方法 |
| JP2002364225A Division JP3865692B2 (ja) | 2002-12-16 | 2002-12-16 | 半導体集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07335612A true JPH07335612A (ja) | 1995-12-22 |
Family
ID=15029273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6130232A Withdrawn JPH07335612A (ja) | 1994-06-13 | 1994-06-13 | 半導体集積回路装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (4) | US5874013A (ja) |
| JP (1) | JPH07335612A (ja) |
| KR (1) | KR100384202B1 (ja) |
| CN (2) | CN1143366C (ja) |
| TW (1) | TW308717B (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0774145A (ja) * | 1993-06-30 | 1995-03-17 | Toshiba Corp | 表面処理方法および表面処理装置 |
| JPH1092792A (ja) * | 1996-09-18 | 1998-04-10 | Toshiba Corp | 半導体装置の製造方法 |
| JPH10177992A (ja) * | 1996-12-16 | 1998-06-30 | Sharp Corp | 微細コンタクトホールのテーパエッチング方法 |
| JPH11233494A (ja) * | 1997-12-03 | 1999-08-27 | James W Mitchell | 表面処理方法 |
| JPH11243084A (ja) * | 1997-12-16 | 1999-09-07 | Lg Semicon Co Ltd | 酸化膜エッチング方法 |
| USRE44292E1 (en) | 1997-02-25 | 2013-06-11 | Fujitsu Semiconductor Limited | Method of etching silicon nitride by a mixture of CH2F2, CH3F or CHF3 and an inert gas |
| CN103748666A (zh) * | 2011-08-26 | 2014-04-23 | 应用材料公司 | 选择性抑制含有硅及氧两者的材料的干式蚀刻速率 |
| WO2019003663A1 (ja) * | 2017-06-30 | 2019-01-03 | 東京エレクトロン株式会社 | エッチング方法およびエッチング装置 |
| CN110114863A (zh) * | 2016-12-20 | 2019-08-09 | 朗姆研究公司 | 使用双气室喷头的亚稳态激活的自由基选择性剥离和蚀刻的系统和方法 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE39895E1 (en) * | 1994-06-13 | 2007-10-23 | Renesas Technology Corp. | Semiconductor integrated circuit arrangement fabrication method |
| US6849557B1 (en) | 1997-04-30 | 2005-02-01 | Micron Technology, Inc. | Undoped silicon dioxide as etch stop for selective etch of doped silicon dioxide |
| KR19990035454A (ko) * | 1997-10-31 | 1999-05-15 | 윤종용 | 단일 챔버내에서 평면 광 도파로를 제작하는 방법 |
| US6242354B1 (en) * | 1998-02-12 | 2001-06-05 | National Semiconductor Corporation | Semiconductor device with self aligned contacts having integrated silicide stringer removal and method thereof |
| US6403488B1 (en) * | 1998-03-19 | 2002-06-11 | Cypress Semiconductor Corp. | Selective SAC etch process |
| US6074952A (en) * | 1998-05-07 | 2000-06-13 | Vanguard International Semiconductor Corporation | Method for forming multi-level contacts |
| JP3956499B2 (ja) * | 1998-09-07 | 2007-08-08 | ソニー株式会社 | 半導体装置の製造方法 |
| JP3764594B2 (ja) * | 1998-10-12 | 2006-04-12 | 株式会社日立製作所 | プラズマ処理方法 |
| US6372634B1 (en) | 1999-06-15 | 2002-04-16 | Cypress Semiconductor Corp. | Plasma etch chemistry and method of improving etch control |
| JP2001021919A (ja) * | 1999-07-07 | 2001-01-26 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| JP3915365B2 (ja) * | 2000-03-10 | 2007-05-16 | コニカミノルタホールディングス株式会社 | 熱現像用ハロゲン化銀写真感光材料及びその製造方法 |
| US6337285B1 (en) * | 2000-03-21 | 2002-01-08 | Micron Technology, Inc. | Self-aligned contact (SAC) etch with dual-chemistry process |
| US6610614B2 (en) * | 2001-06-20 | 2003-08-26 | Texas Instruments Incorporated | Method for uniform nitridization of ultra-thin silicon dioxide layers in transistor gates |
| JP2003068879A (ja) * | 2001-08-27 | 2003-03-07 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US6989108B2 (en) * | 2001-08-30 | 2006-01-24 | Micron Technology, Inc. | Etchant gas composition |
| KR100474539B1 (ko) * | 2002-07-15 | 2005-03-10 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| JP4729884B2 (ja) * | 2003-09-08 | 2011-07-20 | 東京エレクトロン株式会社 | プラズマエッチング方法 |
| KR20070047624A (ko) * | 2005-11-02 | 2007-05-07 | 주성엔지니어링(주) | 박막 패턴 형성 방법 |
| US8617411B2 (en) | 2011-07-20 | 2013-12-31 | Lam Research Corporation | Methods and apparatus for atomic layer etching |
| KR101926418B1 (ko) * | 2012-05-16 | 2018-12-10 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR920004171B1 (ko) * | 1984-07-11 | 1992-05-30 | 가부시기가이샤 히다찌세이사꾸쇼 | 드라이에칭장치 |
| US4966870A (en) * | 1988-04-14 | 1990-10-30 | International Business Machines Corporation | Method for making borderless contacts |
| JP2949731B2 (ja) * | 1989-09-25 | 1999-09-20 | ソニー株式会社 | 半導体装置の製造方法 |
| US5275972A (en) * | 1990-02-19 | 1994-01-04 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating a semiconductor integrated circuit device including the self-aligned formation of a contact window |
| US5290383A (en) * | 1991-03-24 | 1994-03-01 | Tokyo Electron Limited | Plasma-process system with improved end-point detecting scheme |
| JPH04342164A (ja) * | 1991-05-20 | 1992-11-27 | Hitachi Ltd | 半導体集積回路装置の形成方法 |
| JPH04370934A (ja) * | 1991-06-20 | 1992-12-24 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5269879A (en) * | 1991-10-16 | 1993-12-14 | Lam Research Corporation | Method of etching vias without sputtering of underlying electrically conductive layer |
| US5880036A (en) * | 1992-06-15 | 1999-03-09 | Micron Technology, Inc. | Method for enhancing oxide to nitride selectivity through the use of independent heat control |
| US5324388A (en) * | 1992-06-22 | 1994-06-28 | Matsushita Electric Industrial Co., Ltd. | Dry etching method and dry etching apparatus |
| JPH0689880A (ja) * | 1992-09-08 | 1994-03-29 | Tokyo Electron Ltd | エッチング装置 |
| JP3109728B2 (ja) | 1996-05-22 | 2000-11-20 | 東洋製罐株式会社 | 林檎の内部品質検査装置 |
-
1994
- 1994-06-13 JP JP6130232A patent/JPH07335612A/ja not_active Withdrawn
-
1995
- 1995-03-18 TW TW084102625A patent/TW308717B/zh not_active IP Right Cessation
- 1995-06-05 KR KR1019950014822A patent/KR100384202B1/ko not_active IP Right Cessation
- 1995-06-12 CN CNB951071661A patent/CN1143366C/zh not_active Expired - Lifetime
-
1997
- 1997-05-15 US US08/857,167 patent/US5874013A/en not_active Expired - Lifetime
-
1998
- 1998-11-10 US US09/188,371 patent/US5962347A/en not_active Expired - Lifetime
-
1999
- 1999-06-23 US US09/339,041 patent/US6074958A/en not_active Ceased
-
2000
- 2000-05-04 US US09/564,754 patent/US6309980B1/en not_active Expired - Lifetime
-
2001
- 2001-12-21 CN CN01143387A patent/CN1412824A/zh active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0774145A (ja) * | 1993-06-30 | 1995-03-17 | Toshiba Corp | 表面処理方法および表面処理装置 |
| JPH1092792A (ja) * | 1996-09-18 | 1998-04-10 | Toshiba Corp | 半導体装置の製造方法 |
| JPH10177992A (ja) * | 1996-12-16 | 1998-06-30 | Sharp Corp | 微細コンタクトホールのテーパエッチング方法 |
| USRE44292E1 (en) | 1997-02-25 | 2013-06-11 | Fujitsu Semiconductor Limited | Method of etching silicon nitride by a mixture of CH2F2, CH3F or CHF3 and an inert gas |
| JPH11233494A (ja) * | 1997-12-03 | 1999-08-27 | James W Mitchell | 表面処理方法 |
| JPH11243084A (ja) * | 1997-12-16 | 1999-09-07 | Lg Semicon Co Ltd | 酸化膜エッチング方法 |
| CN103748666A (zh) * | 2011-08-26 | 2014-04-23 | 应用材料公司 | 选择性抑制含有硅及氧两者的材料的干式蚀刻速率 |
| CN110114863A (zh) * | 2016-12-20 | 2019-08-09 | 朗姆研究公司 | 使用双气室喷头的亚稳态激活的自由基选择性剥离和蚀刻的系统和方法 |
| CN110114863B (zh) * | 2016-12-20 | 2024-04-16 | 朗姆研究公司 | 使用双气室喷头的亚稳态激活的自由基选择性剥离和蚀刻的系统和方法 |
| WO2019003663A1 (ja) * | 2017-06-30 | 2019-01-03 | 東京エレクトロン株式会社 | エッチング方法およびエッチング装置 |
| JP2019012759A (ja) * | 2017-06-30 | 2019-01-24 | 東京エレクトロン株式会社 | エッチング方法およびエッチング装置 |
| US11443952B2 (en) | 2017-06-30 | 2022-09-13 | Tokyo Electron Limited | Etching method and etching device |
| TWI791540B (zh) * | 2017-06-30 | 2023-02-11 | 日商東京威力科創股份有限公司 | 蝕刻方法及蝕刻裝置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6309980B1 (en) | 2001-10-30 |
| KR960002600A (ko) | 1996-01-26 |
| CN1128899A (zh) | 1996-08-14 |
| US6074958A (en) | 2000-06-13 |
| US5962347A (en) | 1999-10-05 |
| CN1143366C (zh) | 2004-03-24 |
| US5874013A (en) | 1999-02-23 |
| TW308717B (ja) | 1997-06-21 |
| KR100384202B1 (ko) | 2003-08-14 |
| CN1412824A (zh) | 2003-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07335612A (ja) | 半導体集積回路装置の製造方法 | |
| US5997757A (en) | Method of forming connection hole | |
| US20060011579A1 (en) | Gas compositions | |
| KR20060127173A (ko) | 반도체 장치의 제조 방법 및 절연막의 에칭 방법 | |
| JPH0982687A (ja) | 半導体装置の製造方法 | |
| JP5264834B2 (ja) | エッチング方法及び装置、半導体装置の製造方法 | |
| JP6033785B2 (ja) | エッチング方法及び装置 | |
| US5849641A (en) | Methods and apparatus for etching a conductive layer to improve yield | |
| JPH10116824A (ja) | 高いポリシリコン選択性を有するメタルシリサイドエッチング方法 | |
| KR100270269B1 (ko) | 마이크로파 플라즈마 처리장치 및 방법 | |
| JP3318801B2 (ja) | ドライエッチング方法 | |
| JPH11168090A (ja) | 半導体製造方法 | |
| JP3865692B2 (ja) | 半導体集積回路装置の製造方法 | |
| US5968278A (en) | High aspect ratio contact | |
| JPH0774147A (ja) | ドライエッチング方法およびドライエッチング装置 | |
| JP4577328B2 (ja) | 半導体装置の製造方法 | |
| JP2001250817A (ja) | ドライエッチング方法及び半導体装置の製造方法 | |
| USRE39895E1 (en) | Semiconductor integrated circuit arrangement fabrication method | |
| JP2002057122A (ja) | 半導体集積回路装置の製造方法 | |
| KR101384590B1 (ko) | 반도체 디바이스 제조 방법 및 반도체 디바이스 제조 장치 | |
| JP3222726B2 (ja) | ドライエッチング方法 | |
| JPH0892768A (ja) | プラズマエッチング方法 | |
| JPH07221068A (ja) | プラズマ装置およびこれを用いたドライエッチング方法 | |
| JP2007128981A (ja) | プラズマ処理方法及びプラズマ処理装置 | |
| JP2000340543A (ja) | ドライエッチング方法および装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031216 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040216 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040406 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040806 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20051115 |