JP2002057122A - 半導体集積回路装置の製造方法 - Google Patents

半導体集積回路装置の製造方法

Info

Publication number
JP2002057122A
JP2002057122A JP2001177692A JP2001177692A JP2002057122A JP 2002057122 A JP2002057122 A JP 2002057122A JP 2001177692 A JP2001177692 A JP 2001177692A JP 2001177692 A JP2001177692 A JP 2001177692A JP 2002057122 A JP2002057122 A JP 2002057122A
Authority
JP
Japan
Prior art keywords
insulating film
film
forming
gas
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001177692A
Other languages
English (en)
Inventor
Takafumi Tokunaga
尚文 徳永
Sadayuki Okudaira
定之 奥平
Tatsumi Mizutani
巽 水谷
Kazuatsu Tago
一農 田子
Hideyuki Kazumi
秀之 数見
Takeshi Yoshioka
健 吉岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001177692A priority Critical patent/JP2002057122A/ja
Publication of JP2002057122A publication Critical patent/JP2002057122A/ja
Withdrawn legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 LSI製造において、高選択比、高精度のエ
ッチングを実現する。 【解決手段】 半導体基板上の薄膜をドライエッチング
するに際し、プラズマ中で準安定状態に励起させた不活
性ガスと、フロン系ガスとを相互作用させて所望の解離
種を選択的に得ることにより、反応ガスの解離種の組成
制御を精密に行う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体集積回路装
置の製造技術に関し、特に、プラズマ中のラジカルやイ
オンを用いて半導体ウエハ上の薄膜をドライエッチング
する技術に関するものである。
【0002】
【従来の技術】LSI製造に用いられる代表的な絶縁膜
である酸化シリコン膜の加工は、通常プラズマプロセス
を利用したドライエッチング装置(プラズマエッチング
装置)を使って行われる。
【0003】代表的なプラズマエッチング装置の1つで
ある有磁場マイクロ波プラズマエッチング装置を使った
エッチングプロセスでは、まず、エッチング装置の反応
室(エッチング室)と放電室とからなる真空室が排気系
によって真空(約10-6Torr)に排気され、次い
で、ニードルバルブを介して反応ガスが所定の圧力(約
10-5〜10-1Torr)になるように真空室に導入さ
れる。
【0004】シリコンウエハ上に堆積した酸化シリコン
膜のエッチングには、反応ガスとして、例えばCF4
26、C38、C48などのフッ化炭素(フルオロカ
ーボン)系ガスと、CHF3、CH22などの含水素フ
ルオロカーボン系ガスまたは水素との混合ガスが用いら
れる。以下、これらのフルオロカーボン系ガスを総称し
てフロン系ガスという。
【0005】マイクロ波発振器(通常、マグネトロン)
で発生した1〜10GHz(通常は2.45GHz)のマ
イクロ波は、導波管を伝播して放電室を形成する放電管
の内部に導入される。この放電管はマイクロ波を通過さ
せるために絶縁物(通常、石英またはアルミナ)で作ら
れている。
【0006】放電室と反応室の一部には電磁石と永久磁
石とにより磁場が形成される。この状態で放電室にマイ
クロ波電界が導入されると、磁場とマイクロ波電界との
相乗作用により有磁場マイクロ波放電が発生し、プラズ
マが形成される。
【0007】このとき、プラズマ中で反応ガスが解離
し、多種のラジカルやイオンが生成する。反応ガスの解
離は、反応ガス分子内の電子がプラズマ中の電子と衝突
したり、光を吸収したりして反結合性軌道に励起される
ために起こる。これらの解離種は、酸化シリコン膜の表
面に供給され、それぞれの解離種が複雑にドライエッチ
ングの特性に影響を与えながら酸化シリコン膜のエッチ
ングに関与する。
【0008】なお、この種のプラズマプロセスを利用し
たドライエッチング技術については、特開平3−109
728号公報などに記載がある。
【0009】
【発明が解決しようとする課題】シリコンLSIやTF
T(薄膜トランジスタ)などの電子デバイスにおいて
は、被ドライエッチング材である酸化シリコン膜がシリ
コン膜(シリコン基板、シリコンエピタキシャル膜、多
結晶シリコン膜など)、窒化シリコン膜、あるいはこれ
らの積層膜の上に堆積された構造となっている。
【0010】高集積化の進んだ電子デバイスでは、この
酸化シリコン膜にドライエッチングにより直径0.5μ
m以下で、高アスペクト比(孔の深さ/孔の径)のコン
タクトホールを開孔することができ、しかも下地のシリ
コン膜、窒化シリコン膜あるいはこれらの積層膜のエッ
チング量を最小限とするような高精度、高選択比のエッ
チング技術が必要となる。
【0011】このようなエッチングを実現するために
は、反応ガスの解離種の組成制御を精密に行う必要があ
る。しかし、従来のようなプラズマ内電子の衝突による
反応ガス分子の解離を利用するエッチング方式では、そ
のような制御は困難である。
【0012】これは、電子による選択励起は、最低エネ
ルギーの反結合性軌道にしか実現できず、それに必要な
均一エネルギーの電子は、プラズマ内では得られないか
らである。このため、均一エネルギーの電子を外部で生
成して入射させるか、または均一エネルギーの光源をプ
ラズマ中に導入する必要があるが、このようにするとエ
ッチング装置のコストが大幅に上昇してしまう。
【0013】本発明の目的は、高選択比、高精度のエッ
チングを実現することのできる技術を提供することにあ
る。
【0014】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0015】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下の通りである。 (1)本発明の半導体集積回路装置の製造方法は、以下
の工程を含んでいる。 (a)ウエハの第1の主面上に、第1の絶縁膜を形成す
る工程、(b)前記第1の絶縁膜上に、第2の絶縁膜を
形成する工程、(c)前記第2の絶縁膜上に、第3の絶
縁膜を形成する工程、(d)前記第3の絶縁膜上に、開
孔パターンを有する第1膜パターンを形成する工程、
(e)フロン系反応ガス、および不活性ガスを含む混合
ガス雰囲気中において、前記第1膜パターンがある状態
で、ドライエッチングを実行することにより、前記第3
の絶縁膜に、前記第1膜パターンに対応した開孔パター
ンを、前記第2の絶縁膜に達するように形成する工程、
(f)フロン系反応ガス、および不活性ガスを含む混合
ガス雰囲気中において、ドライエッチングを実行するこ
とにより、前記第2の絶縁膜に、前記第3の絶縁膜の開
孔パターンに対応した開孔パターンを、前記第1の絶縁
膜に達するように形成する工程、(g)フロン系反応ガ
ス、および不活性ガスを含む混合ガス雰囲気中におい
て、ドライエッチングを実行することにより、前記第2
の絶縁膜に、前記第3の絶縁膜の開孔パターンに対応し
た開孔パターンを、前記第1の絶縁膜に達するように形
成する工程、(h)フロン系反応ガス、および不活性ガ
スを含む混合ガス雰囲気中において、ドライエッチング
を実行することにより、前記第1の絶縁膜に、前記第2
の絶縁膜の開孔パターンに対応した開孔パターンを前記
第1の絶縁膜の下地層に達するように形成するととも
に、前記第2の絶縁膜上の前記第3の絶縁膜を除去する
工程。 (2)本発明の半導体集積回路装置の製造方法は、半導
体基板上の薄膜をドライエッチングするに際し、プラズ
マ中で準安定状態に励起させた不活性ガスと、前記薄膜
のドライエッチングに必要な反応ガスとを相互作用させ
て所望の解離種を選択的に得るものである。 (3)本発明の半導体集積回路装置の製造方法は、前記
(2)の製造方法において、プラズマドライエッチング
装置のプラズマ生成室と反応室とを分離し、プラズマ中
の電子が反応室に導入されるのを阻止することにより、
電子との衝突による前記反応ガスの解離を低減するもの
である。 (4)本発明の半導体集積回路装置の製造方法は、半導
体基板上の酸化シリコン膜をドライエッチングするに際
し、プラズマ中で準安定状態に励起させた不活性ガス
と、フロン系ガスとを相互作用させて所望の解離種を選
択的に得るものである。 (5)本発明の半導体集積回路装置の製造方法は、前記
(4)の製造方法において、前記フロン系ガスを、炭素
数が2またはそれ以上の鎖状パーフロロカーボンとする
ものである。 (6)本発明の半導体集積回路装置の製造方法は、前記
(4)の製造方法において、前記フロン系ガスを、炭素
数が2〜6の範囲の鎖状パーフロロカーボンとするもの
である。 (7)本発明の半導体集積回路装置の製造方法は、前記
(4)の製造方法において、前記フロン系ガスを、炭素
数が3またはそれ以上の環状パーフロロカーボンとする
ものである。 (8)本発明の半導体集積回路装置の製造方法は、前記
(4)の製造方法において、前記不活性ガスを、He,
Ne,Ar,KrおよびXeからなる群より選択された
一種または二種以上の希ガスとするものである。 (9)本発明の半導体集積回路装置の製造方法は、前記
(4)の製造方法において、窒化シリコンに対する選択
比の高い解離種を得るものである。 (10)本発明の半導体集積回路装置の製造方法は、前
記(4)の製造方法において、前記不活性ガスの割合を
全ガス流量の50%以上とし、処理圧力を100mTo
rr〜1Torrの範囲とするものである。 (11)本発明の半導体集積回路装置の製造方法は、前
記(4)の製造方法において、前記不活性ガスの割合を
全ガス流量の80%以上とし、処理圧力を100mTo
rr〜500mTorrの範囲とするものである。 (12)本発明の半導体集積回路装置の製造方法は、前
記(4)の製造方法において、ドライエッチングのマス
クとして無機材料を用いるものである。 (13)本発明の半導体集積回路装置の製造方法は、半
導体基板上の窒化シリコン膜をドライエッチングするに
際し、プラズマ中で準安定状態に励起させた不活性ガス
と、フロン系ガスとを相互作用させて所望の解離種を選
択的に得るものである。 (14)本発明の半導体集積回路装置の製造方法は、前
記(13)の製造方法において、前記不活性ガスとして
He,Ne,Ar,KrおよびXeからなる群より選択
された一種または二種以上の希ガスを用い、前記フロン
系ガスとしてジフロロメタンを用いることにより、シリ
コンに対する選択比の高い解離種を得るものである。 (15)本発明の半導体集積回路装置の製造方法は、前
記(14)の製造方法において、前記不活性ガスの割合
を全ガス流量の80%以上とし、処理圧力を100mT
orr〜500mTorrの範囲とするものである。 (16)本発明の半導体集積回路装置の製造方法は、以
下の工程(a)〜(d)を有するものである。 (a)半導体基板の主面にLOCOS構造のフィールド
絶縁膜を形成した後、前記フィールド絶縁膜で囲まれた
活性領域に半導体素子を形成する工程、(b)前記半導
体基板の全面に第1の絶縁膜を堆積した後、前記第1の
絶縁膜上に前記第1の絶縁膜とはエッチングレートが異
なる第2の絶縁膜を堆積する工程、(c)プラズマ中で
準安定状態に励起させた不活性ガスと、フロン系ガスと
を相互作用させることにより、前記第1の絶縁膜に対す
る前記第2の絶縁膜の選択比が最大となるような解離種
を選択的に生成させ、この解離種を用いて前記第2の絶
縁膜をエッチングする工程、(d)プラズマ中で準安定
状態に励起させた不活性ガスと、フロン系ガスとを相互
作用させることにより、前記半導体基板に対する前記第
1の絶縁膜の選択比が最大となるような解離種を選択的
に生成させ、この解離種を用いて前記第1の絶縁膜をエ
ッチングすることにより、前記半導体素子に接続され、
かつ一部が前記フィールド絶縁膜とオーバーラップした
コンタクトホールを形成する工程。 (17)本発明の半導体集積回路装置の製造方法は、前
記(16)の製造方法において、前記第2の絶縁膜上に
形成した無機材料をマスクにして前記第2の絶縁膜をエ
ッチングするものである。 (18)本発明の半導体集積回路装置の製造方法は、前
記(16)の製造方法において、前記コンタクトホール
の径を0.3μmまたはそれ以下とするものである。 (19)本発明の半導体集積回路装置の製造方法は、前
記(17)の製造方法において、前記無機材料からなる
マスクを前記第1の絶縁膜と同じ材料で形成するもので
ある。 (20)本発明の半導体集積回路装置の製造方法は、以
下の工程(a)〜(d)を有するものである。 (a)半導体基板の主面にMISFETを形成する工
程、(b)前記半導体基板の全面に第1の絶縁膜を堆積
した後、前記第1の絶縁膜上に前記第1の絶縁膜とはエ
ッチングレートが異なる第2の絶縁膜を堆積する工程、
(c)プラズマ中で準安定状態に励起させた不活性ガス
と、フロン系ガスとを相互作用させることにより、前記
第1の絶縁膜に対する前記第2の絶縁膜の選択比が最大
となるような解離種を選択的に生成させ、この解離種を
用いて前記第2の絶縁膜をエッチングする工程、(d)
プラズマ中で準安定状態に励起させた不活性ガスと、フ
ロン系ガスとを相互作用させることにより、前記半導体
基板に対する前記第1の絶縁膜の選択比が最大となるよ
うな解離種を選択的に生成させ、この解離種を用いて前
記第1の絶縁膜をエッチングすることにより、前記MI
SFETのゲート電極とこれに隣接するMISFETの
ゲート電極との間の半導体基板に接続され、かつ一部が
前記ゲート電極とオーバーラップしたコンタクトホール
を形成する工程。 (21)本発明の半導体集積回路装置の製造方法は、前
記(20)の製造方法において、前記第2の絶縁膜上に
形成した無機材料をマスクにして前記第2の絶縁膜をエ
ッチングするものである。 (22)本発明の半導体集積回路装置の製造方法は、前
記(20)の製造方法において、前記コンタクトホール
の径を0.25μmまたはそれ以下とするものである。 (23)本発明の半導体集積回路装置の製造方法は、前
記(21)の製造方法において、前記無機材料からなる
マスクを前記第1の絶縁膜と同じ材料で形成するもので
ある。
【0016】不活性ガスは、プラズマとの相互作用によ
って基底状態への遷移が禁止されている準安定状態に励
起される。準安定状態の自然放出寿命(基底状態へ自然
に遷移する平均時間)は一秒のオーダーであるため、反
応室内には準安定状態の不活性ガスが多量に存在でき
る。準安定状態の不活性ガスは、衝突によりエネルギー
を放出して基底状態へ遷移する。この放出されたエネル
ギーは均一であり、反応ガス分子を選択的に励起させる
ことが可能である。
【0017】不活性ガスの代表例である希ガスの作用に
ついて説明する。表1は、希ガス(He,Ne,Ar,
Kr,Xe)の準安定準位エネルギー(注1)である。
【0018】
【表1】
【0019】(注1) J.S.Chang, R.M.Hobson, 市川
幸美,金田輝男,「電離気体の原子・分子過程」p.142
(東京電気大学出版局、1982) 表1に示すように、いずれの希ガスも利用できる準安定
状態の種類は限られている。従って、希ガスの準安定準
位エネルギーに合致するところに導入するフロン系ガス
分子の反結合軌道が存在し、その反結合軌道からの解離
種がエッチングに好適でなければならない。
【0020】また、酸化シリコン膜のエッチングに使用
される解離種の特性として、付着性、エッチング性、選
択性などを知らなければならない。各特性に属する解離
種を表2にまとめて示す。
【0021】
【表2】
【0022】選択比を向上させるためには、非選択性の
解離種を排除すべきである。また、エッチングの形状精
度を維持するためには、選択性と付着性とを兼ね備えた
解離種を使用すべきである。表2に示す特性から、選択
性の欄の解離種が好ましいことが判る。エッチングレー
トは、反応ガスの導入量、それらの混合比、パワーなど
といった通常の装置制御により得ることができる。
【0023】反結合性軌道からの解離は、分子軌道計算
(注2)によって知ることができる。計算精度は、希ガ
スの準安定状態と分子の既知の反応を計算することによ
って評価することができる。モノシラン(SiH4)の
反応の測定結果(注3)と計算結果とを表3に示す。
【0024】
【表3】
【0025】(注2) K.Kobayashi, N.Kurita, H.Kumah
ora, and K.Tago, Phys.Rev.B45,11299(1992); K.Koba
yashi, N.Kurita, H.Kumahora, and K.Tago, Phys.Rev.
A43,5810(1991); K.Tago, H.Kumahora, N.Sadaoka, an
d K.Kobayashi, Int.J.Supercomp. Appl.2, (1988)58. (注3) M.Tsuji, K.Kobayashi, S.Yamaguchi, and
Y.Nishimura, Che. Phys.Lett. 158, 470(1989). 表3から、分子軌道計算により、分子の反結合性軌道の
エネルギーを1eV以内の精度で予測できることが判
る。
【0026】また、分子軌道計算によれば、表2の選択
性の解離種を発生させるために、選ぶべき分子を知るこ
とができる。表3のような解離種、およびそれを発生さ
せる分子の計算から、中性解離に必要なエネルギーは2
eV以上、反結合性軌道への励起に必要な最小エネルギ
ーは5〜12eV、解離種のイオン化ポテンシャルは1
0〜13eVであることが判る。
【0027】このことから、さらに、イオン解離に必要
なエネルギーは12eV以上であることが判る。従っ
て、He、Neからは選択的なイオン解離種および中性
解離種と生成が期待でき、Ar、Kr、Xeからは、選
択的中性解離が期待できる。
【0028】一方、分子軌道計算により反結合性軌道か
らの解離を調べると、表2の選択性の解離種を発生する
反結合性軌道が各分子に存在するかどうかを調べること
ができる。そのような反結合性軌道が存在し、その励起
エネルギーが希ガスの準安定準位エネルギーに近い分子
を表4に示す。調べた分子は、フロン系ガスのうち、C
4,CHF3,C24,C48である。
【0029】
【表4】
【0030】準安定状態の希ガスとの相互作用による選
択解離を用いる場合、プラズマ中の電子による解離も少
数ながら存在する。また、実際のエッチングプロセスで
は、イオン入射により非選択性解離種が弾き出される可
能性もある。そのため、付着性でエッチング速度の小さ
いCHFやCFを側壁保護のために混合させる必要が生
じる場合がある。その場合にはCH22からの選択解離
を用いればよい。
【0031】また、そのような保護性の解離種を併せて
用いる場合、非選択性解離種の発生量の比較的小さいC
HF3の選択解離を用いても所望のエッチングが可能と
なる。ただし、CF4は非選択性解離種の発生量が多い
ので、組み合わせる場合は保護性ガスの量を多くする必
要がある。
【0032】さらに、準安定状態の希ガスとの相互作用
による選択解離を用いない従来のエッチング方法や、非
選択性解離種の発生量が多い選択解離によるエッチング
方法と本発明の選択解離によるエッチング方法とを組み
合わせても、混合比により解離種の比率を制御すること
ができるので、良好な結果が得られる。
【0033】プラズマ中の電子による解離を抑制して準
安定状態の希ガスとの相互作用による選択解離を行いた
い場合、希ガスプラズマ室と導入ガス分子の解離反応室
とを空間的に分離すればよい。両室をグリッドで仕切る
ことにより、正イオンと電気的に中性な準安定状態の希
ガスとを解離反応室内に導入できるので、選択解離とイ
オンアシストエッチングが可能となる。
【0034】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
【0035】(実施の形態1)図1は、本実施の形態で
使用するマイクロ波プラズマエッチング装置100の概
略図である。図中の符号101はマイクロ波導波管、1
02a,102bは磁石、103はプラズマ生成室、1
06は反応室である。マグネトロンで発生した2.45G
Hzのマイクロ波は、マイクロ波導波管101を通じてプ
ラズマ生成室103に導入される。プラズマ生成室10
3には、また、ガス導入口104を通じて原料ガスGが
導入される。
【0036】マイクロ波をプラズマ生成室103に導入
し、プラズマ生成室103の外側に設けた磁石102
a,102bによって1K Gaus程度の磁場を発生させる
ことにより、磁束密度が875Gaus程度のECR位置1
05において原料ガスGが電子サイクロトロン共鳴によ
りプラズマ化される。
【0037】このとき原料ガスGから生成した中性解離
種およびイオン解離種は、反応室106の半導体基板
(ウエハ)1の表面に輸送される。半導体基板1を支持
するウエハ支持台107は高周波電源108に接続され
ており、半導体基板1に高周波を印加して自己バイアス
を生成し、イオンエネルギーを制御する。
【0038】次に、上記マイクロ波プラズマエッチング
装置100を用いた本実施の形態のエッチングプロセス
を説明する。このプロセスは、素子分離技術として広く
使用されているLOCOS(LOCal Oxidation of Silico
n)構造のフィールド絶縁膜に隣接するシリコン基板にコ
ンタクトを取るために、絶縁膜に接続孔を形成するプロ
セスである。
【0039】従来、基板とコンタクトを取るための接続
孔は、フィールド絶縁膜とオーバーラップしないように
レイアウトする必要があった。これは、絶縁膜をドライ
エッチングして接続孔を形成する際、オーバーエッチン
グによって下地のフィールド絶縁膜が削れてしまうと、
基板が露出してフィールド絶縁膜の素子分離特性が劣化
してしまうからである。
【0040】しかしながら、接続孔とフィールド絶縁膜
とのオーバーラップを許容しないレイアウト設計では、
リソグラフィ工程のマスク合わせ精度などの制約から、
設計ルールが0.3μm程度以下のLSIを実現するこ
とは困難である。
【0041】そこで本実施の形態では、まず図2に示す
ように、単結晶シリコンからなる半導体基板1の主面に
LOCOS構造のフィールド絶縁膜2を形成し、次いで
このフィールド絶縁膜2で囲まれた活性領域に、常法に
より半導体素子、例えばMISFETを形成する。
【0042】上記MISFETは、多結晶シリコン膜か
らなるゲート電極3、酸化シリコン膜からなるゲート絶
縁膜4、半導体基板1に形成された一対の半導体領域
(ソース領域、ドレイン領域)5,6からなる。また、
ゲート電極3の上部および側壁は酸化シリコン膜7で保
護される。
【0043】次に、半導体基板1の全面に膜厚500〜
2000Å程度の窒化シリコン膜8をCVD法により堆
積し、さらにその上に膜厚5000〜10000Å程度
のBPSG(Boro Phospho Silicate Glass)膜9をCV
D法により堆積する。
【0044】次に、図3に示すように、上記BPSG膜
9上にフォトレジストパターン10を形成する。このフ
ォトレジストパターン10は、MISFETの一方の半
導体領域5の上方に開孔11を有している。この開孔1
1は、その一端が半導体領域5に隣接するフィールド絶
縁膜2とオーバーラップするようにレイアウトされる。
【0045】次に、上記半導体基板1を前記マイクロ波
プラズマエッチング装置100の反応室106に搬入
し、フォトレジストパターン10をマスクにしてBPS
G膜9をドライエッチングする。このエッチングは、下
地の窒化シリコン膜8に対するBPSG膜16の選択比
が最大となるような条件で行う。すなわち、原料ガスG
を表5に示すフロン系反応ガスと不活性ガスとの組み合
わせからなる混合ガスで構成し、不活性ガスの割合を混
合ガス全量の80%以上とする。また、このときの処理
圧力を100〜500mTorrに設定する。
【0046】
【表5】
【0047】図4は、BPSG膜9のエッチングが途中
まで進行し、フィールド絶縁膜2上の窒化シリコン膜8
が開孔11の底部に露出した状態を示している。
【0048】図5は、BPSG膜9のエッチングが終了
した状態を示している。本実施の形態では、窒化シリコ
ン膜8に対する選択比が最大となるような条件でBPS
G膜9をエッチングするので、窒化シリコン膜8がエッ
チングのストッパとなり、充分なオーバーエッチングを
行ってもフィールド絶縁膜2の削れを防止することがで
きる。
【0049】図6は、残った窒化シリコン膜8をエッチ
ングで除去することにより、MISFETの半導体領域
5に達する接続孔12が完成した状態を示している。
【0050】窒化シリコン膜8のエッチングは、マイク
ロ波プラズマエッチング装置100を使用し、下地の半
導体基板1に対する窒化シリコン膜8の選択比が最大と
なる条件で行う。すなわち、原料ガスGを表6に示すフ
ロン系反応ガスと不活性ガスとの組み合わせからなる混
合ガスで構成し、不活性ガスの割合を混合ガス全量の8
0%以上とする。また、このときの処理圧力を100〜
500mTorrに設定する。
【0051】
【表6】
【0052】このように、本実施の形態によれば、フィ
ールド絶縁膜2を削ることなく、一部がフィールド絶縁
膜2とオーバーラップした接続孔12を形成することが
できるので、設計ルールが0.3μm程度以下のLSI
を実現することができる。
【0053】(実施の形態2)図7は、本実施の形態で
使用するプラズマエッチング装置200の概略図であ
る。このプラズマエッチング装置200は、石英製の円
筒201の周囲にアンテナ202を設け、このアンテナ
202に高周波を印加して円筒201内に電磁波を導入
する構造になっている。真空室203の外側には二重の
コイル204,205が設けられ、軸方向に磁界を発生
させるようになっている。ガス導入口206から導入さ
れた原料ガスGは、この軸方向磁界と高周波とによりプ
ラズマ化され、このとき発生する中性解離種、イオン種
が半導体基板1の表面に輸送されてエッチングが行われ
る。
【0054】前記実施の形態1では、BPSG膜9をエ
ッチングする際のマスクとしてフォトレジストパターン
10を使用した。しかし、この場合は、フォトレジスト
がエッチングされる際に発生する生成物が選択性に及ぼ
す影響を考慮しなければならない。すなわち、エッチン
グによって発生する生成物が非選択性の解離種を発生さ
せないようなフォトレジスト材料やエッチング条件を選
択する必要がある。
【0055】そこで本実施の形態では、図8に示すよう
に、BPSG膜9上に膜厚500〜2000Å程度の窒
化シリコン膜13をCVD法により堆積し、この窒化シ
リコン膜13上にフォトレジストパターン10を形成す
る。このフォトレジストパターン10は、MISFET
の一方の半導体領域5の上方に開孔11を有しており、
開孔11の一端は、半導体領域5に隣接するフィールド
絶縁膜2とオーバーラップするようにレイアウトされ
る。
【0056】次に、図9に示すように、上記フォトレジ
ストパターン10をマスクにして窒化シリコン膜13を
一般的なドライエッチング条件でエッチングする。
【0057】次に、フォトレジストパターン10をアッ
シングで除去した後、窒化シリコン膜13をマスクにし
てBPSG膜9をドライエッチングする。このエッチン
グは、窒化シリコン膜13(および窒化シリコン膜8)
に対するBPSG膜9の選択比が最大となるような条件
で行う。すなわち、表7に示すフロン系反応ガスと不活
性ガスとの混合ガスを使用し、不活性ガスの割合を混合
ガス全量の80%以上として処理圧力100〜500m
Torrでエッチングを行う。
【0058】
【表7】
【0059】図10は、BPSG膜9のエッチングが途
中まで進行し、フィールド絶縁膜2上の窒化シリコン膜
8が開孔11の底部に露出した状態を示している。
【0060】図11は、BPSG膜9のエッチングが終
了した状態を示している。BPSG膜9のエッチング
は、窒化シリコン膜8に対する選択比が最大となるよう
な条件で行うので、窒化シリコン膜8がエッチングのス
トッパとなり、充分なオーバーエッチングを行ってもフ
ィールド絶縁膜2の削れを防止することができる。
【0061】図12は、残った窒化シリコン膜8,13
をエッチングで除去することにより、MISFETの半
導体領域5に達する接続孔12が完成した状態を示して
いる。
【0062】窒化シリコン膜8,13のエッチングは、
前記プラズマエッチング装置200を使用し、下地の半
導体基板1に対する窒化シリコン膜8,13の選択比が
最大となる条件で行う。すなわち、原料ガスGを表8に
示すフロン系反応ガスと不活性ガスとの組み合わせから
なる混合ガスで構成し、不活性ガスの割合を混合ガス全
量の80%以上とする。また、このときの処理圧力を1
00〜500mTorrに設定する。
【0063】
【表8】
【0064】このように、BPSG膜9をエッチングす
る際のマスクにフォトレジストを使用しない本実施の形
態によれば、フォトレジストがエッチングされることに
よって発生する生成物が選択性に及ぼす影響を排除する
ことができるので、エッチングの選択性をさらに向上さ
せることができる。
【0065】(実施の形態3)図13は、本実施の形態
で使用するマイクロ波プラズマエッチング装置300の
概略図である。図中の符号301はマイクロ波導波管、
302は磁石、303はプラズマ生成室である。マグネ
トロンで発生した2.45GHzのマイクロ波は、マイク
ロ波導波管301を通じてプラズマ生成室303に導入
される。
【0066】上記プラズマ生成室303では、ガス導入
口304を通じて導入された不活性ガスのプラズマが形
成される。このプラズマ中には、電子、イオン、準安定
原子が存在する。
【0067】上記プラズマ生成室303と反応室305
との境界には、複数のグリッド電極306が設けられて
おり、このグリッド電極306の電位を正負交互に切換
えることにより、プラズマ中の電子、イオンのうち、イ
オンのみが反応室305に導入される。不活性ガスの準
安定原子は、電界の影響を受けないので、等方的に拡散
しながら反応室305内に導入される。
【0068】上記反応室305には、ガス導入口307
を通じて反応ガスが導入され、上記不活性ガスの準安定
原子との相互作用によって所定の解離種が生成する。そ
して、この解離種と前記不活性ガスのイオンとが半導体
基板1の表面に輸送されてエッチングが進行する。
【0069】次に、上記マイクロ波プラズマエッチング
装置300を用いたエッチングプロセスを説明する。こ
のプロセスは、隣接する2つのMISFETのゲート電
極の間のシリコン基板にコンタクトを取るために、絶縁
膜に接続孔を形成するプロセスである。
【0070】例えばゲート電極間のスペースが0.25
μm程度まで微細化されるのに対し、接続孔を形成する
際に使用するフォトマスクの解像度が0.3μm程度で
あるとすると、このゲート電極間に接続孔を形成するこ
とは不可能である。
【0071】そこで本実施の形態では、まず図14に示
すように、常法に従って、半導体基板1の主面にフィー
ルド絶縁膜2を形成し、次いでこのフィールド絶縁膜2
で囲まれた活性領域に、ゲート電極3、ゲート絶縁膜
4、一対の半導体領域(ソース領域、ドレイン領域)
5,6からなるMISFETを形成する。このとき、隣
接するゲート電極3間のスペースは0.25μm程度で
ある。また、ゲート電極3の上部および側壁は酸化シリ
コン膜7で保護される。
【0072】次に、半導体基板1の全面に膜厚500〜
2000Å程度の窒化シリコン膜15をCVD法により
堆積し、さらにその上に膜厚5000〜10000Å程
度のBPSG膜16をCVD法により堆積する。
【0073】次に、図15に示すように、上記BPSG
膜16上にフォトレジストパターン17を形成する。こ
のフォトレジストパターン17は、MISFETの一方
の半導体領域6の上方に開孔18を有している。この開
孔18の直径は、ゲート電極3間のスペース(0.25
μm程度)よりも大きい0.3μm程度である。すなわ
ち、この開孔18はその一部がゲート電極3とオーバー
ラップするようにレイアウトされる。
【0074】次に、上記半導体基板1を前記マイクロ波
プラズマエッチング装置300の反応室305に搬入
し、フォトレジストパターン17をマスクにしてBPS
G膜16をドライエッチングする。このエッチングは、
下地の窒化シリコン膜15に対するBPSG膜16の選
択比が最大となるような条件で行う。
【0075】すなわち、原料ガスGを前記表7に示すフ
ロン系反応ガスと不活性ガスとの組み合わせからなる混
合ガスで構成し、不活性ガスの割合を混合ガス全量の8
0%以上とする。また、このときの処理圧力を100〜
500mTorrに設定する。
【0076】図16は、BPSG膜16のエッチングが
途中まで進行し、窒化シリコン膜15が開孔18の底部
に露出した状態を示している。
【0077】図17は、BPSG膜16のエッチングが
終了した状態を示している。本実施の形態では、窒化シ
リコン膜15に対する選択比が最大となるような条件で
BPSG膜16をエッチングするので、窒化シリコン膜
15がエッチングのストッパとなり、この結果、充分な
オーバーエッチングを行ってもゲート電極3を保護する
酸化シリコン膜7の削れを防止することができる。
【0078】図18は、残った窒化シリコン膜15をエ
ッチングで除去することにより、MISFETの半導体
領域6に達する接続孔19が完成した状態を示してい
る。窒化シリコン膜15のエッチングは、前記マイクロ
波プラズマエッチング装置300を使用し、下地の半導
体基板1に対する窒化シリコン膜15の選択比が最大と
なる条件で行う。すなわち、原料ガスGを前記表8に示
すフロン系反応ガスと不活性ガスとの組み合わせからな
る混合ガスで構成し、不活性ガスの割合を混合ガス全量
の80%以上とする。また、このときの処理圧力を10
0〜500mTorrに設定する。
【0079】このように、本実施の形態によれば、ゲー
ト電極3を保護する酸化シリコン膜7を削ることなく、
ゲート電極3とオーバーラップした接続孔19を形成す
ることができるので、ゲート電極3間のスペースが0.
25μm程度のLSIを実現することができる。
【0080】(実施の形態4)前記実施の形態3では、
BPSG膜16をエッチングする際のマスクとしてフォ
トレジストパターン17を使用した。しかし、この場合
は、フォトレジストがエッチングされる際に発生する生
成物が非選択性の解離種を発生させないように、フォト
レジスト材料やエッチング条件を選択する必要がある。
【0081】そこで本実施の形態では、図19に示すよ
うに、BPSG膜16上に膜厚500〜2000Å程度
の窒化シリコン膜20をCVD法により堆積し、この窒
化シリコン膜20上にフォトレジストパターン17を形
成する。
【0082】次に、図20に示すように、上記フォトレ
ジストパターン17をマスクにして窒化シリコン膜20
を一般的なドライエッチング条件でエッチングする。
【0083】次に、フォトレジストパターン17をアッ
シングで除去した後、窒化シリコン膜20をマスクにし
てBPSG膜16をドライエッチングする。このエッチ
ングは、前記マイクロ波プラズマエッチング装置300
を使用し、窒化シリコン膜20(および窒化シリコン膜
15)に対するBPSG膜16の選択比が最大となるよ
うな条件で行う。すなわち、前記表7に示すフロン系反
応ガスと不活性ガスとの混合ガスを使用し、不活性ガス
の割合を混合ガス全量の80%以上として処理圧力10
0〜500mTorrでエッチングを行う。
【0084】図21は、BPSG膜16のエッチングが
途中まで進行し、窒化シリコン膜15が開孔18の底部
に露出した状態を示している。
【0085】図22は、BPSG膜16のエッチングが
終了した状態を示している。BPSG膜16のエッチン
グは、窒化シリコン膜15に対する選択比が最大となる
ような条件で行うので、窒化シリコン膜15がエッチン
グのストッパとなり、充分なオーバーエッチングを行っ
ても、ゲート電極3を保護する酸化シリコン膜7の削れ
を防止することができる。
【0086】図23は、残った窒化シリコン膜15,2
0をエッチングで除去することにより、MISFETの
半導体領域6に達する接続孔19が完成した状態を示し
ている。窒化シリコン膜15のエッチングは、前記マイ
クロ波プラズマエッチング装置300を使用し、下地の
半導体基板1に対する窒化シリコン膜15の選択比が最
大となる条件で行う。すなわち、原料ガスGを前記表8
に示すフロン系反応ガスと不活性ガスとの組み合わせか
らなる混合ガスで構成し、不活性ガスの割合を混合ガス
全量の80%以上とする。また、このときの処理圧力を
100〜500mTorrに設定する。
【0087】このように、BPSG膜16をエッチング
する際のマスクにフォトレジストを使用しない本実施の
形態によれば、フォトレジストがエッチングされること
によって発生する生成物が選択性に及ぼす影響を排除す
ることができるので、エッチングの選択性をさらに向上
させることができる。
【0088】以上、本発明者によってなされた発明を実
施の形態に基づき具体的に説明したが、本発明は、前記
実施の形態に限定されるものではなく、その要旨を逸脱
しない範囲で種々変更可能であることはいうまでもな
い。
【0089】本発明において使用する反応ガスと不活性
ガスは、前記実施の形態1〜4の組合せに限定されるも
のではなく、例えば表9に示すような組合せも可能であ
る。
【0090】
【表9】
【0091】上記表9に示した反応ガスと不活性ガス
を、 A:選択解離種のみを発生する不活性ガスと反応ガス種
の組合せの集合 B:選択性と保護性の解離種を発生する不活性ガスと反
応ガス種の組合せの集合 C:選択性と少量の非選択性の解離種を発生する不活性
ガスと反応ガス種の組合せの集合 D:選択性と多量の非選択性の解離種を発生する不活性
ガスと反応ガス種の組合せの集合 E:プラズマにより解離する反応ガス種の集合とする
と、本発明において使用する反応ガスと不活性ガスの組
合せは、Aの要素およびその組合せ、AとBの合併集合
においてAの要素を含む要素の組合せ、AとBとCの合
併集合においてAの要素を含む要素の組合せ、AとBと
Dの合併集合においてAの要素を含む要素の組合せ、A
とBとCとDの合併集合においてAの要素を含む要素の
組合せ、AとBとCとDとEの合併集合においてAの要
素を含む要素の組合せなどを含むものである。
【0092】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【0093】本発明の一実施形態によれば、反応ガスの
解離種の組成制御を精密に行うことができ、高精度、高
選択比のエッチングを実現することができるので、半導
体集積回路装置の微細化、高集積化を促進することがで
きる。
【図面の簡単な説明】
【図1】本発明の実施の形態1で使用するマイクロ波プ
ラズマエッチング装置の概略図である。
【図2】本発明の実施の形態1である半導体集積回路装
置の製造方法を示す半導体基板の要部断面図である。
【図3】本発明の実施の形態1である半導体集積回路装
置の製造方法を示す半導体基板の要部断面図である。
【図4】本発明の実施の形態1である半導体集積回路装
置の製造方法を示す半導体基板の要部断面図である。
【図5】本発明の実施の形態1である半導体集積回路装
置の製造方法を示す半導体基板の要部断面図である。
【図6】本発明の実施の形態1である半導体集積回路装
置の製造方法を示す半導体基板の要部断面図である。
【図7】本発明の実施の形態2で使用するプラズマエッ
チング装置の概略図である。
【図8】本発明の実施の形態2である半導体集積回路装
置の製造方法を示す半導体基板の要部断面図である。
【図9】本発明の実施の形態2である半導体集積回路装
置の製造方法を示す半導体基板の要部断面図である。
【図10】本発明の実施の形態2である半導体集積回路
装置の製造方法を示す半導体基板の要部断面図である。
【図11】本発明の実施の形態2である半導体集積回路
装置の製造方法を示す半導体基板の要部断面図である。
【図12】本発明の実施の形態2である半導体集積回路
装置の製造方法を示す半導体基板の要部断面図である。
【図13】本発明の実施の形態3で使用するマイクロ波
プラズマエッチング装置の概略図である。
【図14】本発明の実施の形態3である半導体集積回路
装置の製造方法を示す半導体基板の要部断面図である。
【図15】本発明の実施の形態3である半導体集積回路
装置の製造方法を示す半導体基板の要部断面図である。
【図16】本発明の実施の形態3である半導体集積回路
装置の製造方法を示す半導体基板の要部断面図である。
【図17】本発明の実施の形態3である半導体集積回路
装置の製造方法を示す半導体基板の要部断面図である。
【図18】本発明の実施の形態3である半導体集積回路
装置の製造方法を示す半導体基板の要部断面図である。
【図19】本発明の実施の形態4である半導体集積回路
装置の製造方法を示す半導体基板の要部断面図である。
【図20】本発明の実施の形態4である半導体集積回路
装置の製造方法を示す半導体基板の要部断面図である。
【図21】本発明の実施の形態4である半導体集積回路
装置の製造方法を示す半導体基板の要部断面図である。
【図22】本発明の実施の形態4である半導体集積回路
装置の製造方法を示す半導体基板の要部断面図である。
【図23】本発明の実施の形態4である半導体集積回路
装置の製造方法を示す半導体基板の要部断面図である。
【符号の説明】
1 半導体基板(ウエハ) 2 フィールド絶縁膜 3 ゲート電極 4 ゲート絶縁膜 5 半導体領域 6 半導体領域 7 酸化シリコン膜 8 窒化シリコン膜 9 BPSG膜 10 フォトレジストパターン 11 開孔 12 接続孔 13 窒化シリコン膜 15 窒化シリコン膜 16 BPSG膜 17 フォトレジストパターン 18 開孔 19 接続孔 20 窒化シリコン膜 100 マイクロ波プラズマエッチング装置 101 マイクロ波導波管 102a 磁石 102b 磁石 103 プラズマ生成室 104 ガス導入口 105 ECR位置 106 反応室 107 ウエハ支持台 108 高周波電源 200 プラズマエッチング装置 201 円筒 202 アンテナ 203 真空室 204 コイル 205 コイル 206 ガス導入口 300 マイクロ波プラズマエッチング装置 301 マイクロ波導波管 302 磁石 303 プラズマ生成室 304 ガス導入口 305 反応室 306 グリッド電極 307 ガス導入口
───────────────────────────────────────────────────── フロントページの続き (72)発明者 水谷 巽 東京都国分寺市東恋ヶ窪1丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 田子 一農 茨城県日立市森山町1168番地 株式会社日 立製作所エネルギー研究所内 (72)発明者 数見 秀之 茨城県日立市森山町1168番地 株式会社日 立製作所エネルギー研究所内 (72)発明者 吉岡 健 茨城県日立市森山町1168番地 株式会社日 立製作所エネルギー研究所内 Fターム(参考) 4M104 AA01 BB01 CC05 DD02 DD04 DD08 DD17 DD19 DD71 DD72 EE08 EE12 EE15 EE17 GG08 HH14 HH20 5F004 AA05 BA05 BA08 BA20 BB14 CA01 CA02 DA01 DA15 DA16 DA22 DA23 DB06 DB07 EB01 FA08 5F033 HH04 LL04 QQ09 QQ10 QQ11 QQ12 QQ15 QQ25 QQ28 QQ37 RR06 RR15 SS11 TT02 TT08 VV15 XX03 XX04 XX15

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】 以下の工程を含む半導体集積回路装置の
    製造方法:(a)ウエハの第1の主面上に、第1の絶縁
    膜を形成する工程、(b)前記第1の絶縁膜上に、第2
    の絶縁膜を形成する工程、(c)前記第2の絶縁膜上
    に、第3の絶縁膜を形成する工程、(d)前記第3の絶
    縁膜上に、開孔パターンを有する第1膜パターンを形成
    する工程、(e)フロン系反応ガス、および不活性ガス
    を含む混合ガス雰囲気中において、前記第1膜パターン
    がある状態で、ドライエッチングを実行することによ
    り、前記第3の絶縁膜に、前記第1膜パターンに対応し
    た開孔パターンを、前記第2の絶縁膜に達するように形
    成する工程、(f)フロン系反応ガス、および不活性ガ
    スを含む混合ガス雰囲気中において、ドライエッチング
    を実行することにより、前記第2の絶縁膜に、前記第3
    の絶縁膜の開孔パターンに対応した開孔パターンを、前
    記第1の絶縁膜に達するように形成する工程、(g)フ
    ロン系反応ガス、および不活性ガスを含む混合ガス雰囲
    気中において、ドライエッチングを実行することによ
    り、前記第2の絶縁膜に、前記第3の絶縁膜の開孔パタ
    ーンに対応した開孔パターンを、前記第1の絶縁膜に達
    するように形成する工程、(h)フロン系反応ガス、お
    よび不活性ガスを含む混合ガス雰囲気中において、ドラ
    イエッチングを実行することにより、前記第1の絶縁膜
    に、前記第2の絶縁膜の開孔パターンに対応した開孔パ
    ターンを前記第1の絶縁膜の下地層に達するように形成
    するとともに、前記第2の絶縁膜上の前記第3の絶縁膜
    を除去する工程。
  2. 【請求項2】 前記工程(g)の前記不活性ガスは、H
    e,Ne,Ar、KrおよびXeからなる群より選択さ
    れた一種または二種以上の希ガスであることを特徴とす
    る請求項1記載の半導体集積回路装置の製造方法。
  3. 【請求項3】 前記下地層は、前記ウエハ内に形成され
    た半導体領域であることを特徴とする請求項1記載の半
    導体集積回路装置の製造方法。
  4. 【請求項4】 前記工程(g)での不活性ガスの割合
    を、前記混合ガス全量の80%以上としたことを特徴と
    する請求項1記載の半導体集積回路装置の製造方法。
  5. 【請求項5】 以下の工程を含む半導体集積回路装置の
    製造方法:(a)ウエハの第1の主面上に、第1の絶縁
    膜を形成する工程、(b)前記第1の絶縁膜上に、第2
    の絶縁膜を形成する工程、(c)前記第2の絶縁膜上
    に、第3の絶縁膜を形成する工程、(d)前記第3の絶
    縁膜上に、開孔パターンを有する第1膜パターンを形成
    する工程、(e)フロン系反応ガス、および不活性ガス
    を含む混合ガス雰囲気中において、前記第1膜パターン
    がある状態で、ドライエッチングを実行することによ
    り、前記第3の絶縁膜に、前記第1膜パターンに対応し
    た開孔パターンを、前記第2の絶縁膜に達するように形
    成する工程、(f)前記第1膜パターンを除去した後、
    フロン系反応ガス、および不活性ガスを含む混合ガス雰
    囲気中において、ドライエッチングを実行することによ
    り、前記第2の絶縁膜に、前記第3の絶縁膜の開孔パタ
    ーンに対応した開孔パターンを、前記第1の絶縁膜に達
    するように形成する工程、(g)フロン系反応ガス、お
    よび不活性ガスを含む混合ガス雰囲気中において、ドラ
    イエッチングを実行することにより、前記第2の絶縁膜
    に、前記第3の絶縁膜の開孔パターンに対応した開孔パ
    ターンを、前記第1の絶縁膜に達するように形成する工
    程、(h)フロン系反応ガス、および不活性ガスを含む
    混合ガス雰囲気中において、ドライエッチングを実行す
    ることにより、前記第1の絶縁膜に、前記第2の絶縁膜
    の開孔パターンに対応した開孔パターンを、前記第1の
    絶縁膜の下地層に達するように形成するとともに、前記
    第2の絶縁膜上の前記第3の絶縁膜を除去する工程。
  6. 【請求項6】 前記工程(g)の前記不活性ガスは、H
    e,Ne,Ar、KrおよびXeからなる群より選択さ
    れた一種または二種以上の希ガスであることを特徴とす
    る請求項5記載の半導体集積回路装置の製造方法。
  7. 【請求項7】 前記第1膜パターンは、フォトレジスト
    パターンにより構成されていることを特徴とする請求項
    5記載の半導体集積回路装置の製造方法。
  8. 【請求項8】 前記第1および第3の絶縁膜は、窒化シ
    リコン膜よりなることを特徴とする請求項5半導体集積
    回路装置の製造方法。
  9. 【請求項9】 以下の工程を含む半導体集積回路装置の
    製造方法:(a)ゲート電極が形成されたウエハの第1
    の主面上に、エッチングストッパとしての第1の絶縁膜
    を形成する工程、(b)前記第1の絶縁膜上に、平坦化
    された第2の絶縁膜を形成する工程、(c)前記第2の
    絶縁膜上に、開孔パターンを有する第1膜パターンを形
    成する工程、(d)フルオロカーボン系反応ガス、およ
    び不活性ガスを含む混合ガス雰囲気中において、前記第
    1膜パターンがある状態で、ドライエッチングを実行す
    ることにより、前記第2の絶縁膜に、前記第1膜パター
    ンに対応した開孔パターンを、前記第1の絶縁膜に達す
    るように形成する工程、(e)含水素フルオロカーボン
    系反応ガス、および不活性ガスを含む混合ガス雰囲気中
    において、ドライエッチングを実行することにより、前
    記第1の絶縁膜に、前記第2の絶縁膜の開孔パターンに
    対応した開孔パターンを、前記第1の絶縁膜の下地層に
    達するように形成するとともに、前記第2の絶縁膜上の
    前記第1膜パターンを除去する工程。
  10. 【請求項10】 前記工程(d)および前記工程(e)
    の前記不活性ガスは、He,Ne,Ar、KrおよびX
    eからなる群より選択された一種または二種以上の希ガ
    スであることを特徴とする請求項9記載の半導体集積回
    路装置の製造方法。
  11. 【請求項11】 前記(d)工程でのフルオロカーボン
    系反応ガスは、C48であることを特徴とする請求項9
    または10記載の半導体集積回路装置の製造方法。
  12. 【請求項12】 前記第1の絶縁膜および前記第1膜パ
    ターンは、窒化シリコン膜よりなることを特徴とする請
    求項9記載の半導体集積回路装置の製造方法。
  13. 【請求項13】 前記(d)工程での不活性ガスの割合
    を、前記混合ガス全量の80%以上としたことを特徴と
    する請求項9記載の半導体集積回路装置の製造方法。
JP2001177692A 2001-06-12 2001-06-12 半導体集積回路装置の製造方法 Withdrawn JP2002057122A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001177692A JP2002057122A (ja) 2001-06-12 2001-06-12 半導体集積回路装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001177692A JP2002057122A (ja) 2001-06-12 2001-06-12 半導体集積回路装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP6130232A Division JPH07335612A (ja) 1994-06-13 1994-06-13 半導体集積回路装置の製造方法

Publications (1)

Publication Number Publication Date
JP2002057122A true JP2002057122A (ja) 2002-02-22

Family

ID=19018496

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001177692A Withdrawn JP2002057122A (ja) 2001-06-12 2001-06-12 半導体集積回路装置の製造方法

Country Status (1)

Country Link
JP (1) JP2002057122A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005129920A (ja) * 2003-10-03 2005-05-19 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
KR100910865B1 (ko) 2002-12-26 2009-08-06 주식회사 하이닉스반도체 반도체소자 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100910865B1 (ko) 2002-12-26 2009-08-06 주식회사 하이닉스반도체 반도체소자 제조방법
JP2005129920A (ja) * 2003-10-03 2005-05-19 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Similar Documents

Publication Publication Date Title
US6074958A (en) Semiconductor integrated circuit arrangement fabrication method
US10249495B2 (en) Diamond like carbon layer formed by an electron beam plasma process
US20130344702A1 (en) Method of etching silicon nitride films
JP2005072518A (ja) 半導体装置の製造方法およびその装置
US20140273461A1 (en) Carbon film hardmask stress reduction by hydrogen ion implantation
JP5264834B2 (ja) エッチング方法及び装置、半導体装置の製造方法
JP6033785B2 (ja) エッチング方法及び装置
US20230420220A1 (en) Plasma processing apparatus and plasma processing method
JP3865692B2 (ja) 半導体集積回路装置の製造方法
JP2019186501A (ja) エッチングする方法及びプラズマ処理装置
JPH11340213A (ja) 試料の表面加工方法
US20220246440A1 (en) Substrate processing method and substrate processing apparatus
WO2018084255A1 (ja) 被処理体を処理する方法
JP2002057122A (ja) 半導体集積回路装置の製造方法
JPH0774147A (ja) ドライエッチング方法およびドライエッチング装置
USRE39895E1 (en) Semiconductor integrated circuit arrangement fabrication method
CN109390274A (zh) 对被处理体进行处理的方法
JPH07326581A (ja) プラズマ装置およびこれを用いたプラズマcvd方法
KR101384590B1 (ko) 반도체 디바이스 제조 방법 및 반도체 디바이스 제조 장치
JP4990551B2 (ja) ドライエッチング方法
JPH07221068A (ja) プラズマ装置およびこれを用いたドライエッチング方法
JP2023002466A (ja) プラズマ処理方法、プラズマ処理装置及びプラズマ処理システム
JPH0831802A (ja) エッチング方法及びエッチング装置
JP2001351798A (ja) プラズマ処理装置、成膜装置およびプラズマ処理方法、成膜方法、半導体装置の製造方法
JP2007128981A (ja) プラズマ処理方法及びプラズマ処理装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041026

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041227

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20051115