JP2005129920A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP2005129920A
JP2005129920A JP2004286632A JP2004286632A JP2005129920A JP 2005129920 A JP2005129920 A JP 2005129920A JP 2004286632 A JP2004286632 A JP 2004286632A JP 2004286632 A JP2004286632 A JP 2004286632A JP 2005129920 A JP2005129920 A JP 2005129920A
Authority
JP
Japan
Prior art keywords
film
insulating film
gas
semiconductor device
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004286632A
Other languages
English (en)
Other versions
JP2005129920A5 (ja
JP4963156B2 (ja
Inventor
Tomohiko Sato
友彦 佐藤
Shigeharu Monoe
滋春 物江
Shinya Sasagawa
慎也 笹川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2004286632A priority Critical patent/JP4963156B2/ja
Publication of JP2005129920A publication Critical patent/JP2005129920A/ja
Publication of JP2005129920A5 publication Critical patent/JP2005129920A5/ja
Application granted granted Critical
Publication of JP4963156B2 publication Critical patent/JP4963156B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】 信頼性の高い半導体装置を歩留まりよく作製する方法を提供することを目的とする。
【解決手段】 本発明では、半導体装置を構成する少なくとも２層以上の層間絶縁膜をエッチングにより選択的に除去し、開口部を形成するとき、２段階のエッチングを行う。その２段階のエッチングの際に用いる第１の気体（第１のエッチング用ガス）と第２の気体（第２のエッチング用ガス）の少なくともどちらか一方に、不活性気体を添加することを特徴とする。
【選択図】 図１

Description

本発明は薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装置およびその作製方法に関する。例えば、ＴＦＴおよび有機発光素子を有する発光表示装置を部品として搭載した電子機器に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、表示装置、電気光学装置、半導体回路および電子機器は全て半導体装置である。
近年、ガラス基板上にTFTを集積化してなる液晶表示装置やエレクトロルミネセンス（Electro Luminescence）表示装置の開発が進んでいる。これらの表示装置は、いずれもガラス基板上に薄膜形成技術を用いて薄膜トランジスタを作り込み、その薄膜トランジスタで構成された様々な回路上に表示素子として液晶素子や発光素子（エレクトロルミネセンス（以下、「ＥＬ」という。）素子）を形成して表示装置として機能させる。
ＴＦＴで構成された回路は、少なからず凹凸を形成するため、その上に液晶素子や発光素子を形成するにあたって、有機樹脂膜等により平坦化することが一般的に行われている（例えば、特許文献１参照。）。半導体装置の表示部に設けられた各画素は、その内側に画素電極を有し、この画素電極が、前述の平坦化用有機樹脂膜に設けられたコンタクトホールを介してＴＦＴに接続された構成をなしている。
このコンタクトホールに、エッチング不足によるエッチング残渣が存在すると、配線を形成した場合に、配線抵抗が変化したり、カバレージの悪化を招き、品質や特性の低下を来す恐れがある。
前述のようなエッチング不足に対する対処が試みられている（例えば、特許文献１参照。）。特許文献１には、コンタクトホール形成後、残渣を検出し、再度コンタクトホール内の残渣を除去する方法が開示されている。
特開平１１−１１１６９３号公報
しかし、特許文献１の方法では、複数のエッチング工程を行わねばならず、工程数が増え、生産性が低下してしまう。またエッチング工程自体は、従来の方法であるため、工程自体にエッチング残渣を低減する効果はない。
本発明は、半導体装置を構成する積層構造にコンタクトホール等の開口部を形成する際に、エッチング残渣を軽減し、平坦性よく開口部をエッチングする。よって、信頼性の高い半導体装置、また半導体装置を歩留まりよく作製する方法を提供することを課題とする。
本発明において、平坦化のために設ける層間絶縁膜としては、耐熱性および絶縁性が高く、且つ、平坦化率の高いものが要求されている。こうした層間絶縁膜の形成方法としては、ＣＶＤ法や蒸着法よりもスピンコート法で代表される塗布法を用いることが好ましい。
具体的には、層間絶縁膜、および隔壁として、塗布法により得られる耐熱性平坦化膜を用いることが好ましい。層間絶縁膜、および隔壁の材料としては、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成され、置換基に水素、フッ素、アルキル基、または芳香族炭化水素のうち少なくとも１種を有する材料を用いた塗布膜を用いる。焼成した後の膜は、アルキル基を含む酸化珪素膜と呼べる。このアルキル基を含む酸化珪素（ＳｉＯｘ）膜は、アクリル樹脂よりも高い光透過性を有しており、３００℃以上の加熱処理にも耐えうるものである。
本発明において、塗布法による層間絶縁膜、および隔壁の形成方法は、まず、純水での洗浄を行った後、濡れ性を向上させるためにシンナープリウェット処理を行い、シリコン（Ｓｉ）と酸素（Ｏ）との結合を有する低分子成分（前駆体）を溶媒に溶解させたワニスと呼ばれる液状原料を基板上にスピンコート法などにより塗布する。その後、ワニスを 基板とともに加熱して溶媒の揮発（蒸発）と、低分子成分の架橋反応とを進行させることによって、薄膜を得ることができる。そして、塗布膜が形成された基板端面周辺部の塗布膜を除去する。また、隔壁を形成する場合には、所望の形状にするパターニングを行えばよい。また、膜厚は、スピン回転数、回転時間、ワニスの濃度および粘度によって制御する。
層間絶縁膜と隔壁とで同じ材料を用いることによって、製造コストを削減することができる。また、塗布成膜装置やエッチング装置などの装置の共通化によるコストダウンが図れる。
本発明では、半導体装置を構成する少なくとも２層以上の層間絶縁膜をエッチングにより選択的に除去し、開口部を形成するとき、２段階のエッチングを行う。その２段階のエッチングの際に用いる第１の気体（第１のエッチング用ガス）と第２の気体（第２のエッチング用ガス）の少なくともどちらか一方に、不活性気体を添加することを特徴とする。もちろん、第１の気体及び第２の気体両方に不活性気体を添加してもよい。
エッチング用ガスとして添加する物質は、非処理物を構成する繊維状の構造を切断しエッチングできる効果を有するものであればよく、不活性気体に限定されない。よって、分子構造を有する物質であってもよい。
本発明の半導体装置の作製方法の一は、第２の層間絶縁膜を形成し、第２の層間絶縁膜の上に第１の層間絶縁膜を形成し、第１の気体を用いて、第１の層間絶縁膜を選択的に除去し、第２の層間絶縁膜に達する開口部を形成し、第２の気体を用いて、開口部の第２の層間絶縁膜を選択的に除去し、コンタクトホールを形成し、第１の気体または第２の気体の少なくとも一方には、Ａｒを添加する。
第１の気体及び第２の気体は、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種の不活性気体を用いることができる。添加する不活性気体は、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種を用いることができる。中でも比較的原子半径が大きく、且つ、安価なアルゴンを用いることが好ましい。
第１の気体に不活性気体を添加する場合、不活性気体の流量が総流量に対して２６％以上５０％以下の流量になるように添加する。また、第２の気体に不活性気体を添加する場合、不活性気体の流量が総流量に対して６０％以上８５％以下、より好ましくは６５％以上８５％以下になるように添加する。
本発明の半導体装置は、以下に開示する作製方法によって、作製される信頼性の高い半導体装置である。本発明の半導体装置の作製方法の一は、絶縁表面を有する第１の基板上にソース領域、ドレイン領域、およびその間のチャネル形成領域を有する半導体層と、ゲート絶縁膜と、ゲート電極とを有する薄膜トランジスタを形成し、薄膜トランジスタにより反映する凸凹形状の上に、酸化珪素を含む耐熱性平坦化膜を形成し、不活性気体を含む第１の気体を用いて、耐熱性平坦化膜を選択的に除去し、ソース領域またはドレイン領域上方に位置する開口部を形成し、第２の気体を用いて、ゲート絶縁膜を選択的に除去してソース領域またはドレイン領域に達するコンタクトホールを形成する。
また、本発明の他の半導体装置の作製方法の一は、絶縁表面を有する第１の基板上にソース領域、ドレイン領域、およびその間のチャネル形成領域を有する半導体層と、ゲート絶縁膜と、ゲート電極とを有する薄膜トランジスタを形成し、薄膜トランジスタの上に第１の絶縁膜を形成し、薄膜トランジスタにより反映する凸凹形状の上に、酸化珪素を含む耐熱性平坦化膜を形成し、耐熱性平坦化膜上に、第２の絶縁膜を形成し、不活性気体を含む第１の気体を用いて、第１の絶縁膜、耐熱性平坦化膜及び第２の絶縁膜を選択的に除去し、ソース領域またはドレイン領域上方に位置する開口部を形成し、第２の気体を用いて、ゲート絶縁膜を選択的に除去してソース領域またはドレイン領域に達するコンタクトホールを形成する。
本発明において、耐熱性平坦化膜をエッチングによって選択的に除去する際、エッチング用ガスとして、不活性気体を含む第１の気体を用いる。第１の気体に、不活性気体を総流量に対して２６％以上５０％以下の流量で添加する。添加する不活性元素としては、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種を用いることができる。中でも比較的原子半径が大きく、且つ、安価なアルゴンを用いることが好ましい。具体的には、ＣＦ4、Ｏ2、Ｈｅ、Ａｒを含んだ気体を用いるとよい。
本発明を用いて、この不活性気体を含んだ第１の気体によるエッチングにより形成する開口部は、エッチング残渣が少なく、平坦性が高い。よって、その後のゲート絶縁膜をＣＨＦ3などを含んだ気体によりエッチングし、形成するコンタクトホールも平坦性が高く良好な形状とすることができる。
本発明の他の半導体装置の作製方法の一は、絶縁表面を有する第１の基板上にソース領域、ドレイン領域、およびその間のチャネル形成領域を有する半導体層と、ゲート絶縁膜と、ゲート電極とを有する薄膜トランジスタを形成し、薄膜トランジスタにより反映する凸凹形状の上に、酸化珪素を含む耐熱性平坦化膜を形成し、第１の気体を用いて、耐熱性平坦化膜を選択的に除去し、ソース領域またはドレイン領域上方に位置する開口部を形成し、不活性気体を含む第２の気体を用いて、ゲート絶縁膜を選択的に除去してソース領域またはドレイン領域に達するコンタクトホールを形成する。
本発明の他の半導体装置の作製方法の一は、絶縁表面を有する第１の基板上にソース領域、ドレイン領域、およびその間のチャネル形成領域を有する半導体層と、ゲート絶縁膜と、ゲート電極とを有する薄膜トランジスタを形成し、薄膜トランジスタの上に第１の絶縁膜を形成し、薄膜トランジスタにより反映する凸凹形状の上に、酸化珪素を含む耐熱性平坦化膜を形成し、耐熱性平坦化膜上に、第２の絶縁膜を形成し、第１の気体を用いて、第１の絶縁膜、耐熱性平坦化膜及び第２の絶縁膜を選択的に除去し、ソース領域またはドレイン領域上方に位置する開口部を形成し、不活性気体を含む第２の気体を用いて、ゲート絶縁膜を選択的に除去してソース領域またはドレイン領域に達するコンタクトホールを形成する。
本発明において、ゲート絶縁膜をエッチングによって選択的に除去する際、エッチング用ガスとして、不活性気体を含む第２の気体を用いる。第２の気体として、不活性気体の流量が総流量に対して６０％以上８５％以下、より好ましくは６５％以上８５％以下となるように添加されるものを用いる。添加する不活性元素としては、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種を用いることができる。中でも比較的原子半径が大きく、且つ、安価なアルゴンを用いることが好ましい。具体的には、ＣＨＦ3、Ａｒを含んだ気体を用いるとよい。
本発明を用いて、この不活性気体を含んだ気体によるエッチングにより形成するコンタクトホールは、エッチング残渣や、エッチング残渣の転写による凹凸が少なく、平坦性が高い。たとえ、その前の耐熱性平坦化膜のエッチングの際、開口部にエッチング残渣が生じても、本発明により、残渣及びゲート絶縁膜を平坦性高くエッチングすることができる。よって、平坦性が高い良好な形状のコンタクトホールを形成することができる。
本発明の他の半導体装置の作製方法の一は、絶縁表面を有する第１の基板上にソース領域、ドレイン領域、およびその間のチャネル形成領域を有する半導体層と、ゲート絶縁膜と、ゲート電極とを有する薄膜トランジスタを形成し、薄膜トランジスタにより反映する凸凹形状の上に、酸化珪素を含む耐熱性平坦化膜を形成し、不活性気体を含む第１の気体を用いて、耐熱性平坦化膜を選択的に除去し、ソース領域またはドレイン領域上方に位置する開口部を形成し、不活性気体を含む第２の気体を用いて、ゲート絶縁膜を選択的に除去してソース領域またはドレイン領域に達するコンタクトホールを形成する。
本発明の他の半導体装置の作製方法の一は、絶縁表面を有する第１の基板上にソース領域、ドレイン領域、およびその間のチャネル形成領域を有する半導体層と、ゲート絶縁膜と、ゲート電極とを有する薄膜トランジスタを形成し、薄膜トランジスタの上に第１の絶縁膜を形成し、薄膜トランジスタにより反映する凸凹形状の上に、酸化珪素を含む耐熱性平坦化膜を形成し、耐熱性平坦化膜上に、第２の絶縁膜を形成し、不活性気体を含む第１の気体を用いて、第１の絶縁膜、耐熱性平坦化膜及び第２の絶縁膜を選択的に除去し、ソース領域またはドレイン領域上方に位置する開口部を形成し、不活性気体を含む第２の気体を用いて、ゲート絶縁膜を選択的に除去してソース領域またはドレイン領域に達するコンタクトホールを形成する。
本発明において、耐熱性平坦化膜をエッチングによって選択的に除去する際、エッチング用ガスとして、不活性気体を含む第１の気体を用いる。エッチングに用いられる第１の気体の総流量のうち、不活性気体を添加し、不活性気体の流量が、総流量の２６％以上５０％以下になるようにする。また、ゲート絶縁膜をエッチングによって選択的に除去する際も、エッチング用ガスとして不活性気体を含む第２の気体を用いてもよい。エッチングに用いられる第２の気体の総流量のうち、不活性気体の流量が、総流量の６０％以上８５％以下、より好ましくは６５％以上８５％以下含むように不活性気体を添加する。不活性気体としては、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種を用いることができる。中でも比較的原子半径が大きく、且つ、安価なＡｒ（アルゴン）を用いることが好ましい。具体的には、ＣＦ4、Ｏ2、Ｈｅ、Ａｒを含んだ気体を用いるとよい。
本発明を用いて、この不活性気体を含んだ気体によるエッチングにより形成する開口部は、エッチング残渣が少なく、平坦性が高い。よって、平坦性が高い良好な形状のコンタクトホールを形成することができる。
本発明の半導体装置の作製方法において、薄膜トランジスタを保護するために薄膜トランジスタを覆う第１の絶縁膜を形成しても良い。また、耐熱性平坦化膜の上に第２の絶縁膜を形成しても良い。第２の絶縁膜はその上に形成される配線をパターニングするときのエッチングストッパーとしても用いることができる。第１の絶縁膜、耐熱性平坦化膜及び第２の絶縁膜の積層と、ゲート絶縁膜とのエッチング工程での選択比が高ければ、ゲート絶縁膜をエッチングストッパーとして用いることができる。
よって、第１の絶縁膜と第２の絶縁膜に窒化膜を用い、ゲート電極に酸化膜を用いることができる。具体的には、窒化膜として窒化珪素（ＳｉＮ）膜、窒素の含有量が酸素より多い窒化酸化珪素（ＳｉＮＯ）膜などを用いることができ、酸化膜として酸化珪素（ＳｉＯ2）膜、酸素の含有量が窒素より多い酸化窒化珪素膜（ＳｉＯＮ）などを用いることができる。
また、上記各構成において、半導体装置は、アクティブマトリクス型、或いはパッシブマトリクス型のどちらにも適用することができる。
なお、表示素子である発光素子（ＥＬ素子）は、電場を加えることで発生するルミネッセンス（Electro Luminescence）が得られる有機化合物を含む層（以下、ＥＬ層と記す）と、陽極と、陰極とを有する。有機化合物におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）とがあるが、本発明により作製される半導体装置は、どちらの発光を用いた場合にも適用可能である。
ＥＬ層を有する発光素子（ＥＬ素子）は一対の電極間にＥＬ層が挟まれた構造となっているが、ＥＬ層は通常、積層構造となっている。代表的には、「正孔輸送層／発光層／電子輸送層」という積層構造が挙げられる。この構造は非常に発光効率が高く、現在、研究開発が進められている半導体装置は殆どこの構造を採用している。
また、他にも陽極上に正孔注入層／正孔輸送層／発光層／電子輸送層、または正孔注入層／正孔輸送層／発光層／電子輸送層／電子注入層の順に積層する構造も良い。発光層に対して蛍光性色素等をドーピングしても良い。また、これらの層は、全て低分子系の材料を用いて形成しても良いし、全て高分子系の材料を用いて形成しても良い。また、無機材料を含む層を用いてもよい。なお、本明細書において、陰極として機能する電極と、陽極として機能する電極との間に設けられる全ての層を総称してＥＬ層という。したがって、上記正孔注入層、正孔輸送層、発光層、電子輸送層及び電子注入層は、全てＥＬ層に含まれる。
また、本発明の半導体装置において、画面表示の駆動方法は特に限定されず、例えば、点順次駆動方法や線順次駆動方法や面順次駆動方法などを用いればよい。代表的には、線順次駆動方法とし、時分割階調駆動方法や面積階調駆動方法を適宜用いればよい。また、半導体装置のソース線に入力する映像信号は、アナログ信号であってもよいし、デジタル信号であってもよく、適宜、映像信号に合わせて駆動回路などを設計すればよい。
さらに、ビデオ信号がデジタルの半導体装置において、画素に入力されるビデオ信号が定電圧（ＣＶ）のものと、定電流（ＣＣ）のものとがある。ビデオ信号が定電圧のもの（ＣＶ）には、発光素子に印加される電圧が一定のもの（ＣＶＣＶ）と、発光素子に印加される電流が一定のもの（ＣＶＣＣ）とがある。また、ビデオ信号が定電流のもの（ＣＣ）には、発光素子に印加される電圧が一定のもの（ＣＣＣＶ）と、発光素子に印加される電流が一定のもの（ＣＣＣＣ）とがある。
本明細書において、光の取り出し効率とは、素子の発光に対して素子の透明性基板正面から大気中に放出される発光の割合である。
また、ＴＦＴ構造に関係なく本発明を適用することが可能であり、例えば、トップゲート型ＴＦＴ、ボトムゲート型（逆スタガ型）ＴＦＴ、または順スタガ型ＴＦＴに適用することが可能である。
また、ＴＦＴの活性層としては、非晶質半導体膜、結晶構造を含む半導体膜、非晶質構造を含む化合物半導体膜などを適宜用いることができる。さらにＴＦＴの活性層として、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造を有し、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な領域を含んでいるセミアモルファス半導体膜（微結晶半導体膜、マイクロクリスタル半導体膜とも呼ばれる）も用いることができる。セミアモルファス半導体膜は、少なくとも膜中の一部の領域には、０．５〜２０nmの結晶粒を含んでおり、ラマンスペクトルが５２０ｃｍ-1よりも低波数側にシフトしている。また、セミアモルファス半導体膜は、Ｘ線回折ではＳｉ結晶格子に由来するとされる（１１１）、（２２０）の回折ピークが観測される。また、セミアモルファス半導体膜は、未結合手（ダングリングボンド）の中和剤として水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。セミアモルファス半導体膜の作製方法としては、珪化物気体をグロー放電分解（プラズマＣＶＤ）して形成する。珪化物気体としては、ＳｉＨ4、その他にもＳｉ2Ｈ6、ＳｉＨ2Ｃｌ2、ＳｉＨＣｌ3、ＳｉＣｌ4、ＳｉＦ4などを用いることができる。この珪化物気体をＨ2、又は、Ｈ2とＨｅ、Ａｒ、Ｋｒ、Ｎｅから選ばれた一種または複数種の希ガス元素で希釈しても良い。希釈率は２〜１０００倍の範囲。圧力は概略０．１Ｐａ〜１３３Ｐａの範囲、電源周波数は１ＭＨｚ〜１２０ＭＨｚ、好ましくは１３ＭＨｚ〜６０ＭＨｚ。基板加熱温度は３００℃以下でよく、好ましくは１００〜２５０℃。膜中の不純物元素として、酸素、窒素、炭素などの大気成分の不純物は１×１０20ａｔｏｍｓ/cm-3以下とすることが望ましく、特に、酸素濃度は５×１０19ａｔｏｍｓ/cm3以下、好ましくは１×１０19ａｔｏｍｓ/cm3以下とする。なお、セミアモルファス半導体膜を活性層としたＴＦＴの電界効果移動度μは、１〜１０cm2/Vsecである。
本発明により、エッチング残渣を軽減し、平坦性よく、良好な形状なコンタクトホール、開口部を形成することができる。よって配線等のショート等の不良を防ぎ、歩留まりよく半導体装置を作製することができ、信頼性の高い半導体装置を提供することができる。
本発明は、半導体装置を構成する積層構造にコンタクトホール等の開口部を形成する際に、エッチング残渣を軽減し、平坦性よく開口部をエッチングする。よって、信頼性の高い半導体装置、また半導体装置を歩留まりよく作製する方法を提供できる。
また、有機化合物を含む層を発光層とする半導体装置において、脱水量および脱ガス量の少ない層間絶縁膜を提供し、半導体装置の信頼性を向上させることができる。
本発明の実施形態について、以下に説明する。
図１（Ａ）のおいて、絶縁表面を有する基板１００の上に下地膜１０１として、プラズマＣＶＤ法により窒化酸化珪素膜１０１ｂを１０〜２００ｎｍ（好ましくは５０〜１００ｎｍ）ｎｍ形成し、酸化窒化珪素膜１０１ａを５０〜２００ｎｍ（好ましくは１００〜１５０ｎｍ）積層する。基板１００としてはガラス基板、石英基板やシリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いて良い。また、本実施形態の処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよいし、可撓性基板を用いても良い。また、下地膜として２層構造を用いてもよいし、下地（絶縁）膜の単層膜又は２層以上積層させた構造を用いてもよい。
次いで、下地膜上に半導体膜を形成する。半導体膜は２５〜２００ｎｍ（好ましくは３０〜１５０ｎｍ）の厚さで公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により成膜すればよい。半導体膜の材料に限定はないが、好ましくはシリコン又はシリコンゲルマニウム（ＳｉＧｅ）合金などで形成すると良い。
半導体膜は、非晶質（アモルファス）半導体（代表的には水素化非晶質珪素（アモルファスシリコン））、結晶性半導体（代表的にはポリシリコン）を素材として用いてもよい。また、非晶質珪素ゲルマニウム膜、非晶質珪素カーバイト膜などの非晶質構造を有する化合物半導体膜を適用しても良い。ポリシリコンには、８００℃以上のプロセス温度を経て形成される多結晶シリコンを主材料として用いた所謂高温ポリシリコンや、６００℃以下のプロセス温度で形成される多結晶シリコンを主材料として用いた所謂低温ポリシリコン、また結晶化を促進する元素などを添加し結晶化させた結晶シリコンなどを含んでいる。
また、他の物質として、セミアモルファス半導体又は半導体膜の一部に結晶相を含む半導体を用いることもできる。セミアモルファス半導体とは、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造の半導体であり、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質なものである。典型的にはシリコンを主成分として含み、格子歪みを伴って、ラマンスペクトルが５２０ｃｍ-1よりも低波数側にシフトしている半導体膜である。また、未結合手（ダングリングボンド）の中和剤として水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。ここでは、このような半導体をセミアモルファス半導体（以下「ＳＡＳ」と呼ぶ。）と呼ぶ。このＳＡＳは所謂微結晶（マイクロクリスタル）半導体（代表的には微結晶シリコン）とも呼ばれている。
このＳＡＳは珪化物気体をグロー放電分解することにより得ることができる。代表的な珪化物気体としては、ＳｉＨ4であり、その他にもＳｉ2Ｈ6、ＳｉＨ2Ｃｌ2、ＳｉＨＣｌ3、ＳｉＣｌ4、ＳｉＦ4などを用いることができる。この珪化物気体を水素、若しくは水素とヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種又は複数種の希ガス元素で希釈して用いることでＳＡＳの形成を容易なものとすることができる。珪化物気体に対する水素の希釈率は、例えば流量比で５倍〜１０００倍とすることが好ましい。勿論、グロー放電分解によるＳＡＳの形成は、減圧下で行うことが好ましいが、大気圧における放電を利用しても形成することができる。代表的には、０．１Ｐａ〜１３３Ｐａの圧力範囲で行えば良い。グロー放電を形成するための電源周波数は１ＭＨｚ〜１２０ＭＨｚ、好ましくは１３ＭＨｚ〜６０ＭＨｚである。高周波電力は適宜設定すれば良い。基板加熱温度は３００℃以下が好ましく、１００〜２００℃の基板加熱温度でも形成可能である。ここで、主に成膜時に取り込まれる不純物元素として、酸素、窒素、炭素などの大気成分に由来する不純物は１×１０20ａｔｏｍｓ/ｃｍ3以下とすることが望ましく、特に、酸素濃度は５×１０19ａｔｏｍｓ/ｃｍ3以下、好ましくは１×１０19ａｔｏｍｓ/ｃｍ3以下となるようにすることが好ましい。また、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで安定性が増し良好なＳＡＳが得られる。
半導体膜に、結晶性半導体膜を用いる場合、その結晶性半導体膜の作製方法は、公知の方法（レーザー結晶化法、熱結晶化法、またはニッケルなどの結晶化を助長する元素を用いた熱結晶化法等）を用いれば良い。結晶化を助長する元素を導入しない場合は、非晶質珪素膜にレーザ光を照射する前に、窒素雰囲気下５００℃で１時間加熱することによって非晶質珪素膜の含有水素濃度を１×１０20ａｔｏｍｓ／ｃｍ3以下にまで放出させる。これは水素を多く含んだ非晶質珪素膜にレーザ光を照射すると膜が破壊されてしまうからである。
非晶質半導体膜への金属元素の導入の仕方としては、当該金属元素を非晶質半導体膜の表面又はその内部に存在させ得る手法であれば特に限定はなく、例えばスパッタ法、ＣＶＤ法、プラズマ処理法（プラズマＣＶＤ法も含む）、吸着法、金属塩の溶液を塗布する方法を使用することができる。このうち溶液を用いる方法は簡便であり、金属元素の濃度調整が容易であるという点で有用である。また、このとき非晶質半導体膜の表面の濡れ性を改善し、非晶質半導体膜の表面全体に水溶液を行き渡らせるため、酸素雰囲気中でのＵＶ光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等により、酸化膜を成膜することが望ましい。
また、非晶質半導体膜の結晶化は、熱処理とレーザ光照射による結晶化を組み合わせてもよく、熱処理やレーザ光照射を単独で、複数回行っても良い。熱処理とレーザ光照射の２段階で結晶化を行う場合、金属元素導入後に、５００〜５５０℃で４〜２０時間かけて熱処理を行い、非晶質半導体膜を結晶化する（以下、第１の結晶性半導体膜という。）。
次に第１の結晶性半導体膜にレーザ光を照射し結晶化を助長し、第２の結晶性半導体膜を得る。レーザ結晶化法は、レーザ光を半導体膜に照射する。用いるレーザは、パルス発振または連続発振の固体レーザ、気体レーザ、もしくは金属レーザが望ましい。なお、固体レーザとしてはＹＡＧレーザ、ＹＶＯ4レーザ、ＹＬＦレーザ、ＹＡｌＯ3レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザ等があり、気体レーザとしてはエキシマレーザ、Ａｒレーザ、Ｋｒレーザ、ＣＯ2レーザ等があり、金属レーザとしてはヘリウムカドミウムレーザ、銅蒸気レーザ、金蒸気レーザが挙げられる。レーザビームは非線形光学素子により高調波に変換されていてもよい。非線形光学素子に使われる結晶は、例えばLBOやBBOやKDP、KTPやKB5、CLBOと呼ばれるものを使うと変換効率の点で優れている。これらの非線形光学素子をレーザの共振器の中に入れることで、変換効率を大幅に上げることができる。高調波のレーザには、一般にNd、Yb、Crなどがドープされており、これが励起しレーザが発振する。ドーパントの種類は適宜実施者が選択すればよい。
このようにして得られた結晶性半導体膜に対して、ＴＦＴのしきい値電圧を制御するために微量な不純物元素（ボロンまたはリン）のドーピングを行う。
第１のフォトマスクを作製し、フォトリソグラフィ法を用いたパターニング処理により、半導体層１０２を形成する。
半導体層１０２を覆うゲート絶縁膜１０５を形成する。ゲート絶縁膜１０５はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０ｎｍとして珪素を含む絶縁膜で形成する。ゲート絶縁膜は、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素などを用いることができる。勿論、他の絶縁膜を単層または積層構造として用いても良い。
なお、本発明では酸化窒化珪素（ＳｉＯＮ）膜としては、Ｓｉが２５〜３５原子％、酸素が５５〜６５原子％、窒素が１〜２０原子％、水素が０．１〜１０原子％で含まれるものを示し、また、窒化酸化珪素（ＳｉＮＯ）膜としては、Ｓｉが２５〜３５原子％、酸素が１５〜３０原子％、窒素が２０〜３５原子％、水素が１５〜２５原子％で含まれるものを示す。
次いで、ゲート絶縁膜１０５上にゲート電極として用いる膜厚２０〜１００nmの第１の導電膜と、膜厚１００〜４００nmの第２の導電膜とを積層して形成する。第１の導電膜及び第２の導電膜はＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料で形成すればよい。また、第１の導電膜及び第２の導電膜としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、ＡｇＰｄＣｕ合金を用いてもよい。また、２層構造に限定されず、例えば、膜厚５０nmのタングステン膜、膜厚５００nmのアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜、膜厚３０nmの窒化チタン膜を順次積層した３層構造としてもよい。また、３層構造とする場合、第１の導電膜のタングステンに代えて窒化タングステンを用いてもよいし、第２の導電膜のアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜に代えてアルミニウムとチタンの合金膜（Ａｌ−Ｔｉ）を用いてもよいし、第３の導電膜の窒化チタン膜に代えてチタン膜を用いてもよい。また、単層構造であってもよい。
次に、フォトリソグラフィ法を用いてレジストからなる第２のフォトマスクを形成し、電極及び配線を形成するための第１のエッチング処理を行う。ＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用い、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節することにより、第１の導電膜及び第２の導電膜を所望のテーパー形状にエッチングすることができる。なお、エッチング用ガスとしては、Ｃｌ2、ＢＣｌ3、ＳｉＣｌ4もしくはＣＣｌ4などを代表とする塩素系ガス、ＣＦ4、ＳＦ6もしくはＮＦ3などを代表とするフッ素系ガス又はＯ2を適宜用いることができる。
第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層（第１の導電層と第２の導電層）を形成する。
次いで、レジストからなるマスクを除去せずに第２のエッチング処理を行う。ここでは、Ｗ膜を選択的にエッチングする。この時、第２のエッチング処理により第２の導電層を形成する。一方、第１の導電層は、ほとんどエッチングされず、第２の形状の導電層を形成する。よって導電膜１０６、導電膜１０７が形成される。本実施形態では、導電層の形成をドライエッチングで行うがウェットエッチングでもよい。
次いで、レジストマスクを除去した後、第３のフォトマスクを用いてレジストマスクを新たに形成し、ここでは図示しないｎチャネル型ＴＦＴを形成するため、半導体にｎ型を付与する不純物元素（代表的にはリン（P）、またはＡｓ）を低濃度にドープするための第１のドーピング工程を行う。レジストマスクは、ｐチャネル型ＴＦＴとなる領域と、導電層の近傍とを覆う。この第１のドーピング工程によって絶縁膜を介してスルードープを行い、低濃度不純物領域を形成する。一つの発光素子は、複数のＴＦＴを用いて駆動させるが、ｐチャネル型ＴＦＴのみで駆動させる場合には、上記ドーピング工程は特に必要ない。
次いで、レジストマスクを除去した後、第４のフォトマスクを用いてレジストマスクを新たに形成し、半導体にｐ型を付与する不純物元素（代表的にはボロン（B））を高濃度にドープするための第２のドーピング工程を行う。この第２のドーピング工程によってゲート絶縁膜１０５を介してスルードープを行い、ｐ型の高濃度不純物領域１０３、１０４を形成する。
次いで、第５のフォトマスクを用いてレジストマスクを新たに形成し、ここでは図示しないｎチャネル型ＴＦＴを形成するため、半導体にｎ型を付与する不純物元素（代表的にはリン、またはＡｓ）を高濃度にドープするための第３のドーピング工程を行う。第３のドーピング工程におけるイオンドープ法の条件はドーズ量を１×１０13〜５×１０15ａｔｏｍｓ/cm2とし、加速電圧を６０〜１００ｋＶとして行う。レジストマスクは、ｐチャネル型ＴＦＴとなる領域と、導電層の近傍とを覆う。この第３のドーピング工程によってゲート絶縁膜１０５を介してスルードープを行い、ｎ型の高濃度不純物領域を形成する。
以上までの工程で、それぞれの半導体層に不純物領域が形成される。
次いで、レジストからなるマスクを除去してパッシベーション膜として水素を含む絶縁膜１０８を形成する。この絶縁膜１０８としては、プラズマＣＶＤ法またはスパッタ法を用い、厚さを１００〜２００ｎｍとして珪素を含む絶縁膜で形成する。絶縁膜１０８は窒化珪素膜に限定されるものでなく、プラズマＣＶＤを用いた窒化酸化珪素（ＳｉＮＯ）膜でもよく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
さらに、窒素雰囲気中で、３００〜５５０℃で１〜１２時間の熱処理を行い、半導体層を水素化する工程を行う。好ましくは、４００〜５００℃で行う。この工程は絶縁膜１０８に含まれる水素により半導体層のダングリングボンドを終端する工程である。
絶縁膜１０８は窒化珪素、酸化珪素、酸化窒化珪素（ＳｉＯＮ）、窒化酸化珪素（ＳｉＮＯ）、窒化アルミニウム（ＡｌＮ）、酸化窒化アルミニウム（ＡｌＯＮ）、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウム（ＡｌＮＯ）または酸化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、窒素含有炭素（ＣＮ）を含む物質から選ばれた材料で形成する。また、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成され、置換基に少なくとも水素を含む材料、もしくは置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも１種を有する材料（代表的にはシロキサン系ポリマー）を用いてもよい。
不純物元素を活性化するために加熱処理、強光の照射、又はレーザ光の照射を行ってもよい。活性化と同時にゲート絶縁膜へのプラズマダメージやゲート絶縁膜と半導体層との界面へのプラズマダメージを回復することができる。
次いで、層間絶縁膜となる耐熱性平坦化膜１０９を形成する。耐熱性平坦化膜１０９としては、塗布法によって得られるシリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される絶縁膜を用いる。
ここで、耐熱性平坦化膜１０９の形成手順を図１３を用いて詳細に説明する。
まず、被処理基板の純水洗浄を行う。メガソニック洗浄を行ってもよい。次いで１４０℃のデハイドロベークを１１０秒行った後、水冷プレートによって１２０秒クーリングして基板温度の一定化を行う。次いで、図１３（Ａ）に示すスピン式の塗布装置に搬送して基板をセットする。
図１３（Ａ）はスピン式の塗布装置の断面模式図を示している。図１３（Ａ）において、１００１はノズル、１００２は基板、１００３は塗布カップ、１００４は塗布材料液を示している。ノズル１００１からは塗布材料液が滴下される機構となっており、塗布カップ１００３内に基板１００２が水平に収納され、塗布カップごと全体が回転する機構となっている。また、塗布カップ１００３内の雰囲気は圧力制御することができる機構となっている。
次いで、濡れ性を向上させるためにシンナー（芳香族炭化水素（トルエンなど）、アルコール類、酢酸エステル類などを配合した揮発性の混合溶剤）などの有機溶剤によるプ
リウェット塗布を行う。シンナーを70ｍｌ滴下しながら基板をスピン（回転数１００ｒｐｍ）させてシンナーを遠心力で万遍なく広げた後、高速度でスピン（回転数４５０ｒｐｍ）させてシンナーを振り切る。
次いで、シロキサン系ポリマーを溶媒（プロピレングリコールモノメチルエーテル）に溶解させた液状原料に用いた塗布材料液をノズル１００１から滴下しながら徐々にスピン（回転数０ｒｐｍ→１０００ｒｐｍ）させて塗布材料液を遠心力で万遍なく広げる。シロキサンの構造により、例えば、アルキルシロキサンポリマー、アルキルシルセスキオキサンポリマー、水素化シルセスキオキサンポリマー、水素化アルキルシルセスキオキサンポリマーなどに分類することができる。シロキサン系ポリマーの一例としては、東レ製塗布絶縁膜材料であるPSB−K１、PSB−K31や触媒化成製塗布絶縁膜材料であるZRS-５PHが挙げられる。次いで、約３０秒保持した後、再び徐々にスピン（回転数０ｒｐｍ→１４００ｒｐｍ）させて塗布膜をレべリングする。
次いで、排気して塗布カップ１００３内を減圧にし、減圧乾燥を１分以内で行う。
次いで、図１３（Ａ）に示すスピン式の塗布装置に備えられたエッジリムーバーによって、エッジ除去処理を行う。図１３（Ｂ）には、基板１００２の周辺に沿って平行移動する駆動手段を備えたエッジリムーバー１００６が示されている。エッジリムーバー１００６には、図１３（Ｃ）に示したようなシンナー吐出ノズル１００７が基板の一辺を挟むように併設されており、シンナーによって塗布膜１００８の外周部を溶かし、液体およびガスを図中矢印方向に排出して基板端面周辺部の塗布膜を除去する。
その後、１１０℃のベークを１７０秒行ってプリベークを行う。
次いで、スピン式の塗布装置から基板を搬出して冷却した後、さらに２７０℃、１時間の焼成を行う。こうして膜厚０．８μｍの耐熱性平坦化膜を形成する。得られた耐熱性平坦化膜の平滑性をＡＦＭ（原子間力顕微鏡）測定したところ、１０μｍ×１０μｍの範囲においてＰ−Ｖ値（Peak to Valley、高さの最大値と最小値の差分）は約５ｎｍ程度、Ｒａ（表面平均粗さ）の値が０．３ｎｍ程度であった。
また、耐熱性平坦化膜１０９の焼成温度を変化させることによって透過率を変化させることができる。焼成温度条件（２７０℃、４１０℃）を振って膜厚０．８μｍの耐熱性平坦化膜（アルキル基を含むＳｉＯｘ膜）における透過率、屈折率をを測定すると、２７０℃に比べて焼成温度を４１０℃とした場合、透過率が向上する。また、焼成温度を４１０℃とすると屈折率が低下する。
こうして耐熱性平坦化膜１０９を形成する。
また、液滴吐出法（インクジェット法）により耐熱性平坦化膜１０９を形成してもよい。液滴吐出法（インクジェット法）を用いた場合には材料液を節約することができる。
耐熱性平坦化膜１０９は、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される絶縁膜の他に、耐熱性が高く、平坦化性がよいものであれば、無機材料（酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素など）、感光性または非感光性の有機材料（有機樹脂材料）（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト、ベンゾシクロブテンなど）の一種、もしくは複数種からなる膜、またはこれらの膜の積層などを用いることができる。
次いで、パッシベーション膜として絶縁膜１１１を形成する（図１（Ａ）参照。）。この絶縁膜１１１としては、プラズマＣＶＤ法またはスパッタ法を用い、厚さを１００〜２００ｎｍとして珪素を含む絶縁膜で形成する。この絶縁膜１１１は、後の工程で配線（ドレイン電極、またはソース電極としても用いられる。）１１６をパターニングする際、層間絶縁膜である耐熱性平坦化膜１０９を保護するためのエッチングストッパー膜として設けるものである。
勿論、絶縁膜１１１は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。本実施形態では、スパッタ法によって形成した窒化珪素膜を用いたが、プラズマＣＶＤ法によって形成した窒化酸化珪素（ＳｉＮＯ）膜を用いてもよい。窒化珪素膜中にＡｒが含まれていても良く、本実施形態では膜中のＡｒは、濃度５×１０18〜５×１０20ａｔｏｍｓ／ｃｍ3程度である。
絶縁膜１１１は窒化珪素、酸化珪素、酸化窒化珪素（ＳｉＯＮ）、窒化酸化珪素（ＳｉＮＯ）、窒化アルミニウム（ＡｌＮ）、酸化窒化アルミニウム（ＡｌＯＮ）、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウム（ＡｌＮＯ）または酸化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、窒素含有炭素（ＣＮ）を含む物質から選ばれた材料で形成する。また、本実施形態のようにシリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成され、置換基に少なくとも水素を含む材料、もしくは置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも１種を有する材料を用いてもよい。
次いで、レジストからなるマスク１１０を用いて耐熱性平坦化膜１０９にコンタクトホール（開口部）を形成すると同時に周縁部の耐熱性平坦化膜を除去する。本実施形態では、耐熱性平坦化膜１０９を挟んで、上下にパッシベーション膜である絶縁膜１１１と、絶縁膜１０８を、その下にゲート絶縁膜１０５を形成する。本実施形態では、窒素を多く含む窒化膜のエッチングと、酸素を多く含む酸化膜のエッチングと、２段階のエッチングを行う例を示すが、本発明はそれに限定されない。本実施形態では、窒素を多く含む窒化膜を絶縁膜１１１と絶縁膜１０８に用い、酸素を多く含む膜をゲート絶縁膜１０５に用いる。よって、絶縁膜１１１、耐熱性平坦化膜１０９、絶縁膜１０８を、エッチング用ガス１１２によって、同時にエッチングし、開口部１１３を形成する（図１（Ｂ）参照。）。
本実施形態では、ゲート絶縁膜１０５と選択比が取れる条件でエッチング（ウェットエッチングまたはドライエッチング）を行う。用いるエッチング用ガスに不活性気体を添加する。添加する不活性元素としては、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種を用いることができる。また、本発明においては、不活性元素の中でも比較的原子半径の大きいＡｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種を総流量に対して２６％以上５０％以下で添加する。中でも比較的原子半径が大きく、且つ、安価なアルゴンを用いることが好ましい。本実施形態ではエッチング用ガス１１２として、ＣＦ4、Ｏ2、Ｈｅ、Ａｒとを用いる。ドライエッチングを行う際のエッチング条件は、ＣＦ4の流量を３８０ｓｃｃｍ、Ｏ2の流量を２９０ｓｃｃｍ、Ｈｅの流量を５００ｓｃｃｍ、Ａｒの流量を５００ｓｃｃｍ、ＲＦパワーを３０００Ｗ、圧力を２５Ｐａとする。なお本実施形態のエッチング装置のチャンバーは体積約０．３３５ｍ3のものを用いる。上記条件によりエッチング残渣を低減することができる。
このコンタクトホールに、エッチング不足によるエッチング残渣が存在すると、配線を形成した場合に、配線抵抗が変化したり、カバレージの悪化を招き、品質や特性の低下を来す恐れがある。本発明は、半導体装置を構成する積層構造にコンタクトホール等の開口部を形成する際に、エッチング残渣を軽減し、平坦性よく開口部をエッチングする。よって、信頼性の高い半導体装置、また半導体装置を歩留まりよく作製する方法を提供できる。
なお、ゲート絶縁膜１０５上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させ、オーバーエッチングをかけると良い。１回のエッチングでテーパー形状としてもよいし、複数のエッチングによってテーパー形状にしてもよい。テーパー形状にする場合は、さらにＣＦ4、Ｏ2、Ｈｅを用いて、ＣＦ4の流量を５５０ｓｃｃｍ、Ｏ2の流量を４５０ｓｃｃｍ、Ｈｅの流量を３５０ｓｃｃｍ、ＲＦパワーを３０００Ｗ、圧力を２５Ｐａとし、２回目のドライエッチングを行ってテーパー形状とする。
ゲート絶縁膜１０５をエッチングし、ソース領域、ドレイン領域に達する開口部を形成する。エッチングに用いるマスクは、再度マスクを形成しても、そのまま先に形成したレジストマスクを用いてもよく、また、エッチングされた耐熱性平坦化膜１０９をマスクとしてもよい。開口部は、耐熱性平坦化膜１０９をエッチングした後、ゲート絶縁膜１０５をエッチングし、開口部を形成すればよい。本実施形態では、レジストからなるマスク１１０、絶縁膜１１１、耐熱性平坦化膜１０９、絶縁膜１０８をマスクとして、ゲート絶縁膜１０５のエッチングを行い、不純物領域まで達するコンタクトホール（開口部）１１５を形成する（図１（Ｃ）参照。）。エッチング用ガスには、ＣＨＦ3、Ａｒ、Ｈｅなどを用いると良い。本発明においては、用いるエッチング用ガスに不活性気体を添加する。添加する不活性元素としては、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種を用いることができる。また本発明は、エッチング用ガスに比較的原子半径の大きいＡｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種の不活性気体を、総流量に対して６０％以上８５％以下、より好ましくは６５％以上８５％以下となるように添加する。中でも比較的原子半径が大きく、且つ、安価なアルゴンを用いることが好ましい。本実施形態では、エッチング用ガスにＣＨＦ3とＡｒを用いた、エッチングガス１１４によってゲート絶縁膜１０５のエッチング処理を行う。なお、半導体層上により残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させ、オーバーエッチングを行うと良い。本発明のエッチングにより残渣のない良好な形状のコンタクトホールを形成することができる。
金属膜を形成し、金属膜をエッチングして各不純物領域にそれぞれ電気的に接続する配線１１６を形成する。配線１１６はソース電極、ドレイン電極として機能する。金属膜は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）もしくはシリコン（Ｓｉ）の元素からなる膜又はこれらの元素を用いた合金膜を用いればよい。なお本実施形態では、ＴｉＮ／Ａｌ／ＴｉＮをそれぞれ１００／３５０／１００nmに積層したのち、所望の形状にパターニングして、配線を形成する（図１（Ｄ）参照。）。なお、ＴｉＮは、耐熱性平坦化膜との密着性が良好な材料の一つである。耐熱性平坦化膜に、アルキル基を含む酸化珪素（ＳｉＯｘ）を用い、配線としてＴｉを積層すると、その界面でＳｉ−Ｏ−Ｔｉという結合が生じ、Ｏ−Ｔｉという結合ａが生じる。一方、配線としてＴｉＮを積層すると、その界面でＳｉ−Ｎ−Ｔｉという結合が生じ、Ｓｉ−Ｎという結合ｂ、Ｎ−Ｔｉという結合ｃが生じる。結合ａであるＯ−Ｔｉ結合力は弱いため、密着性が悪い。しかし、Ｓｉ−Ｎの結合ｂ、及びＮ−Ｔｉの結合ｃの結合力は強いため、密着性がよく、ピーリングなどの膜はがれが生じにくい。加えて、ＴＦＴのソース領域またはドレイン領域とコンタクトを取るためにＴｉＮのＮ含有量は４４atomic％より少なくすることが好ましい。なおより望ましくはＴｉＮのＮ含有量は７atomic％より多く、４４atomic％より少なくするとよい。また、導電膜をＴｉＮ／Ａｌの２層構造にして工程を簡略化してもよい。
エッチングは、ＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法により、ＢＣｌ3とＣｌ2を用いて、エッチング条件は、コイル型の電極に印加される電力量４５０Ｗ、基板側の電極に印加される電力量１００Ｗ、圧力１．９Ｐａで行う。このとき、先に形成した絶縁膜１１１が、エッチングストッパーとなる。配線１１６と絶縁膜１１１は高い選択比を有するものを選択することによって、配線エッチング後も絶縁膜１１１表面に残渣が無く、平坦性のよい状態にすることができる。絶縁膜１１１の平坦性がよいと、絶縁膜１１１の上に画素電極として第１の電極を形成しても電極の断線やショート等を防ぐことができ、半導体装置の信頼性が向上する。
以上のような工程により、ＴＦＴを備えたアクティブマトリクス基板が完成する。本実施形態では画素領域にはｐチャネル型TFTしか図示していないが、ｎチャネル型ＴＦＴを有していてもよく、またｎチャネル型ＴＦＴはチャネル形成領域が一つ形成されるシングルゲート構造でも、二つ形成されるダブルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。また、駆動回路部のＴＦＴも、シングルゲート構造、ダブルゲート構造もしくはトリプルゲート構造であっても良い。
なお、本実施形態で示したＴＦＴの作製方法に限らず、トップゲート型（プレーナー型）、ボトムゲート型（逆スタガ型）、あるいはチャネル領域の上下にゲート絶縁膜を介して配置された２つのゲート電極を有する、デュアルゲート型やその他の構造においても適用できる。
次に、配線１１６と接するように、第１の電極（画素電極ともいう。）１１８を形成する。第１の電極は陽極、または陰極として機能し、Ｔｉ、ＴｉＮ、ＴｉＳｉXＮY、Ｎｉ、Ｗ、ＷＳｉX、ＷＮX、ＷＳｉXＮY、ＮｂＮ、Ｃｒ、Ｐｔ、Ｚｎ、Ｓｎ、Ｉｎ、またはＭｏから選ばれた物質、または前記物質を主成分とする合金材料もしくは化合物材料を主成分とする膜またはそれらの積層膜を総膜厚１００ｎｍ〜８００ｎｍの範囲で用いればよい。
本実施形態では、表示素子として発光素子を用い、発光素子からの光を第１の電極側から取り出す構造のため、第１の電極が透光性を有する。第１の電極として、透明導電膜を形成し、所望の形状にエッチングすることで第１の電極１１８を形成する。第１の電極１１８として、ＩＴＯ、ＩＺＯ、ＩＴＳＯの他、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合した透明導電膜を用いることができる。第１の電極１１８として上記透明導電膜の他に、窒化チタン膜またはチタン膜を用いても良い。この場合、透明導電膜を成膜した後に、窒化チタン膜またはチタン膜を、光が透過する程度の膜厚（好ましくは、５ｎｍ〜３０ｎｍ程度）で成膜する。本実施形態では、第１の電極１１８としてＩＴSＯを用いている。ＩＴＳＯは、ベークを行ってもＩＴＯのように結晶化せず、アモルファス状態のままである。従って、ＩＴＳＯは、ＩＴＯよりも平坦性が高く、有機化合物を含む層が薄くとも陰極とのショートが生じにくい。第１の電極１１８は、その表面が平坦化されるように、ＣＭＰ法、ポリビニルアルコール系の多孔質体で拭浄し、研磨しても良い。またＣＭＰ法を用いた研磨後に、第１の電極１１８の表面に紫外線照射、酸素プラズマ処理などを行ってもよい。
次に、第１の電極１１８の端部、配線１１６を覆う絶縁物１１９（バンク、隔壁、障壁、土手などと呼ばれる）を形成する。絶縁物１１９としては、塗布法により得られるＳＯＧ膜（例えば、アルキル基を含むＳｉＯｘ膜）を膜厚０．８μｍ〜１μｍの範囲で用いる。エッチングには、ドライエッチングとウェットエッチングのどちらかを用いることができるが、ここではＣＦ4とＯ2とＨｅの混合ガスを用いたドライエッチングにより絶縁物１１９を形成する。圧力は５Ｐａ、電力１５００Ｗで、流量ＣＦ4２５ｓｃｃｍ、Ｏ2２５ｓｃｃｍ、Ｈｅ５０ｓｃｃｍでドライエッチングを行う。このドライエッチングにおいて、アルキル基を含むＳｉＯｘ膜のエッチングレートは５００〜６００ｎｍ／ｍｉｎ、一方、ＩＴＳＯ膜のエッチングレートは１０ｎｍ／ｍｉｎ以下であり十分選択比が取れる。また、配線１１６は、アルキル基を含むＳｉＯｘ膜からなる絶縁物１１９に覆われるため、密着性のよいＴｉＮ膜が最表面となっている。絶縁物１１９は、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される絶縁膜の他に、耐熱性が高く、平坦化性がよいものであれば、無機材料（酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素など）、感光性または非感光性の有機樹材料（有機樹脂材料）（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト、ベンゾシクロブテンなど）の一種、もしくは複数種からなる膜、またはこれらの膜の積層などを用いることができる。
信頼性を向上させるため、有機化合物を含む発光層１１７の形成前に真空加熱を行って脱気を行うことが好ましい。例えば、有機化合物材料の蒸着を行う前に、基板に含まれるガスを除去するために減圧雰囲気や不活性雰囲気で２００℃〜３００℃の加熱処理を行うことが望ましい。ここでは、層間絶縁膜と隔壁とを高耐熱性を有する酸化珪素（ＳｉＯｘ）膜で形成しているため、高い加熱処理を加えても問題ない。従って、加熱処理による信頼性向上のための工程を十分行うことができる。
第１の電極１１８の上には発光層１１７が形成される。なお、図２では一画素しか図示していないが、本実施形態ではＲ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を作り分けている。また、それぞれの発光は、全て一重項励起状態から基底状態に戻る際の発光（蛍光）であっても、全て三重項励起状態から基底状態に戻る際の発光（リン光）でもよいし、一色が蛍光（又はリン光）あとの２色がリン光（又は蛍光）というように組み合わせでも良い。Ｒのみをリン光を用いて、Ｇ、Ｂを蛍光を用いてもよい。具体的には、正孔注入層として２０ｎｍ厚の銅フタロシアニン（ＣｕＰｃ）膜を設け、その上に発光層として７０ｎｍ厚のトリス−８−キノリノラトアルミニウム錯体（Ａｌｑ3）膜を設けた積層構造としてもよい。Ａｌｑ3にキナクリドン、ペリレンもしくはＤＣＭ１といった蛍光色素を添加することで発光色を制御することができる。
但し、以上の例は発光層として用いることのできる有機発光材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせて発光層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。例えば、本実施形態では低分子系有機発光材料を発光層として用いる例を示したが、中分子系有機発光材料や高分子系有機発光材料を用いても良い。なお、本明細書中において、昇華性を有さず、かつ、分子数が２０以下または連鎖する分子の長さが１０μｍ以下の有機発光材料を中分子系有機発光材料とする。また、高分子系有機発光材料を用いる例として、正孔注入層として２０ｎｍのポリチオフェン（ＰＥＤＯＴ）膜をスピン塗布法により設け、その上に発光層として１００ｎｍ程度のパラフェニレンビニレン（ＰＰＶ）膜を設けた積層構造としても良い。なお、ＰＰＶのπ共役系高分子を用いると、赤色から青色まで発光波長を選択できる。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機発光材料や無機材料は公知の材料を用いることができる。
次に、発光層１１７の上には導電膜からなる第２の電極１２０が設けられる。本実施例では、第１の電極を陽極として、第２の電極を陰極として機能させるので、電極１２０としては、仕事関数の小さい材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、及び化合物ＣａＦ2、またはＣａＮ）を用いればよい。本実施形態は、第２の電極１２０は陰極として機能し、陽極として機能する第１の電極１１８側から光を取り出す構造のため、第２の電極１２０はＡｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉからなる金属膜（膜厚５０ｎｍ〜２００ｎｍ）を用いることが好ましい。しかし、本発明は、この構成に限定されず、画素部のＴＦＴをｎチャネル型ＴＦＴとし、第１の電極１１８を陰極とし、第２の電極１２０を陽極とすることもできる。
第２の電極１２０を覆うようにしてパッシベーション膜１２１を設けることは有効である。パッシベーション膜としては、窒化珪素、酸化珪素、酸化窒化珪素（ＳｉＯＮ）、窒化酸化珪素（ＳｉＮＯ）、窒化アルミニウム（ＡｌＮ）、酸化窒化アルミニウム（ＡｌＯＮ）、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウム（ＡｌＮＯ）または酸化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、窒素含有炭素（ＣＮ）を含む絶縁膜からなり、該絶縁膜を単層もしくは組み合わせた積層を用いることができる。また、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成され、置換基に少なくとも水素を含む材料、もしくは置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも１種を有する材料を用いてもよい。
この際、カバレッジの良い膜をパッシベーション膜として用いることが好ましく、炭素膜、特にＤＬＣ膜を用いることは有効である。ＤＬＣ膜は室温から１００℃以下の温度範囲で成膜可能であるため、耐熱性の低い発光層１１７の上方にも容易に成膜することができる。ＤＬＣ膜は、プラズマＣＶＤ法（代表的には、ＲＦプラズマＣＶＤ法、マイクロ波ＣＶＤ法、電子サイクロトロン共鳴（ＥＣＲ）ＣＶＤ法、熱フィラメントＣＶＤ法など）、燃焼炎法、スパッタ法、イオンビーム蒸着法、レーザー蒸着法などで形成することができる。成膜に用いる反応ガスは、水素ガスと、炭化水素系のガス（例えばＣＨ4、Ｃ2Ｈ2、Ｃ6Ｈ6など）とを用い、グロー放電によりイオン化し、負の自己バイアスがかかったカソードにイオンを加速衝突させて成膜する。また、ＣＮ膜は反応ガスとしてＣ2Ｈ4ガスとＮ2ガスとを用いて形成すればよい。ＤＬＣ膜は酸素に対するブロッキング効果が高く、発光層１１７の酸化を抑制することが可能である。そのため、この後に続く封止工程を行う間に発光層１１７が酸化するといった問題を防止できる。
次いで、封止基板１２３をシール材で貼り合わせて発光素子を封止する。シール材が耐熱性平坦化膜１０９の端部を覆うように貼りあわせる。断面からの水分の侵入がシール材によって遮断されるので、発光素子の劣化が防止でき、半導体装置の信頼性が向上する。なお、シール材で囲まれた領域には充填材１２２を充填する。本実施形態では、第１の電極１１８側から光を取り出す構造なため、充填材１２２は透光性を有する必要はないが、充填材１２２を透過して光を取り出す構造の場合は、透光性を有する必要がある。代表的には可視光硬化、紫外線硬化または熱硬化のエポキシ樹脂を用いればよい。ここでは屈折率１．５０、粘度５００ｃｐｓ、ショアＤ硬度９０、テンシル強度３０００ｐｓｉ、Ｔｇ点１５０℃、体積抵抗１×１０15Ω・ｃｍ、耐電圧４５０Ｖ／milである高耐熱のＵＶエポキシ樹脂（エレクトロライト社製：２５００Ｃｌｅａｒ）を用いる。また、充填材１２２を一対の基板間に充填することによって、全体の透過率を向上させることができる。
こうして作製された半導体装置（アクティブマトリクス型発光表示装置）は、ＴＦＴの層間絶縁膜として耐熱性平坦化膜１０９、代表的にはシリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される材料を用いており、絶縁物１１９も同じ材料を用いている。半導体装置（アクティブマトリクス型発光表示装置）の構成材料を比較的安定である酸化珪素を含む材料を用いている。
さらに、半導体装置を構成する積層構造にコンタクトホール等の開口部を形成する際に、エッチング残渣を軽減し、平坦性よく開口部をエッチングによる形成する。よって、配線等のショートや断線などの不良を防ぎ、信頼性の高い半導体装置を作製することができる。
本実施例では、発明を実施するための最良の形態で説明した半導体装置の作製工程について、図１、図２を用いて説明する。
ガラス基板１００の上に下地膜１０１として、プラズマＣＶＤ法により窒化酸化珪素膜を５０ｎｍ、酸化窒化珪素膜を１００ｎｍ形成する。
次いで、下地膜上に半導体膜を形成する。本実施例では半導体膜として、プラズマＣＶＤ法により非晶質珪素膜を５４ｎｍ形成した。本実施例ではこの非晶質珪素膜にレーザ結晶化法を行い、結晶化半導体膜を形成する。非晶質珪素膜にレーザ光を照射する前に、窒素雰囲気下５００℃で１時間加熱することによって非晶質珪素膜の含有水素濃度を１×１０20ａｔｏｍｓ／ｃｍ3以下にまで放出させる。
レーザ結晶化法は、レーザ光を半導体膜に照射する方法である。用いるレーザは、パルス発振または連続発振の固体レーザ、気体レーザ、もしくは金属レーザが望ましい。なお、固体レーザとしてはＹＡＧレーザ、ＹＶＯ4レーザ、ＹＬＦレーザ、ＹＡｌＯ3レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライドレーザ、Ｔｉ：サファイアレーザ等があり、気体レーザとしてはエキシマレーザ、Ａｒレーザ、Ｋｒレーザ、ＣＯ2レーザ等があり、金属レーザとしてはヘリウムカドミウムレーザ、が挙げられる。
このようにして得られた結晶性半導体膜に対して、ＴＦＴのしきい値電圧を制御するために微量な不純物元素（ボロンまたはリン）のドーピングを行う。
第１のフォトマスクを作製し、フォトリソグラフィ法を用いたパターニング処理により、半導体層１０２を形成する。
半導体層１０２を覆うゲート絶縁膜１０５を形成する。本実施例では、プラズマＣＶＤ法により１１５ｎｍの厚さで酸化窒化珪素膜を形成する。
次いで、ゲート絶縁膜１０５上にゲート電極として用いる膜厚２０〜１００nmの第１の導電膜と、膜厚１００〜４００nmの第２の導電膜とを積層して形成する。本実例では、ゲート絶縁膜１０５上に第１の導電膜として膜厚３０nmの窒化タンタル膜、第２の導電膜として膜厚３７０nmのタングステン膜を順次積層して形成する。
次に、フォトリソグラフィ法を用いてレジストからなる第２のフォトマスクを形成し、電極及び配線を形成するための第１のエッチング処理を行う。ＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用い、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節することにより、第１の導電膜及び第２の導電膜を所望のテーパー形状にエッチングすることができる。なお、エッチング用ガスとしては、Ｃｌ2、ＢＣｌ3、ＳｉＣｌ4もしくはＣＣｌ4などを代表とする塩素系ガス、ＣＦ4、ＳＦ6もしくはＮＦ3などを代表とするフッ素系ガス及びＯ2を適宜用いることができる。
第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層（第１の導電層と第２の導電層）を形成する。
次いで、レジストからなるマスクを除去せずに第２のエッチング処理を行う。ここでは、Ｗ膜を選択的にエッチングする。この時、第２のエッチング処理により第２の導電層を形成する。一方、第１の導電層は、ほとんどエッチングされず、第２の形状の導電層を形成する。よって導電膜１０６、導電膜１０７が形成される。本実施例では、導電層の形成をドライエッチングで行う。
次いで、レジストマスクを除去した後、第３のフォトマスクを用いてレジストマスクを新たに形成し、ここでは図示しないｎチャネル型ＴＦＴを形成するため、半導体にｎ型を付与する不純物元素（代表的にはリン（P）、または砒素（Ａｓ））を低濃度にドープするための第１のドーピング工程を行う。レジストマスクは、ｐチャネル型ＴＦＴとなる領域と、導電層の近傍とを覆う。この第１のドーピング工程によって絶縁膜を介してスルードープを行い、低濃度不純物領域を形成する。一つの発光素子は、複数のＴＦＴを用いて駆動させるが、ｐチャネル型ＴＦＴのみで駆動させる場合には、上記ドーピング工程は特に必要ない。
次いで、レジストマスクを除去した後、第４のフォトマスクを用いてレジストマスクを新たに形成し、半導体にｐ型を付与する不純物元素（代表的にはボロン（B））を高濃度にドープするための第２のドーピング工程を行う。この第２のドーピング工程によってゲート絶縁膜１０５を介してスルードープを行い、ｐ型の高濃度不純物領域１０３、１０４を形成する。
次いで、第５のフォトマスクを用いてレジストマスクを新たに形成し、ここでは図示しないｎチャネル型ＴＦＴを形成するため、半導体にｎ型を付与する不純物元素（代表的にはリン、またはＡｓ）を高濃度にドープするための第３のドーピング工程を行う。第３のドーピング工程におけるイオンドープ法の条件はドーズ量を１×１０13〜５×１０15/cm2とし、加速電圧を６０〜１００ｋｅＶとして行う。レジストマスクは、ｐチャネル型ＴＦＴとなる領域と、導電層の近傍とを覆う。この第３のドーピング工程によってゲート絶縁膜１０５を介してスルードープを行い、ｎ型の高濃度不純物領域を形成する。
以上までの工程で、それぞれの半導体層に不純物領域が形成される。
次いで、レジストからなるマスクを除去してパッシベーション膜として水素を含む絶縁膜１０８を形成する。本実施例では、プラズマＣＶＤ法によって窒化酸化珪素（ＳｉＮＯ）膜を膜厚５０ｎｍで形成する。
さらに、半導体層の水素化を行う。本実施例では、窒素雰囲気中で４１０℃で１時間熱処理を行い、半導体層を水素化する。
次いで、層間絶縁膜となる耐熱性平坦化膜１０９を形成する。耐熱性平坦化膜１０９としては、塗布法によって得られるシリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される絶縁膜を用いる。
ここで、耐熱性平坦化膜１０９の形成手順は発明を実施するための最良の形態で説明したのでここでは省略する。
こうして耐熱性平坦化膜１０９を形成する。
パッシベーション膜として絶縁膜１１１を形成する（図１（Ａ）参照。）。本実施例では、スパッタリング法によって形成した窒化珪素膜を膜厚１００ｎｍで形成する。膜中にＡｒを含んでもよく、本実施例では膜中のＡｒは、濃度５×１０18〜５×１０20ａｔｏｍｓ／ｃｍ3程度である。この絶縁膜１１１は、後の工程で配線（ドレイン電極、またはソース電極とも用いられる。）１１６をパターニングする際、層間絶縁膜である耐熱性平坦化膜１０９を保護するためのエッチングストッパー膜として設けるものである。
次いで、レジストからなるマスク１１０を用いて耐熱性平坦化膜１０９にコンタクトホール（開口部）を形成する。この除去工程と同時に周縁部の耐熱性平坦化膜も除去する。本実施例では、耐熱性平坦化膜１０９を挟んで、上下にパッシベーション膜である絶縁膜１１１と、絶縁膜１０８を、その下にゲート絶縁膜１０５を形成する。本実施例では、窒素を多く含む窒化膜のエッチングと、酸素を多く含む酸化膜のエッチングと、２段階のエッチングを行う例を示すが、本発明はそれに限定されない。本実施例では、窒素を多く含む窒化膜を絶縁膜１１１と絶縁膜１０８に用い、酸素を多く含む膜をゲート絶縁膜１０５に用いる。よって、絶縁膜１１１、耐熱性平坦化膜１０９、絶縁膜１０８を、エッチング用ガス１１２によって、同時にエッチングし、開口部１１３を形成する（図１（Ｂ）参照。）。
本実施例では、ゲート絶縁膜１０５と選択比が取れる条件でエッチング（ウェットエッチングまたはドライエッチング）を行う。用いるエッチング用ガスに不活性気体を添加する。添加する不活性元素としては、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種を用いることができる。また、本発明においては、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種を総流量に対して２６〜５０％添加する。本実施例ではエッチング用ガス１１２として、ＣＦ4、Ｏ2、Ｈｅ、Ａｒとを用いる。またエッチング用ガス１１２にＣＨＦ3、またはC4F8を添加してもよい。
不活性気体としてＡｒを用い、エッチング用ガスの総流量に対するＡｒの流量の占める割合を変えてエッチングした場合の開口部の残渣の程度を調べた。図１７はＡｒの占める流量比に対する、残渣の多さを示すグラフである。圧力は、２５Ｐａ〜４０Ｐａ、用いたガスはＣＦ4、Ｏ2、Ｈｅ、Ａｒを組み合わせて用いた。
残渣の程度は、３段階で表しており、残渣が少ないほど数値が大きい。よって、残渣のレベルが１、２、３と大きくなるにつれ、開口部の残渣は軽減し、平坦性よくエッチングできていることを示す。図１７からわかるように、Ａｒの流量比が、２６％以上になると残渣は少なくなっており、３０％、５０％でも平坦性のよいエッチングが行えたことが確認できる。よって、本発明においては、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種を総流量に対して２６〜５０％添加する。
本実施例では、絶縁膜１１１、耐熱性平坦化膜１０９及び絶縁膜１０８を、ＣＦ4の流量を５０ｓｃｃｍ、Ｏ2の流量を２５ｓｃｃｍ、Ｈｅの流量を３５ｓｃｃｍ、Ａｒの流量を２５ｓｃｃｍ、ＲＦパワーを５００Ｗ、圧力を３００ｍTorr（約４０Pa）で、ゲート絶縁膜１０５である酸化珪素（ＳｉＯ2）膜の上までエッチングする。本実施例で形成した開口部（コンタクトホール）の形状を図３に示す。図３において、３０１はレジストからなるマスク１１０、３０２は絶縁膜１１１、３０３は耐熱性平坦化膜１０９、３０４はゲート絶縁膜１０５である。形成したコンタクトホールは、テーパーを有して形成されており、底部になるに従って、開口部の径は小さくなっている。
比較例として、本発明を適応せず、絶縁膜１１１、耐熱性平坦化膜１０９及び絶縁膜１０８を、ＣＦ4の流量を５０ｓｃｃｍ、Ｏ2の流量を５０ｓｃｃｍ、Ｈｅの流量を３５ｓｃｃｍ、ＲＦパワーを５００Ｗ、圧力を３００ｍTorr（約４０Pa）で、ゲート絶縁膜である酸化珪素（ＳｉＯ2）膜の上までエッチングする。比較例で形成したコンタクトホールの形状を図４に示す。図４において、４０１はレジストからなるマスク１１０、４０２は絶縁膜１１１、４０３は耐熱性平坦化膜１０９、４０４はゲート絶縁膜１０５である。形成したコンタクトホールは、テーパーを有して形成されており、底部になるに従って、開口部の径は小さくなっている。
図４で示すように、本発明を用いず、従来のエッチング条件でエッチングを行ったコンタクトホールの形状は、底部に残渣が多く残り、激しい凹凸が存在する。しかし、本発明を適用し、Ａｒを添加したエッチング条件によってエッチングを行ったコンタクトホールの形状は、残渣が軽減している。この効果の一因として、原子半径の比較的大きいＡｒによるスパッタ効果が考えられる。
このコンタクトホールに、エッチング不足によるエッチング残渣が存在すると、配線を形成した場合に、配線抵抗が変化したり、カバレージの悪化を招き、品質や特性の低下を来す恐れがある。本発明は、半導体装置を構成する積層構造にコンタクトホール等の開口部を形成する際に、エッチング残渣を軽減し、平坦性よく開口部をエッチングする。よって、信頼性の高い半導体装置、また半導体装置を歩留まりよく作製する方法を提供できる。
なお、ゲート絶縁膜１０５上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。開口部をテーパー形状にしてもよく、１回のエッチングでテーパー形状としてもよいし、複数のエッチングによってテーパー形状にしてもよい。
ゲート絶縁膜１０５をエッチングし、ソース領域、ドレイン領域に達する開口部を形成する。本実施例では、レジストからなるマスク１１０、絶縁膜１１１、耐熱性平坦化膜１０９、絶縁膜１０８をマスクとして、ゲート絶縁膜１０５のエッチングを行い、不純物領域まで達するコンタクトホール（開口部）１１５を形成する（図１（Ｃ）参照。）。この２段階目のエッチング工程においても、用いるエッチング用ガスに不活性気体を添加する。添加する不活性元素としては、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種を用いることができる。また、本発明では、エッチング用ガスに、原子半径が比較的大きいＡｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種の不活性気体を総流量に対して６０〜８５％、より好ましくは６５〜８５％の濃度で添加する。中でも比較的原子半径が大きく、且つ、安価なアルゴンを用いることが好ましい。本実施例では、ＣＨＦ3とＡｒを用いた、エッチングガス１１４によってゲート絶縁膜１０５のエッチング処理を行う。
先ほどの工程の比較例として、絶縁膜１１１、耐熱性平坦化膜１０９及び絶縁膜１０８を、ＣＦ4の流量を５０ｓｃｃｍ、Ｏ2の流量を５０ｓｃｃｍ、Ｈｅの流量を３５ｓｃｃｍ、ＲＦパワーを５００Ｗ、圧力を３００ｍTorr（約４０Pa）で、ゲート絶縁膜１０５である酸化珪素（ＳｉＯ2）膜の上までエッチングする例を示した。この比較例に、条件を変え２段階目のエッチングを行い、ゲート絶縁膜１０５のエッチングを行った例をそれぞれ示す。
一方は、２段階目のエッチングに、エッチング用ガスに添加する不活性気体としてＡｒを用いた。エッチングは、ＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法により、ＣＨＦ3を４８ｓｃｃｍ、Ａｒを１５２ｓｃｃｍ用い、コイル型の電極に印加される電力量５０Ｗ、基板側の電極に印加される電力量４５０Ｗ、圧力５．５Ｐａで行った。このＡｒを用い、形成したコンタクトホールの形状を図１２に示す。図１２において、１２０１はレジストからなるマスク１１０、１２０２は絶縁膜１１１、１２０３は耐熱性平坦化膜１０９、１２０４はゲート絶縁膜１０５、１２０５は半導体層の不純物領域である。
もう一方は、２段階目のエッチングに、エッチング用ガスに添加する不活性気体としてＨｅを用いた。エッチングは、ＩＣＰエッチング法により、ＣＨＦ3を４８ｓｃｃｍ、Ｈｅを１５２ｓｃｃｍ用い、コイル型の電極に印加される電力量５０Ｗ、基板側の電極に印加される電力量４５０Ｗ、圧力５．５Ｐａで行った。このＨｅを用い、形成したコンタクトホールの形状を図１４に示す。図１４において、１５０１はレジストからなるマスク１１０、１５０２は絶縁膜１１１、１５０３は耐熱性平坦化膜１０９、１５０４はゲート絶縁膜１０５、１５０５は半導体層の不純物領域である。
図１４で示すように、Ａｒを用いずＨｅを用いた、エッチング条件でエッチングを行ったコンタクトホールの形状は、残渣の転写の跡として、凹凸が存在する。しかし、Ａｒを添加したエッチング条件によってエッチングを行ったコンタクトホールの形状は、凹凸がなく平坦性よくコンタクトホールが形成されている。この効果の一因として、原子半径の比較的大きいＡｒによるスパッタ効果が考えられる。
本発明では、第一段階のエッチングにおいて、Ａｒのような不活性気体を添加しなかった場合、第２段階のエッチングでは、エッチング用ガスにＡｒを添加する。本発明によって、図１２に示すような残渣のない、良好な形状のコンタクトホールを形成することができる。このコンタクトホールに、エッチング不足によるエッチング残渣が存在すると、配線を形成した場合に、配線抵抗が変化したり、カバレージの悪化を招き、品質や特性の低下を来す恐れがある。本発明は、半導体装置を構成する積層構造にコンタクトホール等の開口部を形成する際に、エッチング残渣を軽減し、平坦性よく開口部をエッチングする。よって、信頼性の高い半導体装置、また半導体装置を歩留まりよく作製する方法を提供できる。なお、半導体層上により残渣を残すことなくエッチングするためには、第２段階目のエッチングで１００〜３００％程度オーバーエッチングを行うと良い。
金属膜を形成し、金属膜をエッチングして各不純物領域とそれぞれ電気的に接続する配線１１６を形成する。配線１１６はソース電極、ドレイン電極として機能する。金属膜は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）もしくはシリコン（Ｓｉ）の元素からなる膜又はこれらの元素を用いた合金膜を用いればよい。なお本実施例では、ＴｉＮ／Ａｌ／ＴｉＮをそれぞれ１００／３５０／１００nmに積層したのち、所望の形状にパターニングして、配線を形成する（図１（Ｄ）参照。）。なお、ＴｉＮは、耐熱性平坦化膜との密着性が良好な材料の一つである。耐熱性平坦化膜に、アルキル基を含む酸化珪素（ＳｉＯｘ）を用い、配線としてＴｉを積層すると、その界面でＳｉ−Ｏ−Ｔｉという結合が生じ、Ｏ−Ｔｉという結合ａが生じる。一方、配線としてＴｉＮを積層すると、その界面でＳｉ−Ｎ−Ｔｉという結合が生じ、Ｓｉ−Ｎという結合ｂ、Ｎ−Ｔｉという結合ｃが生じる。結合ａであるＯ−Ｔｉ結合力は弱いため、密着性が悪い。しかし、Ｓｉ−Ｎの結合ｂ、及びＮ−Ｔｉの結合ｃの結合力は強いため、耐熱性平坦化膜と配線との密着性がよく、ピーリングなどの膜はがれが生じにくい。加えて、ＴＦＴのソース領域またはドレイン領域とコンタクトを取るためにＴｉＮのＮ含有量は４４atomic％より少なくすることが好ましい。なおより望ましくはＴｉＮのＮ含有量は７atomic％より多く、４４atomic％より少なくするとよい。また、導電膜をＴｉＮ／Ａｌの２層構造にして工程を簡略化してもよい。
エッチングは、ＩＣＰエッチング法により、ＢＣｌ3とＣｌ2を用いて、エッチング条件は、コイル型の電極に印加される電力量４５０Ｗ、基板側の電極に印加される電力量１００Ｗ、圧力１．９Ｐａで行う。このとき、先に形成した絶縁膜１１１が、エッチングストッパーとなる。配線１１６と絶縁膜１１１は高い選択比を有するものを選択することによって、配線エッチング後も絶縁膜１１１表面に残渣が無く、平坦性のよい状態にすることができる。絶縁膜１１１の平坦性がよいと、絶縁膜１１１の上に画素電極として第１の電極を形成しても電極の断線やショート等を防ぐことができ、半導体装置の信頼性が向上する。
以上のような工程により、ＴＦＴを備えたアクティブマトリクス基板が完成する。
次に、配線１１６と接するように、第１の電極（画素電極ともいう。）１１８を形成する。
本実施例では、表示素子として発光素子を用い、発光素子からの光を第１の電極側から取り出す構造のため、第１の電極が透光性を有する。本実施例では、第１の電極１１８としてＩＴSＯを用いる。ＩＴＳＯは、ＩＴＯに酸化珪素が２〜１０重量％含まれたターゲットを用いてスパッタリング法で形成する。第１の電極１１８は、その表面が平坦化されるように、ＣＭＰ法、ポリビニルアルコール系の多孔質体で拭浄し、研磨しても良い。
次に、第１の電極１１８の端部、配線１１６を覆う絶縁物１１９（バンク、隔壁、障壁、土手などと呼ばれる）を形成する。絶縁物１１９としては、塗布法により得られるＳＯＧ膜（例えば、アルキル基を含むＳｉＯｘ膜）を膜厚０．８μｍ〜１μｍの範囲で用いる。エッチングには、ＣＦ4とＯ2とＨｅの混合ガスを用いたドライエッチングにより絶縁物１１９を形成する。圧力は５Ｐａ、電力１５００Ｗで、流量はＣＦ4２５ｓｃｃｍ、Ｏ2２５ｓｃｃｍ、Ｈｅ５０ｓｃｃｍでドライエッチングを行う。また、配線１１６は、アルキル基を含むＳｉＯｘ膜からなる絶縁物１１９に覆われるため、密着性のよいＴｉＮ膜が最表面となっている。
本実施例では、信頼性を向上させるため、有機化合物を含む発光層１１７の形成前に真空加熱を行って脱気を行う。有機化合物材料の蒸着を行う前に、基板に含まれるガスを除去するために減圧雰囲気や不活性雰囲気で２００℃〜３００℃の加熱処理を行う。本実施例では、層間絶縁膜と隔壁とを高耐熱性を有する酸化珪素（ＳｉＯｘ）膜で形成しているため、高い加熱処理を加えても問題ない。従って、加熱処理による信頼性向上のための工程を十分行うことができる。
第１の電極１１８の上には発光層１１７が形成される。本実施例では、第１の電極１１８を陽極として機能させるので、その上に、正孔注入層として２０ｎｍ厚の銅フタロシアニン（ＣｕＰｃ）膜を設け、その上に発光層として７０ｎｍ厚のトリス−８−キノリノラトアルミニウム錯体（Ａｌｑ3）膜を設けた積層構造とする。Ａｌｑ3にキナクリドン、ペリレンもしくはＤＣＭ１といった蛍光色素を添加することで発光色を制御することができる。
次に、発光層１１７の上には導電膜からなる第２の電極１２０が設けられる。本実施例では、第１の電極を陽極として、第２の電極を陰極として機能させるので、電極１２０としては、仕事関数の小さい材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＣａＦ2、またはＣａＮ）を用いればよい。本実施例は、第２の電極１２０は陰極として機能し、陽極として機能する第１の電極１１８側から光を取り出す構造のため、第２の電極１２０はＡｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉからなる金属膜（膜厚５０ｎｍ〜２００ｎｍ）を用いることが好ましい。
第２の電極１２０を覆うようにしてパッシベーション膜１２１を設ける。本実施例では、珪素からなる円盤状のターゲットを用い、成膜室雰囲気を窒素雰囲気または窒素とアルゴンを含む雰囲気とすることによって窒化珪素膜を形成する。
次いで、封止基板１２３をシール材で貼り合わせて発光素子を封止する。シール材が耐熱性平坦化膜１０９の端部を覆うように貼りあわせる。断面からの水分の侵入がシール材によって遮断されるので、発光素子の劣化が防止でき、半導体装置（発光表示装置）の信頼性が向上する。なお、シール材で囲まれた領域には充填材１２２を充填する。本実施例では、第１の電極１１８側から光を取り出す構造なため、充填材１２２は透光性を有する必要はないが、充填材１２２を透過して光を取り出す構造の場合は、透光性を有する必要がある。代表的には可視光硬化、紫外線硬化または熱硬化のエポキシ樹脂を用いればよい。ここでは屈折率１．５０、粘度５００ｃｐｓ、ショアＤ硬度９０、テンシル強度３０００ｐｓｉ、Ｔｇ点１５０℃、体積抵抗１×１０15Ω・ｃｍ、耐電圧４５０Ｖ／milである高耐熱のＵＶエポキシ樹脂（エレクトロライト社製：２５００Ｃｌｅａｒ）を用いる。また、充填材１２２を一対の基板間に充填することによって、全体の透過率を向上させることができる。
本実施例で作製される半導体装置を図８及び図１５を用いて、より詳細に説明する。
図１５に本発明の半導体装置の概略上面図を示す。１４００は素子基板、１４０１はソース線駆動回路、１４０２、１４０３はゲート線駆動回路、１４０４は封止基板、１４０５はシール材、１４０６は画素部、１４０７は走査線、１４０８は信号線、１４０９はＦＰＣ、１４１０、１４１１、１４１２は配線、１４２０は保護回路である。また図１５において、線Ａ―Ａ‘による断面図を図８に示す。８００は素子基板、８０１、８０２、８０３はＴＦＴ、８０４は第１の電極、８０５は発光層、８０６は第２の電極、８０７はパッシベーション膜、８０８は充填材、８０９はシール材、８１０は耐熱性平坦化膜、８１１は隔壁、８１２は封止基板、８２０は絶縁膜、８３０は配線である。本実施例の半導体装置は、封止部において配線が、端部を覆うように形成されているので、外部からの水の進入を遮断し、表示素子の劣化を防ぐ効果があり、より信頼性が高い。
本実施例では、上記のような回路で形成するが、本発明はこれに限定されず、パッシブマトリクス回路でもアクティブマトリクス回路であってもよく、周辺駆動回路としてＩＣチップをＣＯＧ方式やＴＡＢ方式によって実装したものでも、一体形成したものでもよい。また、ゲート線駆動回路、ソース線駆動回路は複数であっても単数であっても良い。
保護回路１４２０の拡大図を図１５に示す。本実施例の保護回路は、配線を矩形にして、配線間で容量を形成し、静電気をブロックして静電破壊などの半導体装置への不良を防止することができる。保護回路は、本実施例に限定されず、ＴＦＴや容量、ダイオードなどを適宜組み合わせて用いればよい。保護回路により、半導体装置の信頼性はさらに向上する。
こうして作製された半導体装置（アクティブマトリクス型発光表示装置）は、ＴＦＴの層間絶縁膜として耐熱性平坦化膜１０９、代表的にはシリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される材料を用いており、絶縁物１１９も同じ材料を用いている。半導体装置（アクティブマトリクス型発光表示装置）の構成材料には比較的安定である酸化珪素を含む材料を用いている。
さらに、半導体装置を構成する積層構造にコンタクトホール等の開口部を形成する際に、エッチング残渣を軽減し、平坦性よく開口部をエッチングする。よって、配線等のショートや断線などの不良を防ぎ、信頼性の高い半導体装置を作製することができる。
本実施例では、実施例１で作製した半導体装置において、上面出射型、両面出射型の例を、図５及び図９を用いて説明する。
図５において、５００は素子基板、５０１、５０２、５０３はＴＦＴ、５０４は画素電極、５０５は発光層、５０６は電極、５０７は透明導電膜、５０８は充填材、５０９はシール材、５１０は耐熱性平坦化膜、５１１は隔壁、５１２は封止基板、５２０は絶縁膜、５３０は配線である。 本実施例の半導体装置は、封止部において配線が、端部を覆うように形成されているので、外部からの水の進入を遮断し、表示素子の劣化を防ぐ効果があり、より信頼性が高い。
図５の半導体装置は、両面出射型であり、矢印の方向に光を上下両面出射する構造である。なお本実施例では、透明導電膜を成膜し、所望の形状にエッチングすることで画素電極５０４を形成する。画素電極５０４として、ＩＴＯ、ＩＺＯ、ＩＴＳＯの他、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合した材料を用いることができる。画素電極５０４として上記透明導電膜の他に、窒化チタン膜またはチタン膜を用いても良い。この場合、透明導電膜を成膜した後に、窒化チタン膜またはチタン膜を、光が透過する程度の膜厚（好ましくは、５ｎｍ〜３０ｎｍ程度）で成膜する。本実施例では、画素電極５０４としてＩＴSＯを用いている。
次に、発光層５０５の上には導電膜からなる電極５０６が設けられる。電極５０６としては、仕事関数の小さい材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、あるいはこれらの化合物ＣａＦ2、ＣａＮ）を用いればよい。本実施例では、発光が透過するように、電極５０６として膜厚を薄くした金属薄膜（ＭｇＡｇ：膜厚１０ｎｍ）と、透明導電膜５０７として、膜厚１００ｎｍのＩＴＳＯとの積層を用いる。ＩＴＳＯ膜は、インジウム錫酸化物に１〜１０[％]の酸化珪素（ＳｉＯ2）を混合したターゲットを用い、Ａｒガス流量を１２０ｓｃｃｍ、Ｏ2ガス流量を５ｓｃｃｍ、圧力を０．２５Ｐａ、電力３．２ｋＷとしてスパッタ法により成膜する。そして、ＩＴＳＯ膜の成膜後、２００℃、１時間の加熱処理を行う。透明導電膜５０７として（ＩＴＯ（酸化インジウム酸化スズ合金）、酸化インジウム酸化亜鉛合金、酸化亜鉛、酸化スズまたは酸化インジウムなど）などを用いることができる。
図５に示した構造とした場合、発光素子から発した光は、画素電極５０４側、電極５０６、透明導電膜５０７側両方から、透過して出射される。
図９の半導体装置は、片面出射型であり、矢印の方向に上面出射する構造である。図９において、９００は素子基板、９０１、９０２、９０３はＴＦＴ、９１３は反射性を有する金属膜、９０４は画素電極、９０５は発光層、９０６は電極、９０７は透明導電膜、９０８は充填材、９０９はシール材、９１０は耐熱性平坦化膜、９１１は隔壁、９１２は封止基板、９２０は絶縁膜、９３０は配線である。本実施例の半導体装置は、封止部において配線が、端部を覆うように形成されているので、外部からの水の進入を遮断し、表示素子の劣化を防ぐ効果があり、より信頼性が高い。この場合、前述の図５で示した両面出射型の半導体装置において、画素電極９０４の下に、反射性を有する金属膜９１３を形成する。反射性を有する金属膜９１３の上に陽極として機能する画素電極９０４として透明導電膜を形成する。金属膜９１３としては、反射性を有すればよいので、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕなどを用いればよい。本実施例では、ＴｉＮ膜を用いる。
発光層９０５の上には導電膜からなる電極９０６が設けられる。電極９０６としては、陰極として機能させるので仕事関数の小さい材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、あるいはこれらを含む化合物ＣａＦ2、ＣａＮ）を用いればよい。本実施例では、発光が透過するように、電極９０６として膜厚を薄くした金属薄膜（ＭｇＡｇ：膜厚１０ｎｍ）と、透明導電膜９０７として、膜厚１１０ｎｍのＩＴＳＯ膜との積層を用いる。透明導電膜９０７として（ＩＴＯ（酸化インジウム酸化スズ合金）、酸化インジウム酸化亜鉛合金、酸化亜鉛、酸化スズまたは酸化インジウムなど）などを用いることができる。
図９に示した構造とした場合、発光素子から発した光は、反射性を有する金属膜９１３で反射され、電極９０６、透明導電膜９０７等を透過して上方へ出射される。
本発明の半導体装置は、ＴＦＴの層間絶縁膜として耐熱性平坦化膜、代表的にはシリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される材料を用いている。半導体装置を構成する積層構造にコンタクトホール等の開口部を形成する際に、エッチング残渣を軽減し、平坦性よく開口部をエッチングにより形成する。よって、配線等のショートや断線などの不良を防ぎ、信頼性の高い半導体装置を作製することができる。
本実施例は、実施の形態及び実施例１それぞれと組み合わせることができる。
本実施例では、逆スタガ型ＴＦＴの一例を図６及び図７に示す。ＴＦＴ以外の部分は、最良の形態で示した図５と同一であるのでここでは詳細な説明は省略する。
図６に示すＴＦＴはチャネルストップ型である。６００は素子基板、６０１、６０２は駆動回路部のＴＦＴであり、ゲート電極６０３上に、ゲート絶縁膜６０４、非晶質半導体膜からなる半導体層６０５、ｎ＋層６０７、金属層６０８が積層形成されており、半導体層６０５のチャネル形成領域となる部分上方にチャネルストッパー６０６が形成されている。また、ソース電極またはドレイン電極６１１が形成されている。６１２は第１の電極、６１３は発光層、６１４は第２の電極、６１６はパッシベーション膜、６１９は充填材、６１８はシール材、６１０は耐熱性平坦化膜、６１５は隔壁、６１７は封止基板、６２０は絶縁膜、６３０は配線である。本実施例の半導体装置は、封止部において配線が、端部を覆うように形成されているので、外部からの水の進入を遮断し、表示素子の劣化を防ぐ効果があり、より信頼性が高い。
また、図７に示すＴＦＴはチャネルエッチ型である。７００は素子基板、７０１、７０２は駆動回路部のＴＦＴであり、ゲート電極７０３上に、ゲート絶縁膜７０４、非晶質半導体膜からなる半導体層７０５、ｎ＋層７０６、金属層７０７が積層形成されており、半導体層７０５のチャネル形成領域となる部分は薄くエッチングされている。また、ソース電極またはドレイン電極７０９が形成されている。７１２は第１の電極、７１３は発光層、７１４は第２の電極、７１６はパッシベーション膜、７１９は充填材、７１８はシール材、７１０は耐熱性平坦化膜、７１５は隔壁、７１７は封止基板、７２０は絶縁膜、７３０は配線である。本実施例の半導体装置は、封止部において配線が、端部を覆うように形成されているので、外部からの水の進入を遮断し、表示素子の劣化を防ぐ効果があり、より信頼性が高い。
また、非晶質半導体膜に代えて、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造を有し、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な領域を含んでいるセミアモルファス半導体膜（微結晶半導体膜、マイクロクリスタル半導体膜とも呼ばれる）も用いることができる。セミアモルファス半導体膜の作製方法としては、珪化物気体をグロー放電分解（プラズマＣＶＤ）して形成する。珪化物気体としては、ＳｉＨ4、その他にもＳｉ2Ｈ6、ＳｉＨ2Ｃｌ2、ＳｉＨＣｌ3、ＳｉＣｌ4、ＳｉＦ4などを用いることが可。この珪化物気体をＨ2、又は、Ｈ2とＨｅ、Ａｒ、Ｋｒ、Ｎｅから選ばれた一種または複数種の希ガス元素で希釈しても良い。希釈率は２〜１０００倍の範囲。圧力は概略０．１Ｐａ〜１３３Ｐａの範囲、電源周波数は１ＭＨｚ〜１２０ＭＨｚ、好ましくは１３ＭＨｚ〜６０ＭＨｚ。基板加熱温度は３００℃以下でよく、好ましくは１００〜２５０℃。膜中の不純物元素として、酸素、窒素、炭素などの大気成分の不純物は１×１０20cm-1以下とすることが望ましく、特に、酸素濃度は５×１０19/cm3以下、好ましくは１×１０19/cm3以下とする。なお、セミアモルファス半導体膜を活性層としたＴＦＴの電界効果移動度μは、１〜１０cm2/Vsecである。
本実施例の図６、図７の逆スタガ型ＴＦＴは半導体膜に非結晶半導体膜を用いてる。よって、本実施例の画素部におけるＴＦＴはｎチャネル型ＴＦＴであり、第１の電極（画素電極）６１２、７１２を陰極として機能させ、第２の電極６１４、７１４を陽極として機能させる。本実施例では、第１の電極と第２の電極に透明導電層であるＩＴＳＯを用い、第１の電極（ＩＴＳＯ）／電子注入層（ベンゾオキサゾール誘導体（ＢｚＯＳ）にＬｉを添加したＢｚＯＳ−Ｌｉ）／電子輸送層（Ａｌｑ）／発光層（キナクリドン誘導体（ＤＭＱｄ）をドープしたＡｌｑ）／正孔輸送層（４，４'−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニル−アミノ］−ビフェニル（α−ＮＰＤ））／正孔注入層（モリブデン酸化物（ＭｏＯｘ））／第２の電極（ＩＴＳＯ）とする。陽極、陰極、発光層を形成する電子注入層、電子輸送層、発光層、正孔輸送層、正孔注入層などの材料は、本実施例に限定されず、適宜選択し、組み合わせればよい。
本実施例の半導体装置の画素部上面図を図１６（Ａ）に、回路図を（B）に示す。１６０１、１６０２はTFT、１６０３は発光素子、１６０４は容量、１６０５はソース線、１６０６はゲート線、１６０７は電源線は、１６０８は１６０３を構成する画素電極と接続する接続電極である。
本発明の半導体装置は、ＴＦＴの層間絶縁膜として耐熱性平坦化膜、代表的にはシリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される材料を用いている。半導体装置を構成する積層構造にコンタクトホール等の開口部を形成する際に、エッチング残渣を軽減し、平坦性よく開口部をエッチングする。よって、配線等のショートや断線などの不良を防ぎ、信頼性の高い半導体装置を作製することができる。
本実施例は、実施の形態、実施例１及び実施例２それぞれと組み合わせることができる。
本発明を適用して、様々な半導体装置を作製することができる。即ち、それら半導体装置を表示部に組み込んだ様々な電子機器に本発明を適用できる。
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、カーステレオ、パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはDigital Versatile Disc（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。それらの例を図１０に示す。
図１０（Ａ）は例えば２０〜８０インチの大型の表示部を有する半導体装置であり、筐体２００１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ入力端子２００５等を含む。本発明は、表示部２００３の作製に適用される。このような大型の半導体装置は、生産性やコストの面から、所謂第五世代（１０００×１２００ミリ）、第六世代（１４００×１６００ミリ）、第七世代（１５００×１８００ミリ）のようなメータ角の大型基板を用いて作製することが好適である。本発明を用いると、このような大型基板を用いて、多くのＴＦＴや電子部品を用いても、信頼性の高い半導体装置を作製することができる。
図１０（Ｂ）は、ノート型パーソナルコンピュータであり、本体２１０１、筐体２１０２、表示部２１０３、キーボード２１０４、外部接続ポート２１０５、ポインティングマウス２１０６等を含む。本発明は、表示部２１０３の作製に適用される。本発明を用いると、ノート型パーソナルコンピュータが、小型化し、配線等が精密化しても、信頼性の高い高画質な画像を表示することができる。
図１０（Ｃ）は記録媒体を備えた画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２２０１、筐体２２０２、表示部Ａ２２０３、表示部Ｂ２２０４、記録媒体（ＤＶＤ等）読み込み部２２０５、操作キー２２０６、スピーカー部２２０７等を含む。表示部Ａ２２０３は主として画像情報を表示し、表示部Ｂ２２０４は主として文字情報を表示するが、本発明は、これら表示部Ａ２２０３、表示部Ｂ２２０４の作製に適用される。本発明を用いると、記録媒体を備えた画像再生装置が、小型化し、配線等が精密化しても、信頼性の高い高画質な画像を表示することができる。
図１０（Ｄ）は携帯電話であり、本体２３０１、音声出力部２３０２、音声入力部２３０３、表示部２３０４、操作スイッチ２３０５、アンテナ２３０６等を含む。本発明により作製される半導体装置を表示部２３０４に適用することで、小型化し、配線等が精密化する携帯電話であっても、信頼性の高い高画質な画像を表示できる。
図１０（Ｅ）はビデオカメラであり、本体２４０１、表示部２４０２、筐体２４０３、外部接続ポート２４０４、リモコン受信部２４０５、受像部２４０６、バッテリー２４０７、音声入力部２４０８、操作キー２４０９等を含む。本発明は、表示部２４０２に適用することができる。本発明により作製される半導体装置を表示部２４０４に適用することで、小型化し、配線等が精密化するビデオカメラであっても、信頼性の高い高画質な画像を表示できる。
図１１では、表示部を自動車に搭載した例を示している。ここでは乗物の代表的な例として自動車を用いたが、特に限定されず、本発明は、航空機、列車、電車などにも適用できる。特に自動車に搭載する半導体装置としては、厳しい環境（高温多湿になりやすい車内）であっても高信頼性を有していることが重要視される。また、自動車に搭載する半導体装置は、狭い空間で用いられるために、半導体装置を構成する機器も小型化し、配線等も密に形成される。
図１１は、自動車の運転席周辺を示す図である。ダッシュボード２５０７には音響再生装置、具体的にはカーオーディオや、カーナビゲーションが設けられている。カーオーディオの本体２５０５は、表示部２５０４、操作ボタン２５０８を含む。表示部２５０３に本発明を実施することによって、高信頼性を備えたカーオーディオを完成させることができる。
また、カーナビゲーションの表示部２５０３、車内の空調状態を表示する表示部２５０６に本発明を実施することによっても高信頼性を備えたカーナビゲーション完成させることができる。
また、本実施例では車載用カーオーディオやカーナビゲーションを示すが、その他の乗物の表示器や、据え置き型のオーディオやナビゲーション装置に用いても良い。
以上の様に、本発明の適用範囲は極めて広く、さまざまな分野の電子機器に適用することが可能である。
本実施例は、実施の形態、実施例１乃至３それぞれと組み合わせることができる。
実施例１では、半導体装置のコンタクトホールを形成する際、エッチングガスに添加する不活性気体として、ＨｅまたはＡｒを用いる例を示した。本実施例では、不活性気体としてＫｒ、またはＸｅを用いる例を図１８及び図１９を用いて説明する。
実施例１と同様に、基板上に、下地膜、半導体膜、ゲート絶縁膜、ゲート電極となる導電層を形成する。ゲート絶縁膜及びゲート電極を覆うように、窒化酸化珪素（ＳｉＮＯ）からなる絶縁膜、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される絶縁材料からなる耐熱性平坦化膜、パッシベーション膜として機能する窒化珪素からなる絶縁膜という３層で構成される層間絶縁層を形成する。
層間絶縁層上に形成される配線と、半導体膜との電気的接続を行うため、層間絶縁層及びゲート絶縁膜にコンタクトホールとなる開口部を形成する。本実施例では、層間絶縁層及びゲート絶縁膜のエッチングを２種類のエッチングガスを用いて、２段階行う。
実施例１で比較例として図４で示した例と同様に、層間絶縁層を、ＣＦ4の流量を５０ｓｃｃｍ、Ｏ2の流量を５０ｓｃｃｍ、Ｈｅの流量を３５ｓｃｃｍ、ＲＦパワーを５００Ｗ、圧力を３００ｍTorr（約４０Pa）でエッチングする。その後、半導体層が露出するように層間絶縁膜の残渣、及びゲート絶縁膜を、ＫｒまたはＸｅの不活性気体を添加したエッチングガスでエッチングする。
不活性気体としてＫｒを用いた例を図１８（A）（B）に示す。ＩＣＰエッチング法により、ＣＨＦ3を４８ｓｃｃｍ、Ｋｒを１５２ｓｃｃｍ用い、コイル型の電極に印加される電力量５０Ｗ、基板側の電極に印加される電力量４５０Ｗ、圧力５．５Ｐａで行った。図１８（A）は半導体装置に形成された開口部（コンタクトホール）の斜視図、図１８（B）は断面図であり走査電子顕微鏡（Scanning Electron Microscope：SEM）観察によるSEM写真である。図１８において、半導体膜１８０５上に、ゲート絶縁膜１８０４、層間絶縁層１８０３が形成されている。層間絶縁層１８０３はゲート絶縁膜１８０４側から窒化酸化珪素膜、耐熱性平坦化膜、窒化珪素膜の３層からなっており、図１８では、引き出し線は耐熱性平坦化膜の個所を指している。エッチングはレジスト１８０１をマスクとして行われ、半導体膜１８０５に達する開口部が形成されている。形成したコンタクトホールは、テーパーを有して形成されており、底部になるに従って、開口部の径は小さくなっている。図１８で示すように露出している半導体膜１８０５には残渣はほとんどみられず形状よくエッチングされている。
不活性気体としてＸｅを用いた例を図１９（A）（B）に示す。ＩＣＰエッチング法により、ＣＨＦ3を４８ｓｃｃｍ、Ｘｅを１５２ｓｃｃｍ用い、コイル型の電極に印加される電力量５０Ｗ、基板側の電極に印加される電力量４５０Ｗ、圧力５．５Ｐａで行った。図１９（A）は半導体装置に形成された開口部（コンタクトホール）の斜視図、図１９（B）は断面図であり走査電子顕微鏡（SEM）観察によるSEM写真である。図１９において、半導体膜１９０５上に、ゲート絶縁膜１９０４、層間絶縁層１９０３が形成されている。層間絶縁層１９０３はゲート絶縁膜１９０４側から窒化酸化珪素膜、耐熱性平坦化膜、窒化珪素膜の３層からなっており、図１９では、引き出し線は耐熱性平坦化膜の個所を指している。エッチングはレジスト１９０１をマスクとして行われ、半導体膜１９０５に達する開口部が形成されている。形成したコンタクトホールは、テーパーを有して形成されており、底部になるに従って、開口部の径は小さくなっている。図１９で示すように露出している半導体膜１９０５には残渣はほとんどみられず形状よくエッチングされている。
以上の結果より、エッチングガスに添加する不活性気体としてＫｒまたはＸｅを用いても、平坦性よく開口部が形成できることが確認できた。よって、配線等のショートや断線などの不良を防ぎ、信頼性の高い半導体装置を作製することができる。
本発明の半導体装置を用いることが可能なシステムＬＳＩに適用する場合について、図２０を用いて説明する。
なお、システムＬＳＩとは、特定の用途を想定した装置の内部に組み込まれ、装置の制御やデータ処理を行うシステムを構成するＬＳＩである。用途は多岐にわたり、例えば、携帯電話、ＰＤＡ、ＤＳＣ、テレビ、プリンタ、ＦＡＸ、ゲーム機、カーナビゲーション、ＤＶＤプレーヤ、などを挙げることができる。
ＬＳＩにおいて、層間絶縁層を介して配線や電極などを電気的に接続する際、本発明のエッチング方法を用いることができる。本発明で示したように層間絶縁層を形成し、エッチングすることによって平坦性のよい形状のコンタクトホールとなる開口部を形成することができる。
図２０に示すのは、システムＬＳＩの一例である。システムＬＳＩは典型的にはマイクロプロセッサ２６０１、不揮発性メモリ２６０４、クロックコントローラ２６０３、メインメモリ２６０２、メモリコントローラ２６０５、割り込みコントローラ２６０６、Ｉ／Ｏポート２６０７等から構成される。もちろん、図２０に示すシステムＬＳＩは簡略化した一例であり、実際のシステムＬＳＩはその用途によって多種多様な回路設計が行われる。
また、マイクロプロセッサ２６０１、クロックコントローラ２６０３、メインメモリ２６０２、メモリコントローラ２６０５、割り込みコントローラ２６０６、Ｉ／Ｏポート２６０７を構成するトランジスタ及びメモリトランジスタを、同一の工程を用いて同様に作製することができるので、同一基板上に様々な回路を作製することが可能である。
本実施例は、実施の形態、実施例１乃至５それぞれと組み合わせることができる。
本発明の構成を示す図。 本発明の構成を示す図。 本発明による開口部を示す図。 比較例による開口部を示す図。 本発明の半導体装置の断面図。 本発明の半導体装置の断面図。 本発明の半導体装置の断面図。 本発明の半導体装置の断面図。 本発明の半導体装置の断面図。 本発明の半導体装置の例を示す図。 本発明の半導体装置の例を示す図。 本発明による開口部を示す図。 塗布装置およびエッジリムーバを示す図。 比較例による開口部を示す図。 本発明の半導体装置の上面図。 本発明の半導体装置を示す図。 本発明の添加する不活性気体の比率と残渣の関係を示すグラフ。 本発明による開口部を示す図。 本発明による開口部を示す図。 本発明の半導体装置の構成を示したブロック図。

Claims (16)

  1. 第２の層間絶縁膜を形成し、
    前記第２の層間絶縁膜の上に第１の層間絶縁膜を形成し、
    第１の気体を用いて、前記第１の層間絶縁膜を選択的に除去し、前記第２の層間絶縁膜に達する開口部を形成し、
    第２の気体を用いて、前記開口部の前記第２の層間絶縁膜を選択的に除去し、コンタクトホールを形成し、
    第１の気体または第２の気体の少なくとも一方には、Ａｒを添加することを特徴とする半導体装置の作製方法。
  2. 請求項１において、前記第１の層間絶縁膜は、酸化珪素を含む耐熱性平坦化膜として形成し、前記第２の絶縁膜はゲート絶縁膜として形成することを特徴とする半導体装置の作製方法。
  3. 請求項１または請求項２において、前記第１の気体に、Ａｒの流量が総流量に対して２６％以上５０％以下となるようにＡｒを添加することを特徴とする半導体装置の作製方法。
  4. 請求項１乃３のいずれか一項において、前記第２の気体に、Ａｒの流量が総流量に対して６０％以上８５％以下となるようにＡｒを添加することを特徴とする半導体装置の作製方法。
  5. 絶縁表面を有する基板上にソース領域、ドレイン領域、およびその間のチャネル形成領域を有する半導体層と、ゲート絶縁膜と、ゲート電極とを有する薄膜トランジスタを形成し、
    前記薄膜トランジスタにより反映する凸凹形状の上に、酸化珪素を含む耐熱性平坦化膜を形成し、
    不活性気体を含む第１の気体を用いて、前記耐熱性平坦化膜を選択的に除去し、前記ソース領域または前記ドレイン領域上方に位置する開口部を形成し、
    第２の気体を用いて、前記ゲート絶縁膜を選択的に除去して前記ソース領域または前記ドレイン領域に達するコンタクトホールを形成することを特徴とする半導体装置の作製方法。
  6. 絶縁表面を有する基板上にソース領域、ドレイン領域、およびその間のチャネル形成領域を有する半導体層と、ゲート絶縁膜と、ゲート電極とを有する薄膜トランジスタを形成し、
    前記薄膜トランジスタの上に第１の絶縁膜を形成し、
    前記薄膜トランジスタにより反映する凸凹形状の上に、酸化珪素を含む耐熱性平坦化膜を形成し、
    前記耐熱性平坦化膜上に、第２の絶縁膜を形成し、
    不活性気体を含む第１の気体を用いて、前記第１の絶縁膜、前記耐熱性平坦化膜及び前記第２の絶縁膜を選択的に除去し、前記ソース領域または前記ドレイン領域上方に位置する開口部を形成し、
    第２の気体を用いて、前記ゲート絶縁膜を選択的に除去して前記ソース領域または前記ドレイン領域に達するコンタクトホールを形成することを特徴とする半導体装置の作製方法。
  7. 絶縁表面を有する基板上にソース領域、ドレイン領域、およびその間のチャネル形成領域を有する半導体層と、ゲート絶縁膜と、ゲート電極とを有する薄膜トランジスタを形成し、
    前記薄膜トランジスタにより反映する凸凹形状の上に、酸化珪素を含む耐熱性平坦化膜を形成し、
    第１の気体を用いて、前記耐熱性平坦化膜を選択的に除去し、前記ソース領域または前記ドレイン領域上方に位置する開口部を形成し、
    不活性気体を含む第２の気体を用いて、前記ゲート絶縁膜を選択的に除去して前記ソース領域または前記ドレイン領域に達するコンタクトホールを形成することを特徴とする半導体装置の作製方法。
  8. 絶縁表面を有する第１の基板上にソース領域、ドレイン領域、およびその間のチャネル形成領域を有する半導体層と、ゲート絶縁膜と、ゲート電極とを有する薄膜トランジスタを形成し、
    前記薄膜トランジスタの上に第１の絶縁膜を形成し、
    前記薄膜トランジスタにより反映する凸凹形状の上に、酸化珪素を含む耐熱性平坦化膜を形成し、
    前記耐熱性平坦化膜上に、第２の絶縁膜を形成し、
    第１の気体を用いて、前記第１の絶縁膜、前記耐熱性平坦化膜及び第２の絶縁膜を選択的に除去し、前記ソース領域または前記ドレイン領域上方に位置する開口部を形成し、
    不活性気体を含む第２の気体を用いて、前記ゲート絶縁膜を選択的に除去して前記ソース領域または前記ドレイン領域に達するコンタクトホールを形成することを特徴とする半導体装置の作製方法。
  9. 絶縁表面を有する第１の基板上にソース領域、ドレイン領域、およびその間のチャネル形成領域を有する半導体層と、ゲート絶縁膜と、ゲート電極とを有する薄膜トランジスタを形成し、
    前記薄膜トランジスタにより反映する凸凹形状の上に、酸化珪素を含む耐熱性平坦化膜を形成し、
    不活性気体を含む第１の気体を用いて、前記耐熱性平坦化膜を選択的に除去し、前記ソース領域または前記ドレイン領域上方に位置する開口部を形成し、
    不活性気体を含む第２の気体を用いて、前記ゲート絶縁膜を選択的に除去して前記ソース領域または前記ドレイン領域に達するコンタクトホールを形成することを特徴とする半導体装置の作製方法。
  10. 絶縁表面を有する第１の基板上にソース領域、ドレイン領域、およびその間のチャネル形成領域を有する半導体層と、ゲート絶縁膜と、ゲート電極とを有する薄膜トランジスタを形成し、
    前記薄膜トランジスタの上に第１の絶縁膜を形成し、
    前記薄膜トランジスタにより反映する凸凹形状の上に、酸化珪素を含む耐熱性平坦化膜を形成し、
    前記耐熱性平坦化膜上に、第２の絶縁膜を形成し、
    不活性気体を含む第１の気体を用いて、前記第１の絶縁膜、前記耐熱性平坦化膜及び第２の絶縁膜を選択的に除去し、前記ソース領域または前記ドレイン領域上方に位置する開口部を形成し、
    不活性気体を含む第２の気体を用いて、前記ゲート絶縁膜を選択的に除去して前記ソース領域または前記ドレイン領域に達するコンタクトホールを形成することを特徴とする半導体装置の作製方法。
  11. 請求項６、請求項８または請求項１０のいずれか一項において、前記第１の絶縁膜及び第２の絶縁膜は窒化膜であり、ゲート絶縁膜は酸化膜で形成することを特徴とする半導体装置の作製方法。
  12. 請求項５乃至１１のいずれか一項において、前記不活性気体はＡｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種であることを特徴とする半導体装置の作製方法。
  13. 請求項５、請求項６、または請求項９乃至１２のいずれか一項において、前記第１の気体に含まれる不活性気体の流量を、前記第１の気体の総流量の２６％以上５０％以下とすることを特徴とする半導体装置の作製方法。
  14. 請求項７乃至１３のいずれか一項において、前記第２の気体に含まれる不活性気体の流量を、前記第２の気体の総流量の６０％以上８５％以下とすることを特徴とする半導体装置の作製方法。
  15. 請求項５、請求項６、または請求項９乃至１４において、前記第１の気体は、ＣＦ4、Ｏ2、Ｈｅ、Ａｒを含むことを特徴とする半導体装置の作製方法。
  16. 請求項７乃至１５において、前記第２の気体は、ＣＨＦ3、Ａｒを含むことを特徴とする半導体装置の作製方法。
JP2004286632A 2003-10-03 2004-09-30 半導体装置の作製方法 Expired - Fee Related JP4963156B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004286632A JP4963156B2 (ja) 2003-10-03 2004-09-30 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003345457 2003-10-03
JP2003345457 2003-10-03
JP2004286632A JP4963156B2 (ja) 2003-10-03 2004-09-30 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2005129920A true JP2005129920A (ja) 2005-05-19
JP2005129920A5 JP2005129920A5 (ja) 2007-10-11
JP4963156B2 JP4963156B2 (ja) 2012-06-27

Family

ID=34655854

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004286632A Expired - Fee Related JP4963156B2 (ja) 2003-10-03 2004-09-30 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP4963156B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007005583A (ja) * 2005-06-24 2007-01-11 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
KR20110003801A (ko) * 2009-07-06 2011-01-13 삼성전자주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
JP2013004831A (ja) * 2011-06-20 2013-01-07 Sharp Corp 結晶太陽電池セルおよび結晶太陽電池セルの製造方法
JP2013048306A (ja) * 2012-12-07 2013-03-07 Sharp Corp 結晶太陽電池セル
WO2014155691A1 (ja) * 2013-03-29 2014-10-02 富士通セミコンダクター株式会社 半導体装置とその製造方法
JP2016157856A (ja) * 2015-02-25 2016-09-01 エルジー ディスプレイ カンパニー リミテッド シリコン系薄膜半導体装置、およびシリコン系薄膜半導体装置の製造方法

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02114524A (ja) * 1988-10-24 1990-04-26 Fujitsu Ltd 半導体装置の製造方法
JPH0637069A (ja) * 1992-07-17 1994-02-10 Kawasaki Steel Corp 半導体装置の製造方法
JPH0794483A (ja) * 1993-09-24 1995-04-07 Sumitomo Metal Ind Ltd プラズマエッチング方法
JPH09252001A (ja) * 1996-03-18 1997-09-22 Nkk Corp 半導体装置に用いられる配線層およびその製造方法、ならびにそのような配線層を用いた半導体装置の製造方法
JPH10284299A (ja) * 1997-04-02 1998-10-23 Applied Materials Inc 高周波導入部材及びプラズマ装置
JP2001168098A (ja) * 1999-12-10 2001-06-22 Seiko Epson Corp 半導体装置及びパターンデータ作成方法
JP2001264813A (ja) * 2000-03-22 2001-09-26 Mitsubishi Electric Corp 液晶表示装置および液晶表示装置の製造方法
JP2002057122A (ja) * 2001-06-12 2002-02-22 Hitachi Ltd 半導体集積回路装置の製造方法
JP2002164342A (ja) * 2000-07-21 2002-06-07 Canon Sales Co Inc 半導体装置及びその製造方法
WO2002049089A1 (fr) * 2000-12-14 2002-06-20 Tokyo Electron Limited Methode de gravure d'un film isolant poreux, procede de double damasquinage, dispositif a semi-conducteur
WO2002050885A1 (fr) * 2000-12-21 2002-06-27 Tokyo Electron Limited Procede de gravage pour film isolant
JP2002289594A (ja) * 2001-03-28 2002-10-04 Nec Corp 半導体装置およびその製造方法
JP2002305187A (ja) * 2000-12-15 2002-10-18 Toshiba Corp 半導体装置の製造方法
JP2003100750A (ja) * 2001-09-20 2003-04-04 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2004152997A (ja) * 2002-10-30 2004-05-27 Fujitsu Ltd 半導体装置の製造方法
JP2004172456A (ja) * 2002-11-21 2004-06-17 Seiko Epson Corp 半導体装置の製造方法

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02114524A (ja) * 1988-10-24 1990-04-26 Fujitsu Ltd 半導体装置の製造方法
JPH0637069A (ja) * 1992-07-17 1994-02-10 Kawasaki Steel Corp 半導体装置の製造方法
JPH0794483A (ja) * 1993-09-24 1995-04-07 Sumitomo Metal Ind Ltd プラズマエッチング方法
JPH09252001A (ja) * 1996-03-18 1997-09-22 Nkk Corp 半導体装置に用いられる配線層およびその製造方法、ならびにそのような配線層を用いた半導体装置の製造方法
JPH10284299A (ja) * 1997-04-02 1998-10-23 Applied Materials Inc 高周波導入部材及びプラズマ装置
JP2001168098A (ja) * 1999-12-10 2001-06-22 Seiko Epson Corp 半導体装置及びパターンデータ作成方法
JP2001264813A (ja) * 2000-03-22 2001-09-26 Mitsubishi Electric Corp 液晶表示装置および液晶表示装置の製造方法
JP2002164342A (ja) * 2000-07-21 2002-06-07 Canon Sales Co Inc 半導体装置及びその製造方法
WO2002049089A1 (fr) * 2000-12-14 2002-06-20 Tokyo Electron Limited Methode de gravure d'un film isolant poreux, procede de double damasquinage, dispositif a semi-conducteur
JP2002305187A (ja) * 2000-12-15 2002-10-18 Toshiba Corp 半導体装置の製造方法
WO2002050885A1 (fr) * 2000-12-21 2002-06-27 Tokyo Electron Limited Procede de gravage pour film isolant
JP2002289594A (ja) * 2001-03-28 2002-10-04 Nec Corp 半導体装置およびその製造方法
JP2002057122A (ja) * 2001-06-12 2002-02-22 Hitachi Ltd 半導体集積回路装置の製造方法
JP2003100750A (ja) * 2001-09-20 2003-04-04 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2004152997A (ja) * 2002-10-30 2004-05-27 Fujitsu Ltd 半導体装置の製造方法
JP2004172456A (ja) * 2002-11-21 2004-06-17 Seiko Epson Corp 半導体装置の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007005583A (ja) * 2005-06-24 2007-01-11 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP4597790B2 (ja) * 2005-06-24 2010-12-15 株式会社半導体エネルギー研究所 半導体装置及びその作製方法、並びに電子機器
KR20110003801A (ko) * 2009-07-06 2011-01-13 삼성전자주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
KR101600887B1 (ko) * 2009-07-06 2016-03-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
JP2013004831A (ja) * 2011-06-20 2013-01-07 Sharp Corp 結晶太陽電池セルおよび結晶太陽電池セルの製造方法
JP2013048306A (ja) * 2012-12-07 2013-03-07 Sharp Corp 結晶太陽電池セル
WO2014155691A1 (ja) * 2013-03-29 2014-10-02 富士通セミコンダクター株式会社 半導体装置とその製造方法
JP2016157856A (ja) * 2015-02-25 2016-09-01 エルジー ディスプレイ カンパニー リミテッド シリコン系薄膜半導体装置、およびシリコン系薄膜半導体装置の製造方法

Also Published As

Publication number Publication date
JP4963156B2 (ja) 2012-06-27

Similar Documents

Publication Publication Date Title
US7579270B2 (en) Method for manufacturing a semiconductor device
JP6715974B2 (ja) 発光装置
US8362693B2 (en) Display device and manufacturing method of display device
JP4823478B2 (ja) 発光装置の作製方法
US7718463B2 (en) Display device and manufacturing method thereof
JP4338934B2 (ja) 配線の作製方法
JP4704006B2 (ja) 表示装置及びその作製方法、並びに電子機器
US7459379B2 (en) Method for manufacturing semiconductor device
JP4801347B2 (ja) 表示装置
JP4391126B2 (ja) 発光装置の作製方法
JP4754795B2 (ja) 表示装置及び表示装置の作製方法
US7825021B2 (en) Method for manufacturing display device
JP4884674B2 (ja) 表示装置の作製方法
JP4785339B2 (ja) 表示装置の作製方法
JP4932150B2 (ja) 半導体素子の作製方法
JP4963156B2 (ja) 半導体装置の作製方法
JP5072202B2 (ja) 表示装置の作製方法
JP2005108825A (ja) 発光装置およびその作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070828

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070828

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120321

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120322

R150 Certificate of patent or registration of utility model

Ref document number: 4963156

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150406

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150406

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees