JPH02114524A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02114524A JPH02114524A JP26752088A JP26752088A JPH02114524A JP H02114524 A JPH02114524 A JP H02114524A JP 26752088 A JP26752088 A JP 26752088A JP 26752088 A JP26752088 A JP 26752088A JP H02114524 A JPH02114524 A JP H02114524A
- Authority
- JP
- Japan
- Prior art keywords
- silicon oxide
- organic silicon
- oxide film
- etching
- organic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 27
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 27
- 239000007789 gas Substances 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 9
- 238000001312 dry etching Methods 0.000 claims abstract description 8
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 6
- 239000001301 oxygen Substances 0.000 claims abstract description 6
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 5
- 239000011737 fluorine Substances 0.000 claims abstract description 5
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 4
- 238000005530 etching Methods 0.000 abstract description 26
- 238000001020 plasma etching Methods 0.000 abstract description 4
- 150000002500 ions Chemical class 0.000 abstract description 3
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 abstract 1
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 abstract 1
- 125000000962 organic group Chemical group 0.000 description 10
- 238000000137 annealing Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 150000001283 organosilanols Chemical class 0.000 description 1
- 125000001997 phenyl group Chemical group [H]C1=C([H])C([H])=C(*)C([H])=C1[H] 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000010802 sludge Substances 0.000 description 1
- 125000000391 vinyl group Chemical group [H]C([*])=C([H])[H] 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［ｌＩ要］
半導体装置の製造過程の−・工程であるシリコン酸化膜
のドライエツチング工程に関し、有機基を含む被エツチ
ング膜に対するエツチング速度が大きく、かつ下地膜と
の選択比の大きいエツチング方法を提供することを目的
とし、フッ素含有ガスと酸素とからなる混合ガスで有機
シリコン酸化膜をドライエツチングするように構成する
。
のドライエツチング工程に関し、有機基を含む被エツチ
ング膜に対するエツチング速度が大きく、かつ下地膜と
の選択比の大きいエツチング方法を提供することを目的
とし、フッ素含有ガスと酸素とからなる混合ガスで有機
シリコン酸化膜をドライエツチングするように構成する
。
［産業上の利用分野］
この発明は半導体装置の製造過程の一工程であるシリコ
ン酸化膜のドライエツチング工程に関するものである。
ン酸化膜のドライエツチング工程に関するものである。
近年の半導体装置の高集積化にともない複数のの回路配
線が絶縁膜を介して積層される構成が実用化されている
。このような回路配線では下層の回路配線による凹凸を
有機シリコンの塗布により平坦化し、その上に上層の回
路配線がパターニングされている。
線が絶縁膜を介して積層される構成が実用化されている
。このような回路配線では下層の回路配線による凹凸を
有機シリコンの塗布により平坦化し、その上に上層の回
路配線がパターニングされている。
［従来の技術］
従来、ウェハ上に複数層の回路配線を積層する場合には
、まず第１図（ａ）に示すように例えばウェハ１上にア
ルミニウムで所定の配線２をパタニングした後、ＳｉＯ
□のＣＶＤ膜にてなる第一の下地膜３が絶縁膜として形
成される。そして、配線２による第一の下地Ｆ？Ａ３の
凹凸を平坦化するために、その第一の下地ｙｌＡＢ上に
オルガノシラノール等の有機シリコン材料を塗布してア
ニール処理を施すことにより、第１図（ｂ）に示すよう
に有Ｉｌｌ基を含む５１０２で表面が平坦な有巴シリコ
ン酸化Ｊｌｉ４が形成される。この後、第１図（ｃ）に
示すように前記第一の下地膜３の凸部が露出するまで有
機シリコン酸化膜４かフッ素含有カスで一様にかつ平坦
にドライエツチングされる。そして、第１図（ｄ）に示
すように膜厚を薄くした有機シリコン酸化膜４の上に第
二の下地［５が絶縁膜として形成され、その上に所定の
回路配線がパターニングされる。
、まず第１図（ａ）に示すように例えばウェハ１上にア
ルミニウムで所定の配線２をパタニングした後、ＳｉＯ
□のＣＶＤ膜にてなる第一の下地膜３が絶縁膜として形
成される。そして、配線２による第一の下地Ｆ？Ａ３の
凹凸を平坦化するために、その第一の下地ｙｌＡＢ上に
オルガノシラノール等の有機シリコン材料を塗布してア
ニール処理を施すことにより、第１図（ｂ）に示すよう
に有Ｉｌｌ基を含む５１０２で表面が平坦な有巴シリコ
ン酸化Ｊｌｉ４が形成される。この後、第１図（ｃ）に
示すように前記第一の下地膜３の凸部が露出するまで有
機シリコン酸化膜４かフッ素含有カスで一様にかつ平坦
にドライエツチングされる。そして、第１図（ｄ）に示
すように膜厚を薄くした有機シリコン酸化膜４の上に第
二の下地［５が絶縁膜として形成され、その上に所定の
回路配線がパターニングされる。
［発明が解決しようとする課題］
上記のように有機シリコン酸化膜４をドライエツチング
して有機シリコン酸化膜４の膜厚を薄くするのは、上下
の配線の接続のためのスルーホルを浅くすることにより
そのスルーポールのエツチング及びそのスルーホール内
へのアルミニウムの蒸着に要する時間を短縮するためで
ある。ところが、有機シリコン材料をアニール処理して
形成される有機シリコン酸化）摸４には３ｉ０２の他に
８１とメチル基、フェニル基あるいはビニル基等の有機
基との結合かｒｆ在するため、エツチング時に活性イオ
ンやラジカルと主として被エツチング膜を構成するＳｉ
Ｏ２との反応がこの有機基で阻害される。この結果、有
機シリコン酸化膜４のエツチング速度が低下することに
よりスループットが低下するとともに、有機シリコン酸
化１４と第一の下地膜３との選択比が小さいという問題
点があった。
して有機シリコン酸化膜４の膜厚を薄くするのは、上下
の配線の接続のためのスルーホルを浅くすることにより
そのスルーポールのエツチング及びそのスルーホール内
へのアルミニウムの蒸着に要する時間を短縮するためで
ある。ところが、有機シリコン材料をアニール処理して
形成される有機シリコン酸化）摸４には３ｉ０２の他に
８１とメチル基、フェニル基あるいはビニル基等の有機
基との結合かｒｆ在するため、エツチング時に活性イオ
ンやラジカルと主として被エツチング膜を構成するＳｉ
Ｏ２との反応がこの有機基で阻害される。この結果、有
機シリコン酸化膜４のエツチング速度が低下することに
よりスループットが低下するとともに、有機シリコン酸
化１４と第一の下地膜３との選択比が小さいという問題
点があった。
この発明の目的は有機基を含む被エツチング膜に対する
エツチング速度が大きく、かつ下地膜との選択比の大き
いエツチング方法を提供するにある。
エツチング速度が大きく、かつ下地膜との選択比の大き
いエツチング方法を提供するにある。
［課題を解決するための手段］
上記目的は、フッ素含有ガスと酸素とからなる混合ガス
で有機シリコン酸化膜をドライエツチングすることによ
り達成される。
で有機シリコン酸化膜をドライエツチングすることによ
り達成される。
［作用］
混合ガスに添加された酸素はドライエツチングの過程で
有機シリコン酸化膜に含まれる有機基をＣＯ２とＨ，Ｏ
に分解して昇華させ、その有機基がエツチングの障害と
なることを防止して有機シリコン酸化膜のエツチング速
度を向上させる。
有機シリコン酸化膜に含まれる有機基をＣＯ２とＨ，Ｏ
に分解して昇華させ、その有機基がエツチングの障害と
なることを防止して有機シリコン酸化膜のエツチング速
度を向上させる。
［実施例］
以下、この発明を具体化した一実施例を説明するに
の実施例では第１図（ｂ）に示す有機シリコン酸化Ｊｌ
ｉ ４に対し次に示す条件でリアクティブ・イオンエツ
チングを施す。
ｉ ４に対し次に示す条件でリアクティブ・イオンエツ
チングを施す。
そのエツチングに使用する反応カスは、Ｃｌマ４ 十Ｃ
Ｈｒ”３ ＋０２ から成る混合カスを用いる。そして、例えばＣＦ４ ・
１００ Ｎ２ ｓｃｃ＋ｍ十ＣＪ（Ｆ ｓ ・
１００Ｎ２５ＣＣＩ９ に対し、０２を０〜１００ Ｎ、２５ｃｃｎで変化させ
、これらの混合カスを０．４ ｔｏｒｒの圧力及び８０
０Ｗの電界中でＲＩ Ｅ装置によりリアクティブ・イオ
ンエツチングした場合の０２添加量の変化に対するエツ
チング速度及び選択比の変化を第２図に示す。そして、
第２図では有機シリコン酸化膜４のエツチング速度Ａと
第一の下地膜３のエツチング速度Ｂ及び選択比Ｃが示さ
れている。
Ｈｒ”３ ＋０２ から成る混合カスを用いる。そして、例えばＣＦ４ ・
１００ Ｎ２ ｓｃｃ＋ｍ十ＣＪ（Ｆ ｓ ・
１００Ｎ２５ＣＣＩ９ に対し、０２を０〜１００ Ｎ、２５ｃｃｎで変化させ
、これらの混合カスを０．４ ｔｏｒｒの圧力及び８０
０Ｗの電界中でＲＩ Ｅ装置によりリアクティブ・イオ
ンエツチングした場合の０２添加量の変化に対するエツ
チング速度及び選択比の変化を第２図に示す。そして、
第２図では有機シリコン酸化膜４のエツチング速度Ａと
第一の下地膜３のエツチング速度Ｂ及び選択比Ｃが示さ
れている。
すなわち、有ａ基を含む有機シリコン酸化膜４に対して
は０２の流量を混合ガスの全流量の約１０％以上とする
とエツチング速度Ａか０２を加えない場合に比べて約８
倍となって１躍的に向上し、第一の下地ｒｙＡ３に対し
ては０２の流量はエツチング速度Ｂにほとんど寄与しな
い、従って、有機シリコン酸化ＪＩＩ４のエツチング速
度Ａと第一の下地膜３のエツチング速度Ｂとに大きな隔
たりが生じ、この結果選択比Ｃは０２を添加しない場合
に比べ約６倍に大きくなる。
は０２の流量を混合ガスの全流量の約１０％以上とする
とエツチング速度Ａか０２を加えない場合に比べて約８
倍となって１躍的に向上し、第一の下地ｒｙＡ３に対し
ては０２の流量はエツチング速度Ｂにほとんど寄与しな
い、従って、有機シリコン酸化ＪＩＩ４のエツチング速
度Ａと第一の下地膜３のエツチング速度Ｂとに大きな隔
たりが生じ、この結果選択比Ｃは０２を添加しない場合
に比べ約６倍に大きくなる。
このような有機シリコン酸化膜４のエツチング速度の向
上は混合ガスに０２を添加することにより、同有機シリ
コン酸化膜４表面の有機基ＣｘＨｙが０２プラズマと反
応してＣＯ□とＨ，Ｏに分解されて昇華され、この結果
５ｉＯｚと活性イオン及びラジカルとが有機基で阻害さ
れることなく反応可能となるからである。
上は混合ガスに０２を添加することにより、同有機シリ
コン酸化膜４表面の有機基ＣｘＨｙが０２プラズマと反
応してＣＯ□とＨ，Ｏに分解されて昇華され、この結果
５ｉＯｚと活性イオン及びラジカルとが有機基で阻害さ
れることなく反応可能となるからである。
［発明の効果］
以上詳述したように、この発明は被エツチング膜として
の有機シリコン酸化膜に対するエツチング速度が大きく
、かつ有機基を含まない下地膜との選択比の大きいエツ
チング方法を提供することができる優れた効果を発揮す
る。
の有機シリコン酸化膜に対するエツチング速度が大きく
、かつ有機基を含まない下地膜との選択比の大きいエツ
チング方法を提供することができる優れた効果を発揮す
る。
第１図は本発明及び従来の半導体装置の製造過程を示す
断面図、第２図は０２流量を変化させた場合のエツチン
グ速度と選択比とを示すグラフ図である。
断面図、第２図は０２流量を変化させた場合のエツチン
グ速度と選択比とを示すグラフ図である。
Claims (1)
- １、フッ素含有ガスと酸素とからなる混合ガスで有機シ
リコン酸化膜をドライエッチングする工程を含むことを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63267520A JP2545450B2 (ja) | 1988-10-24 | 1988-10-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63267520A JP2545450B2 (ja) | 1988-10-24 | 1988-10-24 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02114524A true JPH02114524A (ja) | 1990-04-26 |
| JP2545450B2 JP2545450B2 (ja) | 1996-10-16 |
Family
ID=17445978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63267520A Expired - Lifetime JP2545450B2 (ja) | 1988-10-24 | 1988-10-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2545450B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09148433A (ja) * | 1995-11-28 | 1997-06-06 | Nec Corp | 半導体装置及びその製造方法 |
| JP2005129920A (ja) * | 2003-10-03 | 2005-05-19 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51136538A (en) * | 1975-05-09 | 1976-11-26 | Ibm | Method of forming thin film having desired pattern on substrate |
| JPS5486482A (en) * | 1977-12-19 | 1979-07-10 | Ibm | Method of etching silicon dioxide |
| JPS60262425A (ja) * | 1984-06-08 | 1985-12-25 | Nippon Telegr & Teleph Corp <Ntt> | 基板の加工方法 |
| US4676867A (en) * | 1986-06-06 | 1987-06-30 | Rockwell International Corporation | Planarization process for double metal MOS using spin-on glass as a sacrificial layer |
-
1988
- 1988-10-24 JP JP63267520A patent/JP2545450B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51136538A (en) * | 1975-05-09 | 1976-11-26 | Ibm | Method of forming thin film having desired pattern on substrate |
| JPS5486482A (en) * | 1977-12-19 | 1979-07-10 | Ibm | Method of etching silicon dioxide |
| JPS60262425A (ja) * | 1984-06-08 | 1985-12-25 | Nippon Telegr & Teleph Corp <Ntt> | 基板の加工方法 |
| US4676867A (en) * | 1986-06-06 | 1987-06-30 | Rockwell International Corporation | Planarization process for double metal MOS using spin-on glass as a sacrificial layer |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09148433A (ja) * | 1995-11-28 | 1997-06-06 | Nec Corp | 半導体装置及びその製造方法 |
| JP2005129920A (ja) * | 2003-10-03 | 2005-05-19 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2545450B2 (ja) | 1996-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4764245A (en) | Method for generating contact holes with beveled sidewalls in intermediate oxide layers | |
| US3940506A (en) | Selective plasma etching and deposition | |
| JPH029122A (ja) | ポリシリコンを含む層状体のエッチング方法 | |
| JPS6365625A (ja) | エッチング方法 | |
| JPH04354331A (ja) | ドライエッチング方法 | |
| JPS56122129A (en) | Manufacture of semiconductor device | |
| JPH04233734A (ja) | 弗素化窒化珪素を付着する方法 | |
| JPS63117423A (ja) | 二酸化シリコンのエツチング方法 | |
| JPH02114524A (ja) | 半導体装置の製造方法 | |
| GB2300303A (en) | Etching silicon oxide during semiconductor manufacture | |
| Lussow | The Influence of Thermal SiO2 Surface Constitution on the Adherence of Photoresists | |
| JPS6255694B2 (ja) | ||
| JPH06112192A (ja) | 半導体装置の製造方法 | |
| JPS61251138A (ja) | ドライエツチング方法 | |
| JPS59167021A (ja) | 半導体装置の製造方法 | |
| JPS62154627A (ja) | ドライエツチング方法 | |
| JPH0265256A (ja) | 半導体装置の製造方法 | |
| JP2991176B2 (ja) | 半導体装置の製造方法 | |
| KR0168208B1 (ko) | 다중합체 제거방법 | |
| JPS6043829A (ja) | ドライエッチング方法 | |
| JPS6269622A (ja) | 窒化膜のエツチング方法 | |
| JPH03177022A (ja) | 半導体装置の製造方法 | |
| JPS61256727A (ja) | ドライエツチング方法 | |
| JPH04115536A (ja) | 平坦化処理法 | |
| KR20040057611A (ko) | 트렌치 형성 방법 |