JPS6255694B2 - - Google Patents

Info

Publication number
JPS6255694B2
JPS6255694B2 JP9818580A JP9818580A JPS6255694B2 JP S6255694 B2 JPS6255694 B2 JP S6255694B2 JP 9818580 A JP9818580 A JP 9818580A JP 9818580 A JP9818580 A JP 9818580A JP S6255694 B2 JPS6255694 B2 JP S6255694B2
Authority
JP
Japan
Prior art keywords
hole
interlayer insulating
insulating film
aqueous solution
gas plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP9818580A
Other languages
English (en)
Other versions
JPS5724540A (en
Inventor
Yoshiharu Ozaki
Kazuo Hirata
Hitoshi Tooda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP9818580A priority Critical patent/JPS5724540A/ja
Publication of JPS5724540A publication Critical patent/JPS5724540A/ja
Publication of JPS6255694B2 publication Critical patent/JPS6255694B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】
本発明は半導体装置、特に高密度大容量LSIに
おける層間絶縁膜の、ドライエツチングにより開
孔したスルーホール内部を、層間絶縁膜の膜厚減
少を抑制しながら清浄化し、配線層間のコンタク
ト抵抗を減じる方法に関するものである。 図は半導体装置におけるスルーホール開孔と、
その後の金属配線工程を示す。図においてaはSi
基板にMOSトランジスタを形成した後、層間絶
縁膜を形成した図で、1はSi基板、2は拡散層、
3はゲート酸化膜、4はゲート電極、5は層間絶
縁膜である。このように層間絶縁膜5を形成した
後、従来はb図に示すように、穴6を持つたレジ
スト層7をリソグラフイー技術により形成し、こ
のレジスト層7をエツチングマスクに用い、c図
に示すスルーホール8をエツチングする。続い
て、レジスト層7を除去し、d図のように配線材
9を形成する。次にリソグラフイー技術によりe
図に示すように、配線材9を所望の配線パターン
10に加工して一連の工程を終了する。 ところで、従来スルーホールのエツチングは弗
酸系の化学薬品により行なわれていたが、微細な
スルーホールを高精度にエツチングすることがで
きず、代つてCF4,CF4+H2,C2F6,C3F8等の
ガスを用い、これを放電させて生じるイオンやラ
ジカルを利用してエツチングするドライエツチン
グ法が注目され出してきた。 このドライエツチング法によれば、微細なスル
ーホールを高精度にエツチングできるが、エツチ
ングされて露出した拡散層等の下地表面には炭素
や弗化炭素化合物の極く薄い皮膜が生じる。この
皮膜は酸洗浄や有機溶剤で完全に除去するのは容
易でなく、酸素ガスプラズマによるのが最も有効
な除去法である。しかしながら、この方法では下
地表面に酸化膜が形成され、下地材と配線材間の
コンタクト抵抗が大きくなり、素子特性を悪化さ
せるという欠点があつた。また、酸化膜を除去し
てコンタクト抵抗を減じるために、良く知られて
いる希弗酸に浸漬する方法を採用すれば通常層間
絶縁膜にはリン,ヒ素等の不純物を添加した二酸
化シリコンが用いられていることより、大幅な膜
厚減少が生じ、やはり素子特性の悪化をもたらす
という欠点があつた。 本発明は、このような従来の欠点を解決するた
め、ドライエツチングで開孔したスルーホール
の、ガスプラズマ処理後の清浄化用薬品について
検討し、層間絶縁膜の膜厚減少を抑制しながら、
コンタクト抵抗を減じるようにしたものである。
以下本発明の一実施例について詳細に説明する。 発明者らはスルーホール下地材として多結晶Si
(比抵抗3×10-3Ωcm)を、また層間絶縁膜とし
てリン添加二酸化シリコン(以後PSGという)を
対象に、清浄化用薬品の検討を行つた。なお、例
えば酸素ガスプラズマ処理で生じる酸化膜は二酸
化Si(以後SiO2という)であるから、PSGとSiO2
のエツチング速度及びコンタクト抵抗値の測定実
験を、SiO2系の物質を溶解し得る数多くの薬品
や、これらの薬品を種々の比で混合した薬品につ
いて行つた。その結果、リン酸二水素アンモニウ
ムの飽和水溶液と弗化アンモニウムの飽和水溶液
の混合液が好適であること、さらに混合比は1:
9程度が望ましいことが分つた。次の表は上記の
混合液の優秀性を、従来の希弗酸水溶液と対比さ
せて示したものである。
【表】 ここで表に示したコンタクト抵抗は上記多結晶
SiとSi入りAl間の値である。この表から明らかな
ように、従来の希弗酸に比べ、スルーホール径の
増加量や層間絶縁膜の膜厚減少は格段に少なく、
コンタクト抵抗も二桁から三桁も低くなつてい
る。なお、スルーホール下地材として多結晶Siを
取り上げて説明したが、通常の拡散層がMo等の
金属についても同様に大きな効果があつた。また
表に示す体積比以外でもPSGの膜厚減少は少くな
る。 以上詳細に説明したように、本発明による混合
液を用いて、ドライエツチングにより開孔したス
ルーホール内部を清浄化すれば、スルーホール径
の拡がりや層間絶縁膜の膜厚減少を抑制しなが
ら、十分なコンタクト特性が得られる。またスル
ーホール径の拡がりが小さいことはパタンの微細
化にとつて極めて効果があり、その上、層間絶縁
膜の膜厚減少の少ないことは浮遊容量の増化を避
けられることを意味し、コンタクト抵抗の小さい
ことと相俟つて信号伝搬遅延時間の増大を防止で
き、装置特性上極めて効果のあるものである。
【図面の簡単な説明】
図はスルーホール開孔と、その後の金属配線工
程を示す説明図である。 1…Si基板、2…拡散層、3…ゲート酸化膜、
4…ゲート電極、5…層間絶縁膜、6…穴、7…
レジスト層、8…スルーホール、9…配線材、1
0…配線パタン。

Claims (1)

  1. 【特許請求の範囲】 1 Si半導体層を有する基板の上にPSGからなる
    層間絶縁膜を形成する工程と、 前記層間絶縁膜に前記Si半導体層表面の一部を
    露出せしめるべくドライエツチングによりスルー
    ホールを形成する工程と、 次に該スルーホールを酸素ガスプラズマにさら
    して清浄化する工程と、 次にリン酸二水素アンモニウムの飽和水溶液と
    弗化アンモニウムの飽和水溶液の混合液に浸漬
    し、前記酸素ガスプラズマ工程によつてスルホー
    ル底面に形成されたSiO2を除去する工程と を含むことを特徴とする半導体装置におけるスル
    ーホール部の清浄化方法。
JP9818580A 1980-07-19 1980-07-19 Rinsing of through hole in semiconductor device Granted JPS5724540A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9818580A JPS5724540A (en) 1980-07-19 1980-07-19 Rinsing of through hole in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9818580A JPS5724540A (en) 1980-07-19 1980-07-19 Rinsing of through hole in semiconductor device

Publications (2)

Publication Number Publication Date
JPS5724540A JPS5724540A (en) 1982-02-09
JPS6255694B2 true JPS6255694B2 (ja) 1987-11-20

Family

ID=14212954

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9818580A Granted JPS5724540A (en) 1980-07-19 1980-07-19 Rinsing of through hole in semiconductor device

Country Status (1)

Country Link
JP (1) JPS5724540A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5768033A (en) * 1980-10-16 1982-04-26 Toshiba Corp Manufacture of semiconductor device
JPS61194833A (ja) * 1985-02-25 1986-08-29 Fujitsu Ltd シリコン基板のエツチング処理方法
JPS62252134A (ja) * 1986-04-24 1987-11-02 Matsushita Electric Ind Co Ltd 化合物半導体装置の製造方法
JPS63190380A (ja) * 1987-02-02 1988-08-05 Matsushita Electronics Corp 半導体装置の製造方法
US4826784A (en) * 1987-11-13 1989-05-02 Kopin Corporation Selective OMCVD growth of compound semiconductor materials on silicon substrates
JP2786680B2 (ja) * 1989-07-24 1998-08-13 シャープ株式会社 半導体装置の製造方法
JP2589578B2 (ja) * 1989-09-13 1997-03-12 富士写真フイルム株式会社 現像用ブラシ
JP3328250B2 (ja) * 1998-12-09 2002-09-24 岸本産業株式会社 レジスト残渣除去剤

Also Published As

Publication number Publication date
JPS5724540A (en) 1982-02-09

Similar Documents

Publication Publication Date Title
US5017513A (en) Method for manufacturing a semiconductor device
US5650041A (en) Semiconductor device fabrication method
JP2903884B2 (ja) 半導体装置の製法
US7396769B2 (en) Method for stripping photoresist from etched wafer
JP3088178B2 (ja) ポリシリコン膜のエッチング方法
JPS6255694B2 (ja)
JPS63117423A (ja) 二酸化シリコンのエツチング方法
JPH06151387A (ja) シリコンの精密加工方法
US3767492A (en) Semiconductor masking
JPH03280532A (ja) 半導体装置の製造方法
US5509995A (en) Process for anisotropically etching semiconductor material
JPH05343363A (ja) ドライエッチング方法
JPH02119135A (ja) 半導体装置およびその製造方法
JP2003017436A (ja) 半導体装置の製造方法
JPH05217961A (ja) シリコンの精密加工方法
JP2678049B2 (ja) 半導体装置の洗浄方法
JPH02275627A (ja) 半導体装置の製造方法
JPS60254733A (ja) パタ−ン形成法
JPH07135198A (ja) エッチング方法
JPH05267246A (ja) 半導体装置の製造方法
TW410469B (en) Manufacturing method for bottom electrode of stack capacitors
JPH0451520A (ja) 半導体装置の製造方法
JPH04317357A (ja) 半導体装置の製造方法
JPH0558263B2 (ja)
JPH0218577B2 (ja)