JPH03280532A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03280532A JPH03280532A JP8242790A JP8242790A JPH03280532A JP H03280532 A JPH03280532 A JP H03280532A JP 8242790 A JP8242790 A JP 8242790A JP 8242790 A JP8242790 A JP 8242790A JP H03280532 A JPH03280532 A JP H03280532A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- etching
- semiconductor device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims abstract description 30
- 239000010408 film Substances 0.000 claims abstract description 26
- 238000005530 etching Methods 0.000 claims abstract description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 16
- 239000010409 thin film Substances 0.000 claims abstract description 12
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 4
- 239000001301 oxygen Substances 0.000 claims abstract description 4
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 5
- 239000000243 solution Substances 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims description 2
- 239000000463 material Substances 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims 3
- 239000007853 buffer solution Substances 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 10
- 229910052710 silicon Inorganic materials 0.000 abstract description 10
- 239000010703 silicon Substances 0.000 abstract description 10
- 230000001681 protective effect Effects 0.000 abstract description 5
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 239000011259 mixed solution Substances 0.000 abstract description 2
- 239000002245 particle Substances 0.000 abstract 2
- 235000019592 roughness Nutrition 0.000 abstract 2
- 238000000206 photolithography Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- -1 arsenic ions Chemical class 0.000 description 1
- RJCQBQGAPKAMLL-UHFFFAOYSA-N bromotrifluoromethane Chemical compound FC(F)(F)Br RJCQBQGAPKAMLL-UHFFFAOYSA-N 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は微細な半導体装置の製造方法 特にコンタクト
部の形成方法に関するものであム従来の技術 従来より半導体装置のコンタクし部分の形成は保護膜を
形成後にフォトリソ工程を経てエツチングによってシリ
コン基板に達するまでコンタクト−ホールを形成して、
その上に電極を形成することによりコンタクト部分を形
成していも しかしながらコンタクトのパターン寸法が
１μｍよりも微細になるにしたがってコンタクト抵抗の
増大が無視できなくなってき九 従来の形成方法を、第
５図に示すＭＯＳの工程断面図を用いて説明すも（ａ）
工程で（表 シリコン基板ｌにＭＯＳトランジスタ２を
形成する。保護膜として堆積酸化膜３を形成した後く
フォトリソ工程により堆積酸化膜３上にレジストパター
ン４を形成し酸化膜３のエツチングを基板１表面に達す
るまで行なう。 （ｂ）工程では レジスト膜４を除去
した後、配線のためＡｌＳｉ膜９をスパッターにより形
成し九 次にこのＡｌＳｉ膜９をフォトリソ工程とエツ
チング工程にて配線パターンの形成を行う。以上のよう
に構成された従来の製造方法においてはコンタクトの面
積が平面の面積によって制限されてしまう。
部の形成方法に関するものであム従来の技術 従来より半導体装置のコンタクし部分の形成は保護膜を
形成後にフォトリソ工程を経てエツチングによってシリ
コン基板に達するまでコンタクト−ホールを形成して、
その上に電極を形成することによりコンタクト部分を形
成していも しかしながらコンタクトのパターン寸法が
１μｍよりも微細になるにしたがってコンタクト抵抗の
増大が無視できなくなってき九 従来の形成方法を、第
５図に示すＭＯＳの工程断面図を用いて説明すも（ａ）
工程で（表 シリコン基板ｌにＭＯＳトランジスタ２を
形成する。保護膜として堆積酸化膜３を形成した後く
フォトリソ工程により堆積酸化膜３上にレジストパター
ン４を形成し酸化膜３のエツチングを基板１表面に達す
るまで行なう。 （ｂ）工程では レジスト膜４を除去
した後、配線のためＡｌＳｉ膜９をスパッターにより形
成し九 次にこのＡｌＳｉ膜９をフォトリソ工程とエツ
チング工程にて配線パターンの形成を行う。以上のよう
に構成された従来の製造方法においてはコンタクトの面
積が平面の面積によって制限されてしまう。
発明が解決しようとする課題
前言己のように構成された従来の製造方法において（よ
コンタクト面積が平面的にしか存在しないために 微
細化が・進むにつれて小さくなってしまう。そのた敦
今まで大きな問題とはならなかったコンタクト抵抗が問
題となり、コンタクト抵抗を十分低く形成することがで
きなくなつ九 そのことによって、デバイスの特性に影
響が生じてき九 今後クォーターサブミクロンのデバイ
スではさらに数桁も抵抗が高くなム そこで高密度デバ
イスで十分な特性は実現できなくなるという問題点を有
してい九 本発明はかかる点に鑑みなされたもので、小さな平面面
積において低い抵抗を実現できる半導体装置の製造方法
を提供することを目的とする。
コンタクト面積が平面的にしか存在しないために 微
細化が・進むにつれて小さくなってしまう。そのた敦
今まで大きな問題とはならなかったコンタクト抵抗が問
題となり、コンタクト抵抗を十分低く形成することがで
きなくなつ九 そのことによって、デバイスの特性に影
響が生じてき九 今後クォーターサブミクロンのデバイ
スではさらに数桁も抵抗が高くなム そこで高密度デバ
イスで十分な特性は実現できなくなるという問題点を有
してい九 本発明はかかる点に鑑みなされたもので、小さな平面面
積において低い抵抗を実現できる半導体装置の製造方法
を提供することを目的とする。
課題を解決するための手段
本発明（よ コンタクトのエツチングを行った後に基板
表面に凹凸を形成する工程を行うことを特徴とする半導
体装置の製造方法であム 基板コンタクト部の凹凸を形
成する具体的手段として、 （１）シリカフィルムと有
機薄膜の混合液を塗布した也 酸素プラズマによって異
方性エツチングす、る工程を行う。また（２）シリカフ
ィルムと有機薄膜の混合液を塗布した後番ミ 弗酸系
の液によってシリカ成分のみがエツチングされる性質を
利用して有機薄膜に凹凸を形成した後、基板エツチング
にて凹凸を形成する。 （３）基板エツチングにおいて
デポが起こり易い条件でエツチングするとパターンの端
部にだけに深いトレンチが形成され自己整合的に凹凸を
形成する。
表面に凹凸を形成する工程を行うことを特徴とする半導
体装置の製造方法であム 基板コンタクト部の凹凸を形
成する具体的手段として、 （１）シリカフィルムと有
機薄膜の混合液を塗布した也 酸素プラズマによって異
方性エツチングす、る工程を行う。また（２）シリカフ
ィルムと有機薄膜の混合液を塗布した後番ミ 弗酸系
の液によってシリカ成分のみがエツチングされる性質を
利用して有機薄膜に凹凸を形成した後、基板エツチング
にて凹凸を形成する。 （３）基板エツチングにおいて
デポが起こり易い条件でエツチングするとパターンの端
部にだけに深いトレンチが形成され自己整合的に凹凸を
形成する。
作用
本発明は前記した構成により、小さな平面面積において
もコンタクトの表面積を増加させ、低いＩコンタクト抵
抗を実現できる。
もコンタクトの表面積を増加させ、低いＩコンタクト抵
抗を実現できる。
実施例
第１図は本発明の第１の実施例における工程断面図を示
すものである。本実施例で（表 基板表面を凹凸に形成
する方法として、日立の峰等が１９８９年第３６回応用
物理学関係連合講演会第二分冊６６８ページにおいて報
告している有機薄膜を用いる方法を用いている。
すものである。本実施例で（表 基板表面を凹凸に形成
する方法として、日立の峰等が１９８９年第３６回応用
物理学関係連合講演会第二分冊６６８ページにおいて報
告している有機薄膜を用いる方法を用いている。
第１図において、工程（ａ）はシリコン基板ｌにＭＯＳ
トランジスタ２を形成した後、保護酸化膜３を形成しな
そしてフォトリソ工程によってレジストパターン４の
形成を行い保護酸化膜３のエツチングを基板１表面まで
行いトランジスタ２のソース・ドレインに至るコンタク
ト部５を開口しな 工程（ｂ）で（あ シリカフィルム
（Ｓ ＯＧ）と有機薄膜 例えばフォトレジストからな
る混入液を回転塗布してＳＯＧ混入のレジスト膜６を形
成する。
トランジスタ２を形成した後、保護酸化膜３を形成しな
そしてフォトリソ工程によってレジストパターン４の
形成を行い保護酸化膜３のエツチングを基板１表面まで
行いトランジスタ２のソース・ドレインに至るコンタク
ト部５を開口しな 工程（ｂ）で（あ シリカフィルム
（Ｓ ＯＧ）と有機薄膜 例えばフォトレジストからな
る混入液を回転塗布してＳＯＧ混入のレジスト膜６を形
成する。
工程（Ｃ）では 酸素プラズマの異方性エツチングによ
り、 ＳＯＧの粒をマスク７にしてＳＯＧ混入のレジス
ト膜６のレジスト成分を除去する。
り、 ＳＯＧの粒をマスク７にしてＳＯＧ混入のレジス
ト膜６のレジスト成分を除去する。
工程（ｃｌ）で１よ 粒々のパターンをマスク７として
シリコンエツチングを行うとコンタクトの表面に凹凸８
を形成される。エツチングの深さを深くすることによっ
て表面積を大きくすることができる力（深くなると基板
内部におけるパンチスルー等の問題が発生するので深さ
に制限があム その後にアルミシリコン薄膜９をスパッ
タ法によって堆積してこの膜をフォトリソ法でパターン
形成して、 ドライエツチングによってこのアルミシリ
コン９をエツチングし所望の配線パターンを形成した
その後に水素と窒素中にて４３０°Ｃのシンターを行っ
九 （実施例２） 第２図は本発明の第２の実施例における製造方法の断面
図を示すものであａ 本実施例においてＬ 基板表面を
凹凸に形成する方法として、日立の峰等が１９８９年第
３６回応用物理学関係連合講演会第二分冊６６８ページ
において報告している有機薄膜を用いる方法を用いてい
も 第２図（ａ）で（ｉ、第１図（ｂ）に示す基板を弗酸と
弗化アンモニウムの溶液につけることによって、 レジ
スト中の８１０２部分のエツチングを行１、Ｘ、 レ
ジストの表面凹凸の凹の底が基板１表面に達するまで行
った この結果レジスト表面には５ＩＯ２の存在してい
たところに凹凸１１が形成された 第２図（ｂ）では
さらにシリコンエツチングの条件にて基板１をドライエ
ツチングすることにより、シリコン開口部に凹凸１２を
形成し九その後は実施例１と同様の方法を用いてコンタ
クト部に金属配線を施した （実施例３） 第３図は本発明の第３の実施例における製造方法の断面
工程図を示す。コンタクトホールを形成後、デボの多い
条件でシリコンエツチングを行うと広い部分には堆積し
易い性質があるので、ホール端の部分に小さなトレンチ
２１が形成されもこのことによって表面積が増加すａ
この時のデボの多い条件としては 真空度４Ｐａ、パワ
ー０゜２８Ｗ ／ ｃ ｍ ”、ガスはＣＦ３Ｂ ｒ
＋ｃ ］ ｐ＋Ｑｐ＝ ５：５：４の流量比の混合ガス
を用いてＲＩＥを行っ九 な耘 コンタクトホールエッ
チに用いたレジストパターン（図示せず）は除去するこ
となくシリコンエッチにも引き続いて用いｔ４ その
後は実施例１と同様の方法を用いてコンタクト部に金属
配線を施し九 しかしあらかじめ形成されている接合が
浅いときには凹凸を形成すると追い越してしまう可能性
が高１．％ 第４図でζ友 凹凸の形成後に同じタイ
プの不純物を凹凸の表面にイオン注入２２によってドー
ピングする方法を示す。この場合、凹凸があるので側壁
にもドーピングする必要があム そのた数 基板をイオ
ンビームに対して傾けて連続回転あるいは間欠ステップ
回転イオン注入を用いて凹凸表面にヒ素のイオン注入を
行い不純物層２３を形成した その後、熱処理にてイオ
ン注入により導入したイオンの活性化を行っ通 な耘
本実施例では凹凸表面に不純物をドーピングする方法と
して斜めイオン注入を用いた力（拡散等の方法を用いて
もよｌ、Ｘ。
シリコンエツチングを行うとコンタクトの表面に凹凸８
を形成される。エツチングの深さを深くすることによっ
て表面積を大きくすることができる力（深くなると基板
内部におけるパンチスルー等の問題が発生するので深さ
に制限があム その後にアルミシリコン薄膜９をスパッ
タ法によって堆積してこの膜をフォトリソ法でパターン
形成して、 ドライエツチングによってこのアルミシリ
コン９をエツチングし所望の配線パターンを形成した
その後に水素と窒素中にて４３０°Ｃのシンターを行っ
九 （実施例２） 第２図は本発明の第２の実施例における製造方法の断面
図を示すものであａ 本実施例においてＬ 基板表面を
凹凸に形成する方法として、日立の峰等が１９８９年第
３６回応用物理学関係連合講演会第二分冊６６８ページ
において報告している有機薄膜を用いる方法を用いてい
も 第２図（ａ）で（ｉ、第１図（ｂ）に示す基板を弗酸と
弗化アンモニウムの溶液につけることによって、 レジ
スト中の８１０２部分のエツチングを行１、Ｘ、 レ
ジストの表面凹凸の凹の底が基板１表面に達するまで行
った この結果レジスト表面には５ＩＯ２の存在してい
たところに凹凸１１が形成された 第２図（ｂ）では
さらにシリコンエツチングの条件にて基板１をドライエ
ツチングすることにより、シリコン開口部に凹凸１２を
形成し九その後は実施例１と同様の方法を用いてコンタ
クト部に金属配線を施した （実施例３） 第３図は本発明の第３の実施例における製造方法の断面
工程図を示す。コンタクトホールを形成後、デボの多い
条件でシリコンエツチングを行うと広い部分には堆積し
易い性質があるので、ホール端の部分に小さなトレンチ
２１が形成されもこのことによって表面積が増加すａ
この時のデボの多い条件としては 真空度４Ｐａ、パワ
ー０゜２８Ｗ ／ ｃ ｍ ”、ガスはＣＦ３Ｂ ｒ
＋ｃ ］ ｐ＋Ｑｐ＝ ５：５：４の流量比の混合ガス
を用いてＲＩＥを行っ九 な耘 コンタクトホールエッ
チに用いたレジストパターン（図示せず）は除去するこ
となくシリコンエッチにも引き続いて用いｔ４ その
後は実施例１と同様の方法を用いてコンタクト部に金属
配線を施し九 しかしあらかじめ形成されている接合が
浅いときには凹凸を形成すると追い越してしまう可能性
が高１．％ 第４図でζ友 凹凸の形成後に同じタイ
プの不純物を凹凸の表面にイオン注入２２によってドー
ピングする方法を示す。この場合、凹凸があるので側壁
にもドーピングする必要があム そのた数 基板をイオ
ンビームに対して傾けて連続回転あるいは間欠ステップ
回転イオン注入を用いて凹凸表面にヒ素のイオン注入を
行い不純物層２３を形成した その後、熱処理にてイオ
ン注入により導入したイオンの活性化を行っ通 な耘
本実施例では凹凸表面に不純物をドーピングする方法と
して斜めイオン注入を用いた力（拡散等の方法を用いて
もよｌ、Ｘ。
以上のように 実施例１〜３の方法を用いて形成したコ
ンタクトの表面積は 容易に２倍以上とすることができ
る。深く形成できる場合には数倍にすることも可能であ
る。そのためコンタクト抵抗（よ 半分以下にすること
ができる。例えｉｉｏ、５ミクロンの大きさのコンタク
トにおいても２００Ω以下の抵抗で形成することができ
なな抵 実施例１〜３で（よ 基板表面に凹凸を形成し
た後番ミ コンタクト上に形成する電極はＡｌ系を用
いた力ｔ これに限らずポリシリコン金属シリサイド、
高融点金属を用いてＬ それぞれコンタクト抵抗におけ
る改善がなされるのは言うまでもな（を 発明の詳細 な説明したように 本発明によれば 非常に小さなコン
タクト面積においてコンタクトの表面積を３次元的に増
加させることができるのでクォーターサブミクロンにお
けるコンタクト部での抵抗の低減が可能となる。
ンタクトの表面積は 容易に２倍以上とすることができ
る。深く形成できる場合には数倍にすることも可能であ
る。そのためコンタクト抵抗（よ 半分以下にすること
ができる。例えｉｉｏ、５ミクロンの大きさのコンタク
トにおいても２００Ω以下の抵抗で形成することができ
なな抵 実施例１〜３で（よ 基板表面に凹凸を形成し
た後番ミ コンタクト上に形成する電極はＡｌ系を用
いた力ｔ これに限らずポリシリコン金属シリサイド、
高融点金属を用いてＬ それぞれコンタクト抵抗におけ
る改善がなされるのは言うまでもな（を 発明の詳細 な説明したように 本発明によれば 非常に小さなコン
タクト面積においてコンタクトの表面積を３次元的に増
加させることができるのでクォーターサブミクロンにお
けるコンタクト部での抵抗の低減が可能となる。
第１図は本発明の第１の実施例におけるコンタクト形成
方法の工程断面図 第２図は本発明の第２の実施例にお
けるコンタクト形成方法の工程断面図 第３図は本発明
の第３の実施例におけるコンタクト形成方法の工程断面
は 第４図は本発明において組み合わせて用いるドーピ
ング法の説明図 第５図は従来のコンタクトの形成方法
の説明図であム
方法の工程断面図 第２図は本発明の第２の実施例にお
けるコンタクト形成方法の工程断面図 第３図は本発明
の第３の実施例におけるコンタクト形成方法の工程断面
は 第４図は本発明において組み合わせて用いるドーピ
ング法の説明図 第５図は従来のコンタクトの形成方法
の説明図であム
Claims (6)
- （１）半導体基板上に設けられた絶縁膜に前記基板表面
に達するコンタクトホールを形成する工程と、前記基板
表面に微細凹凸を形成する工程とを備えた半導体装置の
製造方法。 - （２）基板表面に凹凸を形成する工程として、前記基板
表面上に有機薄膜とシリカフィルムを混合した溶液を塗
布する工程と、前記塗布膜の有機薄膜のみを酸素プラズ
マにより異方性エッチングする工程と、残留したシリカ
成分の点在する物質部分をマスクとしてコンタクトホー
ル部分の前記基板をエッチングする工程とを含むことを
特徴とする請求項１に記載の半導体装置の製造方法。 - （３）基板表面に凹凸を形成する工程として、前記基板
表面上に有機薄膜とシリカフィルムを混合した溶液を塗
布する工程と、前記塗布膜を弗酸緩衝溶液により前記有
機薄膜の表面凹凸の凹の底が前記基板表面に達するまで
エッチングする工程と、前記基板をエッチングする工程
とを含むことを特徴とする請求項１に記載の半導体装置
の製造方法。 - （４）コンタクトホールの形成後に堆積の起こり易い基
板エッチング条件によってエッチングすることにより、
パターンの端部においてトレンチ深さが深くなるトレン
チエッチングを行うことを特徴とする請求項１に記載の
半導体装置の製造方法。 - （５）基板表面のコンタクト部に凹凸を形成した後に不
純物をその表面にドーピングする工程を含むことを特徴
とする請求項１に記載の半導体装置の製造方法。 - （６）不純物をドーピングする工程としてイオン注入を
用いることを特徴とする請求項５に記載の半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8242790A JPH03280532A (ja) | 1990-03-29 | 1990-03-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8242790A JPH03280532A (ja) | 1990-03-29 | 1990-03-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03280532A true JPH03280532A (ja) | 1991-12-11 |
Family
ID=13774286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8242790A Pending JPH03280532A (ja) | 1990-03-29 | 1990-03-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03280532A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4336003A1 (de) * | 1992-10-22 | 1994-04-28 | Mitsubishi Electric Corp | Halbleitervorrichtung und Verfahren zur Herstellung derselben |
| US5358906A (en) * | 1991-09-11 | 1994-10-25 | Gold Star Electron Co., Ltd. | Method of making integrated circuit package containing inner leads with knurled surfaces |
| US6236090B1 (en) | 1998-11-27 | 2001-05-22 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method for reducing contact resistance between an electrode and a semiconductor substrate |
| US6593217B1 (en) | 2000-03-03 | 2003-07-15 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device |
| WO2009049963A1 (en) * | 2007-10-15 | 2009-04-23 | International Business Machines Corporation | Semiconductor structures having improved contact resistance |
| JP2011155273A (ja) * | 2011-03-03 | 2011-08-11 | Fujitsu Semiconductor Ltd | 半導体ウェーハ、及びその製造方法 |
| US8592951B2 (en) | 2005-12-19 | 2013-11-26 | Fujitsu Semiconductor Limited | Semiconductor wafer having W-shaped dummy metal filling section within monitor region |
-
1990
- 1990-03-29 JP JP8242790A patent/JPH03280532A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5358906A (en) * | 1991-09-11 | 1994-10-25 | Gold Star Electron Co., Ltd. | Method of making integrated circuit package containing inner leads with knurled surfaces |
| DE4336003A1 (de) * | 1992-10-22 | 1994-04-28 | Mitsubishi Electric Corp | Halbleitervorrichtung und Verfahren zur Herstellung derselben |
| US5394012A (en) * | 1992-10-22 | 1995-02-28 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and manufacturing method of the same |
| US6236090B1 (en) | 1998-11-27 | 2001-05-22 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method for reducing contact resistance between an electrode and a semiconductor substrate |
| US6716731B2 (en) * | 1998-11-27 | 2004-04-06 | Renesas Technology Corp. | Semiconductor device and method for reducing contact resistance between an electrode and a semiconductor substrate |
| US6593217B1 (en) | 2000-03-03 | 2003-07-15 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device |
| US8592951B2 (en) | 2005-12-19 | 2013-11-26 | Fujitsu Semiconductor Limited | Semiconductor wafer having W-shaped dummy metal filling section within monitor region |
| WO2009049963A1 (en) * | 2007-10-15 | 2009-04-23 | International Business Machines Corporation | Semiconductor structures having improved contact resistance |
| JP2011501401A (ja) * | 2007-10-15 | 2011-01-06 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 接点抵抗が改善された半導体構造およびその製造方法（接点抵抗が改善された半導体構造） |
| US8299455B2 (en) | 2007-10-15 | 2012-10-30 | International Business Machines Corporation | Semiconductor structures having improved contact resistance |
| US8685809B2 (en) | 2007-10-15 | 2014-04-01 | International Business Machines Corporation | Semiconductor structures having improved contact resistance |
| JP2011155273A (ja) * | 2011-03-03 | 2011-08-11 | Fujitsu Semiconductor Ltd | 半導体ウェーハ、及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6294476B1 (en) | Plasma surface treatment method for forming patterned TEOS based silicon oxide layer with reliable via and interconnection formed therethrough | |
| TWI279859B (en) | Method of manufacturing a semiconductor device, and a semiconductor substrate | |
| JPH0251232A (ja) | 半導体装置の製造方法 | |
| JPS63258021A (ja) | 接続孔の形成方法 | |
| JP3248072B2 (ja) | 酸化膜エッチング方法 | |
| JPS61116834A (ja) | 半導体基板にコンタクトを形成する方法 | |
| JPH03280532A (ja) | 半導体装置の製造方法 | |
| JPS58202560A (ja) | 半導体装置およびその製造方法 | |
| JPH02183534A (ja) | 集積デバイス中に接点を形成するために絶縁層を通してテーパー状のホールを形成する方法 | |
| JPS63117423A (ja) | 二酸化シリコンのエツチング方法 | |
| JP3094470B2 (ja) | ドライエッチング方法 | |
| JPS6255694B2 (ja) | ||
| JP2690860B2 (ja) | 半導体物質の非等方性エッチング方法 | |
| JPH04208528A (ja) | 半導体装置の製造方法 | |
| JPS63260134A (ja) | スル−・ホ−ルの形成方法 | |
| US6812148B2 (en) | Preventing gate oxice thinning effect in a recess LOCOS process | |
| JPH06283483A (ja) | エッチング方法 | |
| JPS6068613A (ja) | 半導体装置の製造方法 | |
| JPH07106336A (ja) | プレーナ型ダイオードの製造方法 | |
| JP2000260871A (ja) | 半導体装置の製造方法 | |
| JPS6161423A (ja) | ドライエツチング方法 | |
| KR930008841B1 (ko) | 반도체 제조중 콘택트홀의 형성방법 | |
| JPH04317357A (ja) | 半導体装置の製造方法 | |
| JPH05291247A (ja) | 半導体装置の製造方法 | |
| JPH08274078A (ja) | エッチング方法 |