JP2011155273A - 半導体ウェーハ、及びその製造方法 - Google Patents
半導体ウェーハ、及びその製造方法 Download PDFInfo
- Publication number
- JP2011155273A JP2011155273A JP2011046182A JP2011046182A JP2011155273A JP 2011155273 A JP2011155273 A JP 2011155273A JP 2011046182 A JP2011046182 A JP 2011046182A JP 2011046182 A JP2011046182 A JP 2011046182A JP 2011155273 A JP2011155273 A JP 2011155273A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- gate
- region
- insulating film
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【解決手段】 半導体ウェーハは、半導体基板上の所定の箇所に設定されたモニター領域に、他と電気的接続を有しない断面形状がW字型のダミー充填部を有する。
【選択図】図5
Description
半導体基板上の所定の箇所に設定されたモニター領域に、他と電気的接続を有しない断面形状がW字型のダミー充填部を有する。
半導体基板上のモニター領域に、ゲート絶縁膜を介して位置するシリコンを含有する材料からなるゲート電極と、当該ゲート電極を挟んで前記半導体基板に形成されたソース・ドレイン電極を有する半導体素子を、前記半導体基板上の素子領域の半導体素子と同時に形成し、
前記モニター領域の半導体素子の前記ゲート電極の側壁に設けられた側壁絶縁膜を除去し、
前記モニター領域で前記側壁絶縁膜が除去された前記半導体素子の前記ゲート電極に熱分解によって生成された熱分解水素を接触させることによって、前記ゲート絶縁膜を除去することなく前記ゲート電極を除去するとともに、前記ゲート絶縁膜の両側の前記半導体基板に断面形状がW字型の溝を形成し、
前記溝部を、前記素子領域の前記半導体素子のコンタクト配線の形成と同時に配線材料で充填する
工程を含む。
(付記1)
半導体基板上に、ゲート絶縁膜を介して位置するシリコンを含有する材料からなるゲート電極と、前記半導体基板に、前記ゲート電極を挟んで形成されたソース・ドレイン電極とを有する半導体装置に、熱分解によって生成された熱分解水素を接触させることによって、前記ゲート絶縁膜を除去することなく、前記シリコンを含有する材料からなるゲート電極を除去し、
前記半導体基板上に残るゲート絶縁膜またはサイドウォール絶縁膜の形状を観察することによって、ゲート加工形状を評価する
ことを特徴とする半導体装置の評価方法。
(付記2)
前記半導体基板上に残るゲート絶縁膜をウェット処理により除去し、
ゲート電極除去後に露出したシリコン活性領域の不純物分布を測定、評価する
工程をさらに含むことを特徴とする付記1に記載の半導体装置の評価方法。
(付記3)
前記ゲート加工形状と、前記不純物分布との相関を評価する工程をさらに含むことを特徴とする付記2に記載の半導体装置の評価方法。
(付記4)
前記半導体基板上に残るゲート絶縁膜のピンホールを検査する
工程をさらに含むことを特徴とする付記1または2に記載の半導体装置の評価方法。
(付記5)
前記熱分解水素は、1800℃程度に加熱した金属触媒に水素ガスを接触させて生成することを特徴とする付記1に記載の評価方法。
(付記6)
半導体基板上のモニター領域に、ゲート絶縁膜を介して位置するシリコンを含有する材料からなるゲート電極と、当該ゲート電極を挟んで前記半導体基板に形成されたソース・ドレイン電極を有する半導体素子を、前記半導体基板上の素子領域の半導体素子と同時に形成し、
前記モニター領域の半導体装置に、熱分解によって生成された熱分解水素を接触させることによって、ゲート絶縁膜を除去することなく、ゲート電極を除去し、
その後、前記ゲート絶縁膜をウェット処理により除去して、ゲート電極除去後に露出したシリコン活性領域の不純物分布を測定し、
前記測定結果を、半導体製造プロセスにフィードバックする
ことを特徴とする半導体装置の製造方法。
(付記7)
前記測定結果が所定の条件を満たさない場合に、前記ゲート電極の加工条件、不純物注入条件、不純物拡散のための熱処理条件の少なくともひとつを調整する
工程をさらに含むことを特徴とする付記6に記載の半導体装置の製造方法。
(付記8)
前記測定結果が、所定の条件を満たす場合に、前記半導体基板において半導体製造プロセスを継続して、半導体ウェーハを完成する工程をさらに含むことを特徴とする付記6に記載の半導体装置の製造方法。
(付記9)
前記モニター領域を、前記半導体基板上のチップ領域内、または前記チップを分割するスクライブ領域に設定することを特徴とする付記6に記載の半導体装置の製造方法。
(付記10)
前記シリコンを含有する材料からなるゲート電極は、ダマシンゲート用のダミーゲート電極またはLDMOS(横型二重拡散MOSFET)のゲート電極であることを特徴とする付記6〜9のいずれかに記載の半導体装置の製造方法。
(付記11)
前記熱分解水素は、1800℃程度に加熱した金属触媒に水素ガスを接触させて生成することを特徴とする付記6に記載の半導体装置の製造方法。
(付記12)
半導体基板上の所定の箇所に設定されたモニター領域に、他と電気的接続を有しない断面形状がW字型のダミー金属充填部を有することを特徴とする半導体ウェーハ。
(付記13)
前記断面形状がW字型のダミー充填部は、ダミーコンタクトプラグまたはダミーメタルゲート電極であることを特徴とする付記12に記載の半導体ウェーハ。
(付記14)
前記断面形状がW字型のダミー充填部は、前記半導体基板上のチップ領域内、または前記チップを分割するスクライブ領域に位置することを特徴とする付記12に記載の半導体ウェーハ。
(付記15)
半導体基板上のモニター領域に、ゲート絶縁膜を介して位置するシリコンを含有する材料からなるゲート電極と、当該ゲート電極を挟んで前記半導体基板に形成されたソース・ドレイン電極を有する半導体素子を、前記半導体基板上の素子領域の半導体素子と同時に形成し、
前記モニター領域の半導体素子の前記ゲート電極の側壁に設けられた側壁絶縁膜を除去し、
前記モニター領域で前記側壁絶縁膜が除去された前記半導体素子の前記ゲート電極に熱分解によって生成された熱分解水素を接触させることによって、前記ゲート絶縁膜を除去することなく前記ゲート電極を除去するとともに、前記ゲート絶縁膜の両側の前記半導体基板に断面形状がW字型の溝を形成し、
前記溝部を、前記素子領域の前記半導体素子のコンタクト配線の形成と同時に配線材料で充填する
ことを特徴とする半導体ウェーハの製造方法。
12、72 ソース・ドレイン電極
13 チャネル
14、54a、74 ゲート酸化膜(ゲート絶縁膜)
15、75 ポリシリコンゲート電極
16 サイドウォール
26 ダミーコンタクトプラグ
34、54b ダミーゲート絶縁膜
35 ポリシリコンダミーゲート電極
55a メタルゲート電極(ダマシンゲート電極)
55b ダミーメタルゲート電極
Claims (4)
- 半導体基板上の所定の箇所に設定されたモニター領域に、他と電気的接続を有しない断面形状がW字型のダミー充填部を有することを特徴とする半導体ウェーハ。
- 前記断面形状がW字型のダミー充填部は、ダミーコンタクトプラグまたはダミーメタルゲート電極であることを特徴とする請求項1に記載の半導体ウェーハ。
- 前記断面形状がW字型のダミー充填部は、前記半導体基板上のチップ領域内、または前記チップを分割するスクライブ領域に位置することを特徴とする請求項1に記載の半導体ウェーハ。
- 半導体基板上のモニター領域に、ゲート絶縁膜を介して位置するシリコンを含有する材料からなるゲート電極と、当該ゲート電極を挟んで前記半導体基板に形成されたソース・ドレイン電極を有する半導体素子を、前記半導体基板上の素子領域の半導体素子と同時に形成し、
前記モニター領域の半導体素子の前記ゲート電極の側壁に設けられた側壁絶縁膜を除去し、
前記モニター領域で前記側壁絶縁膜が除去された前記半導体素子の前記ゲート電極に熱分解によって生成された熱分解水素を接触させることによって、前記ゲート絶縁膜を除去することなく前記ゲート電極を除去するとともに、前記ゲート絶縁膜の両側の前記半導体基板に断面形状がW字型の溝を形成し、
前記溝部を、前記素子領域の前記半導体素子のコンタクト配線の形成と同時に配線材料で充填する
ことを特徴とする半導体ウェーハの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011046182A JP5333483B2 (ja) | 2011-03-03 | 2011-03-03 | 半導体ウェーハ、及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011046182A JP5333483B2 (ja) | 2011-03-03 | 2011-03-03 | 半導体ウェーハ、及びその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005365074A Division JP4769568B2 (ja) | 2005-12-19 | 2005-12-19 | 半導体装置の製造方法、及び半導体装置の評価方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011155273A true JP2011155273A (ja) | 2011-08-11 |
JP5333483B2 JP5333483B2 (ja) | 2013-11-06 |
Family
ID=44540978
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011046182A Expired - Fee Related JP5333483B2 (ja) | 2011-03-03 | 2011-03-03 | 半導体ウェーハ、及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5333483B2 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03102819A (ja) * | 1989-09-18 | 1991-04-30 | Nissan Motor Co Ltd | 半導体装置の製造方法 |
JPH03280532A (ja) * | 1990-03-29 | 1991-12-11 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JPH0521557A (ja) * | 1991-07-12 | 1993-01-29 | Nec Corp | 半導体装置 |
JPH0837218A (ja) * | 1994-07-25 | 1996-02-06 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JP2001077195A (ja) * | 1999-09-07 | 2001-03-23 | Sony Corp | 半導体装置 |
WO2004053928A2 (en) * | 2002-12-10 | 2004-06-24 | International Business Machines Corporation | Methods of measuring integrated circuit structure and preparation thereof |
JP2004260003A (ja) * | 2003-02-26 | 2004-09-16 | Fujitsu Ltd | 半導体装置及びその製造方法 |
-
2011
- 2011-03-03 JP JP2011046182A patent/JP5333483B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03102819A (ja) * | 1989-09-18 | 1991-04-30 | Nissan Motor Co Ltd | 半導体装置の製造方法 |
JPH03280532A (ja) * | 1990-03-29 | 1991-12-11 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JPH0521557A (ja) * | 1991-07-12 | 1993-01-29 | Nec Corp | 半導体装置 |
JPH0837218A (ja) * | 1994-07-25 | 1996-02-06 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JP2001077195A (ja) * | 1999-09-07 | 2001-03-23 | Sony Corp | 半導体装置 |
WO2004053928A2 (en) * | 2002-12-10 | 2004-06-24 | International Business Machines Corporation | Methods of measuring integrated circuit structure and preparation thereof |
JP2004260003A (ja) * | 2003-02-26 | 2004-09-16 | Fujitsu Ltd | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5333483B2 (ja) | 2013-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4769568B2 (ja) | 半導体装置の製造方法、及び半導体装置の評価方法 | |
US8530894B2 (en) | Test structure for monitoring process characteristics for forming embedded semiconductor alloys in drain/source regions | |
US9716044B2 (en) | Interlayer dielectric structure with high aspect ratio process (HARP) | |
JP5266319B2 (ja) | 狭間隔のラインを含む構造の上に信頼性の高い層間絶縁材料を形成するための技術 | |
JP2013182991A (ja) | 半導体集積回路装置の製造方法 | |
JP2012079745A (ja) | 半導体装置の製造方法 | |
CN104752215A (zh) | 晶体管的形成方法 | |
US10811520B2 (en) | Semiconductor device and method for manufacturing same | |
JP2010157588A (ja) | 半導体装置及びその製造方法 | |
US7989232B2 (en) | Method of using electrical test structure for semiconductor trench depth monitor | |
US7851328B2 (en) | STI stress modulation with additional implantation and natural pad sin mask | |
TWI582879B (zh) | 檢測基材中之缺陷之存在與位置的方法 與晶圓 | |
JP5276926B2 (ja) | コンタクトホール側壁の抵抗値測定方法 | |
US8890551B2 (en) | Test key structure and method for measuring step height by such test key structure | |
JP5333483B2 (ja) | 半導体ウェーハ、及びその製造方法 | |
CN111952367B (zh) | 半导体结构及其形成方法 | |
TWI460824B (zh) | 藉由增進之蝕刻控制策略來圖案化形成之電晶體上方之受不同應力之層的技術 | |
JP3719670B2 (ja) | 絶縁膜の評価方法、その評価装置及びその評価装置の製造方法 | |
US9691587B2 (en) | Dimension measurement apparatus calibration standard and method for forming the same | |
JP5593961B2 (ja) | 半導体装置の製造方法 | |
JP5360119B2 (ja) | 半導体装置とその製造方法 | |
KR100979345B1 (ko) | 반도체소자의 제조방법 | |
JP2013069777A (ja) | 半導体装置及びその製造方法 | |
JP2005108968A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110303 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130115 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130315 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130507 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130613 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130702 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130715 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |