JPH0837218A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0837218A JPH0837218A JP6172678A JP17267894A JPH0837218A JP H0837218 A JPH0837218 A JP H0837218A JP 6172678 A JP6172678 A JP 6172678A JP 17267894 A JP17267894 A JP 17267894A JP H0837218 A JPH0837218 A JP H0837218A
- Authority
- JP
- Japan
- Prior art keywords
- film
- protective film
- semiconductor device
- manufacturing
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】スクラインブライン領域上のポリイミドからな
る保護膜をエッチング除去するときに生じるモニター用
ＭＯＳトランジスタの特性変動を防止する。 【構成】モニター用ＭＯＳトランジスタ２３を絶縁膜２
７を介して接地された導電性膜２８で被覆し、その後保
護膜３７のプラズマエッチングを行う。これにより、プ
ラズマエッチング工程でチャージアップが生じても、モ
ニター用ＭＯＳトランジスタ２３は導電性膜２８によっ
て電気的にシールドされるので、その影響を受けず、し
きい値電圧の変動を防止することができる。
る保護膜をエッチング除去するときに生じるモニター用
ＭＯＳトランジスタの特性変動を防止する。 【構成】モニター用ＭＯＳトランジスタ２３を絶縁膜２
７を介して接地された導電性膜２８で被覆し、その後保
護膜３７のプラズマエッチングを行う。これにより、プ
ラズマエッチング工程でチャージアップが生じても、モ
ニター用ＭＯＳトランジスタ２３は導電性膜２８によっ
て電気的にシールドされるので、その影響を受けず、し
きい値電圧の変動を防止することができる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関するものであり、さらに詳しく言えば、ポリイミド
からなる保護膜を有する半導体装置の製造方法に関する
ものである。
に関するものであり、さらに詳しく言えば、ポリイミド
からなる保護膜を有する半導体装置の製造方法に関する
ものである。
【０００２】
【従来の技術】従来、水分や不純物の浸入を防止し、か
つ機械的強度を向上する目的で、半導体装置をＳｉ3Ｎ4
膜等からなる保護膜で被覆することが行われていた。し
かし、このような対策を行った場合であっても、パッケ
ージング時に生じる応力が半導体装置の特性に悪影響を
及ぼすことが判明したことから、近年では、上記保護膜
上に重ねてポリイミドからなる保護膜を形成することが
一般に行われている。このポリイミドは高い粘性を有す
るので、パッケージング時に加わる応力が緩和され、半
導体装置の特性変動等を防止することができる。
つ機械的強度を向上する目的で、半導体装置をＳｉ3Ｎ4
膜等からなる保護膜で被覆することが行われていた。し
かし、このような対策を行った場合であっても、パッケ
ージング時に生じる応力が半導体装置の特性に悪影響を
及ぼすことが判明したことから、近年では、上記保護膜
上に重ねてポリイミドからなる保護膜を形成することが
一般に行われている。このポリイミドは高い粘性を有す
るので、パッケージング時に加わる応力が緩和され、半
導体装置の特性変動等を防止することができる。
【０００３】以下で、従来の半導体装置の製造方法を図
５乃至図１１を参照しながら説明する。図５は、ポリイ
ミドからなる保護膜形成前の状態を示す断面図である。
ＬＳＩ形成領域には集積回路（不図示）とＡｌボンディ
ングパッドが形成され、一方スクライブライン領域に
は、電気的特性等をモニターするためのモニター用ＭＯ
Ｓトランジスタが形成されている。図において、１は半
導体基板、２はＬＯＣＯＳ酸化膜である。３はモニター
用ＭＯＳトランジスタであって、ソース・ドレイン４と
ゲート酸化膜５とゲート電極６とから成る。７は層間絶
縁膜であって、ＬＰＣＶＤ−ＳｉＯ2膜８とＢＰＳＧ膜
９とから成る。１０はＡｌボンディングパッド、１１は
ソース・ドレイン４にコンタクトするＡｌ電極である。
そして、１２は、第１の保護膜であって、プラズマＣＶ
Ｄ−ＳｉＯ2膜１３上にプラズマＣＶＤ−Ｓｉ3Ｎ4膜１
４を重ねて形成して成るものである。
５乃至図１１を参照しながら説明する。図５は、ポリイ
ミドからなる保護膜形成前の状態を示す断面図である。
ＬＳＩ形成領域には集積回路（不図示）とＡｌボンディ
ングパッドが形成され、一方スクライブライン領域に
は、電気的特性等をモニターするためのモニター用ＭＯ
Ｓトランジスタが形成されている。図において、１は半
導体基板、２はＬＯＣＯＳ酸化膜である。３はモニター
用ＭＯＳトランジスタであって、ソース・ドレイン４と
ゲート酸化膜５とゲート電極６とから成る。７は層間絶
縁膜であって、ＬＰＣＶＤ−ＳｉＯ2膜８とＢＰＳＧ膜
９とから成る。１０はＡｌボンディングパッド、１１は
ソース・ドレイン４にコンタクトするＡｌ電極である。
そして、１２は、第１の保護膜であって、プラズマＣＶ
Ｄ−ＳｉＯ2膜１３上にプラズマＣＶＤ−Ｓｉ3Ｎ4膜１
４を重ねて形成して成るものである。
【０００４】図６において、Ａｌボンディングパッド１
０上に開口１６を形成する。本工程では、Ａｌボンディ
ングパッド１０上に開口を有するホトレジスト１５を形
成し、そのホトレジスト１５をマスクとして第１の保護
膜１２のプラズマエッチングを行い、開口１６を形成す
る。次に、図７において、ホトレジスト１５を除去した
後に、半導体基板１上の全面にポリイミドからなる第２
の保護膜１７を回転塗布し、所定のベーキング処理を行
う。
０上に開口１６を形成する。本工程では、Ａｌボンディ
ングパッド１０上に開口を有するホトレジスト１５を形
成し、そのホトレジスト１５をマスクとして第１の保護
膜１２のプラズマエッチングを行い、開口１６を形成す
る。次に、図７において、ホトレジスト１５を除去した
後に、半導体基板１上の全面にポリイミドからなる第２
の保護膜１７を回転塗布し、所定のベーキング処理を行
う。
【０００５】次に、図８において、Ａｌボンディングパ
ッド１０およびスクライブライン領域上に開口を有する
ホトレジスト１８を形成する。このとき、アルカリ系現
像液によりポリイミドがエッチングされるので、Ａｌボ
ンディングパッド１０およびスクライブライン領域上に
あったポリイミドが同時に除去される。その後、ホトレ
ジスト１７を除去し、ダイシング装置により、スクライ
ブライン領域を切断してチップの状態に加工する。そし
てＡｌボンディングパッド１０上にボンディング・ワイ
ヤーを形成する。上記工程において、スクライブライン
領域上のポリイミドを除去しているのは、ダイシング装
置のカッターの刃の劣化を防止し、加工精度および効率
の向上を図るためである。
ッド１０およびスクライブライン領域上に開口を有する
ホトレジスト１８を形成する。このとき、アルカリ系現
像液によりポリイミドがエッチングされるので、Ａｌボ
ンディングパッド１０およびスクライブライン領域上に
あったポリイミドが同時に除去される。その後、ホトレ
ジスト１７を除去し、ダイシング装置により、スクライ
ブライン領域を切断してチップの状態に加工する。そし
てＡｌボンディングパッド１０上にボンディング・ワイ
ヤーを形成する。上記工程において、スクライブライン
領域上のポリイミドを除去しているのは、ダイシング装
置のカッターの刃の劣化を防止し、加工精度および効率
の向上を図るためである。
【０００６】上記の製造方法は、二度抜き法と呼ばれて
いるものであり、第１の保護膜１２と、第２の保護膜の
開口を別々のホトレジスト工程で形成しているので、製
造工数が多いという問題があった。そこで、かかる問題
を解決するために一度抜き法が考えられた。その製造方
法を図９乃至図１１を参照しながら説明する。図９にお
いて、第１の保護膜１２を形成した後に、ポリイミドか
らなる第２の保護膜１７を重ねて形成する。
いるものであり、第１の保護膜１２と、第２の保護膜の
開口を別々のホトレジスト工程で形成しているので、製
造工数が多いという問題があった。そこで、かかる問題
を解決するために一度抜き法が考えられた。その製造方
法を図９乃至図１１を参照しながら説明する。図９にお
いて、第１の保護膜１２を形成した後に、ポリイミドか
らなる第２の保護膜１７を重ねて形成する。
【０００７】次に、図１０において、Ａｌボンディング
パッド１０およびスクライブライン領域上に開口を有す
るホトレジスト１８を形成する。このとき、アルカリ系
現像液によりポリイミドがエッチングされるので、Ａｌ
ボンディングパッド１０およびスクライブライン領域上
にあったポリイミドが同時に除去される。次に、図１１
において、ホトレジスト１８を除去し、開口を有する第
２の保護膜１７をマスクとして第１の保護膜１２のプラ
ズマエッチングを行い、ボンディングパッド１０を露出
する。その後の工程は、二度抜き法と同様である。
パッド１０およびスクライブライン領域上に開口を有す
るホトレジスト１８を形成する。このとき、アルカリ系
現像液によりポリイミドがエッチングされるので、Ａｌ
ボンディングパッド１０およびスクライブライン領域上
にあったポリイミドが同時に除去される。次に、図１１
において、ホトレジスト１８を除去し、開口を有する第
２の保護膜１７をマスクとして第１の保護膜１２のプラ
ズマエッチングを行い、ボンディングパッド１０を露出
する。その後の工程は、二度抜き法と同様である。
【０００８】この一度抜き法によれば、一回のホトレジ
スト工程で第１の保護膜１２と第２の保護膜１７の開口
を形成しているので、製造工程を短縮できる利点があ
る。
スト工程で第１の保護膜１２と第２の保護膜１７の開口
を形成しているので、製造工程を短縮できる利点があ
る。
【０００９】
【発明が解決しようとする課題】しかしながら、本願発
明者は、上記の一度抜き法による製造方法を採用した場
合、スクライブライン領域にあるポリイミドを除去する
ためにスクライブ領域上の第１の保護膜も全面エッチさ
れてしまうために、モニター用ＭＯＳトランジスタ３の
しきい値電圧が、平均して０．１ボルトから０．２ボル
ト、最大では０．５ボルト程度、変動してしまうことを
実験的に見い出した。このような特性変動が生じると、
ＬＳＩを構成しているＭＯＳトランジスタの特性を正し
くモニターすることができなくなり、工程制御上きわめ
て不都合である。
明者は、上記の一度抜き法による製造方法を採用した場
合、スクライブライン領域にあるポリイミドを除去する
ためにスクライブ領域上の第１の保護膜も全面エッチさ
れてしまうために、モニター用ＭＯＳトランジスタ３の
しきい値電圧が、平均して０．１ボルトから０．２ボル
ト、最大では０．５ボルト程度、変動してしまうことを
実験的に見い出した。このような特性変動が生じると、
ＬＳＩを構成しているＭＯＳトランジスタの特性を正し
くモニターすることができなくなり、工程制御上きわめ
て不都合である。
【００１０】
【課題を解決するための手段】請求項１乃至請求項３に
係る発明は、ポリイミドの一度抜き法で生じるモニター
用ＭＯＳトランジスタのしきい値電圧の変動を抑止する
ために、モニター用ＭＯＳトランジスタを絶縁膜を介し
て接地された導電性膜で被覆し、その後保護膜のプラズ
マエッチング工程を行うものである。
係る発明は、ポリイミドの一度抜き法で生じるモニター
用ＭＯＳトランジスタのしきい値電圧の変動を抑止する
ために、モニター用ＭＯＳトランジスタを絶縁膜を介し
て接地された導電性膜で被覆し、その後保護膜のプラズ
マエッチング工程を行うものである。
【００１１】また、請求項４に係る発明は、同様の課題
を解決するために、モニター用ＭＯＳトランジスタを覆
う層間絶縁膜を厚くするために保護絶縁膜を追加形成し
後に、保護膜のプラズマエッチング工程を行うものであ
る。
を解決するために、モニター用ＭＯＳトランジスタを覆
う層間絶縁膜を厚くするために保護絶縁膜を追加形成し
後に、保護膜のプラズマエッチング工程を行うものであ
る。
【００１２】
【作用】請求項１乃至請求項３に係る発明によれば、予
めモニター用ＭＯＳトランジスタを絶縁膜を介して接地
された導電性保護膜で被覆しているので、保護膜のプラ
ズマエッチング工程でチャージアップが生じても、モニ
ター用ＭＯＳトランジスタは導電性膜により電気的にシ
ールドされるので、その影響を受けず、しきい値電圧の
変動を抑止することができる。
めモニター用ＭＯＳトランジスタを絶縁膜を介して接地
された導電性保護膜で被覆しているので、保護膜のプラ
ズマエッチング工程でチャージアップが生じても、モニ
ター用ＭＯＳトランジスタは導電性膜により電気的にシ
ールドされるので、その影響を受けず、しきい値電圧の
変動を抑止することができる。
【００１３】請求項４に係る発明によれば、予めモニタ
ー用ＭＯＳトランジスタを覆う層間絶縁膜上にのみ保護
絶縁膜を追加形成しているので、保護膜のプラズマエッ
チング工程でチャージアップが生じても、チャージアッ
プによりＭＯＳトランジスタに及ぶ電界は、保護絶縁膜
によって弱められるので、同様にしきい値電圧の変動を
防止することができる。
ー用ＭＯＳトランジスタを覆う層間絶縁膜上にのみ保護
絶縁膜を追加形成しているので、保護膜のプラズマエッ
チング工程でチャージアップが生じても、チャージアッ
プによりＭＯＳトランジスタに及ぶ電界は、保護絶縁膜
によって弱められるので、同様にしきい値電圧の変動を
防止することができる。
【００１４】
【実施例】本願発明者は、一度抜き法を採用した場合に
生じるモニター用ＭＯＳトランジスタのしきい値電圧変
動の原因を実験的に解明し、しきい値電圧の変動を抑止
する対策を講じることを試みた。 （１）しきい値電圧の変動原因の解明 以下で、その実験の手順を説明する。まず、二度抜き法
において、第１の保護膜１２をエッチングした状態で
（図６）、しきい値電圧を測定し、その後第２の保護膜
１７をエッチングした状態（図８）で再度しきい値電圧
を測定したところ、しきい電圧の変化はなかった。次
に、一度抜き法において、第１の保護膜１２を形成した
状態（図５に相当する状態であるが、測定上の都合でＭ
ＯＳトランジスタ３の測定パッド上の第１の保護膜１２
を除去した。）で、しきい値電圧を測定し、その後第１
の保護膜１２をプラズマエッチングした状態（図１１）
でしきい値電圧を測定したところ、上記のような変化が
生じた。
生じるモニター用ＭＯＳトランジスタのしきい値電圧変
動の原因を実験的に解明し、しきい値電圧の変動を抑止
する対策を講じることを試みた。 （１）しきい値電圧の変動原因の解明 以下で、その実験の手順を説明する。まず、二度抜き法
において、第１の保護膜１２をエッチングした状態で
（図６）、しきい値電圧を測定し、その後第２の保護膜
１７をエッチングした状態（図８）で再度しきい値電圧
を測定したところ、しきい電圧の変化はなかった。次
に、一度抜き法において、第１の保護膜１２を形成した
状態（図５に相当する状態であるが、測定上の都合でＭ
ＯＳトランジスタ３の測定パッド上の第１の保護膜１２
を除去した。）で、しきい値電圧を測定し、その後第１
の保護膜１２をプラズマエッチングした状態（図１１）
でしきい値電圧を測定したところ、上記のような変化が
生じた。
【００１５】この実験から、二度抜き法でしきい値電圧
が変動する原因は、図１１に示すように、モニター用Ｍ
ＯＳトランジスタ３上の第１の保護膜１２がプラズマエ
ッチングされることにより、モニターＭＯＳトランジス
タ３がダメージを受けるためであることがわかった。そ
して、本願発明者は、このダメージはプラズマエッチン
グ時に生じるチャージアップが主原因であると考え、約
８０００ÅのＢＰＳＧ膜９上に約１００００Åのプラズ
マＣＶＤーＳｉＯ2膜を追加形成して同様の手順で実験
を行ったところしきい値電圧の変動は殆どなかった。し
たがって、追加形成したプラズマＣＶＤーＳｉＯ2膜に
よってチャージアップによる垂直方向の電界が弱められ
たことによるものであると考えられる。 （２）第１の実施例 本発明は、上記の実験に基くものであり、以下で本発明
の第１の実施例を図１乃図４を参照しながら説明する。
が変動する原因は、図１１に示すように、モニター用Ｍ
ＯＳトランジスタ３上の第１の保護膜１２がプラズマエ
ッチングされることにより、モニターＭＯＳトランジス
タ３がダメージを受けるためであることがわかった。そ
して、本願発明者は、このダメージはプラズマエッチン
グ時に生じるチャージアップが主原因であると考え、約
８０００ÅのＢＰＳＧ膜９上に約１００００Åのプラズ
マＣＶＤーＳｉＯ2膜を追加形成して同様の手順で実験
を行ったところしきい値電圧の変動は殆どなかった。し
たがって、追加形成したプラズマＣＶＤーＳｉＯ2膜に
よってチャージアップによる垂直方向の電界が弱められ
たことによるものであると考えられる。 （２）第１の実施例 本発明は、上記の実験に基くものであり、以下で本発明
の第１の実施例を図１乃図４を参照しながら説明する。
【００１６】図1は、ポリイミドからなる保護膜を全面
に形成した状態を示す断面図である。ＬＳＩ形成領域に
は集積回路（不図示）とＡｌボンディングパッドが形成
され、一方スクライブライン領域には、電気的特性等を
モニターするためのモニター用ＭＯＳトランジスタが形
成されている。図において、２１はｎ型半導体基板、２
２はＬＯＣＯＳ酸化膜である。２３はモニター用ＭＯＳ
トランジスタであって、ソース・ドレイン２４とゲート
酸化膜２５とゲート電極２６とから成る。２７は、約１
０００ÅのＬＰＣＶＤ−ＳｉＯ2膜でありモニター用Ｍ
ＯＳトランジスタ２３を覆うように形成している。そし
て、そのＬＰＣＶＤ−ＳｉＯ2膜２７を介してモニター
用ＭＯＳトランジスタ２３を被覆するように、リンドー
プ・ポリシリコンからなる約４０００Åの導電性膜２８
を形成する。
に形成した状態を示す断面図である。ＬＳＩ形成領域に
は集積回路（不図示）とＡｌボンディングパッドが形成
され、一方スクライブライン領域には、電気的特性等を
モニターするためのモニター用ＭＯＳトランジスタが形
成されている。図において、２１はｎ型半導体基板、２
２はＬＯＣＯＳ酸化膜である。２３はモニター用ＭＯＳ
トランジスタであって、ソース・ドレイン２４とゲート
酸化膜２５とゲート電極２６とから成る。２７は、約１
０００ÅのＬＰＣＶＤ−ＳｉＯ2膜でありモニター用Ｍ
ＯＳトランジスタ２３を覆うように形成している。そし
て、そのＬＰＣＶＤ−ＳｉＯ2膜２７を介してモニター
用ＭＯＳトランジスタ２３を被覆するように、リンドー
プ・ポリシリコンからなる約４０００Åの導電性膜２８
を形成する。
【００１７】本実施例は、予め導電性膜２８を形成して
おき、その導電性膜２８を接地することにより、モニタ
ー用ＭＯＳトランジスタ２３をシールドしている点を特
徴としている。導電性膜２８の接地は、コンタクト孔２
９において、導電性膜２８とｎ型拡散層３０とをオーミ
ック接続しておき、後のプラズマエッチング工程におい
て半導体基板２１の裏面を接地することによって達成さ
れる。また、多層ポリシリコン・プロセスを採用した場
合には、例えば導電性膜２８を第２層ポリシリコンで形
成し、ゲート電極２６を第１層ポリシリコンで形成すれ
ば、工程を追加する必要がないという利点がある。
おき、その導電性膜２８を接地することにより、モニタ
ー用ＭＯＳトランジスタ２３をシールドしている点を特
徴としている。導電性膜２８の接地は、コンタクト孔２
９において、導電性膜２８とｎ型拡散層３０とをオーミ
ック接続しておき、後のプラズマエッチング工程におい
て半導体基板２１の裏面を接地することによって達成さ
れる。また、多層ポリシリコン・プロセスを採用した場
合には、例えば導電性膜２８を第２層ポリシリコンで形
成し、ゲート電極２６を第１層ポリシリコンで形成すれ
ば、工程を追加する必要がないという利点がある。
【００１８】そして、３１は約８０００ÅのＢＰＳＧ
膜、３２はＡｌボンディングパッド、３３はソース・ド
レイン４にコンタクトするＡｌ電極である。３４は、第
１の保護膜であって、約５０００ÅのプラズマＣＶＤ−
ＳｉＯ2膜３５上に約５０００ÅのプラズマＣＶＤ−Ｓ
ｉ3Ｎ4膜３６を重ねて形成して成るものである。そし
て、第１の保護膜３４上に、ポリイミドからなる約１０
ミクロンの第２の保護膜３７を全面に形成している。第
２の保護膜３７は、約３５０度でベ−キング処理するこ
とにより、約５ミクロンの膜厚となる。
膜、３２はＡｌボンディングパッド、３３はソース・ド
レイン４にコンタクトするＡｌ電極である。３４は、第
１の保護膜であって、約５０００ÅのプラズマＣＶＤ−
ＳｉＯ2膜３５上に約５０００ÅのプラズマＣＶＤ−Ｓ
ｉ3Ｎ4膜３６を重ねて形成して成るものである。そし
て、第１の保護膜３４上に、ポリイミドからなる約１０
ミクロンの第２の保護膜３７を全面に形成している。第
２の保護膜３７は、約３５０度でベ−キング処理するこ
とにより、約５ミクロンの膜厚となる。
【００１９】この後は通常の一度抜き法の製造工程を行
えばよい。すなわち、図２において、Ａｌボンディング
パッド３２およびスクライブライン領域上に開口を有す
るホトレジスト３８を形成する。このとき、アルカリ系
現像液によりポリイミドがエッチングされるので、Ａｌ
ボンディングパッド３２およびスクライブライン領域上
にあったポリイミドが同時に除去される。
えばよい。すなわち、図２において、Ａｌボンディング
パッド３２およびスクライブライン領域上に開口を有す
るホトレジスト３８を形成する。このとき、アルカリ系
現像液によりポリイミドがエッチングされるので、Ａｌ
ボンディングパッド３２およびスクライブライン領域上
にあったポリイミドが同時に除去される。
【００２０】次に、図３において、ホトレジスト３８を
除去し、開口を有する第２の保護膜３７をマスクとして
第１の保護膜３４のプラズマエッチングを行い、ボンデ
ィングパッド３２を露出する。このとき、プラズマエッ
チングによってデバイス表面はチャージアップするが、
基板２１を接地しておくことにより、モニター用ＭＯＳ
トランジスタは導電性膜２８によってシールドされるの
で、しきい値電圧の変動を抑止することができる。
除去し、開口を有する第２の保護膜３７をマスクとして
第１の保護膜３４のプラズマエッチングを行い、ボンデ
ィングパッド３２を露出する。このとき、プラズマエッ
チングによってデバイス表面はチャージアップするが、
基板２１を接地しておくことにより、モニター用ＭＯＳ
トランジスタは導電性膜２８によってシールドされるの
で、しきい値電圧の変動を抑止することができる。
【００２１】なお、図４は、モニター用ＭＯＳトランジ
スタの平面図を示すものであり、図１乃至図３に示した
モニター用ＭＯＳトランジスタは、図４におけるＡ−Ａ
線断面図に対応するものである。図１乃至図３には示さ
れていないが、ソース・ドレインコンタクト孔３９上の
導電性膜２８は開口されており、Ａｌ電極３３と導電性
膜２８とのショートを防止している。また、Ａｌ電極３
３は引き出されて、モニターＭＯＳトランジスタの測定
用パッドに接続されている。 （２）第２の実施例 本発明の第２の実施例は、上記の導電性膜２８に代え
て、保護絶縁膜を追加形成することである。保護絶縁膜
としては、ＣＶＤ−ＳiＯ2膜、Ｓi3Ｎ4膜等を使用する
ことができ、ＬＰＣＶＤ−ＳiＯ2膜２７上に形成しても
良いし、ＢＰＳＧ膜３１上に形成してもよい。これによ
り、護膜のプラズマエッチング工程でチャージアップが
生じても、チャージアップによりＭＯＳトランジスタに
及ぶ電界は、保護絶縁膜によって弱められるので、同様
にしきい値電圧の変動を防止することができる。
スタの平面図を示すものであり、図１乃至図３に示した
モニター用ＭＯＳトランジスタは、図４におけるＡ−Ａ
線断面図に対応するものである。図１乃至図３には示さ
れていないが、ソース・ドレインコンタクト孔３９上の
導電性膜２８は開口されており、Ａｌ電極３３と導電性
膜２８とのショートを防止している。また、Ａｌ電極３
３は引き出されて、モニターＭＯＳトランジスタの測定
用パッドに接続されている。 （２）第２の実施例 本発明の第２の実施例は、上記の導電性膜２８に代え
て、保護絶縁膜を追加形成することである。保護絶縁膜
としては、ＣＶＤ−ＳiＯ2膜、Ｓi3Ｎ4膜等を使用する
ことができ、ＬＰＣＶＤ−ＳiＯ2膜２７上に形成しても
良いし、ＢＰＳＧ膜３１上に形成してもよい。これによ
り、護膜のプラズマエッチング工程でチャージアップが
生じても、チャージアップによりＭＯＳトランジスタに
及ぶ電界は、保護絶縁膜によって弱められるので、同様
にしきい値電圧の変動を防止することができる。
【００２２】
【発明の効果】以上説明したように、本発明によれば、
ポリイミドからなる保護膜の一度抜き法において、予め
モニター用ＭＯＳトランジスタを絶縁膜を介して接地さ
れた導電性膜で被覆しているので、保護膜のプラズマエ
ッチング工程でチャージアップが生じても、モニター用
ＭＯＳトランジスタは、その導電性膜により電気的にシ
ールドされるので、チャージアップの影響を受けず、し
きい値電圧の変動を抑止することができる。
ポリイミドからなる保護膜の一度抜き法において、予め
モニター用ＭＯＳトランジスタを絶縁膜を介して接地さ
れた導電性膜で被覆しているので、保護膜のプラズマエ
ッチング工程でチャージアップが生じても、モニター用
ＭＯＳトランジスタは、その導電性膜により電気的にシ
ールドされるので、チャージアップの影響を受けず、し
きい値電圧の変動を抑止することができる。
【００２３】また、発明によれば、予めモニター用ＭＯ
Ｓトランジスタを覆う層間絶縁膜上にのみ保護絶縁膜を
追加形成しているので、保護膜のプラズマエッチング工
程でチャージアップが生じても、チャージアップにより
ＭＯＳトランジスタに及ぶ電界は、保護絶縁膜によって
弱められるので、同様にしきい値電圧の変動を防止する
ことができる。
Ｓトランジスタを覆う層間絶縁膜上にのみ保護絶縁膜を
追加形成しているので、保護膜のプラズマエッチング工
程でチャージアップが生じても、チャージアップにより
ＭＯＳトランジスタに及ぶ電界は、保護絶縁膜によって
弱められるので、同様にしきい値電圧の変動を防止する
ことができる。
【図１】本発明の実施例に係る半導体装置の製造方法を
説明する第１の断面図である。
説明する第１の断面図である。
【図２】本発明の実施例に係る半導体装置の製造方法を
説明する第２の断面図である。
説明する第２の断面図である。
【図３】本発明の実施例に係る半導体装置の製造方法を
説明する第３の断面図である。
説明する第３の断面図である。
【図４】本発明の実施例に係る半導体装置の製造方法を
説明する平面図である。
説明する平面図である。
【図５】従来例に係る半導体装置の製造方法を説明する
第１の断面図である。
第１の断面図である。
【図６】従来例に係る半導体装置の製造方法を説明する
第２の断面図である。
第２の断面図である。
【図７】従来例に係る半導体装置の製造方法を説明する
第３の断面図である。
第３の断面図である。
【図８】従来例に係る半導体装置の製造方法を説明する
第４の断面図である。
第４の断面図である。
【図９】従来例に係る半導体装置の製造方法を説明する
第５の断面図である。
第５の断面図である。
【図１０】従来例に係る半導体装置の製造方法を説明す
る第６の断面図である。
る第６の断面図である。
【図１１】従来例に係る半導体装置の製造方法を説明す
る第７の断面図である。
る第７の断面図である。
Claims (4)
- 【請求項１】 ＬＳＩ形成領域と、ＬＳＩ形成領域の周
辺に形成されたスクライブライン領域と、スクライブラ
イン領域上に形成された少なくとも一つのモニター用Ｍ
ＯＳトランジスタとを有する半導体基板の一主面を第１
の保護膜と、ポリイミドからなる第２の保護膜とを重ね
て被覆した後に、前記ＬＳＩ形成領域上に形成されたボ
ンディングパッド上とスクライブライン領域上の第２の
保護膜をウエットエッチングにより除去し、続いて第１
の保護膜をプラズマエッチングにより除去する工程を含
む半導体装置の製造方法において、予め前記モニター用
ＭＯＳトランジスタを絶縁膜を介して導電性膜で被覆
し、その後前記導電性膜を接地した状態で第１の保護膜
のプラズマエッチング工程を行うことを特徴とする半導
体装置の製造方法。 - 【請求項２】 前記導電性膜の一部が半導体基板にコン
タクトされ、かつ半導体基板の裏面が接地された状態
で、前記第１の保護膜のプラズマエッチング工程を行う
ことを特徴とする請求項１記載の半導体装置の製造方
法。 - 【請求項３】 前記ＭＯＳトランジスタのゲートを第１
層ポリシリコンで形成し、かつ前記導電性膜を第２層ポ
リシリコンで形成することを特徴とする請求項１記載の
半導体装置の製造方法。 - 【請求項４】 ＬＳＩ形成領域と、ＬＳＩ形成領域の周
辺に形成されたスクライブライン領域と、スクライブラ
イン領域上に形成された少なくとも一つのモニター用Ｍ
ＯＳトランジスタとを有する半導体基板の一主面を第１
の保護膜と、ポリイミドからなる第２の保護膜とを重ね
て被覆した後に、前記ＬＳＩ形成領域上に形成されたボ
ンディングパッド上とスクライブライン領域上の第２の
保護膜をウエットエッチングにより除去し、続いて第１
の保護膜をプラズマエッチングにより除去する工程を含
む半導体装置の製造方法において、予め前記モニター用
ＭＯＳトランジスタを覆う部分の層間絶縁膜を厚くする
ために保護絶縁膜を追加形成し、その後第１の保護膜の
プラズマエッチング工程を行うことを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6172678A JPH0837218A (ja) | 1994-07-25 | 1994-07-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6172678A JPH0837218A (ja) | 1994-07-25 | 1994-07-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0837218A true JPH0837218A (ja) | 1996-02-06 |
Family
ID=15946343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6172678A Pending JPH0837218A (ja) | 1994-07-25 | 1994-07-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0837218A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002094008A (ja) * | 2000-09-20 | 2002-03-29 | Sanyo Electric Co Ltd | 半導体装置とその製造方法 |
| JP2011155273A (ja) * | 2011-03-03 | 2011-08-11 | Fujitsu Semiconductor Ltd | 半導体ウェーハ、及びその製造方法 |
| US8592951B2 (en) | 2005-12-19 | 2013-11-26 | Fujitsu Semiconductor Limited | Semiconductor wafer having W-shaped dummy metal filling section within monitor region |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02224238A (ja) * | 1989-02-27 | 1990-09-06 | Hitachi Ltd | プラズマ処理装置 |
| JPH02250349A (ja) * | 1989-03-24 | 1990-10-08 | Hitachi Ltd | 半導体装置の製造方法およびそれに用いる半導体ウエハ |
-
1994
- 1994-07-25 JP JP6172678A patent/JPH0837218A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02224238A (ja) * | 1989-02-27 | 1990-09-06 | Hitachi Ltd | プラズマ処理装置 |
| JPH02250349A (ja) * | 1989-03-24 | 1990-10-08 | Hitachi Ltd | 半導体装置の製造方法およびそれに用いる半導体ウエハ |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002094008A (ja) * | 2000-09-20 | 2002-03-29 | Sanyo Electric Co Ltd | 半導体装置とその製造方法 |
| US8592951B2 (en) | 2005-12-19 | 2013-11-26 | Fujitsu Semiconductor Limited | Semiconductor wafer having W-shaped dummy metal filling section within monitor region |
| JP2011155273A (ja) * | 2011-03-03 | 2011-08-11 | Fujitsu Semiconductor Ltd | 半導体ウェーハ、及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5470793A (en) | Method of via formation for the multilevel interconnect integrated circuits | |
| US5369054A (en) | Circuits for ESD protection of metal-to-metal antifuses during processing | |
| US5294295A (en) | Method for moisture sealing integrated circuits using silicon nitride spacer protection of oxide passivation edges | |
| JP3124144B2 (ja) | 半導体装置 | |
| US11257679B2 (en) | Method for removing a sacrificial layer on semiconductor wafers | |
| JPH03129855A (ja) | 半導体装置の製造方法 | |
| JPH0945766A (ja) | 半導体集積回路装置およびその製造方法 | |
| KR100292899B1 (ko) | 플라즈마에의한열화의방지가가능한반도체장치및그제조방법 | |
| US5434108A (en) | Grounding method to eliminate the antenna effect in VLSI process | |
| WO2012039403A1 (ja) | 半導体装置の製造方法 | |
| US5719087A (en) | Process for bonding pad protection from damage | |
| JP3069468B2 (ja) | 半導体装置の製造方法 | |
| JPH0837218A (ja) | 半導体装置の製造方法 | |
| JP2655910B2 (ja) | 半導体装置の製造方法およびそれに用いる半導体ウエハ | |
| US6300238B1 (en) | Method of fabricating node contact opening | |
| JP2002094008A (ja) | 半導体装置とその製造方法 | |
| JPS60145628A (ja) | 半導体装置 | |
| JP2001237245A (ja) | 半導体装置の製造方法 | |
| JP3510235B2 (ja) | 半導体装置の製造方法 | |
| JP3351100B2 (ja) | 半導体装置の製造方法 | |
| JP3856426B2 (ja) | 半導体装置及びその製造方法 | |
| KR20020001019A (ko) | 퓨즈를 갖는 반도체 장치의 제조 방법 | |
| JPS59100559A (ja) | 半導体装置 | |
| JPH05251693A (ja) | 半導体装置の製造方法 | |
| JP2006005213A (ja) | 半導体装置の製造方法及び半導体装置 |